JP2018050297A - Ｉｇｂｔ型トランジスタの制御方法および関連する制御装置 - Google Patents

Ｉｇｂｔ型トランジスタの制御方法および関連する制御装置 Download PDF

Info

Publication number
JP2018050297A
JP2018050297A JP2017182123A JP2017182123A JP2018050297A JP 2018050297 A JP2018050297 A JP 2018050297A JP 2017182123 A JP2017182123 A JP 2017182123A JP 2017182123 A JP2017182123 A JP 2017182123A JP 2018050297 A JP2018050297 A JP 2018050297A
Authority
JP
Japan
Prior art keywords
switching
state
transistor
current
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017182123A
Other languages
English (en)
Other versions
JP7071079B2 (ja
Inventor
アンドリアノエリソン フロラン
Andrianoelison Florent
アンドリアノエリソン フロラン
ラバース エリク
Rabasse Eric
ラバース エリク
ボワストー ステファーヌ
Boisteau Stephane
ボワストー ステファーヌ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alstom Transport Technologies SAS
Original Assignee
Alstom Transport Technologies SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alstom Transport Technologies SAS filed Critical Alstom Transport Technologies SAS
Publication of JP2018050297A publication Critical patent/JP2018050297A/ja
Application granted granted Critical
Publication of JP7071079B2 publication Critical patent/JP7071079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】トランジスタをオフ状態とオン状態との間で切り替えるとき、トランジスタに関連する電気回路の構造を、より複雑にすることなく、中間ステップの効果的な制御を可能にする、ＩＧＢＴ型トランジスタの制御方法および関連する制御装置を実現する。
【解決手段】ＩＧＢＴ型トランジスタ（１４）を制御するこの方法は、トランジスタ（１４）を、オン状態とオフ状態との間で切り替えるフェーズを含む。前記フェーズは、トランジスタ（１４）のゲート上の強度が異なる設定値を取る設定値電流を生成することを備える。設定値の少なくとも幾つかは、主電流の時間導関数の符号によって選択される。各設定値は、所定設定値のセットから選択される。
【選択図】図１

Description

本発明は、ＩＧＢＴ型トランジスタを制御する方法および関連する制御装置に関する。
それ自体で知られるように、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；ＩＧＢＴ）型トランジスタは、３個の電気端子または接触子、すなわち、ゲート、コレクタ、およびエミッタを備える。
ＩＧＢＴトランジスタは、電気スイッチとして特に使用可能である。実際、そのようなトランジスタは、コレクタがエミッタに電気的に接続されているオン状態と、これらが互いから電気的に隔離されているオフ状態と、を規定する。
２つの状態間の切り替えは、適切な制御手段によりゲート上に加えられる設定値電圧（une tension de consigne applique'e）により制御される。
特に、非導通状態とオン状態との間の切り替えは、トランジスタをオフ状態からオン状態に切り替えることを有する、導通（amorc,age）へ切り替えるフェーズと、トランジスタをオン状態からオフ状態に切り替えることを有する、非導通へ切り替えるフェーズと、を有する。
これらのフェーズのそれぞれは、オフ状態とオン状態との間の種々の中間状態に対応する幾つかの中間ステップを有する。
一般に、トランジスタの制御は、これらの中間ステップが正しく起こることを確実にし、一定の切り替え速度を保証するよう適応する。
その目的のため、トランジスタに関連する制御手段は、進行中の各中間ステップに基づいて、異なる電流をゲートに加える。
従って、中間ステップのそれぞれを検出できることは、トランジスタの制御を確実にするために重要である。
最先端技術において知られている方法によれば、中間ステップの検出は、コレクタとエミッタとの間の電圧とコレクタを通過する電流の強度とを測定することによりなされる。
しかし、中間ステップ間の遷移の時点を精度よく判定するためには、トランジスタを通過する電流の電圧および強度測定値を、特に精度よく制御手段に提供することが必要である。
そして、これは、トランジスタに関連する電気回路の構造を、より複雑にすることが理解できる。この問題は、特に、鉄道分野で使用され高電圧下で作動するトランジスタに関連する。
本発明は、トランジスタをオフ状態とオン状態との間で切り替えるとき、トランジスタに関連する電気回路の構造を、より複雑にすることなく、中間ステップの効果的な制御を可能にする、ＩＧＢＴ型トランジスタを制御する方法を提案することを目的とする。
その目的のため、本発明は、ゲート、コレクタ、およびエミッタを有し、主電流がコレクタとエミッタとの間を流れるオン状態と、コレクタがエミッタから電気的に隔離されているオフ状態と、を規定するＩＧＢＴ型トランジスタを制御する方法に関する。
方法は、オン状態とオフ状態との間の切り替えフェーズを有し、このフェーズは、設定値電流を生成することを有し、設定値電流の、トランジスタのゲート上の強度は異なる設定値を取り、設定値の少なくとも幾つかは、主電流の時間導関数の符号（正負）（signe）によって（en fonction de）選択され、各設定値は、所定設定値のセットから選択される。
本発明の他の利点のある態様によれば、方法は、単独で考慮され、または、すべての技術的に可能な組み合わせに係わる、下記の、
切り替えフェーズは、ゲートとエミッタとの間の電流の電圧を測定することと、この電圧を、少なくとも１つの所定電圧閾値と比較することと、を更に有し、
少なくとも１つの設定値は、ゲートとエミッタとの間の電圧が、所定電圧閾値に到達したときに選択され、
少なくとも１つの設定値は、前の設定値が選択された時点から経過した時間によって選択され、
切り替えフェーズは、トランジスタをオフ状態からオン状態に切り替えることを有する、導通へ切り替えるフェーズ、または、トランジスタをオン状態からオフ状態に切り替えることを有する、非導通へ切り替えるフェーズであり、
導通へ切り替えるフェーズは、連続して行われる下記の、
トランジスタをオフ状態からオン状態に切り替える命令を受信することを有する初期導通ステップと、
ゲートとエミッタとの間の電流の電圧が、所定導通電圧閾値に到達するまで、または、主電流の時間導関数が正になるまで、または、第１切り替えステップの開始から経過した時間が、第１所定時間閾値に到達するまで、第１設定値に等しい強度の設定値電流を生成することを有する第１切り替えステップと、
主電流の時間導関数が負になるまで、または、第２切り替えステップの開始から経過した時間が、第２所定時間閾値に到達するまで、第２設定値に等しい強度の設定値電流を生成することを有する第２切り替えステップと、
第１切り替えステップの開始から経過した時間が、所定導通時間閾値に到達するまで、第３設定値に等しい強度の設定値電流を生成することを有する第３切り替えステップと、を有し、
非導通へ切り替えるフェーズは、連続して行われる下記の、
トランジスタをオン状態からオフ状態に切り替える命令を受信することを有する初期非導通ステップと、
ゲートとエミッタとの間の電流の電圧が、所定非導通電圧閾値に到達するまで、または、主電流の時間導関数が負になるまで、または、第４切り替えステップの開始から経過した時間が、第４所定時間閾値に到達するまで、第４設定値に等しい強度の設定値電流を生成することを有する第４切り替えステップと、
第５切り替えステップの開始から経過した時間が、第５所定時間閾値に到達するまで、第５設定値に等しい強度の設定値電流を生成することを有する第５切り替えステップと、
第４切り替えステップの開始から経過した時間が、所定非導通時間閾値に到達するまで、第６設定値に等しい強度の設定値電流を生成することを有する第６切り替えステップと、を有し、
導通へ切り替えるフェーズは、所定の長さを有する観測時間ウィンドウにおいて主電流の時間導関数の符号による短絡の検出を有する、短絡を検出するステップを更に有し、
この方法は、オン状態とオフ状態との間で切り替える少なくとも２つのフェーズであって、該２つのフェーズは導通へ切り替えるフェーズおよび非導通へ切り替えるフェーズである少なくとも２つのフェーズを有する、という特徴の１つ又は複数を有する。
また、本発明は、ゲート、コレクタ、およびエミッタを有し、主電流がコレクタとエミッタとの間を流れるオン状態と、コレクタがエミッタから電気的に隔離されているオフ状態と、を規定するＩＧＢＴ型トランジスタを制御する装置に関する。
装置は、設定値電流を生成することができ、設定値電流の、トランジスタのゲート上の強度は異なる設定値を取り、設定値の少なくとも幾つかは、主電流の時間導関数の符号によって選択され、各設定値は、所定設定値のセットから選択される。
本発明に係る、特に、ＩＧＢＴ型トランジスタおよびこのトランジスタを制御する装置を組み込んだ電気回路網（circuit）の模式図である。 図１の制御装置により実現される、本発明に係る制御方法の、導通へ切り替えるフェーズのフローチャートである。 図２の導通へ切り替えるフェーズの異なるステップを例示する模式図である。 制御方法の非導通へ切り替えるフェーズのフローチャートである。 図４の非導通へ切り替えるフェーズの異なるステップを例示する模式図である。 図２の導通へ切り替えるフェーズの間に実現される、短絡を検出するステップのフローチャートである。 図６の短絡を検出するステップを例示する模式図である。
本発明のこれらの特徴および利点は、非制限的な例としてのみのために提供され、付随する図面を参照してなされる下記の記述を読むことにより明らかになろう。
図１の電気回路網（circuit）１０は、特に２個の端子ＥauxおよびＥpを備える電力構成要素１２の動作を、少なくとも部分的には制御するために使用できる。
電気回路網１０および電力構成要素１２は、鉄道分野において特に使用でき、例えば、鉄道車両に搭載される。
図１を参照すると、電気回路網１０は、電力構成要素１２に接続され、ダイオード１５と結合されるトランジスタ１４と、電圧測定モジュール１６と、電流変化検出モジュール１８と、本発明に係る、トランジスタ１４の制御装置２０と、を備える。
トランジスタ１４は、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；ＩＧＢＴ）型トランジスタである。
トランジスタ１４は、それ自体で知られており、特に、３個の電気端子または接触子、すなわち、ゲートＧ、コレクタＣ，およびエミッタＥを備える。
エミッタＥは、電力構成要素１２の端子Ｅauxに特に接続される。
トランジスタ１４は、以降は主電流と呼ぶ電流Ｉcが、コレクタＣとエミッタＥとの間を流れるオン状態と、コレクタＣがエミッタＥから電気的に隔離されているオフ状態と、を規定する。
更に、ダイオード１５は、トランジスタ１４の状態に関わりなく、電流がエミッタＥからコレクタＣに向かって通過することを可能にする。
電圧測定モジュール１６は、一方ではゲートＧに接続され、他方ではトランジスタ１４のエミッタＥに接続され、ゲートＧとエミッタＥとの間の電圧ＶGEを測定することを可能にする。
電圧測定モジュール１６は、例えば適切な電圧計を有する。
電流変化測定モジュール１８は、電力構成要素１２の端子ＥauxおよびＥpに接続されており、従って、電力構成要素１２を通過する主電流Ｉcの強度における如何なる変化をも検出することを可能にする。
言い換えれば、モジュール１８は、時間経過における、主電流Ｉcの強度値の如何なる増加または減少をも検出することを可能にする。
また、言い換えれば、モジュール１８は、主電流Ｉcの時間導関数ｄＩc／ｄｔの符号を検出することを可能にする。
その目的のため、モジュール１８は、電力構成要素１２の端子ＥauxとＥpとの間の電圧Ｕを測定することができる。主電流Ｉcの時間導関数ｄＩc／ｄｔの符号は、時間導関数ｄＩc／ｄｔと電圧Ｕとが線形依存性を有するため、電圧Ｕの符号により判定される。実際、電圧Ｕは、時間導関数ｄＩc／ｄｔと、電力構成要素１２のインダクタンスとの積に等しい。
制御装置２０は、トランジスタ１４のゲートＧに接続され、このトランジスタ１４の動作を、設定値電圧および設定値電流を下記に更に詳細に記述する制御方法１００を使用してゲートＧ上に加えることにより制御することを可能にする。
制御装置２０は、電圧ＶGEの測定値およびｄＩc／ｄｔの符号をそれぞれ取りだすモジュール１６および１８と、正の設定値電圧および負の設定値電圧を提供する電源（図示せず）に更に接続される。
正の設定値電圧は、例えば、＋１５Ｖに略等しい。
負の設定値電圧は、例えば、−１５Ｖに略等しい。
制御装置２０は、例えば、制御回路と、該制御回路に接続され、モジュール１６および１８からの測定値のデジタル処理を可能にして、制御方法１００のステップの少なくとも幾つかを実行するコンピュータを備える。
最後に、制御装置２０は、トランジスタ１４の導通命令（un ordre d'amorc,age）および非導通命令（un ordre de blocage）を、例えば、中央コンピュータ（calculateur central）（図示せず）から受信できる。
トランジスタ１４を制御する方法１００を、ここで詳細に説明する。
制御方法１００は、導通へ切り替えるフェーズ、導通フェーズ、非導通へ切り替えるフェーズ、および非導通フェーズを有する。
導通フェーズの間、制御装置２０は、トランジスタ１４を、ゲートＧ上に正の設定値電圧を加えることによりオン状態に保つ。
非導通フェーズの間、制御装置２０は、トランジスタ１４を、ゲートＧ上に負の設定値電圧を加えることによりオフ状態に保つ。
導通へ切り替えるフェーズは、非導通フェーズと導通フェーズとの間の遷移フェーズであり、トランジスタ１４をオフ状態からオン状態に切り替えることを特に可能にする。
導通へ切り替えるこのフェーズのフローチャートが図２に例示される。
このように、この図２を参照すると、導通へ切り替えるフェーズは、制御装置２０が、導通命令を受信する初期ステップ１０１を有する。
この場合、制御装置２０は、ステップ１１０〜１３５を行う。
第１切り替えフェーズ１１０の間、制御装置２０は、トランジスタ１４のゲートＧに、第１設定値Ｉc1に等しい強度を有する設定値電流の正の設定値電圧を加える。
第１切り替えステップ１１０と平行に行われるステップ１１５の間、制御装置２０は、モジュール１６および１８から測定値を受信し、これらの測定値を使用して、第１切り替えステップ１１０に対する停止条件を検証する。
特に、このステップ１１５の間、制御装置２０は、下記の、
ゲートとエミッタとの間の電流の電圧ＶGEが、所定導通電圧閾値ＶONに到達する、
主電流Ｉcの時間導関数ｄＩc／ｄｔが正になる、
第１切り替えステップ１１０の開始から経過した時間が、第１所定時間閾値Ｔ1に到達する、という停止条件の１つが満たされるまで、ステップ１１０を行い続ける。
導通電圧閾値ＶONは、制御装置２０により構成可能であり、方法１００を行う前に、例えば、１Ｖと２０Ｖとの間で調整可能である。この閾値ＶONは、好ましくは５Ｖに等しい。
第１時間閾値Ｔ1は、制御装置２０により構成可能であり、方法１００を行う前に、例えば、１μｓと８μｓとの間で調整可能である。
第１設定値Ｉc1は、制御装置２０により構成可能であり、方法１００を行う前に、例えば、０．２Ａと２０Ａとの間で調整可能である。
そして、制御装置２０は、トランジスタ１４のゲートＧに、第２設定値Ｉc2に等しい強度を有する設定値電流の正の設定値電圧を加える第２切り替えステップ１２０を行う。
第２切り替えステップ１２０と平行に行われるステップ１２５の間、制御装置２０は、モジュール１８から測定値を受信し、これらの測定値を使用して、第２ステップ１２０に対する停止条件を検証する。
特に、このステップ１２５の間、制御装置２０は、下記の、
主電流Ｉcの時間導関数ｄＩc／ｄｔが負になる、
第２切り替えステップ１２０の開始から経過した時間が、第２所定時間閾値Ｔ2に到達する、という停止条件の１つが満たされるまで、ステップ１２０を行い続ける。
第２時間閾値Ｔ2は、制御装置２０により構成可能であり、方法１００を行う前に、例えば、１μｓと４μｓとの間で調整可能である。
第２設定値Ｉc2は、制御装置２０により構成可能であり、方法１００を行う前に、例えば、０．２Ａと２０Ａとの間で調整可能である。
そして、制御装置２０は、トランジスタ１４のゲートＧに、第３設定値Ｉc3に等しい強度を有する設定値電流の正の設定値電圧を加える第３切り替えステップ１３０を行う。
第３切り替えステップ１３０と平行に行われるステップ１３５の間、制御装置２０は、第３切り替えステップ１３０に対する停止条件を検証する。
特に、このステップ１３５の間、制御装置２０は、第１切り替えステップ１１０の開始から経過した時間が、所定導通時間閾値ＴONに到達するまで、ステップ１３０を行い続ける。
導通時間閾値ＴONは、制御装置２０により構成可能であり、方法１００を行う前に、例えば、３μｓと２０μｓとの間で調整可能である。
第３設定値Ｉc3は、制御装置２０により構成可能であり、方法１００を行う前に、例えば、０．２Ａと２０Ａとの間で調整可能である。
そして、導通へ切り替えるフェーズの実現の間、各設定値Ｉc1〜Ｉc3は、所定設定値のセットから選択されることを知ることができる。これらの値は、制御方法の実現の前に予め決められる。
更に、設定値Ｉc1〜Ｉc3は、互いに異なる。
記述された例において、設定値Ｉc1〜Ｉc3は正であり、第３設定値Ｉc3は第１設定値Ｉc1より小さく、第２設定値Ｉc2より大きい。
図３は、主電流Ｉcと、ゲートＧとエミッタＥとの間の電圧ＶGEと、主電流Ｉcの時間導関数ｄＩc／ｄｔと、ゲートＧにおける設定値電流ＩGの動きと、を導通へ切り替えるフェーズのステップ１１０〜１３０の実現の１つの例において例示する。
非導通へ切り替えるフェーズは、導通フェーズと非導通フェーズとの間の遷移フェーズであり、特に、トランジスタ１４をオン状態からオフ状態へ切り替えることを可能にする。
非導通へ切り替えるこのフェーズのフローチャートが図４に例示される。
このように、この図４を参照すると、非導通へ切り替えるフェーズは、制御装置２０が、非導通命令を受信する初期ステップ１３９を有する。
この場合、制御装置２０は、ステップ１４０〜１６５を行う。
第４切り替えフェーズ１４０の間、制御装置２０は、トランジスタ１４のゲートＧに、第４設定値Ｉc4に等しい強度を有する設定値電流の負の設定値電圧を加える。
第４切り替えステップ１４０と平行に行われるステップ１４５の間、制御装置２０は、モジュール１６および１８から測定値を受信し、これらの測定値を使用して、第４切り替えステップ１４０に対する停止条件を検証する。
特に、このステップ１４５の間、制御装置２０は、下記の、
ゲートＧとエミッタＥとの間の電流の電圧ＶGEが、所定非導通電圧閾値ＶOFFに到達する、
主電流Ｉcの時間導関数ｄＩc／ｄｔが負になる、
第４切り替えステップ１４０の開始から経過した時間が、第４所定時間閾値Ｔ4に到達する、という停止条件の１つが満たされるまで、ステップ１４０を行い続ける。
非導通電圧閾値ＶOFFは、制御装置２０により構成可能であり、方法１００を行う前に、例えば、０．５Ｖと２０Ｖとの間で調整可能である。この閾値ＶOFFは、好ましくは２Ｖに等しい。
第４時間閾値Ｔ4は、制御装置２０により構成可能であり、方法１００を行う前に、例えば、１μｓと１０μｓとの間で調整可能である。
第４設定値Ｉc4の絶対値は、制御装置２０により構成可能であり、方法１００を行う前に、例えば、０．２Ａと２０Ａとの間で調整可能である。
そして、制御装置２０は、トランジスタ１４のゲートＧに、第５設定値Ｉc5に等しい強度を有する設定値電流の負の設定値電圧を加える第５切り替えステップ１５０を行う。
第５ステップ１５０と平行に行われるステップ１５５の間、制御装置２０は、第５切り替えステップ１５０に対する停止条件を検証する。
特に、このステップ１５５の間、制御装置２０は、第５切り替えステップ１５０の開始から経過した時間が、所定第５時間閾値Ｔ5に到達するまで、ステップ１５０を行い続ける。
第５時間閾値Ｔ5は、制御装置２０により構成可能であり、方法１００を行う前に、例えば、０．５μｓと２μｓとの間で調整可能である。
第５設定値Ｉc5の絶対値は、制御装置２０により構成可能であり、方法１００を行う前に、例えば、０．２Ａと２０Ａとの間で調整可能である。
そして、制御装置２０は、トランジスタ１４のゲートＧに、第６設定値Ｉc6に等しい強度を有する設定値電流の負の設定値電圧を加える第６切り替えステップ１６０を行う。
第６切り替えステップ１６０と平行に行われるステップ１６５の間、制御装置２０は、第６切り替えステップ１６０に対する停止条件を検証する。
特に、このステップ１６５の間、制御装置２０は、第４切り替えステップ１４０の開始から経過した時間が、所定非導通時間閾値ＴOFFに到達するまで、ステップ１６０を行い続ける。
非導通時間閾値ＴOFFは、制御装置２０により構成可能であり、方法１００を行う前に、例えば、３μｓと２０μｓとの間で調整可能である。
第６設定値Ｉc6の絶対値は、制御装置２０により構成可能であり、方法１００を行う前に、例えば、０．２Ａと２０Ａとの間で調整可能である。
そして、非導通へ切り替えるフェーズの実現の間、各設定値Ｉc4〜Ｉc6は、所定設定値のセットから選択されることを知ることができる。これらの値は、制御方法１００の実現の前に予め決められる。
更に、設定値Ｉc4〜Ｉc6は、互いに異なる。
記述された例において、設定値Ｉc4〜Ｉc6は負であり、第６設定値Ｉc6は第５設定値Ｉc5より小さく、第４設定値Ｉc4より大きい。
図５は、主電流Ｉcと、ゲートＧとエミッタＥとの間の電圧ＶGEと、主電流Ｉcの時間導関数ｄＩc／ｄｔと、ゲートＧにおける設定値電流ＩGの動きと、を非導通へ切り替えるフェーズのステップ１４０〜１６０の実現の１つの例において例示する。
追加的に、導通へ切り替えるフェーズは、電気回路網１０における短絡を検出するステップ１７０を有する。このステップ１７０は、ステップ１１０〜１３５と平行に行われる。
特に、この検出ステップ１７０は幾つかのサブステップを有しており、そのフローチャートが図６に例示される。
サブステップ１７１の間、制御装置２０は、時間観測ウィンドウＴobsにおける主電流Ｉcの時間導関数ｄＩc／ｄｔの符号を観測する。
時間観測ウィンドウＴobsの開始は、導通へ切り替えるフェーズの開始に対応する。
所定テスト期間Ｔtの間、主電流Ｉcの時間導関数ｄＩc／ｄｔが正の場合、制御装置２０は、サブステップ１７２の間に、短絡の存在を検知する。そうでない場合は、制御装置２０は、短絡は起き得ないと推測する。
有利なように、ステップ１７０は、装置２０が、検出された短絡の存在を確認するサブステップ１７３を更に有する。
特に、このサブステップ１７３の間、制御装置２０は、主電流Ｉcの時間導関数ｄＩc／ｄｔが、テスト期間Ｔtに係る追加期間の間、ゼロ以上に留まるときは、短絡の存在を確認する。そうでない場合は、制御装置２０は、短絡は起きなかったと推測する。
追加期間は、テスト期間Ｔtの最後に開始し、例えば、時間観測ウィンドウＴobsと共に終了する。
短絡が検出されたときは、制御装置２０は、該短絡を信号で通知し（signale）、トランジスタ１４を、少なくとも所定非導通期間の間はオフ状態に保つ。
テスト期間Ｔtは、制御装置２０により構成可能であり、方法１００を行う前に、例えば、１μｓと１０μｓとの間で調整可能である。
観測ウィンドウＴobsの長さは、制御装置２０により構成可能であり、方法１００を行う前に、例えば、１μｓと２０μｓとの間で調整可能である。
テスト期間Ｔtおよび追加期間は、観測ウィンドウＴobsにおいて構成される。
図７は、主電流Ｉcと、主電流Ｉcの時間導関数ｄＩc／ｄｔの動きと、を導通へ切り替えるフェーズの実現の２つの例において例示する。
曲線ＩcおよびＩc／ｄｔの実線に対応する第１例においては、短絡は起きなかった。この場合、導関数ｄＩc／ｄｔの符号は、テスト期間Ｔtの間に変化したので、制御装置２０は、如何なる短絡をも検出しなかった。
曲線ＩcおよびｄＩc／ｄｔの破線に対応する第２例においては、短絡は起きた。この場合、導関数ｄＩc／ｄｔの符号は、テスト期間Ｔtの間、正であり、この期間外ではゼロに等しかった。従って、制御装置２０は短絡を検出した。
本発明が、いくつかの利点を有することを知ることができる。
本発明に係る制御方法は、ゲートＧとエミッタＥとの間の電圧ＶGEの測定値と、主電流Ｉcの導関数ｄＩc／ｄｔの符号のみを使用して、オフ状態とオン状態との間のトランジスタの切り替えの間の異なる中間ステップを制御する。
主電流Ｉcの値、または主電流Ｉcの導関数ｄＩc／ｄｔの値の測定値は、方法を行うために必要でないことに留意すべきである。このように、導関数ｄＩc／ｄｔの符号のみがトランジスタを制御するために重要であり、電気回路網における種々の測定手段に対する必要条件を簡素にすることを可能にする。
そしてこれは、トランジスタを組み込んだ電気回路の構造を相当に簡素にする。
更に、主電流Ｉcの導関数ｄＩc／ｄｔの符号は、電力構成要素を非導通にするときの過電圧を制限する調整手段として使用される。
このため、非導通中の過電圧を制限するために、インバータフィードバック回路、特に、電力構成要素の端子間の電圧に接続される回路は必要でない。そして、これは、本発明の特別な利点を構成する。

Claims (10)

  1. ＩＧＢＴ型トランジスタ（１４）を制御する方法（１００）であって、前記トランジスタ（１４）は、ゲート（Ｇ）、コレクタ（Ｃ）、およびエミッタ（Ｅ）を有し、主電流（Ｉc）が前記コレクタ（Ｃ）と前記エミッタ（Ｅ）との間を流れるオン状態と、前記コレクタ（Ｃ）が前記エミッタ（Ｅ）から電気的に隔離されているオフ状態と、を規定し、
    前記方法（１００）は、前記オン状態と前記オフ状態との間の切り替えフェーズを有し、前記フェーズは、設定値電流を生成することを有し、前記設定値電流の、前記トランジスタ（１４）の前記ゲート上の強度は、異なる設定値（Ｉc1、．．．、Ｉc6）を取り、前記設定値（Ｉc1、．．．、Ｉc6）の少なくとも幾つかは、前記主電流（Ｉc）の時間導関数（ｄＩc／ｄｔ）の符号によって選択され、各設定値（Ｉc1、．．．、Ｉc6）は、所定設定値（Ｉc1、．．．、Ｉc6）のセットから選択される、方法（１００）。
  2. 前記切り替えフェーズは、
    前記ゲート（Ｇ）と前記エミッタ（Ｅ）との間の電流の電圧（ＶGE）を測定することと、
    前記電圧を、少なくとも１つの所定電圧閾値（ＶON、ＶOFF）と比較することと、を更に有する、請求項１に記載の方法（１００）。
  3. 少なくとも１つの設定値（Ｉc1、．．．、Ｉc6）は、前記ゲート（Ｇ）と前記エミッタ（Ｅ）との間の前記電圧（ＶGE）が、前記所定電圧閾値（ＶON、ＶOFF）に到達したときに選択される、請求項２に記載の方法（１００）。
  4. 少なくとも１つの設定値（Ｉc1、．．．、Ｉc6）は、前の設定値（Ｉc1、．．．、Ｉc6）が選択された時点から経過した時間によって選択される、請求項１〜３のいずれか一項に記載の方法（１００）。
  5. 前記切り替えフェーズは、前記トランジスタ（１４）を、前記オフ状態から前記オン状態に切り替えることを有する、導通へ切り替えるフェーズ、または、前記トランジスタ（１４）を、前記オン状態から前記オフ状態に切り替えることを有する、非導通へ切り替えるフェーズである、請求項１〜４のいずれか一項に記載の方法（１００）。
  6. 前記導通へ切り替えるフェーズは、連続して行われる下記の、
    前記トランジスタ（１４）を、前記オフ状態から前記オン状態に切り替える命令を受信することを有する初期導通ステップ（１０１）と、
    前記ゲート（Ｇ）と前記エミッタ（Ｅ）との間の電流の電圧（ＶGE）が、所定導通電圧閾値（ＶON）に到達するまで、または、前記主電流（Ｉc）の前記時間導関数（ｄＩc／ｄｔ）が正になるまで、または、第１切り替えステップ（１１０）の開始から経過した時間が、第１所定時間閾値（Ｔ1）に到達するまで、第１設定値（Ｉc1）に等しい強度の前記設定値電流（Ｉc1）を生成することを有する前記第１切り替えステップ（１１０）と、
    前記主電流（Ｉc）の前記時間導関数（ｄＩc／ｄｔ）が負になるまで、または、第２切り替えステップ（１２０）の開始から経過した時間が、第２所定時間閾値（Ｔ2）に到達するまで、第２設定値（Ｉc2）に等しい強度の前記設定値電流を生成することを有する前記第２切り替えステップ（１２０）と、
    前記第１切り替えステップ（１１０）の開始から経過した時間が、所定導通時間閾値（ＴON）に到達するまで、第３設定値（Ｉc3）に等しい強度の前記設定値電流を生成することを有する第３切り替えステップ（１３０）と、を有する、請求項５に記載の方法（１００）。
  7. 前記非導通へ切り替えるフェーズは、連続して行われる下記の、
    前記トランジスタを前記オン状態から前記オフ状態に切り替える命令を受信することを有する初期非導通ステップ（１３９）と、
    前記ゲート（Ｇ）と前記エミッタ（Ｅ）との間の電流の電圧（ＶGE）が、所定非導通電圧閾値（ＶOFF）に到達するまで、または、前記主電流（Ｉc）の前記時間導関数（ｄＩc／ｄｔ）が負になるまで、または、第４切り替えステップ（１４０）の開始から経過した時間が、第４所定時間閾値（Ｔ4）に到達するまで、第４設定値（Ｉc4）に等しい強度の前記設定値電流を生成することを有する前記第４切り替えステップ（１４０）と、
    第５切り替えステップ（１５０）の開始から経過した時間が、第５所定時間閾値（Ｔ5）に到達するまで、第５設定値（Ｉc5）に等しい強度の前記設定値電流を生成することを有する前記第５切り替えステップと、
    前記第４切り替えステップ（１４０）の開始から経過した時間が、所定非導通時間閾値（ＴOFF）に到達するまで、第６設定値（Ｉc6）に等しい強度の前記設定値電流を生成することを有する第６切り替えステップ（１６０）と、を有する、請求項５または６に記載の方法（１００）。
  8. 前記導通へ切り替えるフェーズは、所定の長さを有する観測時間ウィンドウ（Ｔobs）における前記主電流（Ｉc）の前記時間導関数（ｄＩc／ｄｔ）の符号による短絡の検出を有する、短絡を検出するステップ（１７０）を更に有する、請求項５〜７のいずれか一項に記載の方法（１００）。
  9. 前記方法は、前記オン状態と前記オフ状態との間で切り替える少なくとも２つのフェーズであって、該２つのフェーズは前記導通へ切り替えるフェーズおよび前記非導通へ切り替えるフェーズである少なくとも２つのフェーズを有する、請求項５〜８のいずれか一項に記載の方法。
  10. ＩＧＢＴ型トランジスタ（１４）の制御装置（２０）であって、前記トランジスタ（１４）は、ゲート（Ｇ）、コレクタ（Ｃ）、およびエミッタ（Ｅ）を有し、主電流（Ｉc）が前記コレクタ（Ｃ）と前記エミッタ（Ｅ）との間を流れるオン状態と、前記コレクタ（Ｃ）が前記エミッタ（Ｅ）から電気的に隔離されているオフ状態と、を規定し、
    前記装置は、設定値電流を生成することができ、前記設定値電流の、前記トランジスタ（１４）の前記ゲート上の強度は、異なる設定値（Ｉc1、．．．、Ｉc6）を取り、前記設定値（Ｉc1、．．．、Ｉc6）の少なくとも幾つかは、前記主電流（Ｉc）の時間導関数（ｄＩc／ｄｔ）の符号によって選択され、各設定値（Ｉc1、．．．、Ｉc6）は、所定設定値（Ｉc1、．．．、Ｉc6）のセットから選択される、制御装置（２０）。
JP2017182123A 2016-09-23 2017-09-22 Ｉｇｂｔ型トランジスタの制御方法および関連する制御装置 Active JP7071079B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1658986A FR3056859B1 (fr) 2016-09-23 2016-09-23 Procede de pilotage d'un transistor du type igbt et dispositif de pilotage associe
FR1658986 2016-09-23

Publications (2)

Publication Number Publication Date
JP2018050297A true JP2018050297A (ja) 2018-03-29
JP7071079B2 JP7071079B2 (ja) 2022-05-18

Family

ID=57860978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017182123A Active JP7071079B2 (ja) 2016-09-23 2017-09-22 Ｉｇｂｔ型トランジスタの制御方法および関連する制御装置

Country Status (7)

Country Link
US (1) US10319822B2 (ja)
EP (1) EP3300253B1 (ja)
JP (1) JP7071079B2 (ja)
CN (1) CN107872211B (ja)
ES (1) ES2754698T3 (ja)
FR (1) FR3056859B1 (ja)
PL (1) PL3300253T3 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102229656B1 (ko) 2019-11-27 2021-03-19 현대모비스 주식회사 전력 반도체 소자의 동작 속도 제어 장치 및 전력 반도체 시스템
KR20220079260A (ko) 2020-12-04 2022-06-13 현대모비스 주식회사 전력 반도체 소자의 전류 모니터링 장치 및 전류 모니터링 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002524010A (ja) * 1998-08-12 2002-07-30 ダイムラークライスラー・アクチェンゲゼルシャフト 電圧−チャージ制御電力半導体デバイスを制御する装置
JP2016073052A (ja) * 2014-09-29 2016-05-09 アイシン・エィ・ダブリュ株式会社 スイッチング制御装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610895A1 (de) * 1996-03-20 1997-09-25 Abb Research Ltd Verfahren zur Einschaltregelung eines IGBTs und Vorrichtung zur Durchführung des Verfahrens
EP0926826A1 (en) * 1997-12-18 1999-06-30 ABB Research Ltd. Method and device in power transistor
US6060943A (en) * 1998-04-14 2000-05-09 Nmb (Usa) Inc. Circuit simulating a diode
GB2417149A (en) * 2004-08-12 2006-02-15 Bombardier Transp Gmbh Digital adaptive control of IGBT or MOS gate charging current in a converter for a railway traction motor
US8829949B2 (en) * 2012-01-17 2014-09-09 Franc Zajc Method and apparatus for driving a voltage controlled power switch device
DE102012207147B4 (de) * 2012-04-27 2016-01-21 Infineon Technologies Ag Verfahren zum Ansteuern von Leistungshalbleiterschaltern
JP6140814B2 (ja) * 2012-05-14 2017-05-31 テュフ ラインランド（シャンハイ）カンパニー リミテッド 光起電力素子の評価方法、測定システム構成及び測定システム構成の使用方法
DE102012011755A1 (de) * 2012-06-12 2013-12-12 Tridonic Gmbh & Co. Kg Leistungsfaktorkorrekturschaltung, Betriebsgerät für ein Leuchtmittel und Verfahren zum Steuern einer Leistungsfaktorkorrekturschaltung
FR2993422B1 (fr) * 2012-07-13 2015-05-01 Valeo Sys Controle Moteur Sas Dispositif de commande d'au moins un transistor
CN102969889B (zh) * 2012-11-05 2015-08-12 矽力杰半导体技术(杭州)有限公司 一种自供电的源极驱动电路及应用其的开关电源
WO2014161600A1 (en) * 2013-04-05 2014-10-09 Abb Technology Ltd Rc-igbt switching pulse control
JP5907199B2 (ja) * 2014-03-12 2016-04-26 トヨタ自動車株式会社 半導体装置及び半導体装置の制御方法
EP3138692A1 (en) * 2015-08-06 2017-03-08 OCE-Technologies B.V. Imaging system for processing a media

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002524010A (ja) * 1998-08-12 2002-07-30 ダイムラークライスラー・アクチェンゲゼルシャフト 電圧−チャージ制御電力半導体デバイスを制御する装置
JP2016073052A (ja) * 2014-09-29 2016-05-09 アイシン・エィ・ダブリュ株式会社 スイッチング制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102229656B1 (ko) 2019-11-27 2021-03-19 현대모비스 주식회사 전력 반도체 소자의 동작 속도 제어 장치 및 전력 반도체 시스템
KR20220079260A (ko) 2020-12-04 2022-06-13 현대모비스 주식회사 전력 반도체 소자의 전류 모니터링 장치 및 전류 모니터링 방법

Also Published As

Publication number Publication date
JP7071079B2 (ja) 2022-05-18
ES2754698T3 (es) 2020-04-20
CN107872211A (zh) 2018-04-03
FR3056859A1 (fr) 2018-03-30
CN107872211B (zh) 2023-04-07
US10319822B2 (en) 2019-06-11
EP3300253A1 (fr) 2018-03-28
FR3056859B1 (fr) 2018-11-30
US20180090578A1 (en) 2018-03-29
PL3300253T3 (pl) 2020-03-31
EP3300253B1 (fr) 2019-08-14

Similar Documents

Publication Publication Date Title
CN109596960B (zh) 评估在晶体管器件中的栅极-源极漏电流
US9455569B2 (en) Procedures for the operation of an electrical circuit
JP6302760B2 (ja) 劣化診断機能を有する電力変換装置
US11874339B2 (en) Insulation resistance determination apparatus
US9735767B2 (en) Electronic control apparatus having switching element and drive circuit
US10727729B2 (en) Power converter
JP6381023B2 (ja) 突入電流制限回路
JP5832578B2 (ja) モータの絶縁抵抗劣化検出部の故障検出機能を備えたモータ駆動装置及び故障検出方法
US10135234B2 (en) Preventive apparatus
CN108141127A (zh) 功率半导体元件的驱动电路、电力变换组件以及电力变换装置
JP2014166085A (ja) ゲート駆動回路及びモータ駆動回路
TWI511437B (zh) 功率元件驅動器失效檢測裝置及其檢測方法
JP2018050297A (ja) Ｉｇｂｔ型トランジスタの制御方法および関連する制御装置
US10658947B2 (en) Semiconductor device, power module, and control method of power conversion device
CN105425892B (zh) 电流控制电路
JP5748610B2 (ja) 充電装置
JP2016019096A (ja) ゲート駆動回路
JP7020834B2 (ja) Ｉｇｂｔ型トランジスタを備える電気回路網における短絡の検出方法および関連する制御装置
JP2018042378A (ja) 駆動制御装置と駆動制御方法
JP2015119594A (ja) 半導体装置の駆動制御装置
KR102520909B1 (ko) 스마트 ｐｒａ
CN110797856A (zh) 电源设备控制方法及电源设备
JP2019086306A (ja) 半導体装置の試験装置
JP5050900B2 (ja) 電力変換回路の駆動装置、及び電力変換装置
US11099225B2 (en) Method for determining the output voltage of a transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220506

R150 Certificate of patent or registration of utility model

Ref document number: 7071079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150