JP2018049874A - 半導体装置及びその半導体装置の製造方法 - Google Patents
半導体装置及びその半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2018049874A JP2018049874A JP2016183186A JP2016183186A JP2018049874A JP 2018049874 A JP2018049874 A JP 2018049874A JP 2016183186 A JP2016183186 A JP 2016183186A JP 2016183186 A JP2016183186 A JP 2016183186A JP 2018049874 A JP2018049874 A JP 2018049874A
- Authority
- JP
- Japan
- Prior art keywords
- package component
- electrode
- wire
- semiconductor device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】高密度化可能な半導体装置を提供する。【解決手段】半導体装置1は、第1の面20aと第1の面の反対側の第2の面20bとを有するパッケージ部品2であって、パッケージ部品は、半導体チップ21と、第1の面に露出する端子26と、一端が半導体チップと接続し他端が第2の面に第1の電極27aとして露出する第1のワイヤ23aと、一端が端子と接続し他端が第2の面に第2の電極27bとして露出する第2のワイヤ23bと、半導体チップ、第1のワイヤ、及び、第2のワイヤを封止する樹脂24と、を備えるパッケージ部品と、第2の面に対向して配置され第2の電極と接続する第1の配線基板3と、第1の面に対向して配置され端子と接続する第2の配線基板4とを備え、第2のワイヤが貫通電極6として使用される。【選択図】図4
Description
本出願は半導体装置及びその半導体装置の製造方法に関する。
近年、バイタルセンシング及びモーションセンシングを可能とするウェアラブル機器が注目を集めている。ウェアラブル機器は装着していることを意識させないサイズ又は形状であることが求められるため、機器の小型化及び軽量化が必要となる。機器の小型化及び軽量化には、例えば特許文献1に示されるように電子部品のパッケージ化が行われてきた。パッケージ化される部品として、センサ部品、無線関係部品及び増幅器等がある。また、さらにパッケージ部品及びチップ部品(チップコンデンサ及びチップ抵抗等)を配線基板により接続して1モジュール化する技術、Fan−out Wafer Level Package(以下、FO−WLP技術)も開発されている。FO−WLP技術では、パッケージ部品及びチップ部品が一旦微粘着シートを用いて仮固定用の支持基板に配置されて樹脂を用いてウェハ状に成形された後、再配線技術によってパッケージ部品とチップ部品との間が接続される。
FO−WLP技術を用いた半導体装置(モジュールとも呼ばれる)は大きさの異なる多数の部品(パッケージ部品及びチップ部品)を内蔵する。パッケージ部品はチップ部品に比べ、厚さ、サイズともに大きい。また、半導体装置内で貫通電極として使用される銅ピンも比較的大きい。これは樹脂により部品を封止する際、樹脂の流れにより銅ピンが転倒することを防止するために、銅ピンをある程度太くする必要があるからである。そのため、銅ピンを用いた貫通電極は、半導体装置内で占める面積が大きくなるという課題があった。半導体装置を高密度化する、すなわち集積度を向上させるためには、貫通電極の半導体装置内における専有面積を小さくすることが求められる。
1つの側面では、高密度化可能な半導体装置を提供することを課題とする。
1つの形態によれば、第1の面と第1の面の反対側の第2の面とを有するパッケージ部品であって、パッケージ部品は、半導体チップと、第1の面に露出する端子と、一端が半導体チップと接続し他端が第2の面に第1の電極として露出する第1のワイヤと、一端が端子と接続し第2の面に第2の電極として露出する第2のワイヤと、半導体チップ、第1のワイヤ、及び、第2のワイヤを封止する樹脂と、を備えるパッケージ部品と、第2の面に対向して配置され第2の電極と接続する第1の配線基板と、第1の面に対向して配置され端子と接続する第2の配線基板と、を備え、第2のワイヤが貫通電極として使用される、半導体装置が提供される。
他の形態によれば、半導体装置の製造方法であって、半導体チップと、一端が半導体チップに接続され他端が端子に接続される一つ以上のボンディングワイヤと、半導体チップ及びボンディングワイヤを封止する第1の樹脂とを備えるパッケージ部品の、端子が露出する面の反対側の面を含む部分を除去して、ボンディングワイヤを二分割してボンディングワイヤの断面を電極として露出させる工程と、パッケージ部品の除去された面を仮固定用の支持基板に固定する工程と、固定されたパッケージ部品を、第2の樹脂により封止する工程と、仮固定用の支持基板を除去する工程と、第2の樹脂の一部を除去して、端子を露出させる工程と、パッケージ部品の除去された面に露出した電極を第1の配線基板に接続し、端子を第2の配線基板に接続する、工程と、を備える、半導体装置の製造方法が提供される。
高密度化可能な半導体装置を提供できる。
以下、添付図面を用いて本出願の実施の形態を、具体的な実施例に基づいて詳細に説明する。以下の実施の形態において同一又は類似の要素には共通の参照符号を付けて示し、理解を容易にするために、これらの図面は縮尺を適宜変更している。
図1(a)、(b)は、開示の半導体装置1が用いられるウェアラブル機器100を示す全体図であり、図1(b)にはウェアラブル機器100の外装の一部を切り欠いて収納された半導体装置1の位置が示されている。図1(a)、(b)に示すウェアラブル機器100は心拍センサである。心拍センサであるウェアラブル機器100は、身体に日常的に取付けられることから、装着していることを意識させないよう小型化及び薄型化が求められており、心拍センサの厚みHは約6.7mm程度と非常に薄くなるよう作製されている。
図2は比較技術である半導体装置101の断面図である。半導体装置101は、第1の配線基板3及び第2の配線基板4と、第1の配線基板3及び第2の配線基板4の間に配置されたパッケージ部品102、複数のチップ部品5及び銅ピンによる貫通電極106を備える。パッケージ部品102は、ワイヤボンディング型のパッケージ部品であり、ダイとも呼ばれる半導体チップ21と、半導体チップ21から端子26まで放物線状に延びる一つ以上のボンディングワイヤ23と、半導体チップ21を冷却する冷却部材22とを備える。半導体チップ21、冷却部材22及びボンディングワイヤ23は、樹脂24により封止される。また、パッケージ部品102、チップ部品5及び貫通電極106は、樹脂25により封止される。半導体装置101に内蔵される各部品は、それらを仮固定用の支持基板(図示しない)に配置した後、樹脂25を流し込むことで製造される。そのため、比較技術では、樹脂25により潰れないよう、各部品はある程度の大きさが必要とされる。そのため、貫通電極を設けるために、ある程度の自立可能な太さを有する銅ピンが用いられる。例えば、銅ピンの代わりに貫通電極のために細長いワイヤを使用すると、仮固定用の支持基板上では細いワイヤは自立しないため、ワイヤが転倒する可能性がある。図2に示すように半導体装置101内では、銅ピンによる貫通電極106が占める面積が比較的大きく、多数のチップ部品を高密度に実装することが困難であった。
そこで、本実施形態の半導体装置1では、さらに高密度化可能にするために、図3に示すパッケージ部品2を使用する。図3はパッケージ部品2を示す断面図である。
図3に示すパッケージ部品2は、図2に示すワイヤボンディング型のパッケージ部品102を、端子26が露出する面(以下、第1の面20a)の反対側の面(以下、第2の面20b)が研磨されることで作製された部材である。図3の点線で囲まれた部分Aが研磨された箇所を示す。研磨後のパッケージ部品2は、半導体チップ21と、半導体チップ21に接続する一つ以上の第1のワイヤ23aと、端子26に接続する一つ以上の第2のワイヤ23bと、半導体チップ21等を封止する第1の樹脂24とを有する。図3に示すパッケージ部品2は、さらに半導体チップ21を冷却する冷却部材22を備える。
パッケージ部品2の第1のワイヤ23a及び第2のワイヤ23bは、もともと図2に示すパッケージ部品102のボンディングワイヤ23のように一体であったワイヤが分断されたものである。第2の面20bを半導体チップ21の付近まで研磨することで、半導体チップ21と端子26とを接続していたボンディングワイヤ23が、半導体チップ21に接続する第1のワイヤ23aと、端子26に接続する第2のワイヤ23bとに二分割される。そして、第1のワイヤ23aの一端が半導体チップ21に接続し、第1のワイヤ23aの他端(断面)が第1の電極27aとして、第2の面20b(研磨面、除去された面の一例)に露出する。また、第2のワイヤ23bの一端が端子26に接続し、第2のワイヤ23bの他端(断面)が第2の電極27bとして第2の面20bに、に露出するようになる。本実施形態では、パッケージ部品2を研磨することにより、ボンディングワイヤ23を二分割しているが、これは一例であり、他の方法、例えば切断することで図3のA部分を除去しボンディングワイヤ23を二分割してもよい。
図4に、図3に示すパッケージ部品2を用いた半導体装置1の断面図を示す。半導体装置1は、パッケージ部品2と、パッケージ部品2の第2の面20bに配線面が対向して配置される第1の配線基板3と、端子26が露出する面に配線面が対向して配置される第2の配線基板4とを備える。第2のワイヤ23bの第2の電極27bは、第1の配線基板3のパッド31に接続される。そして、端子26が第2の配線基板4に接続される。これにより、半導体チップ21と接続されていない方の第2のワイヤ23bが貫通電極6として使用される。
半導体装置1は、さらに複数のチップ部品5を備えており、それらは第1の配線基板3に取付けられる。また、パッケージ部品2とチップ部品5は、樹脂25により封止される。
図2に示す比較技術の半導体装置101では、銅ピンを貫通電極106として用いていたが、本実施形態では研磨後のパッケージ部品2に内蔵された、半導体チップ21に接続されていない第2のワイヤ23bを貫通電極6として利用する。ボンディングワイヤに用いられるワイヤは、銅ピンの1/10以下の太さであることから、半導体装置1内の専有面積が小さくなり、半導体装置を高密度化可能になる。また、パッケージ部品を研磨してボンディングワイヤを露出させるために、パッケージ部品が薄くなり、半導体装置1の高さを低背化することができる。例えば、図2に示す半導体装置101では、パッケージ部品102を研磨しないため、パッケージ部品102の高さH0は約800μmになる。一方、図4に示すように、研磨されたパッケージ部品2を用いて、その他のチップ部品5を0603型のSurface Mount Device(以下、SMD)とした場合、パッケージ部品2の高さH1を約400μmに減少させることができる。よって半導体装置1の高さが小さくなり、薄型化を図ることができる。
図3〜図7を用いて、パッケージ部品2を有する半導体装置1の製造方法について説明する。
図3に示すように、パッケージ部品2を用意し、端子26が露出する第1の面20aの反対側の第2の面20bを含む部分Aを除去する。本実施形態では、第2の面20bを半導体チップ21の付近まで研磨する。ボンディングワイヤ23を、第1のワイヤ23aと第2のワイヤ23bとに二分割し、第1のワイヤ23aの断面を第1の電極27aとして、第2のワイヤ23bの断面を第2の電極27bとして第2の面20b(研磨面、除去された面)に露出させる。
図5に示すように、微粘着シート8を有する仮固定用の支持基板7を用意し、図3に示すパッケージ部品2の研磨面(第2の面20b)を微粘着シート8に対向させて、パッケージ部品2と複数のチップ部品5とを仮固定用の支持基板7に配置する。パッケージ部品2と複数のチップ部品5は、微粘着シート8により仮固定用の支持基板7に固定される。
次に、図6に示すように、樹脂25を流し、仮固定用の支持基板7に配置されたパッケージ部品2と複数のチップ部品5とを封止する。なお、パッケージ部品2の半導体チップ21とボンディングワイヤ23を封止する樹脂24と、パッケージ部品2とチップ部品5を封止する樹脂25は同じ材料であっても別の材料であってもよい。そして、図7に示すように、仮固定用の支持基板7及び微粘着シート8を除去し、さらに樹脂25を研磨してその一部を除去することにより、第2のワイヤ23bの端子26を露出させる。
そして、図4に示すように、樹脂25により封止されたパッケージ部品2の第2の面20bに露出した第1の電極27a、第2の電極27bを第1の配線基板3に接続する。第2のワイヤ23bの端子26を第2の配線基板4に接続し、半導体装置1を完成させる。半導体装置1では、パッケージ部品2の第2のワイヤ23bが、貫通電極6として使用される。
図2に示す比較技術の銅ピンを単にワイヤに置き換えると樹脂25を流し込むときにワイヤが潰れてしまう。しかしながら、図3に示すパッケージ部品2に内蔵された第2のワイヤ23bは既に樹脂24により封止されていることから、樹脂25により潰れてしまうことがない。そのため、第2のワイヤ23bを貫通電極6として利用することができる。
半導体装置1に内蔵されるチップ部品5の大きさにより、それらを内蔵する半導体装置1の高さが変化し、パッケージ部品2の高さも変化する。例えば、図4に示す半導体装置1に内蔵されるチップ部品を0603型のSMDとすると、パッケージ部品2の高さH1を約400μmとして半導体装置1が作製される。また、図8に示すように、半導体装置1aに内蔵されるチップ部品5aを、0603型のSMDより大きい1005型のSMDとすると、パッケージ部品2aの高さH2は約600μmとして、半導体装置1aが作製される。図4及び図8から分かるように、パッケージ部品2の高さが変化すると、第2のワイヤ23bの長さも変化する。
通常、ボンディングワイヤは、図2に示すように放物線状に半導体チップ21から端子26まで延びる。そのため、研磨する量が少なくパッケージ部品2の高さが高くなるほど、第2の面20bに露出する第2の電極27bの位置は、想定される位置からのズレが大きくなる可能性がある。すなわち、ボンディングワイヤによる貫通電極の位置精度は、第2の電極27bが半導体チップ21及び端子26から離れるほど悪くなる。そのため、パッケージ部品2を高くする場合、断線不良を防ぐために、第1の配線基板3に設けられる第2の電極27bと接続するパッド31の面積を大きくして第2の電極27bの位置ズレを吸収する。
発明者らは、断線不良の割合を確認するため、内蔵されるチップ部品が0603型のSMDである半導体装置1を10個作製した。パッケージ部品2の高さは約400μmである。φ20μmの第2のワイヤ23bによる貫通電極6に対し、30μm径の貫通電極受け用のパッド31を用いたところ、10個の半導体装置すべてにおいて貫通電極とパッド31間の断線はなく正常に動作した。
また、発明者らは、図8に示すように内蔵されるチップ部品5aが、1005型のSMDである半導体装置1aを10個作製した。パッケージ部品2aの高さH2は約600μmである。φ20μmの第2のワイヤ23bによる貫通電極6に対し、30μm径の貫通電極受け用のパッド31aを用いたところ、10個中5個の半導体装置1aが貫通電極6とパッド31a間で断線し、正常に動作しなかった。一方、50μm径の貫通電極受け用のパッド31aを用いた場合、10個のモジュールすべてにおいて貫通電極6とパッド31aとの断線はなく、正常に動作することを確認した。なお、第1のワイヤ23aの第1の電極27aと第1の配線基板3とを接続するパッドについても、パッケージ部品の高さに応じてパッドの面積を大きくすることで第1の電極27aの位置ズレを吸収することができる。
以上のように、パッケージ部品内のボンディングワイヤを貫通電極として用いた半導体装置は、貫通電極の専有面積を小さくすることで部品の高密度実装が可能になり、半導体装置の小型、高性能化が図れる。なお、図1では半導体装置1を、ウェアラブル機器100に使用した例を示しているが、半導体装置1は、ウェアラブル機器だけでなく一般的な電子機器に使用されてもよい。
以上、本出願を特にその好ましい実施の形態を参照して詳細に説明した。本出願の容易な理解のために、本出願の具体的な形態を以下に付記する。
(付記1)第1の面と前記第1の面の反対側の第2の面とを有するパッケージ部品であって、前記パッケージ部品は、半導体チップと、前記第1の面に露出する端子と、一端が前記半導体チップと接続し他端が前記第2の面に第1の電極として露出する第1のワイヤと、一端が前記端子と接続し他端が前記第2の面に第2の電極として露出する第2のワイヤと、前記半導体チップ、前記第1のワイヤ、及び、前記第2のワイヤを封止する樹脂と、を備えるパッケージ部品と、
前記第2の面に対向して配置され前記第2の電極と接続する第1の配線基板と、
前記第1の面に対向して配置され前記端子と接続する第2の配線基板と、を備え、
前記第2のワイヤが貫通電極として使用される、半導体装置。
(付記2)前記パッケージ部品の高さにより変化する前記第1の電極又は前記第2の電極の位置に応じて、前記第1の電極又は前記第2の電極と接続する前記第1の配線基板のパッドの大きさが設定される、付記1に記載の半導体装置。
(付記3)前記パッケージ部品の高さは、前記半導体装置に取付けられるチップ部品の高さにより決定される、付記2に記載の半導体装置。
(付記4)前記パッドの大きさがφ20μm以上である、付記2又は3に記載の半導体装置。
(付記5)半導体装置の製造方法であって、
半導体チップと、一端が前記半導体チップに接続され他端が端子に接続される一つ以上のボンディングワイヤと、前記半導体チップ及び前記ボンディングワイヤを封止する第1の樹脂とを備えるパッケージ部品の、前記端子が露出する面の反対側の面を含む部分を除去して、前記ボンディングワイヤを二分割して前記ボンディングワイヤの断面を電極として露出させる工程と、
前記パッケージ部品の除去された面を仮固定用の支持基板に固定する工程と、
固定された前記パッケージ部品を、第2の樹脂により封止する工程と、
前記仮固定用の支持基板を除去する工程と、
前記第2の樹脂の一部を除去して、前記端子を露出させる工程と、
前記パッケージ部品の除去された面に露出した前記電極を第1の配線基板に接続し、前記端子を第2の配線基板に接続する、工程と、
を備える、半導体装置の製造方法。
(付記6)前記パッケージ部品の前記端子が露出する面の反対側の面を含む部分の除去は、前記パッケージ部品を研磨することにより行われる、付記5に記載の半導体装置の製造方法。
(付記7)前記端子が露出する面の反対側の面を含む部分を除去した後の前記パッケージ部品の高さは、前記パッケージ部品と共に使用するチップ部品の高さで決まる、付記5又は6に記載の半導体装置の製造方法。
前記第2の面に対向して配置され前記第2の電極と接続する第1の配線基板と、
前記第1の面に対向して配置され前記端子と接続する第2の配線基板と、を備え、
前記第2のワイヤが貫通電極として使用される、半導体装置。
(付記2)前記パッケージ部品の高さにより変化する前記第1の電極又は前記第2の電極の位置に応じて、前記第1の電極又は前記第2の電極と接続する前記第1の配線基板のパッドの大きさが設定される、付記1に記載の半導体装置。
(付記3)前記パッケージ部品の高さは、前記半導体装置に取付けられるチップ部品の高さにより決定される、付記2に記載の半導体装置。
(付記4)前記パッドの大きさがφ20μm以上である、付記2又は3に記載の半導体装置。
(付記5)半導体装置の製造方法であって、
半導体チップと、一端が前記半導体チップに接続され他端が端子に接続される一つ以上のボンディングワイヤと、前記半導体チップ及び前記ボンディングワイヤを封止する第1の樹脂とを備えるパッケージ部品の、前記端子が露出する面の反対側の面を含む部分を除去して、前記ボンディングワイヤを二分割して前記ボンディングワイヤの断面を電極として露出させる工程と、
前記パッケージ部品の除去された面を仮固定用の支持基板に固定する工程と、
固定された前記パッケージ部品を、第2の樹脂により封止する工程と、
前記仮固定用の支持基板を除去する工程と、
前記第2の樹脂の一部を除去して、前記端子を露出させる工程と、
前記パッケージ部品の除去された面に露出した前記電極を第1の配線基板に接続し、前記端子を第2の配線基板に接続する、工程と、
を備える、半導体装置の製造方法。
(付記6)前記パッケージ部品の前記端子が露出する面の反対側の面を含む部分の除去は、前記パッケージ部品を研磨することにより行われる、付記5に記載の半導体装置の製造方法。
(付記7)前記端子が露出する面の反対側の面を含む部分を除去した後の前記パッケージ部品の高さは、前記パッケージ部品と共に使用するチップ部品の高さで決まる、付記5又は6に記載の半導体装置の製造方法。
100 ウェアラブル機器
1、101 半導体装置
2、2a、102 パッケージ部品
20a 第1の面
20b 第2の面
21 半導体チップ
22 冷却部材
23 ボンディングワイヤ
23a 第1のワイヤ
23b 第2のワイヤ
24 樹脂(第1の樹脂)
25 樹脂(第2の樹脂)
26 端子
27a 第1の電極
27b 第2の電極
3 第1の配線基板
31、31a パッド
4 第2の配線基板
5 チップ部品
6、106 貫通電極
7 仮固定用の支持基板
8 微粘着シート
1、101 半導体装置
2、2a、102 パッケージ部品
20a 第1の面
20b 第2の面
21 半導体チップ
22 冷却部材
23 ボンディングワイヤ
23a 第1のワイヤ
23b 第2のワイヤ
24 樹脂(第1の樹脂)
25 樹脂(第2の樹脂)
26 端子
27a 第1の電極
27b 第2の電極
3 第1の配線基板
31、31a パッド
4 第2の配線基板
5 チップ部品
6、106 貫通電極
7 仮固定用の支持基板
8 微粘着シート
Claims (4)
- 第1の面と前記第1の面の反対側の第2の面とを有するパッケージ部品であって、前記パッケージ部品は、半導体チップと、前記第1の面に露出する端子と、一端が前記半導体チップと接続し他端が前記第2の面に第1の電極として露出する第1のワイヤと、一端が前記端子と接続し他端が前記第2の面に第2の電極として露出する第2のワイヤと、前記半導体チップ、前記第1のワイヤ、及び、前記第2のワイヤを封止する樹脂と、を備えるパッケージ部品と、
前記第2の面に対向して配置され前記第2の電極と接続する第1の配線基板と、
前記第1の面に対向して配置され前記端子と接続する第2の配線基板と、を備え、
前記第2のワイヤが貫通電極として使用される、半導体装置。 - 前記パッケージ部品の高さにより変化する前記第1の電極又は前記第2の電極の位置に応じて、前記第1の電極又は前記第2の電極と接続する前記第1の配線基板のパッドの大きさが設定される、請求項1に記載の半導体装置。
- 半導体装置の製造方法であって、
半導体チップと、一端が前記半導体チップに接続され他端が端子に接続される一つ以上のボンディングワイヤと、前記半導体チップ及び前記ボンディングワイヤを封止する第1の樹脂とを備えるパッケージ部品の、前記端子が露出する面の反対側の面を含む部分を除去して、前記ボンディングワイヤを二分割して前記ボンディングワイヤの断面を電極として露出させる工程と、
前記パッケージ部品の除去された面を仮固定用の支持基板に固定する工程と、
固定された前記パッケージ部品を、第2の樹脂により封止する工程と、
前記仮固定用の支持基板を除去する工程と、
前記第2の樹脂の一部を除去して、前記端子を露出させる工程と、
前記パッケージ部品の除去された面に露出した前記電極を第1の配線基板に接続し、前記端子を第2の配線基板に接続する、工程と、
を備える、半導体装置の製造方法。 - 前記パッケージ部品の前記端子が露出する面の反対側の面を含む部分の除去は、前記パッケージ部品を研磨することにより行われる、請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016183186A JP2018049874A (ja) | 2016-09-20 | 2016-09-20 | 半導体装置及びその半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016183186A JP2018049874A (ja) | 2016-09-20 | 2016-09-20 | 半導体装置及びその半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018049874A true JP2018049874A (ja) | 2018-03-29 |
Family
ID=61767765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016183186A Withdrawn JP2018049874A (ja) | 2016-09-20 | 2016-09-20 | 半導体装置及びその半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018049874A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019177147A1 (ja) | 2018-03-16 | 2019-09-19 | 三菱マテリアル株式会社 | 熱電変換素子 |
JP7441887B2 (ja) | 2022-02-14 | 2024-03-01 | ウェスタン デジタル テクノロジーズ インコーポレーテッド | 露出したボンドワイヤを備える半導体デバイスパッケージ |
-
2016
- 2016-09-20 JP JP2016183186A patent/JP2018049874A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019177147A1 (ja) | 2018-03-16 | 2019-09-19 | 三菱マテリアル株式会社 | 熱電変換素子 |
JP7441887B2 (ja) | 2022-02-14 | 2024-03-01 | ウェスタン デジタル テクノロジーズ インコーポレーテッド | 露出したボンドワイヤを備える半導体デバイスパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101522763B1 (ko) | 콤포넌트 패키지용 장치 및 방법 | |
KR102320046B1 (ko) | 캐스케이드 칩 스택을 갖는 반도체 패키지 | |
KR101587561B1 (ko) | 리드프레임 어레이를 구비하는 집적회로 패키지 시스템 | |
EP2847793B1 (en) | Ramp-stack chip package | |
EP2731134A1 (en) | Multi-chip module connection by way of bridging blocks | |
KR20150002518A (ko) | 반도체 패키지 내의 다이간 간격을 감소시키는 언더필 물질 플로우 제어 | |
JP2009044110A (ja) | 半導体装置及びその製造方法 | |
JP5700927B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20030000529A (ko) | 복수의 중앙 패드형 반도체 칩이 적층된 패키지 소자 및그 제조 방법 | |
CN105575825A (zh) | 芯片封装方法及封装组件 | |
JP2015177061A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5129438B2 (ja) | 半導体装置 | |
KR102078848B1 (ko) | 멀티 칩 적층 패키지들을 제조하는 방법 | |
JP2018049874A (ja) | 半導体装置及びその半導体装置の製造方法 | |
US11721654B2 (en) | Ultra-thin multichip power devices | |
US8951905B2 (en) | Semiconductor device and production method thereof | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
JP2008198972A (ja) | 電子部品パッケージの製造方法ならびに電子部品パッケージの製造に用いられるウェハおよび基礎構造物 | |
JP2016115870A (ja) | 半導体装置及びその製造方法 | |
KR101238159B1 (ko) | 반도체 패키지, 적층 반도체 패키지 및 그 제조 방법 | |
KR20140054991A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2013106008A (ja) | 半導体装置 | |
CN111816624A (zh) | 一种晶圆级芯片封装结构及其封装工艺 | |
US9735132B1 (en) | Semiconductor package | |
JP2004140169A (ja) | パッケージ型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190611 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200305 |