JP2018042301A - 直流電源装置 - Google Patents

Abstract

【課題】力率改善の機能を備え、高効率化及び低ノイズ化が容易な倍電圧整流型の直流電源装置を提供する。【解決手段】２つの整流ダイオード１６，１８を直列にした第一のアーム１２を備える。２つの主スイッチ素子２０，２２を直列にして、第一のアーム１２に並列接続した第二のアーム１４を備える。入力電圧Viを２つのアーム１２，１４の各中点に供給する電源ライン２８に挿入されたリアクタ３０を備える。２つの平滑コンデンサ３４，３６を直列にして、その中点を第二のアーム１４の中点に接続した直列コンデンサ回路３２を備える。直列コンデンサ回路３２の端部と第二のアーム１４の端部との間に一対に接続された２つの同期整流素子３８，４０を備える。出力電圧Voが安定化されるように主スイッチ素子２０，２２及び同期整流素子３８，４０をオンオフさせる制御回路２４を備える。【選択図】図１

Description

本発明は、交流の入力電圧を所定の直流電圧に変換する直流電源装置に関し、特に力率改善の機能を備えた直流電源装置に関する。

従来、特許文献１の図３に開示されているように、交流側に配設された部分スイッチング方式の昇圧回路と、昇圧された交流電圧を整流するブリッジ整流回路と、互いに直列に接続された２つの倍電圧コンデンサから成る直列コンデンサ回路と備え、直列コンデンサ回路の両端がブリッジ整流回路の直流出力側端子に接続され、２つの倍電圧コンデンサの中点がブリッジ整流回路の交流入力側端子の１つに接続された倍電圧整流型の直流電圧制御装置があった。部分スイッチング方式の昇圧回路は、交流入力の一方のラインに直列に介挿された交流リアクトルと、交流リアクトルの負荷側と交流入力の他方のラインとを所定のタイミングで短絡する主スイッチ回路（半導体スイッチ）とを備えている。また、主スイッチ回路は、ＩＧＢＴとブリッジを構成する４つのダイオードとで構成されている。主スイッチ回路は、交流入力の半サイクルごとに所定時間だけオンし、それ以外の期間はオフする。

また、特許文献２は、特許文献１の直流電圧制御装置から倍電圧整流の機能を取り除いた部分スイッチング方式の電源装置を開示している。特許文献２には、主スイッチ回路（短絡回路）を交流入力の半サイクルごとに複数回断続させることによって、力率改善の効果を大きくする技術が記載されている。これは、特許文献１の直流電圧制御装置の構成にも適用可能な技術である。

特許文献３は、いわゆるブリッジレス・ブーストコンバータと呼ばれるスイッチング電源装置を開示している。ブリッジレス・ブーストコンバータは、高周波スイッチング動作を行う２組の昇圧チョッパを組み合わせたような構成であり、各昇圧チョッパを交流入力の半サイクル毎に交互に動作させることによって力率を改善する。

特開２００１−９５２６２号公報 特開２０００−２１７３６３号公報 特開２００２−１７０８７号公報

特許文献１の直流電圧制御装置の場合、主スイッチ回路がオンのとき、交流リアクトルを励磁する電流の経路に、主スイッチ回路内のダイオード２つが直列に配置され、主スイッチ回路がオフのとき、交流リアクトルの励磁エネルギーが放出される電流の経路に、ブリッジ整流回路内のダイオード１つが配置される。したがって、ダイオードの電圧降下によって大きい損失が発生し、効率が低下してしまう。

また、特許文献２の電源装置の場合、主スイッチ回路がオンしたとき、交流リアクトルを励磁する電流の経路に、主スイッチ回路内のダイオード２つが直列に配置され、主スイッチ回路がオフしたとき、交流リアクトルの励磁エネルギーが放出される電流の経路に、ブリッジ整流回路内のダイオード２つが直列に配置される。したがって、ダイオードの電圧降下によって、特許文献１の直流電圧制御装置よりもさらに大きい損失が発生し、効率が大幅に低下してしまう。また、倍電圧整流型ではないので、高い出力電圧が得にくいものである。

一方、特許文献３のスイッチング電源は、主スイッチング素子がオンしたとき、昇圧インダクタを励磁する電流の経路に、整流ダイオード１つが配置され、主スイッチング素子がオフしたとき、昇圧インダクタの励磁エネルギーが放出される電流の経路に、整流ダイオード１つが配置される。したがって、ダイオードの電圧降下によって発生する損失は小さい。しかしながら、高周波スイッチング動作を行うため、各部の半導体素子のスイッチング損失が大きくなって効率が低下してしまう。また、スイッチングノイズの発生により、周辺の電子機器等に悪影響を与える可能性がある。また、倍電圧整流型ではないので、高い出力電圧が得にくいものである。

本発明は、上記背景技術に鑑みて成されたものであり、力率改善の機能を備え、高効率化及び低ノイズ化が容易な倍電圧整流型の直流電源装置を提供することを目的とする。

本発明は、ハイサイド側の第一の整流ダイオードのアノードに、ローサイド側の第二の整流ダイオードのカソードが接続された第一のアームと、ハイサイド側の第一の主スイッチ素子及びローサイド側の第二の主スイッチ素子の直列回路で成り、前記第一のアームの両端に並列接続された第二のアームと、交流の入力電圧を前記第一及び第二のアームの各中点に向けて供給する電源ラインに直列に挿入されたリアクタと、ハイサイド側の第一の平滑コンデンサ及びローサイド側の第二の平滑コンデンサの直列回路で成り、その中点が前記第二のアームの中点に接続された直列コンデンサ回路と、ＮチャネルのＭＯＳ型ＦＥＴで成り、ドレインが前記直列コンデンサ回路のハイサイド側の一端に接続され、ソースが前記第一及び第二のアームのハイサイド側の一端に接続された第一の同期整流素子と、ＮチャネルのＭＯＳ型ＦＥＴで成り、ソースが前記直列コンデンサ回路のローサイド側の一端に接続され、ドレインが前記第一及び第二のアームのローサイド側の一端に接続された第二の同期整流素子と、前記直列コンデンサ回路の両端に発生する出力電圧が所定の値に安定化されるように、前記第一及び第二の主スイッチ素子と前記第一及び第二の同期整流素子をオンオフさせる制御回路とを備えた直流電源装置である。

前記制御回路は、入力電圧の１サイクルにおける前記第一のアームの側が高電位になる第一の期間、前記第二の主スイッチ素子をオフの状態に固定するとともに、所定時間、前記第一の主スイッチ素子をオン、前記第一の同期整流素子をオフの状態にして、前記入力電圧により前記リアクタを励磁させ、その後の所定時間、前記第一の主スイッチ素子をオフ、前記第一の同期整流素子をオンの状態に切り替えて、前記リアクタの励磁エネルギーを前記直列コンデンサ回路に向けて放出させる制御を行い、さらに、入力電圧の１サイクルにおける前記第二のアームの側が高電位になる第二の期間、前記第一の主スイッチ素子をオフの状態に固定するとともに、所定時間、前記第二の主スイッチ素子をオン、前記第二の同期整流素子をオフの状態にして、前記入力電圧により前記リアクタを励磁させ、その後の所定時間、前記第二の主スイッチ素子をオフの状態、前記第二の同期整流素子をオンの状態に切り替えて、前記リアクタの励磁エネルギーを前記直列コンデンサ回路に向けて放出させる制御を行い、力率を改善する。

前記制御回路は、前記リアクタを励磁させ、その後励磁エネルギーを放出させる制御を、前記第一及び第二の期間にそれぞれ１回ずつ行うように構成にすることが好ましい。

また、前記第一及び第二の主スイッチ素子は、それぞれＮチャネルのＭＯＳ型ＦＥＴで成り、前記第一の主スイッチ素子及び前記第一の同期整流素子は、それぞれ、ロジックが互いに反転した駆動パルスによって駆動され、前記第二の主スイッチ素子及び前記第二の同期整流素子は、それぞれ、ロジックが互いに反転した駆動パルスによって駆動されるように構成してもよい。

さらに、前記第一の整流ダイオードが、ＮチャネルのＭＯＳ型ＦＥＴで成る第三の同期整流素子に置き換えられ、前記第二の整流ダイオードが、ＮチャネルのＭＯＳ型ＦＥＴで成る第四の同期整流素子に置き換えられ、前記制御回路は、前記第三の同期整流素子を、前記第一の期間は少なくとも前記リアクタに電流が流れる期間にオンの状態にし、前記第二の期間はオフの状態に保持する制御を行うとともに、前記第四の同期整流素子を、前記第二の期間は少なくとも前記リアクタに電流が流れる期間にオンの状態にし、前記第一の期間はオフの状態に保持する制御を行う構成にしてもよい。

本発明の直流電源装置によれば、各部の整流素子に発生する導通損失の合計が小さくなるので、特許文献１，２の装置と比較して、効率を大幅に向上させることができる。さらに、スイッチングノイズを小さく抑えることができ、倍電圧整流型なので高い出力電圧を容易に得ることができ、しかも、力率改善の効果も良好である。

また、第一の主スイッチ素子及び第一の同期整流素子を、それぞれ、ロジックが互いに反転した駆動パルスによって駆動し、第二の主スイッチ素子及び第二の同期整流素子を、それぞれ、ロジックが互いに反転した駆動パルスによってそれぞれ駆動する構成にすれば、制御回路の設計が容易になる。すなわち、制御回路を非常にシンプルに構成することができ、しかも、同期整流素子のドレイン・ソース間の寄生ダイオードに電流が流れて損失が発生することもない。

本発明の直流電源装置の一実施形態を示す回路図である。 図１の制御回路の内部構成を示すブロック図である。 この実施形態の直流電源装置の動作を示す各部の波形である。 期間T1aの動作を示す等価回路（ａ）、期間T1b及び期間T1cの動作を示す等価回路（ｂ）である。 期間T2aの動作を示す等価回路（ａ）、期間T2b及び期間T2cの動作を示す等価回路（ｂ）である。

以下、本発明の直流電源装置の一実施形態について、図面に基づいて説明する。この実施形態の直流電源装置１０は、入力端に入力電源Ｅｉが接続され、交流の入力電圧Viを直流の出力電圧Voに変換し、出力端に接続された負荷Ｌｏに向けて出力電力（出力電圧Vo及び出力電流Io）を供給する装置であり、高い出力電圧Voが得られる倍電圧整流型に構成され、入力電流Iiの導通角を広くする力率改善の機能も備えている。

まず、直流電源装置１０の各部の構成を順番に説明する。直流電源装置１０は、図１に示すように、互いに並列接続された第一及び第二のアーム１２，１４を備えている。第一のアーム１２は、ハイサイド側の第一の整流ダイオード１６のアノードにローサイド側の第二の整流ダイオード１８のカソードを接続したものである。

第二のアーム１４は、ハイサイド側の第一の主スイッチ素子２０及びローサイド側の第二の主スイッチ素子２２の直列回路である。第一及び第二の主スイッチ素子２０，２２は、例えば、導通抵抗が小さいＮチャネルのＭＯＳ型ＦＥＴが好適で、第一の主スイッチ素子２０のソースに第二の主スイッチ素子２２のドレインが接続されている。第一及び第二の主スイッチ素子２０，２２は、それぞれ、後述する制御回路２４が出力する駆動パルスVg20，Vg22を受けてオンとオフが切り替わり、駆動パルスのロジックがハイレベルのときにオン、ローレベルのときにオフとなる。

交流の入力電圧Viは、電源ライン２８を通じて第一及び第二のアーム１２，１４の各中点に供給され、力率改善用のリアクタ３０が、第一のアーム１２に接続される側の電源ライン２８に直列に挿入されている。

出力端には、直流の出力電圧Voを生成する直列コンデンサ回路３２が設けられている。直列コンデンサ回路３２は、ハイサイド側の第一の平滑コンデンサ３４及びローサイド側の第二の平滑コンデンサ３６の直列回路であり、その中点が第二のアーム１４の中点に接続されている。

第一及び第二のアーム１２，１４と直列コンデンサ回路３２との間には、導通抵抗が小さいＮチャネルのＭＯＳ型ＦＥＴで成る第一及び第二の同期整流素子３８，４０が設けられている。第一の同期整流素子３８は、ドレインが直列コンデンサ回路３２のハイサイド側の一端に接続され、ソースが第一及び第二のアーム１２，１４のハイサイド側の一端に接続されている。第二の同期整流素子４０は、ドレインが第一及び第二のアーム１２，１４のローサイド側の一端に接続され、ソースが直列コンデンサ回路３２のローサイド側の一端に接続されている。第一及び第二の同期整流素子３８，４０は、それぞれ、後述する制御回路２４が出力する駆動パルスVg38，Vg40を受けてオンとオフが切り替わり、駆動パルスのロジックがハイレベルのときにオン、ローレベルのときにオフとなる。

制御回路２４は、出力電圧Voが所定の値に安定化されるように、第一及び第二の主スイッチ素子２０，２２と第一及び第二の同期整流素子３８，４０をオンオフさせる回路である。例えば、図２に示すように、パルス生成回路２４ａ、反転回路２４ｂ、及び図示しないドライブ回路を用いて構成することができる。

パルス生成回路２４ａは、出力電圧Voの検出信号Vo1を受けてパルス電圧V1，V2を生成する回路であり、パルス電圧V1，V2のハイレベルの時間は、検出信号Vo1が基準電圧に近づくように可変される。

パルス電圧V1は、後述する期間T1aにハイレベルになるパルスで、前記ドライブ回路を通じて第一の主スイッチ素子２０のゲートに出力される（駆動パルスVg20）。また、パルス電圧V1は、反転回路２４ｂでロジックが反転され、前記ドライブ回路を通じて第一の同期整流素子３８のゲートに出力される（駆動パルスVg38）。

一方、パルス電圧V2は、後述する期間T2aにハイレベルになるパルスで、前記ドライブ回路を通じて第二の主スイッチ素子２２のゲートに出力される（駆動パルスVg22）。また、パルス電圧V2は、反転回路２４ｂでロジックが反転され、前記ドライブ回路を通じて第二の同期整流素子４０のゲートに出力される（駆動パルスVg40）。

出力電圧Voの安定化制御は、駆動パルスVg20，Vg22のハイレベルの時間を可変し、第一及び第二の主スイッチ素子２０，２２のオン時間を調節することによって行われる。また、駆動パルスVg38，Vg40は、駆動パルスVg20，Vg22に対応して変化するので、第一及び第二の同期整流素子３８，４０は、常に第一及び第二の主スイッチ素子２０，２２と逆位相でオンオフするよう制御される。

次に、直流電源装置１０の動作を説明する。図３は各部の動作波形で、入力電圧Viの１サイクルの中の第一の期間T1は、第一のアーム１２の側が高電位になる期間（入力電圧Viが正の期間）で、第二の期間T2は、第二のアーム１４の側が高電位になる期間（入力電圧Viが負の期間）である。

第一の期間T1の動作は、３つの期間T1a，T1b，T1cに分けて説明することができ、図４（ａ）の等価回路は期間T1aの動作を表わし、図４（ｂ）の等価回路は期間T1b及び期間T1cの動作を表わしている。同様に、第二の期間T2の動作は、３つの期間T2a，T2b，T2cに分けて説明することができ、図５（ａ）の等価回路は期間T2aの動作を表わし、図５（ｂ）の等価回路は期間T2b及び期間T2cの動作を表わしている。

なお、各等価回路は、動作を分かりやすくするため、ＭＯＳ型ＦＥＴを、ＦＥＴ素子に相当するスイッチと、ドレイン・ソース間に存在する寄生ダイオードとで表記している。つまり、スイッチ２０ａ及び寄生ダイオード２０ｂが第一の主スイッチ素子２０、スイッチ２２ａ及び寄生ダイオード２２ｂが第二の主スイッチ素子２２、スイッチ３８ａ及び寄生ダイオード３８ｂが第一の同期整流素子３８、スイッチ４０ａ及び寄生ダイオード４０ｂが第二の同期整流素子４０である。

まず、第一の期間T1の動作を説明する。制御回路２４は、第一の期間T1の間、スイッチ２２ａをオフの状態に固定するため、駆動パルスVg22をローレベルに保持する。これに伴い、駆動パルスVg40がハイレベルに保持され、スイッチ４０ａがオンの状態に固定される。

期間T1aは、入力電圧Viが負から正に切り替わり、駆動パルスVg20がハイレベルに切り替わった時に開始する。期間T1aは、駆動パルスVg20がハイレベルでスイッチ２０ａがオンし、駆動パルスVg38がローレベルでスイッチ３８ａがオフしているので、図４（ａ）に破線の矢印で示すように、入力電源Ｅｉからリアクタ３０、第一の整流ダイオード１６、スイッチ２０ａの経路に、リアクタ３０を励磁する電流が流れる。この電流は、図３の入力電流Iiの波形に示すように、時間とともに正方向に増加する。出力電流Ioは、第一及び第二の平滑コンデンサ３４，３６から負荷Ｌｏに向けて供給される。期間T1aは、出力電圧Voを所定電圧に安定化するため、制御回路２４が駆動パルスVg20をローレベルに反転させた時に終了する。

期間T1bは、駆動パルスVg20がローレベルでスイッチ２０ａがオフし、駆動パルスVg38がハイレベルでスイッチ３８ａがオンしているので、図４（ｂ）に破線の矢印で示すように、リアクタ３０、第一の整流ダイオード１６、スイッチ３８ａ、第一の平滑コンデンサ３４、入力電源Ｅｉの経路に、リアクタ３０の励磁エネルギーを放出する電流が流れる。この電流は、図３の入力電流Iiの波形に示すように、時間とともにゼロアンペアに向かって減少する。出力電流Ioは、第一及び第二の平滑コンデンサ３４，３６から負荷Ｌｏに向けて供給される。期間T1bは、リアクタ３０の励磁エネルギーがすべて放出され、入力電流Iiがゼロアンペアになった時に終了する。

期間T1cは、期間T1bと同様に、駆動パルスVg20がローレベルでスイッチ２０ａがオフし、駆動パルスVg38がハイレベルでスイッチ３８ａがオンしている。期間T1cになると、リアクタ３０の励磁エネルギーを放出する電流が流れなくなるので、入力電流Iiがほぼゼロアンペアに保持される。出力電流Ioは、第一及び第二の平滑コンデンサ３４，３６から負荷Ｌｏに向けて供給される。期間T1cは、入力電圧Viが正から負に切り替わる時に終了する。

次に、第二の期間T2の動作を説明する。制御回路２４は、第二の期間T2の間、スイッチ２０ａをオフの状態に固定するため、駆動パルスVg20をローレベルに保持する。これに伴い、駆動パルスVg38がハイレベルに保持され、スイッチ３８ａがオンの状態に固定される。

期間T2aは、入力電圧Viが正から負に切り替わり、駆動パルスVg22がハイレベルに切り替わった時に開始する。期間T2aは、駆動パルスVg22がハイレベルでスイッチ２２ａがオンし、駆動パルスVg40がローレベルでスイッチ４０ａがオフしているので、図５（ａ）に破線の矢印で示すように、入力電源Ｅｉからスイッチ２２ａ、第二の整流ダイオード１８、リアクタ３０の経路に、リアクタ３０を励磁する電流が流れる。この電流は、図３の入力電流Iiの波形に示すように、時間とともに負方向に増加する。出力電流Ioは、第一及び第二の平滑コンデンサ３４，３６から負荷Ｌｏに向けて供給される。期間T2aは、出力電圧Voを所定電圧に安定化するため、制御回路２４が駆動パルスVg22をローレベルに反転させた時に終了する。

期間T2bは、駆動パルスVg22がローレベルでスイッチ２２ａがオフし、駆動パルスVg40がハイレベルでスイッチ４０ａがオンしているので、図５（ｂ）に破線の矢印で示すように、入力電源Ｅｉ、第二の平滑コンデンサ３６、スイッチ４０ａ、第二の整流ダイオード１８、リアクタ３０の経路に、リアクタ３０の励磁エネルギーを放出する電流が流れる。この電流は、図３の入力電流Iiの波形に示すように、時間とともにゼロアンペアに向かって減少する。出力電流Ioは、第一及び第二の平滑コンデンサ３４，３６から負荷Ｌｏに向けて供給される。期間T2bは、リアクタ３０の励磁エネルギーがすべて放出され、入力電流Iiがゼロアンペアになった時に終了する。

期間T2cは、期間T2bと同様に、駆動パルスVg22がローレベルでスイッチ２２ａがオフし、駆動パルスVg40がハイレベルでスイッチ４０ａがオンしている。期間T2になると、リアクタ３０の励磁エネルギーを放出する電流が流れなくなるので、入力電流Iiがほぼゼロアンペアに保持される。出力電流Ioは、第一及び第二の平滑コンデンサ３４，３６から負荷Ｌｏに向けて供給される。期間T2cは、入力電圧Viが負から正に切り替わる時に終了する。期間T2cが終了すると次の期間T1aが開始され、以降、上述した一連の動作を繰り返す。

直流電源装置１０は、主スイッチ素子（スイッチ２０ａ又は２２ａ）がオンのとき、リアクタ３０を励磁する電流が整流ダイオード１つ（整流ダイオード１６又は１８）を通じて流れ、主スイッチ素子（スイッチ２０ａ又は２２ａ）がオフのとき、リアクタ３０の励磁エネルギーを放出する電流が整流ダイオード１つ（整流ダイオード１６又は１８）を通じて流れる。したがって、ダイオードの電圧降下によって発生する損失が、特許文献１，２の装置よりも小さくなり、効率を大幅に向上させることができる。

また、高周波スイッチングを行わないので、スイッチング損失やスイッチングノイズがほとんど発生しない。また、倍電圧整流型なので高い出力電圧を容易に得ることができる。さらに、図３に示すように、入力電流Iiが流れる時間が長く（期間T1a，T1b，T2a，T2b）、コンデンサインプット型の電源装置よりも入力電流Iiの導通角が広くなるので、力率が改善される。

また、第一の主スイッチ素子２０及び第一の同期整流素子３８を、それぞれ、ロジックが互いに反転した駆動パルスVg20，Vg38によって駆動し、第二の主スイッチ素子２２及び第二の同期整流素子４０を、それぞれロジックが互いに反転した駆動パルスVg22，Vg40によって駆動すれば良いので、制御回路２４の設計が容易である。すなわち、制御回路２４は、図２に示すように非常にシンプルな構成にすることができ、しかも、同期整流素子３８，４０の寄生ダイオード３８ｂ，４０ｂに電流が流れて損失が発生することもない。

なお、本発明の直流電源装置は、上記実施形態に限定されるものではない。例えば、上記の直流電源装置１０は、第一の期間T1が開始するとすぐに期間T1aの動作を行っているが、制御回路の構成を変更し、期間T1aの動作を行う前の短時間、期間T1cと同様の動作を行う期間を設けてもよい。第二の期間T2についても同様である。このような制御方法に変更しても、上記と同様の作用効果を得ることができる。

直流電源装置１０は、「リアクタ３０を励磁させ、その後励磁エネルギーを放出させる動作」を、第一及び第二の期間T1，T2にそれぞれ１回ずつ行って力率を改善している。これは、主スイッチ素子や同期整流素子のスイッチング回数を少なくし、スイッチング損失の発生を最小限に抑えることによって、より効率を高くしようという狙いがある。しかし、力率改善の効果をより大きくしたい場合は、特許文献２に記載された技術を応用し、「リアクタ３０を励磁させ、その後励磁エネルギーを放出させる動作」を、第一及び第二の期間T1，T2にそれぞれ複数回行うようにするとよい。このような制御方法に変更すれば、効率と力率の双方をバランスよく向上させることができる。

制御回路は、図２に示す制御回路２４の構成に限定されない。制御回路２４と異なる制御回路を設計するときは、第一及び第二の同期整流素子３８，４０をオンさせる期間を変更できる点に留意するとよい。本発明に係る電力変換動作を実現するためには、第一の同期整流素子３８を、少なくとも期間T1b（リアクタ３０が励磁エネルギーを放出する電流が流れる期間）にオンさせ、第二の同期整流素子４０を、少なくとも期間T2b（リアクタ３０が励磁エネルギーを放出する電流が流れる期間）にオンさせればよい。また、第一及び第二の同期整流素子３８，４０のターンオフのタイミングは、期間T1b，T2bが終了する少し前になってもよい。期間T1b，T2bの途中で第一及び第二の同期整流素子３８，４０がオフしても、寄生ダイオード３８ｂ，４０ｂを通じて電流が流れ続けることができるので、寄生ダイオード３８ｂ，４０ｂの損失が十分小さければ、特に問題にはならない。これらの点を考慮すれば、制御回路の設計の自由度がさらに高くなり、制御回路をよりシンプルかつ安価に構成することが可能になる。

第一及び第二の主スイッチ素子は、ＮチャネルのＭＯＳ型ＦＥＴ、ＰチャネルのＭＯＳ型ＦＥＴ、ＩＧＢＴ、その他のトランジスタ素子を使用することができる。ただし、上記の制御回路２４はＮチャネルのＭＯＳ型ＦＥＴ用の構成なので、これ以外のトランジスタ素子を使用する場合は、個々のトランジスタ素子に合わせて制御回路の内部構成を変更する。

リアクタは、上記のように第一のアーム側の電源ラインに挿入してもよいし、第二のアーム側の電源ラインに挿入してもよいし、両方の電源ラインに一対に挿入してもよい。また、両方の電源ラインに挿入する場合は、一対のリアクタを互いに磁気結合させてもよい。

また、効率をさらに向上させるため、第一の整流ダイオードをＮチャネルのＭＯＳ型ＦＥＴで成る第三の同期整流素子に置き換え、第二の整流ダイオードをＮチャネルのＭＯＳ型ＦＥＴで成る第四の同期整流素子に置き換え、それぞれ上記の制御回路でオンオフさせる構成にしてもよい。この場合、制御回路は、第三の同期整流素子を、第一の期間T1は、少なくとも期間T1a，T1b（リアクタに電流が流れる期間）にオンの状態にし、第二の期間T2は、オフの状態に保持する制御を行う。また、第四の同期整流素子を、第二の期間は、少なくとも期間T2a，T2b（リアクタに電流が流れる期間）にオンの状態にし、第一の期間T1は、オフの状態に保持する制御を行う。なお、第一及び第二の主スイッチング素子と第一及び第二の同期整流素子の制御については、第一及び第二の整流ダイオードを使用した場合と同様に行えばよい。

１０ 直流電源装置
１２ 第一のアーム
１４ 第二のアーム
１６ 第一の整流ダイオード
１８ 第二の整流ダイオード
２０ 第一の主スイッチ素子
２２ 第二の主スイッチ素子
２４ 制御回路
２８ 電源ライン
３０ リアクタ
３２ 直列コンデンサ回路
３４ 第一の平滑コンデンサ
３６ 第二の平滑コンデンサ
３８ 第一の同期整流素子
４０ 第二の同期整流素子
T1 第一の期間
T2 第二の期間
Vg20，Vg22，Vg38，Vg40 駆動パルス
Vi 入力電圧
Vo 出力電圧

Claims (4)

1. ハイサイド側の第一の整流ダイオードのアノードに、ローサイド側の第二の整流ダイオードのカソードが接続された第一のアームと、
   ハイサイド側の第一の主スイッチ素子及びローサイド側の第二の主スイッチ素子の直列回路で成り、前記第一のアームの両端に並列接続された第二のアームと、
   交流の入力電圧を前記第一及び第二のアームの各中点に向けて供給する電源ラインに直列に挿入されたリアクタと、
   ハイサイド側の第一の平滑コンデンサ及びローサイド側の第二の平滑コンデンサの直列回路で成り、その中点が前記第二のアームの中点に接続された直列コンデンサ回路と、
   ＮチャネルのＭＯＳ型ＦＥＴで成り、ドレインが前記直列コンデンサ回路のハイサイド側の一端に接続され、ソースが前記第一及び第二のアームのハイサイド側の一端に接続された第一の同期整流素子と、
   ＮチャネルのＭＯＳ型ＦＥＴで成り、ソースが前記直列コンデンサ回路のローサイド側の一端に接続され、ドレインが前記第一及び第二のアームのローサイド側の一端に接続された第二の同期整流素子と、
   前記直列コンデンサ回路の両端に発生する出力電圧が所定の値に安定化されるように、前記第一及び第二の主スイッチ素子と前記第一及び第二の同期整流素子をオンオフさせる制御回路とを備え、
   前記制御回路は、
   入力電圧の１サイクルにおける前記第一のアームの側が高電位になる第一の期間、前記第二の主スイッチ素子をオフの状態に固定するとともに、所定時間、前記第一の主スイッチ素子をオン、前記第一の同期整流素子をオフの状態にして、前記入力電圧により前記リアクタを励磁させ、その後の所定時間、前記第一の主スイッチ素子をオフ、前記第一の同期整流素子をオンの状態に切り替えて、前記リアクタの励磁エネルギーを前記直列コンデンサ回路に向けて放出させる制御を行い、
   入力電圧の１サイクルにおける前記第二のアームの側が高電位になる第二の期間、前記第一の主スイッチ素子をオフの状態に固定するとともに、所定時間、前記第二の主スイッチ素子をオン、前記第二の同期整流素子をオフの状態にして、前記入力電圧により前記リアクタを励磁させ、その後の所定時間、前記第二の主スイッチ素子をオフの状態、前記第二の同期整流素子をオンの状態に切り替えて、前記リアクタの励磁エネルギーを前記直列コンデンサ回路に向けて放出させる制御を行うことを特徴とする直流電源装置。
2. 前記制御回路は、前記リアクタを励磁させ、その後励磁エネルギーを放出させる制御を、前記第一及び第二の期間にそれぞれ１回ずつ行う請求項１記載の直流電源装置。
3. 前記第一及び第二の主スイッチ素子は、それぞれＮチャネルのＭＯＳ型ＦＥＴで成り、
   前記第一の主スイッチ素子及び前記第一の同期整流素子は、それぞれ、ロジックが互いに反転した駆動パルスによって駆動され、
   前記第二の主スイッチ素子及び前記第二の同期整流素子は、それぞれ、ロジックが互いに反転した駆動パルスによって駆動される請求項１又は２記載の直流電源装置。
4. 前記第一の整流ダイオードが、ＮチャネルのＭＯＳ型ＦＥＴで成る第三の同期整流素子に置き換えられ、前記第二の整流ダイオードが、ＮチャネルのＭＯＳ型ＦＥＴで成る第四の同期整流素子に置き換えられ、
   前記制御回路は、前記第三の同期整流素子を、前記第一の期間は少なくとも前記リアクタに電流が流れる期間にオンの状態にし、前記第二の期間はオフの状態に保持する制御を行うとともに、前記第四の同期整流素子を、前記第二の期間は少なくとも前記リアクタに電流が流れる期間にオンの状態にし、前記第一の期間はオフの状態に保持する制御を行う請求項１乃至３のいずれか記載の直流電源装置。

Images