JP2018041963A - ラップアラウンドコンタクト一体化スキーム - Google Patents

ラップアラウンドコンタクト一体化スキーム Download PDF

Info

Publication number
JP2018041963A
JP2018041963A JP2017172005A JP2017172005A JP2018041963A JP 2018041963 A JP2018041963 A JP 2018041963A JP 2017172005 A JP2017172005 A JP 2017172005A JP 2017172005 A JP2017172005 A JP 2017172005A JP 2018041963 A JP2018041963 A JP 2018041963A
Authority
JP
Japan
Prior art keywords
film
metal
contact
dielectric film
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017172005A
Other languages
English (en)
Other versions
JP6937197B2 (ja
Inventor
エヌ．タピリー カンダバラ
N Tapily Kandabara
エヌ．タピリー カンダバラ
諭 中村
Satoshi Nakamura
諭 中村
スドゥ チェ
Soo Doo Chae
スドゥ チェ
明輝 高
Akiteru Ko
明輝 高
前川　薫
Kaoru Maekawa
薫 前川
ジェイ．ルーシンク ゲリット
J Leusink Gerrit
ジェイ．ルーシンク ゲリット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2018041963A publication Critical patent/JP2018041963A/ja
Application granted granted Critical
Publication of JP6937197B2 publication Critical patent/JP6937197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 ラップアラウンドコンタクト一体化スキームを提供する。【解決手段】 本発明の実施形態は、コンタクト形成中の側壁保護を含むラップアラウンドコンタクト一体化スキームを提供する。一実施形態によると、基板加工方法は、第１誘電体膜中の隆起コンタクトと第１誘電体膜の上の第２誘電体膜とを含む基板を提供するステップと、第２誘電体膜の上に金属含有膜を堆積するステップと、金属含有膜中にマスク開口部をエッチングすることによってパターン化された金属含有膜を形成するステップとを含む。この方法は、パターン化された金属含有膜をマスクとして使用して、隆起コンタクトの上の第２誘電体膜中に凹状特徴の異方性エッチングを行うステップをさらに含み、この異方性エッチングにより、凹状特徴の側壁上にパターン化された金属含有膜の一部が再堆積されることによって、金属含有側壁保護膜が形成される。【選択図】図２Ｆ

Description

関連出願の相互参照
本出願は、２０１６年９月７日に出願された米国仮特許出願第６２／３８４，４９４号明細書に関連しその優先権を主張するものであり、この内容全体が参照により本明細書に援用される。
本発明は、半導体製造および半導体デバイスの分野に関し、特に、コンタクト形成中の側壁保護を含むラップアラウンドコンタクト（ＷＡＣ）一体化スキームに関する。
金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の現在および将来の世代では、寄生容量を厳密に制御しながら、同時に金属−半導体の接触抵抗を最適化する必要がある。ＦｉｎＦＥＴ構造では、フィンを包み込むコンタクトを形成することによって、またはファセットエピタキシャルコンタクトを成長させ、次にファセットエピタキシャルコンタクトの周囲を金属で包むことによって、接触面積の最大化を実現できる。ＦｉｎＦＥＴおよび完全空乏シリコンオンインシュレータ（ＦＤＳＯＩ）などの超薄トランジスタの本体構造の採用によって、ロジック製造に関する問題が悪化している。ＦｉｎＦＥＴ構造中の接触抵抗を減少させるために、デバイスメーカーは、広い領域で金属−半導体接触を可能にするＷＡＣ構造を考慮している。
本発明の実施形態は、コンタクト形成中の側壁保護を含むラップアラウンドコンタクト一体化スキームを提供する。一実施形態によると、基板加工方法は、第１誘電体膜中の隆起コンタクトと第１誘電体膜の上の第２誘電体膜とを含む基板を提供するステップと、第２誘電体膜の上に金属含有膜を堆積するステップと、金属含有膜中にマスク開口部をエッチングすることによってパターン化された金属含有膜を形成するステップとを含む。この方法は、パターン化された金属含有膜をマスクとして使用して、隆起コンタクトの上の第２誘電体膜中に凹状特徴の異方性エッチングを行うステップをさらに含み、この異方性エッチングにより、凹状特徴の側壁上にパターン化された金属含有膜の一部が再堆積されることによって、金属含有側壁保護膜が形成される。
本発明のより十分な理解およびそれに付随する利点の多くは容易に得られるが、その理由は、添付の図面と関連させて考慮して以下の詳細な説明を参照することによって、それらをより十分に理解できるからである。
本発明の一実施形態による基板の加工方法のプロセスフロー図である。 本発明の一実施形態による基板の加工方法を断面図で概略的に示している。 本発明の一実施形態によるパターン化されたＡｌ２Ｏ３膜の断面の走査型電子顕微鏡（ＳＥＭ）画像を示している。 本発明の一実施形態による凹状特徴の側壁上に形成されたＡｌ２Ｏ３側壁保護膜の断面ＳＥＭ画像を示している。 本発明の一実施形態による凹状特徴の側壁上に形成されたＡｌ２Ｏ３側壁保護膜の断面ＳＥＭ画像を示している。 図４Ａ中の基板のＣ、Ｎ、Ｏ、Ｆ、Ａｌ、およびＳｉの元素スキャンを示している。 図４Ａ中の基板のＡｌ、Ｏ、Ｓｉ、およびＣの元素マップを示している。 本発明の一実施形態によるＡｌ２Ｏ３膜のエッチングのための化学的酸化物除去（ＣＯＲ）方法の実験結果を示している。
図１は、本発明の一実施形態による基板の加工方法のプロセスフロー図１であり、図２Ａ〜２Ｉは、本発明の一実施形態による基板の加工方法を断面図で概略的に示している。
この方法は、１００において、第１誘電体膜２００中の隆起コンタクト２１６と第１誘電体膜２００の上の第２誘電体膜２０２とを含む基板２を提供するステップを含む。基板２は、第１誘電体膜２００の上のエッチストップ層２１２、および第１誘電体膜２００の下の誘電体膜２１８をさらに含む。エッチストップ層２１２は、第２誘電体膜２０２の中に凹状特徴を形成する間にエッチングを終了させるために使用することができる。一部の例では、第１誘電体膜２００は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高ｋ材料、低ｋ材料、または超低ｋ材料を含有することができる。一部の例では、第２誘電体膜２０２は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高ｋ材料、低ｋ材料、または超低ｋ材料を含有することができる。隆起コンタクトは、ＳｉＧｅまたはＳｉＣを含むことができる。エッチストップ層２１２は、たとえば高ｋ材料、ＳｉＮ、ＳｉＯ２、炭素（Ｃ）、またはＳｉを含むことができる。
プロセスフロー図１は、１０２において、第２誘電体膜２０２の上に金属含有膜２０８を堆積するステップをさらに含む。これは図２Ｂに概略的に示されている。一実施形態によると、金属含有膜２０８は、原子層堆積（ＡＬＤ）によってコンフォーマルに堆積することができる。原子レベルで厚さが制御され、先に形成された隆起特徴および凹状特徴の上で優れたコンフォーマリティを有する非常に薄い膜を、ＡＬＤによって堆積することができる。金属含有膜２０８は、金属酸化物膜、金属窒化物膜、金属酸窒化物膜、金属ケイ酸塩膜、およびそれらの組合せからなる群から選択することができる。一例では、金属酸化物膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＵＯ２、Ｌｕ２Ｏ３、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、ＺｎＯ、ＭｇＯ、ＣａＯ、ＢｅＯ、Ｖ２Ｏ５、ＦｅＯ、ＦｅＯ２、ＣｒＯ、Ｃｒ２Ｏ３、ＣｒＯ２、ＭｎＯ、Ｍｎ２Ｏ３、ＲｕＯ、およびそれらの組合せからなる群から選択することができる。一部の例では、金属含有膜２０８の厚さは、約１０ｎｍ〜約１００ｎｍの間、約１０ｎｍ〜約５０ｎｍの間、約５ｎｍ〜約１０ｎｍの間、約１０ｎｍ〜約３０ｎｍの間、約３０ｎｍ〜約１００ｎｍの間、約５０ｎｍ〜約１００ｎｍの間、約５０ｎｍ未満、または約３０ｎｍ未満であってよい。
一例では、金属含有膜２０８は、ａ）基板が入れられたプロセスチャンバー中に金属含有前駆体をパルス化するステップ、ｂ）プロセスチャンバーに不活性ガスをパージするステップ、ｃ）プロセスチャンバー中に酸素含有前駆体をパルス化するステップ、ｄ）プロセスチャンバーに不活性ガスをパージするステップ、およびｅ）少なくとも１回ａ）〜ｄ）を繰り返すステップによってＡＬＤを用いて堆積される金属酸化物膜を含むことができる。
プロセスフロー図１は、１０４において、金属含有膜２０８の中にマスク開口部２１３をエッチングすることによって、パターン化された金属含有膜２１９を形成するステップをさらに含む。これは図２Ｃに概略的に示されている。金属含有膜２０８のパターン化は、周知のリソグラフィおよびエッチング方法を用いて行うことができる。一例では、金属含有膜２０８は、ＢＣｌ３ガスおよびＨｅガスを含有するプラズマ励起プロセスガスを用いてパターン化可能なＡｌ２Ｏ３膜を含むことができる。
プロセスフロー図１は、１０６において、パターン化された金属含有膜２１９をマスクとして使用して、隆起コンタクト２１６の上の第２誘電体膜２０２中に凹状特徴２１５の異方性エッチングを行うステップをさらに含み、この異方性エッチングにより、凹状特徴２１５の側壁２０１上にパターン化された金属含有膜２１９の一部が再堆積されることによって、金属含有側壁保護膜２１４が形成される。これは図２Ｄに概略的に示されている。
凹状特徴２１５は、たとえば、２００ｎｍ未満、１００ｎｍ未満、５０ｎｍ未満、２５ｎｍ未満、２０ｎｍ未満、または１０ｎｍ未満の幅２０７を有することができる。別の例では、凹状特徴２１５は、５ｎｍ〜１０ｎｍの間、１０ｎｍ〜２０ｎｍの間、２０ｎｍ〜５０ｎｍの間、５０ｎｍ〜１００ｎｍの間、１００ｎｍ〜２００ｎｍの間、１０ｎｍ〜５０ｎｍの間、または１０ｎｍ〜１００ｎｍの間の幅２０７を有することができる。幅２０７は限界寸法（ＣＤ）と呼ばれる場合もある。凹状特徴２１５は、たとえば２５ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍ、またはそれを超える深さを有することができる。
本発明のある実施形態によると、凹状特徴２１５のエッチング中に形成される金属含有側壁保護膜２１４は、基板２のさらなる加工中の腐食または損傷から第２誘電体膜２０２の側壁２０１を保護するために利用することができる。さらなる加工としては、凹状特徴２１５からエッチング残渣を除去するための１つ以上の洗浄プロセス、および／または凹状特徴２１５の幅２０７を顕著に増加させることなく第１誘電体膜２００中にコンタクト開口部をエッチングするために行うことができる１つ以上の異方性または等方性エッチングプロセスを挙げることができる。一実施形態によると、金属含有側壁保護膜２１４は、凹状特徴２１５中で変動する厚さを有する場合があるし、側壁２０１全体を覆わない場合もある。たとえば、金属含有側壁保護膜２１４は、凹状特徴２１５の上部付近よりも凹状特徴２１５の底部付近で薄くてよい。一例では、金属含有側壁保護膜２１４は、凹状特徴２１５の底部付近の側壁では存在しない、または非常に薄い場合がある。
基板２のさらなる加工は、エッチストップ層２１２を通過してエッチングして、第１誘電体膜２００中にくぼみ２０５を形成するために異方性エッチングプロセスを使用するステップを含むことができる。これは図２Ｅに概略的に示されている。一例では、異方性エッチングプロセスは、デジタルエッチングプロセスまたは原子層エッチング（ＡＬＥ）プロセスを含むことができる。その後、異方性エッチングプロセスを用いて、凹状特徴２１５を第１誘電体膜２００中の隆起コンタクト２１６まで延長することができる。これは図２Ｆに概略的に示されている。金属含有側壁保護膜２１４は、異方性エッチングプロセス中の側壁２０１のエッチングの防止または軽減のために十分な厚さおよび耐エッチング性を有することができ、これによって凹状特徴２１５中のＣＤの減少を防止することができる。
異方性エッチングプロセスの後、等方性エッチングプロセスを用いて、凹状特徴２１５の下の第１誘電体膜２００の中に、隆起コンタクト２１６を含むコンタクト開口部２１０を形成することができる。これは図２Ｇに概略的に示されている。コンタクト開口部２１０は、凹状特徴２１５の幅２０７よりも広い幅２１１を有する。等方性エッチングプロセス中、金属含有側壁保護膜２１４によって、側壁２０１のエッチングが防止または軽減される。一部の例では、等方性エッチングプロセスは、ＣＯＲプロセスを利用することができ、または希薄ＨＦ溶液（ＤＨＦ）を使用することができる。ＣＯＲプロセスは、ＨＦおよびＮＨ３の交互の気体曝露を同時に利用することができ、続いて熱処理によって基板２からエッチング副生成物を除去することができる。
等方性エッチングプロセスの後、金属含有側壁保護膜２１４を基板２から除去することができる。これは図２Ｈに概略的に示されている。一実施形態によると、ＡＬＥを用いて、パターン化された金属含有膜２１９および金属含有側壁保護膜２１４を除去することができる。一例では、Ａｌ２Ｏ３膜は、ＡＬＥを用いてトリメチルアミン（ＴＭＡ）およびＨＦによって除去することができる。別の一例では、Ａｌ２Ｏ３膜はプラズマ励起ＢＣｌ３およびＡｒを用いて除去することができる。その後、コンタクト金属層および障壁層を、凹状特徴２１５中の側壁２０１上、および隆起コンタクト２１６上を含めたコンタクト開口部２１０中の表面上に連続して堆積することができる。コンタクト金属層／障壁層は、図２Ｉ中に層２２１として概略的に示されている。一例では、コンタクト金属層は、Ｔｉ金属層、Ｃｏ金属層、またはＮｉ金属層を含むことができる。一例では、コンタクト金属層はＴｉ金属層を含むことができ、障壁層はＴｉＮ層を含むことができる。その後、凹状特徴２１５およびコンタクト開口部２１０に金属２２２を充填することができる。これは図２Ｊに概略的に示されている。一例では、金属は、Ｒｕ、Ｒｈ、Ｏｓ、Ｐｄ、Ｉｒ、Ｐｔ、Ｎｉ、Ｃｏ、Ｗ、およびそれらの組合せからなる群から選択することができる。
図３Ａは、本発明の一実施形態によるパターン化されたＡｌ２Ｏ３膜の断面ＳＥＭ画像を示している。このＡｌ２Ｏ３膜は、ＡＬＤによってＳｉ基板上にＡｌ２Ｏ３膜を堆積し、その後、パターン化されたフォトレジスト層と、ＢＣｌ３ガスおよびＨｅガスを含有するプラズマ励起プロセスガスとを用いて、Ａｌ２Ｏ３膜中にマスク開口部をエッチングすることによって形成した。図３Ｂは、本発明の一実施形態による凹状特徴の側壁上に形成されたＡｌ２Ｏ３側壁保護膜の断面ＳＥＭ画像を示している。一実施形態によると、これらの凹状特徴およびＡｌ２Ｏ３側壁保護膜は、図３Ａの構造をＢＣｌ３ガスとプラズマ励起ＡｒガスまたはＨｅガスとに交互に曝露することによって形成することができる。
図４Ａは、本発明の一実施形態による凹状特徴の側壁上に形成されたＡｌ２Ｏ３側壁保護膜の断面ＳＥＭ画像を示している。図４Ａ中の膜構造は、上部から底部までで、Ａｌ２Ｏ３／ＳｉＯ２／ＳｉＮ／Ｓｉを含んだ。Ｃ、Ｎ、Ｏ、Ｆ、Ａｌ、およびＳｉの元素マップを形成するために、この断面ＳＥＭ画像の化学組成を求める元素スキャンを水平線４００に沿って左から右まで行った。結果を図４Ｂに示しており、これによるとＡｌ２Ｏ３側壁保護膜が凹状特徴の側壁上に存在している。
図５Ａ〜５Ｄは、図４Ａ中の基板のＡｌ、Ｏ、Ｓｉ、およびＣの元素マップを示している。図５Ａでは、Ａｌ２Ｏ３側壁保護膜が元素マップ中に明確に見られる。
図６は、本発明の一実施形態によるＡｌ２Ｏ３膜をエッチングするためのＣＯＲプロセスの実験結果を示している。トレース１３０および１３４は、ＣＯＲプロセス前のＡｌ２Ｏ３膜厚さを示しており、トレース１３２および１３４はＣＯＲプロセス後のＡｌ２Ｏ３膜厚さを示している。これらの結果は、Ａｌ２Ｏ３膜がＣＯＲプロセス中にエッチングされないことを示しており、したがって、たとえば図２Ｇ中のコンタクト開口部２１０の形成に使用される等方性ＣＯＲエッチングプロセス中に、Ａｌ２Ｏ３を凹状特徴の側壁の保護膜として使用できる。
コンタクト形成中の側壁保護を含むラップアラウンドコンタクト一体化スキームを実施する方法を種々の実施形態で開示してきた。本発明の実施形態の以上の記述は、例示および説明の目的で提供されている。網羅的となること、および開示される厳密な形態に本発明が限定されることを意図するものではない。この記述および以下の請求項は、説明のみを目的として使用される用語を含み、限定として解釈すべきではない。関連分野の当業者であれば、上記教示を考慮することで多くの修正および変形が可能であることを理解できる。当業者であれば、図中に示される種々の構成要素に対する種々の同等の組合せおよび代替物を認識するであろう。したがって、本発明の範囲は、この詳細な説明によって限定されるのではなく、本明細書に添付の請求項によって限定されることが意図される。
１ プロセスフロー図
２ 基板
１３０ トレース
１３２ トレース
１３４ トレース
２００ 第１誘電体膜
２０１ 側壁
２０２ 第２誘電体膜
２０５ くぼみ
２０７ 幅
２０８ 金属含有膜
２１０ コンタクト開口部
２１１ 幅
２１２ エッチストップ層
２１３ マスク開口部
２１４ 金属含有側壁保護膜
２１５ 凹状特徴
２１６ 隆起コンタクト
２１８ 誘電体膜
２１９ パターン化された金属含有膜
２２１ 層
２２２ 金属
４００ 水平線

Claims (20)

  1. 基板加工方法であって、
    第１誘電体膜中の隆起コンタクトと前記第１誘電体膜上の第２誘電体膜とを含む基板を提供するステップと、
    前記第２誘電体膜の上に金属含有膜を堆積するステップと、
    前記金属含有膜中にマスク開口部をエッチングすることによってパターン化された金属含有膜を形成するステップと、
    前記パターン化された金属含有膜をマスクとして使用して、前記隆起コンタクトの上の前記第２誘電体膜中に凹状特徴の異方性エッチングを行うステップであって、前記異方性エッチングにより、前記凹状特徴の側壁上に前記パターン化された金属含有膜の一部が再堆積されることによって、金属含有側壁保護膜が形成されるステップと、
    を含む方法。
  2. 前記第１誘電体膜中にコンタクト開口部の等方性エッチングを行って、前記第２誘電体膜中の前記凹状特徴の下の前記隆起コンタクトを露出させるステップであって、前記コンタクト開口部の幅が、前記金属含有側壁保護膜によって画定される前記凹状特徴の幅よりも広いステップをさらに含み、請求項１に記載の方法。
  3. 前記等方性エッチングのステップの後、前記パターン化された金属含有膜および前記金属含有側壁保護膜を前記基板から除去するステップをさらに含む、請求項２に記載の方法。
  4. 前記コンタクト開口部の等方性エッチングのステップの前に、前記凹状特徴を前記第１誘電体膜中の前記隆起コンタクトまで延長するステップをさらに含む、請求項２に記載の方法。
  5. 前記凹状特徴の中、および前記コンタクト開口部中の前記隆起コンタクトの上に、コンタクト金属層を堆積するステップをさらに含む、請求項２に記載の方法。
  6. 前記コンタクト金属層が、Ｔｉ金属層、Ｃｏ金属層、またはＮｉ金属層を含む、請求項５に記載の方法。
  7. 前記コンタクト金属層の上に障壁層を堆積するステップをさらに含む、請求項５に記載の方法。
  8. 前記障壁層がＴｉＮ層を含む、請求項７に記載の方法。
  9. 前記凹状特徴および前記コンタクト開口部に金属を充填するステップをさらに含む、請求項２に記載の方法。
  10. 前記金属がＲｕ、Ｒｈ、Ｏｓ、Ｐｄ、Ｉｒ、Ｐｔ、Ｎｉ、Ｃｏ、Ｗ、およびそれらの組合せからなる群から選択される、請求項９に記載の方法。
  11. 前記の充填するステップの前に、前記金属含有側壁保護膜を前記凹状特徴から除去するステップをさらに含む、請求項９に記載の方法。
  12. 前記第１誘電体膜、前記第２誘電体膜、または前記第１および第２誘電体膜の両方がＳｉＯ２を含む、請求項１に記載の方法。
  13. 前記金属含有膜が、金属酸化物膜、金属窒化物膜、金属酸窒化物膜、金属ケイ酸塩膜、およびそれらの組合せからなる群から選択される、請求項１に記載の方法。
  14. 前記金属酸化物膜が、Ａｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＵＯ２、Ｌｕ２Ｏ３、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、ＺｎＯ、ＭｇＯ、ＣａＯ、ＢｅＯ、Ｖ２Ｏ５、ＦｅＯ、ＦｅＯ２、ＣｒＯ、Ｃｒ２Ｏ３、ＣｒＯ２、ＭｎＯ、Ｍｎ２Ｏ３、ＲｕＯ、およびそれらの組合せからなる群から選択される、請求項１３に記載の方法。
  15. 前記隆起コンタクトがＳｉＧｅまたはＳｉＣを含む、請求項１に記載の方法。
  16. 基板加工方法であって、
    第１誘電体膜中の隆起コンタクトと前記第１誘電体膜の上の第２誘電体膜とを含む基板を提供するステップと、
    前記第２誘電体膜の上にＡｌ２Ｏ３膜を堆積するステップと、
    前記Ａｌ２Ｏ３膜中にマスク開口部をエッチングすることによってパターン化されたＡｌ２Ｏ３膜を形成するステップと、
    前記パターン化されたＡｌ２Ｏ３膜をマスクとして使用して、前記隆起コンタクトの上の前記第２誘電体膜中に凹状特徴の異方性エッチングを行うステップであって、前記異方性エッチングにより、前記凹状特徴の側壁上に前記パターン化されたＡｌ２Ｏ３膜の一部が再堆積されることによって、Ａｌ２Ｏ３側壁保護膜が形成されるステップと、
    前記第１誘電体膜中にコンタクト開口部の等方性エッチングを行って、前記第２誘電体膜中の前記凹状特徴の下の前記隆起コンタクトを露出させるステップであって、前記コンタクト開口部の幅が、前記Ａｌ２Ｏ３側壁保護膜によって画定される前記凹状特徴の幅よりも広いステップと、
    を含む方法。
  17. 前記等方性エッチングのステップの後、前記パターン化されたＡｌ２Ｏ３膜および前記Ａｌ２Ｏ３側壁保護膜を前記基板から除去するステップをさらに含む、請求項１６に記載の方法。
  18. 前記コンタクト開口部の等方性エッチングのステップの前に、前記凹状特徴を前記第１誘電体膜中の前記隆起コンタクトまで延長するステップをさらに含む、請求項１６に記載の方法。
  19. 前記凹状特徴の中、および前記コンタクト開口部中の前記隆起コンタクトの上に、コンタクト金属層を堆積するステップと、
    前記コンタクト金属層の上に障壁層を堆積するステップと、
    をさらに含む請求項１６に記載の方法。
  20. 前記凹状特徴および前記コンタクト開口部に、Ｒｕ、Ｒｈ、Ｏｓ、Ｐｄ、Ｉｒ、Ｐｔ、Ｎｉ、Ｃｏ、Ｗ、およびそれらの組合せからなる群から選択される金属を充填するステップをさらに含む、請求項１６に記載の方法。
JP2017172005A 2016-09-07 2017-09-07 ラップアラウンドコンタクト一体化スキーム Active JP6937197B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662384494P 2016-09-07 2016-09-07
US62/384,494 2016-09-07

Publications (2)

Publication Number Publication Date
JP2018041963A true JP2018041963A (ja) 2018-03-15
JP6937197B2 JP6937197B2 (ja) 2021-09-22

Family

ID=61281491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017172005A Active JP6937197B2 (ja) 2016-09-07 2017-09-07 ラップアラウンドコンタクト一体化スキーム

Country Status (3)

Country Link
US (1) US10217670B2 (ja)
JP (1) JP6937197B2 (ja)
KR (1) KR102351679B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021534589A (ja) * 2018-08-24 2021-12-09 ラム リサーチ コーポレーションLam Research Corporation 高アスペクト比エッチングのための金属含有パシベーション
US11587871B2 (en) 2018-08-24 2023-02-21 Kioxia Corporation Semiconductor device and method of manufacturing same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047838A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 半導体デバイス
US11929280B2 (en) 2020-09-22 2024-03-12 Changxin Memory Technologies, Inc. Contact window structure and method for forming contact window structure
EP4002437B1 (en) 2020-09-22 2023-08-02 Changxin Memory Technologies, Inc. Method of forming a contact window structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707218A (en) 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
JP2001156170A (ja) 1999-11-30 2001-06-08 Sony Corp 多層配線の製造方法
US20030064585A1 (en) 2001-09-28 2003-04-03 Yider Wu Manufacture of semiconductor device with spacing narrower than lithography limit
JP2006041365A (ja) 2004-07-29 2006-02-09 Toshiba Corp 半導体記憶装置とその製造方法
US20060049132A1 (en) 2004-09-07 2006-03-09 Nanya Technology Corporation Etchant composition and the use thereof
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
KR100827529B1 (ko) 2007-04-17 2008-05-06 주식회사 하이닉스반도체 다중채널을 갖는 반도체 소자 및 그의 제조 방법
US8008095B2 (en) * 2007-10-03 2011-08-30 International Business Machines Corporation Methods for fabricating contacts to pillar structures in integrated circuits
US7671394B2 (en) 2007-10-17 2010-03-02 International Business Machines Corporation Embedded trench capacitor having a high-k node dielectric and a metallic inner electrode
US20090286402A1 (en) 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US8421139B2 (en) 2010-04-07 2013-04-16 International Business Machines Corporation Structure and method to integrate embedded DRAM with finfet
JP2013065672A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体装置および半導体装置の製造方法
US20130115778A1 (en) 2011-11-04 2013-05-09 Applied Materials, Inc. Dry Etch Processes
DE102014202845A1 (de) 2014-02-17 2015-08-20 Robert Bosch Gmbh Verfahren zum Strukturieren eines Schichtaufbaus aus zwei Halbleiterschichten und mikromechanisches Bauteil
US9837304B2 (en) 2015-06-24 2017-12-05 Tokyo Electron Limited Sidewall protection scheme for contact formation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021534589A (ja) * 2018-08-24 2021-12-09 ラム リサーチ コーポレーションLam Research Corporation 高アスペクト比エッチングのための金属含有パシベーション
US11587871B2 (en) 2018-08-24 2023-02-21 Kioxia Corporation Semiconductor device and method of manufacturing same
JP7507146B2 (ja) 2018-08-24 2024-06-27 ラム リサーチ コーポレーション 高アスペクト比エッチングのための金属含有パシベーション

Also Published As

Publication number Publication date
US10217670B2 (en) 2019-02-26
KR20180028045A (ko) 2018-03-15
KR102351679B1 (ko) 2022-01-13
US20180068899A1 (en) 2018-03-08
JP6937197B2 (ja) 2021-09-22

Similar Documents

Publication Publication Date Title
JP6937197B2 (ja) ラップアラウンドコンタクト一体化スキーム
US9837304B2 (en) Sidewall protection scheme for contact formation
TWI621266B (zh) 半導體元件及其製造方法
US11114347B2 (en) Self-protective layer formed on high-k dielectric layers with different materials
JP2005512326A (ja) 非平坦性の影響を最小限にするトランジスタ金属ゲート構造および製造方法
CN108122744B (zh) 半导体器件及其制造方法
TWI633603B (zh) 半導體裝置與其製造方法
US10283417B1 (en) Self-protective layer formed on high-k dielectric layers with different materials
TW201926548A (zh) 半導體結構的製造方法
US8980701B1 (en) Method of forming semiconductor device
US10381448B2 (en) Wrap-around contact integration scheme
TWI647822B (zh) 三維非揮發性記憶體及其製造方法
US7892929B2 (en) Shallow trench isolation corner rounding
TWI832034B (zh) 半導體裝置及其製造方法
TW201725722A (zh) 半導體裝置及其製造方法
US20220173222A1 (en) Semiconductor Device and Method of Manufacture
JP2011187498A (ja) 半導体装置の製造方法
JP2006203109A (ja) 半導体装置およびその製造方法
US11393718B2 (en) Semiconductor structure and method for forming the same
US11688782B2 (en) Semiconductor structure and method for forming the same
JP4471986B2 (ja) 半導体装置の製造方法
US20180294168A1 (en) Method for anisotropic dry etching of titanium-containing films
US7563654B2 (en) Method of manufacturing semiconductor device for formation of pin transistor
KR100715272B1 (ko) 게이트 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
US20160071954A1 (en) Robust post-gate spacer processing and device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200903

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R150 Certificate of patent or registration of utility model

Ref document number: 6937197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150