JP2018041958A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018041958A
JP2018041958A JP2017164943A JP2017164943A JP2018041958A JP 2018041958 A JP2018041958 A JP 2018041958A JP 2017164943 A JP2017164943 A JP 2017164943A JP 2017164943 A JP2017164943 A JP 2017164943A JP 2018041958 A JP2018041958 A JP 2018041958A
Authority
JP
Japan
Prior art keywords
oxide
transistor
insulator
film
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017164943A
Other languages
English (en)
Other versions
JP7019346B2 (ja
JP2018041958A5 (ja
Inventor
佑太 遠藤
Yuta Endo
佑太 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018041958A publication Critical patent/JP2018041958A/ja
Publication of JP2018041958A5 publication Critical patent/JP2018041958A5/ja
Application granted granted Critical
Publication of JP7019346B2 publication Critical patent/JP7019346B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】高性能で信頼性の高い半導体装置を提供する。
【解決手段】第１のトランジスタと第２のトランジスタと、第１のトランジスタの少なくとも一部を覆う第１の金属酸化物と、第１のトランジスタおよび第２のトランジスタ上の絶縁膜と、絶縁膜上の第２の金属酸化物を有する半導体装置であって、第１のトランジスタは、第１のゲート電極、第１のゲート絶縁膜、第１の酸化物、第１のソース電極およびドレイン電極、第２のゲート絶縁膜および第２のゲート電極を有し、第２のトランジスタは、第３のゲート電極、第３のゲート絶縁膜、第２の酸化物、第２のソース電極およびドレイン電極、第４のゲート絶縁膜および第４のゲート電極を有し、第１のゲート絶縁膜および第２のゲート絶縁膜は、第１の金属酸化物と接し、第３のゲート絶縁膜および第４のゲート絶縁膜は、絶縁膜と接し、絶縁膜が過剰酸素を有する半導体装置。
【選択図】図１

Description

本発明の一態様は、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている（特許文献１及び特許文献２参照）。
さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている（特許文献３参照）。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９６７４号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
または、本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様には、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
半導体装置は、同一基板上に様々な形状を有するトランジスタで構成された回路と、トランジスタが高密度で配される回路と、を有する場合がある。形状が異なるトランジスタの一例として、チャネル長（Ｌ長）または／およびチャネル幅（Ｗ幅）、ゲート電極の幅、ゲート電極の厚さ、などが異なるトランジスタがある。また、トランジスタが配される密度とは、単位面積あたりに有するトランジスタの数を示すものとする。例えば、トランジスタ密度を１μｍ２あたりに有するトランジスタの個数と定義し、個／μｍ２または個・μｍ−２と表すことができる。
また、様々な形状を有するトランジスタで構成された回路では、トランジスタ形状の違いによって、トランジスタの電気特性が異なる場合がある。また、トランジスタが高密度で配される回路ではトランジスタの電気特性のバラツキが大きくなる場合がある。
本発明の一態様によれば、異なる二種類以上の構造のトランジスタを有する半導体装置とすることができる。または、回路ごとにトランジスタの構造を作り分けることで、それぞれの回路が有するトランジスタの電気特性のバラツキを抑制し、高性能な半導体装置とすることができる。代表的には、第１のトランジスタを有する第１の回路と、第２のトランジスタを有する第２の回路と、を有する半導体装置において、また、第１のトランジスタは、酸素の透過を抑制する機能を有する金属酸化物、代表的には、酸化アルミニウムで覆われており、第２のトランジスタは、過剰酸素を有する絶縁物で覆われている。
また、本発明の一態様は、第１のトランジスタと第２のトランジスタと、第１のトランジスタの少なくとも一部を覆う第１の金属酸化物と、第１のトランジスタおよび第２のトランジスタ上の絶縁膜と、絶縁膜上の第２の金属酸化物を有する半導体装置であって、第１のトランジスタは、第１のゲート電極と、第１のゲート電極上の第１のゲート絶縁膜と、第１のゲート絶縁膜上の第１の酸化物と、第１の酸化物と電気的に接続される第１のソース電極およびドレイン電極と、第１の酸化物上の第２のゲート絶縁膜と、第２のゲート絶縁膜上の第２のゲート電極とを有し、第２のトランジスタは、第３のゲート電極と、第３のゲート電極上の第３のゲート絶縁膜と、第３のゲート絶縁膜上の第２の酸化物と、第２の酸化物と電気的に接続される第２のソース電極およびドレイン電極と、第２の酸化物上の第４のゲート絶縁膜と、第４のゲート絶縁膜上の第４のゲート電極とを有し、第１のゲート絶縁膜および第２のゲート絶縁膜は、第１の金属酸化物と接し、第３のゲート絶縁膜および第４のゲート絶縁膜は、絶縁膜と接し、絶縁膜が過剰酸素を有する半導体装置である。
また、本発明の一態様は、第１のトランジスタと第２のトランジスタと、第１のトランジスタおよび第２のトランジスタの少なくとも一部を覆う第１の金属酸化物と、第１のトランジスタおよび第２のトランジスタ上の絶縁膜と、絶縁膜上の第２の金属酸化物を有する半導体装置であって、第１のトランジスタは、第１のゲート電極と、第１のゲート電極上の第１のゲート絶縁膜と、第１のゲート絶縁膜上の第１の酸化物と、第１の酸化物と電気的に接続される第１のソース電極およびドレイン電極と、第１の酸化物上の第２のゲート絶縁膜と、第２のゲート絶縁膜上の第２のゲート電極とを有し、第２のトランジスタは、第３のゲート電極と、第３のゲート電極上の第３のゲート絶縁膜と、第３のゲート絶縁膜上の第２の酸化物と、第２の酸化物と電気的に接続される第２のソース電極およびドレイン電極と、第２の酸化物上の第４のゲート絶縁膜と、第４のゲート絶縁膜上の第４のゲート電極とを有し、第１のゲート絶縁膜は、絶縁膜と接し、第２のゲート絶縁膜は、第１の金属酸化物および絶縁膜と接し、第３のゲート絶縁膜および第４のゲート絶縁膜は、絶縁膜と接し、絶縁膜が過剰酸素を有する半導体装置である。
また、第１の金属酸化物は酸素の透過を抑制する機能を有してもよい。
なお、第１の金属酸化物および第２の金属酸化物は、アルミニウムおよび酸素を含むことができる。
また、本発明の一態様は、第１の回路と第２の回路を有する半導体装置であって、第１の回路は、第１のトランジスタを複数有し、第２の回路は、第２のトランジスタを複数有する半導体装置である。
また、第１の回路が有する第１のトランジスタのチャネル幅は、第１のトランジスタのチャネル長の２倍以上１０００倍以下である半導体装置である。
また、第１の回路が有する第１のトランジスタのチャネル長は、第１のトランジスタのチャネル幅の２倍以上１０００倍以下である半導体装置である。
また、第２の回路が有する第２のトランジスタの密度は、０．０１個／μｍ２以上２５００個／μｍ２以下である半導体装置である。
また、第１の回路が有する第１のトランジスタの密度は、第２の回路が有する第２のトランジスタの密度より小さい半導体装置である。
また、第１の回路が有する第１のトランジスタのチャネル幅は、第２の回路が有する第２のトランジスタのチャネル幅より大きい半導体装置である。
また、第１の回路が有する第１のトランジスタのチャネル長は、第２の回路が有する第２のトランジスタのチャネル長より大きい半導体装置である。
良好な電気特性を有する半導体装置を提供することができる。または、微細化または高集積化が可能な半導体装置を提供することができる。または、生産性の高い半導体装置を提供することができる。
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、情報の書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る電子機器を示す図。 本発明に係る酸化物の原子数比の範囲を説明する図。 酸化物の積層構造のバンド図。 実施例のトランジスタのＶｓｈのトランジスタの大きさ依存性のグラフ。 実施例のトランジスタのＶｓｈのトランジスタの密度依存性のグラフ。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
本発明の一態様によれば、大きさの異なるトランジスタを有する回路のトランジスタ１００と、トランジスタが高密度で配される回路のトランジスタ２００と、を異なる構造に作り分けることで、それぞれの回路が有するトランジスタの電気特性のバラツキを抑制し、高性能な半導体装置とすることができる。本実施の形態では、大きさの異なるトランジスタを有する回路のトランジスタ１００と、トランジスタが高密度で配される回路のトランジスタ２００と、を同一基板上に設ける実施形態の一例を説明する。
＜トランジスタ構成例１＞
以下では、本発明の一態様に係るトランジスタ１００及びトランジスタ２００の構造について説明する。
図１（Ａ）は、トランジスタ１００の上面図である。また、図１（Ｂ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、図１（Ｃ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。図１（Ｂ）において、Ａ１−Ａ２はトランジスタ１００のチャネル長方向の断面図であり、図１（Ｃ）において、Ａ３−Ａ４はトランジスタ１００のチャネル幅方向の断面図である。図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１（Ｂ）および（Ｃ）において、トランジスタ１００は、基板４００上の酸化物４０１ａと、酸化物４０１ａ上の酸化物４０１ｂ上に配置される。また、トランジスタ１００は、酸化物４０１ｂ上の導電体３１０ａ、導電体３１０ｂおよび絶縁体３０１と、導電体３１０ａ上、導電体３１０ｂ上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、バリア膜４１７ａ１の側面、バリア膜４１７ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｂの上面と酸化物４０６ｃおよび絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置される。
トランジスタ１００上には、酸化物４１８と、酸化物４１８上の酸化物４０８ａと、酸化物４０８ａ上の酸化物４０８ｂと、酸化物４０８ｂ上の絶縁体４１０と、絶縁体４１０上の酸化物４２０と、酸化物４２０上の酸化物４２２と、が配される。
図１（Ｂ）および（Ｃ）において、酸化物４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される。また、酸化物４０８ａは、酸化物４０６ａの側面、酸化物４０６ｂの側面および絶縁体４０２の上面と接する領域を有する。
トランジスタ１００において、導電体４０４は第１のゲート電極としての機能を有する。導電体４０４は、導電体４０４ａ、導電体４０４ｂおよび導電体４０４ｃの積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体４０４ａまたは導電体４０４ｂを導電体４０４ｃの下層に成膜することで導電体４０４ｃの酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２は第１のゲート絶縁体としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
トランジスタ１００において、酸化物４０６ｂはチャネル形成領域として機能する。即ち、トランジスタ１００は、導電体４０４に印加する電位によって、酸化物４０６ｂの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
図１（Ｃ）に示すように、酸化物４０６ｃは、酸化物４０６ｂの全体を覆うように配される。さらに、第１のゲート電極の機能を有する導電体４０４は、第１のゲート絶縁体の機能を有する絶縁体４１２を介して酸化物４０６ｂの全体を覆うように配される。従って、第１のゲート電極としての機能を有する導電体４０４の電界によって、酸化物４０６ｂ全体を電気的に取り囲むことができる。第１のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、酸化物４０６ｂ全体にチャネルを形成することができるのでソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、酸化物４０６ｂが、導電体４０４の電界によって取り囲まれていることから非導通時の電流（オフ電流）を小さくすることができる。
また、トランジスタは、第１のゲート電極としての機能を有する導電体４０４と、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２と、は重なる領域を有することで、導電体４０４と、導電体４１６ａ１と、で形成される寄生容量および、導電体４０４と、導電体４１６ａ２と、で形成される寄生容量を有する。
トランジスタの構成は、導電体４０４と、導電体４１６ａ１と、の間には、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ１を有していることで、該寄生容量を小さくすることができる。同様に、導電体４０４と、導電体４１６ａ２と、の間には、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ２を有していることで、該寄生容量を小さくすることができる。よって、トランジスタは、周波数特性に優れたトランジスタとなる。
また、トランジスタを上記の構成とすることで、トランジスタの動作時、例えば、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２との間に電位差が生じた時に、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２と、の間のリーク電流を低減または防止することができる。
導電体３１０（導電体３１０ａおよび導電体３１０ｂ）は、絶縁体３０１に形成された開口に設けられている。絶縁体３０１の開口の内壁に接して導電体３１０ａが形成され、さらに内側に導電体３１０ｂが形成されている。ここで、導電体３１０ａおよび導電体３１０ｂの上面の高さと、絶縁体３０１の上面の高さは同程度にできる。導電体３１０は、第２のゲート電極としての機能を有する。また、導電体３１０は、酸素の透過を抑制する機能を有する導電体を含む多層膜とすることもできる。例えば、導電体３１０ａを酸素の透過を抑制する機能を有する導電体とすることで、導電体３１０ｂの酸化による導電率の低下を防ぐことができる。
絶縁体３０２、絶縁体３０３および絶縁体４０２は第２のゲート絶縁膜としての機能を有する。導電体３１０へ印加する電位によって、トランジスタのしきい値電圧を制御することができる。
ここで、酸化物４０８ａは、スパッタリング法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような酸化物４０８ａを用いることにより、酸化物４０８ａと絶縁体４０２と接する面に酸素を添加して、絶縁体４０２を酸素過剰な状態にできる。該酸素は、熱処理などによって、絶縁体４０２を通り、酸化物４０６ｂのチャネルが形成される領域（チャネル形成領域と呼ぶ）および酸化物４０６ａに効果的に供給することができる。これにより、該酸素が酸化物４０６ａおよび酸化物４０６ｂに供給されることによって、酸化物４０６ａおよび酸化物４０６ｂの酸素欠損を低減することができる。酸素過剰な絶縁体４０２と酸化物４０６ａが接して配置されることにより、トランジスタの大きさによらず均一に酸化物４０６ａおよび酸化物４０６ｂへ酸素を供給することができる。したがって、トランジスタ１００は、トランジスタの大きさによらずに良好な特性を得ることができる。
また、酸化物４０８ａとして酸化アルミニウムなどの酸素が透過を抑制する機能を有する金属酸化物を用いることにより、絶縁体４０２に添加した酸素が、成膜中に上方拡散するのを抑制することができる。これにより、さらに効率よく絶縁体４０２に酸素を添加することができる。また、酸化物４０８ａ上に酸化物４０８ｂを配する構造としてもよい。酸化物４０８ｂは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。ＡＬＤ法による成膜は、優れた被覆性を有するので、絶縁体４０２に添加した酸素が、成膜中に上方拡散するのをさらに抑制することができる。絶縁体４０２は、酸化物４０８ａまたは酸化物４０８ｂよりも酸素を透過しやすい絶縁性材料を用いる。例えば、酸化シリコンまたは酸化窒化シリコンを用いることができる。
以上により、トランジスタの大きさによらずにバラツキの少ない電気特性を得ることができる。トランジスタ１００のチャネルの幅は、トランジスタ１００のチャネル長の２倍以上１０００倍以下とする。または、トランジスタ１００のチャネル長は、トランジスタ１００のチャネル幅の２倍以上１０００倍以下とする。
図２（Ａ）は、トランジスタ２００の上面図である。また、図２（Ｂ）は、図２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、図２（Ｃ）は、図２（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。図２（Ｂ）において、Ａ１−Ａ２はトランジスタ２００のチャネル長方向の断面図であり、図２（Ｃ）において、Ａ３−Ａ４はトランジスタ２００のチャネル幅方向の断面図である。図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００は、トランジスタ１００が有する、酸化物４０８ａおよび酸化物４０８ｂを有さない構成となっているところが異なる。トランジスタ２００のその他の構成は、トランジスタ１００と同様の構成である。
ここで、酸化物４２０は、スパッタリング法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。また、酸化物４２０を用いることにより、酸化物４２０から、絶縁体４１０を介して絶縁体４１２へ酸素を添加して、絶縁体４１２を酸素過剰な状態にできる。該酸素は、熱処理などによって、絶縁体４１２を通り、酸化物４０６ｂのチャネル形成領域に供給することができる。絶縁体４１２と酸化物４０６ｂのチャネル形成領域とは隣接しているので酸化物４０６ｂのチャネル形成領域へ十分な酸素を供給することができる。また、絶縁体４１０を介して絶縁体４０２へ酸素を添加して、絶縁体４０２を酸素過剰な状態にできる。該酸素は、熱処理などによって、酸化物４０６ａを通り、酸化物４０６ｂのチャネル形成領域に供給することができる。従って、トランジスタ２００が高密度に配置されても、トランジスタのチャネル形成領域へ十分な酸素を供給することができるので、トランジスタの密度によらず良好な電気特性を得ることができる。絶縁体４１０は、酸化物４２０よりも酸素を透過しやすい絶縁性材料を用いる。例えば、酸化シリコンまたは酸化窒化シリコンを用いることができる。
以上により、トランジスタの密度によらずにバラツキの少ない電気特性を得ることができる。トランジスタ２００の密度は、０．０１個／μｍ２以上２５００個／μｍ２以下、好ましくは、０．１個／μｍ２以上２５００個／μｍ２以下、より好ましくは、１個／μｍ２以上２５００個／μｍ２以下、さらにより好ましくは、１０個／μｍ２以上２５００個／μｍ２以下、さらにより好ましくは、１００個／μｍ２以上２５００個／μｍ２以下とする。
トランジスタ２００の密度は、トランジスタ１００の密度よりも大きい。また、トランジスタ１００の大きさは、トランジスタ２００よりも大きい。
以上により、大きさの異なるトランジスタで構成される回路においてはトランジスタ１００の構造を用いることが好ましく、トランジスタの密度が高い、言い換えると単位面積当たりのトランジスタの数が多い構成の回路においてはトランジスタ２００の構造を用いることが好ましい。また、トランジスタ１００およびトランジスタ２００は同一層上に設けることができる。
＜トランジスタ構成例２＞
図３（Ａ）は、トランジスタ１００Ａの上面図である。また、図３（Ｂ）は、図３（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、図３（Ｃ）は、図３（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。図３（Ｂ）において、Ａ１−Ａ２はトランジスタ１００Ａのチャネル長方向の断面図であり、図３（Ｃ）において、Ａ３−Ａ４はトランジスタ１００Ａのチャネル幅方向の断面図である。図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３（Ｂ）および（Ｃ）において、トランジスタ１００Ａは、基板４００上の酸化物４０１ａと、酸化物４０１ａ上の酸化物４０１ｂ上に配置される。また、トランジスタ１００Ａは、酸化物４０１ｂ上の導電体３１０ａ、導電体３１０ｂおよび絶縁体３０１と、導電体３１０ａ、導電体３１０ｂおよび絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、バリア膜４１７ａ１の側面、バリア膜４１７ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｂの上面と酸化物４０６ｃおよび絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置される。
トランジスタ１００Ａ上には、酸化物４１８と、酸化物４１８上の絶縁体４１０と、絶縁体４１０上の酸化物４２０と、酸化物４２０上の酸化物４２２と、が配される。
図３（Ｂ）および（Ｃ）において、酸化物４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向およびチャネル幅方向の一方において、絶縁体４０２の上に配置される。また、酸化物４０６ｃは、バリア膜４１７ａ１およびバリア膜４１７ａ２を覆い、酸化物４０６ａの側面、酸化物４０６ｂの側面および絶縁体４０２の上面と接する領域を有する。
ここで、酸化物４２０は、スパッタリング法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような酸化物４２０を用いることにより、酸化物４２０から、絶縁体４１０を介して絶縁体４０２へ酸素を添加して、酸素過剰な状態にできる。該酸素は、熱処理などによって、絶縁体４０２を通り、酸化物４０６ａおよび酸化物４０６ｂのチャネル形成領域に効果的に供給することができる。
また、酸化物４１８は、酸化物４０８ａと同様に酸化アルミニウムなどの酸素が透過を抑制する機能を有する金属酸化物を用いることによって、絶縁体４１０から絶縁体４１２への酸素の添加が抑制される。絶縁体４１２中の酸素はトランジスタの大きさによって、チャネル形成領域を有する酸化物４０６ｂへの酸素添加の効果が異なる。つまり、チャネル幅の小さいトランジスタと大きいトランジスタでは、酸素の添加が不均一となり、大きさの異なるトランジスタの電気特性のばらつきの原因となる。したがって、絶縁体４１２への酸素の添加を抑制することで、トランジスタ特性のトランジスタの大きさによる依存が小さくなる。トランジスタの大きさが異なる場合でも、例えば、酸化物４１８の大きさをおおよそ揃えておくことで酸素添加が均一になり、トランジスタ特性のトランジスタの大きさの依存が小さくなる場合がある。以上により、トランジスタ１００Ａは、トランジスタの大きさによらずに良好な特性を得ることができる。
トランジスタ１００Ａのその他の機能および効果については、トランジスタ１００を参酌する。
図４（Ａ）は、トランジスタ２００Ａの上面図である。また、図４（Ｂ）は、図４（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、図４（Ｃ）は、図４（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。図４（Ｂ）において、Ａ１−Ａ２はトランジスタ２００Ａのチャネル長方向の断面図であり、図４（Ｃ）において、Ａ３−Ａ４はトランジスタ２００Ａのチャネル幅方向の断面図である。図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図４（Ｂ）および（Ｃ）において、トランジスタ２００Ａは、トランジスタ２００と同様に、基板４００上の酸化物４０１ａと、酸化物４０１ａ上の酸化物４０１ｂ上に配置される。また、トランジスタ２００Ａは、酸化物４０１ｂ上の導電体３１０ａ、導電体３１０ｂおよび絶縁体３０１と、導電体３１０ａ、導電体３１０ｂおよび絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、バリア膜４１７ａ１の側面、バリア膜４１７ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｂの上面と酸化物４０６ｃおよび絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置される。
トランジスタ２００Ａ上に、酸化物４１８と、酸化物４１８上の絶縁体４１０と、絶縁体４１０上の酸化物４２０と、酸化物４２０上の酸化物４２２と、が配される。
図４（Ｂ）および（Ｃ）において、酸化物４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される。
ここで、酸化物４２０は、スパッタリング法を用いて成膜された酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような酸化物４２０を用いることにより、酸化物４２０から、絶縁体４１０を介して絶縁体４１２へ酸素を添加して、酸素過剰な状態にできる。該酸素は、熱処理などによって、絶縁体４１２を通り、酸化物４０６ｂのチャネル形成領域に供給することができる。絶縁体４１２とチャネル形成領域とは隣接しているのでチャネル形成領域へ十分な酸素を供給することができる。従って、トランジスタの密度によらず、トランジスタのチャネル形成領域へ十分な酸素を供給することができるので、トランジスタの密度によらず良好な電気特性を得ることができる。
トランジスタ２００Ａのその他の機能および効果については、トランジスタ２００を参酌する。
以上により、大きさの異なるトランジスタで構成される回路においてはトランジスタ１００Ａの構造を用いることが好ましく、トランジスタの密度が高い、言い換えると単位面積当たりのトランジスタの数が多い構成の回路においてはトランジスタ２００Ａの構造を用いることが好ましい。また、トランジスタ１００Ａおよびトランジスタ２００Ａは同一層上に設けることができる。
＜基板＞
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板４００として好適である。
＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体３０３、酸化物４０１ａ、酸化物４０１ｂ、酸化物４０８ａ、酸化物４０８ｂ、酸化物４１８、酸化物４２０および酸化物４２２として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体３０３、酸化物４０１ａ、酸化物４０１ｂ、酸化物４０８ａ、酸化物４０８ｂ、酸化物４１８、酸化物４２０および酸化物４２２としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体３０３、酸化物４０１ａ、酸化物４０１ｂ、酸化物４０８ａ、酸化物４０８ｂ、酸化物４１８、酸化物４２０および酸化物４２２は、酸化アルミニウムを有することが好ましい。
また、例えば、酸化物４０８ａまたは酸化物４２２をスパッタリング法によって、酸素を有するプラズマを用いて成膜すると該酸化物の下地層となる絶縁体へ酸素を添加することができる。
絶縁体３０１、絶縁体３０２、絶縁体４０２および絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１、絶縁体３０２、絶縁体４０２および絶縁体４１２としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
特に絶縁体４０２および絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体４０２および絶縁体４１２は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体４０２および絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体４０２および絶縁体４１２において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物４０６ｃ側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物４０６ｂに混入することを抑制することができる。また、例えば、絶縁体４０２および絶縁体４１２において、酸化シリコンまたは酸化窒化シリコンを酸化物４０６ｃ側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
バリア膜４１７ａ１およびバリア膜４１７ａ２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア膜４１７ａ１およびバリア膜４１７ａ２によって、絶縁体４１０中の過剰酸素が、導電体４１６ａ１、導電体４１６ａ２への拡散することを防止することができる。
バリア膜４１７ａ１およびバリア膜４１７ａ２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
＜導電体＞
導電体４０４ａ、導電体４０４ｂ、導電体４０４ｃ、導電体３１０ａ、導電体３１０ｂ、導電体４１６ａ１および導電体４１６ａ２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、後述する酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから侵入する水素を捕獲することができる場合がある。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
＜酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに適用可能な金属酸化物＞
酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃとしては、金属酸化物を用いることが好ましい。ただし、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃの代わりに、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
次に、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎＭＺｎＯである場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
＜構造＞
酸化物は、単結晶酸化物と、それ以外の非単結晶酸化物と、に分けられる。非単結晶酸化物としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物などがある。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物との間の構造を有する酸化物である。ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物は、非晶質酸化物、多結晶酸化物、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜原子数比＞
次に、図２０（Ａ）、図２０（Ｂ）、および図２０（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図２０（Ａ）、図２０（Ｂ）、および図２０（Ｃ）には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図２０（Ａ）、図２０（Ｂ）、および図２０（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
また、図２０（Ａ）、図２０（Ｂ）、および図２０（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図２０（Ａ）に示す領域Ａは、酸化物が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
酸化物は、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い酸化物はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなる。
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図２０（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、結晶粒界が少ない層状構造となりやすい、図２０（Ａ）の領域Ａで示される原子数比を有することが好ましい。
特に、図２０（Ｂ）に示す領域Ｂでは、領域Ａの中でも、ＣＡＡＣ−ＯＳとなりやすく、キャリア移動度も高い優れた酸化物が得られる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物は熱に強く、信頼性が高い。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
なお、酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、酸化物の性質が異なる場合がある。例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
［酸化物を有するトランジスタ］
続いて、上記酸化物をトランジスタに用いる場合について説明する。
なお、上記酸化物をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。酸化物膜のキャリア密度を低くする場合においては、酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物中における各不純物の影響について説明する。
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物をトランジスタのチャネル領域に用いることで、安定した電気特性を付与することができる。
＜バンド図＞
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。酸化物Ｓ１、酸化物Ｓ２、および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ２および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ１および酸化物Ｓ２の積層構造、および積層構造に接する絶縁体のバンド図と、について、図２１を用いて説明する。
図２１（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、および絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２１（Ｂ）は、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、および絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２１（Ｃ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、および絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、および絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図２１（Ａ）、図２１（Ｂ）、および図２１（Ｃ）に示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物Ｓ１、および酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図２０（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図２０（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：２およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：４、およびその近傍値である原子数比を示している。
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
＜トランジスタの作製方法１＞
以下では、本発明に係るトランジスタ１００およびトランジスタ２００の作製方法を図１、図２および図５乃至図１４を用いて説明する。なお、図５乃至図１２はトランジスタ１００およびトランジスタ２００共通の作製方法を示し、図１３はトランジスタ１００の作製方法を示し、図１４はトランジスタ２００の作製方法を示す。また、図１、図２および図５乃至図１４において、各図の（Ａ）は、上面図である。各図の（Ｂ）は各図の（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、各図の（Ｃ）は、各図の（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。各図の（Ｂ）において、Ａ１−Ａ２はトランジスタのチャネル長方向の断面図であり、各図の（Ｃ）において、Ａ３−Ａ４はトランジスタのチャネル幅方向の断面図である。
まず、基板４００を準備する。
次に、酸化物４０１ａを成膜する。酸化物４０１ａの成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
次に酸化物４０１ａ上に酸化物４０１ｂを成膜する。酸化物４０１ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。次に酸化物４０１ｂ上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０１に酸化物４０１ｂに達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、酸化物４０１ｂは、絶縁体３０１をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１に酸化シリコン膜を用いた場合は、酸化物４０１ｂは窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
本実施の形態では、酸化物４０１ａとして、スパッタリング法によって酸化アルミニウムを成膜し、酸化物４０１ｂとして、ＡＬＤ法によって酸化アルミニウムを成膜する。また、絶縁体３０１として、ＣＶＤ法によって酸化シリコンを成膜する。
溝の形成後に、導電体３１０ａとなる導電体を成膜する。導電体３１０ａとなる導電体は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体３１０ａとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体３１０ａとなる導電体として、スパッタリング法によって窒化タンタルを成膜する。
次に、導電体３１０ａとなる導電体上に、導電体３１０ｂとなる導電体を成膜する。導電体３１０ｂとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体３１０ｂとなる導電体として、ＣＶＤ法によって窒化チタンを成膜し、該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことで、絶縁体３０１上の導電体３１０ａとなる導電体および導電体３１０ｂとなる導電体を除去する。その結果、溝部のみに、導電体３１０ａとなる導電体および導電体３１０ｂとなる導電体が残存することで上面が平坦な導電体３１０ａおよび導電体３１０ｂを含む導電体３１０を形成することができる。
次に、絶縁体３０１上および導電体３１０上に絶縁体３０２を成膜する。絶縁体３０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０３上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。第１の加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、絶縁体４０２に含まれる水素や水などの不純物を除去することなどができる。または、第１の加熱処理において、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体４０２内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、第１の加熱処理は行わなくても良い場合がある。
また、該加熱処理は、絶縁体３０２成膜後、絶縁体３０３の成膜後および絶縁体４０２の成膜後それぞれに行うこともできる。該加熱処理は、第１の加熱処理条件を用いることができるが、絶縁体３０２成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
本実施の形態では、第１の加熱処理として、絶縁体４０２成膜後に窒素を含む雰囲気中で４００℃の温度にて１時間の処理を行う。
次に、絶縁体４０２上に酸化物４０６ａ１を成膜する。酸化物４０６ａ１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、酸化物４０６ａ１に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、酸化物４０６ａ１に添加された酸素は、過剰酸素となる。次に酸化物４０６ａ１上に酸化物４０６ｂ１を成膜する。酸化物４０６ｂ１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、第２の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。第２の加熱処理によって、酸化物４０６ｂ１の水素や水などの不純物を除去することなどができる。第２の加熱処理は、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行ってもよい。
次に、酸化物４０６ｂ１上に導電体４１６を成膜する。導電体４１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。導電体４１６として、導電性を有する酸化物、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物、または窒素を含むインジウムガリウム亜鉛酸化物を成膜し、該酸化物上に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料、または、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを成膜してもよい。
該酸化物は、酸化物４０６ａ１および酸化物４０６ｂ１中の水素を吸収および外方から拡散してくる水素を捕獲する機能を有する場合があり、トランジスタ１００およびトランジスタ２００の電気特性および信頼性が向上することがある。または、該酸化物に代わりにチタンを用いても同様の機能を有する場合がある。本実施の形態では、導電体４１６として、窒化タンタルを成膜する。
次に、導電体４１６上にバリア膜４１７を成膜する。バリア膜４１７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、バリア膜４１７として、酸化アルミニウムを成膜する。
次に、バリア膜４１７上に導電体４１１を成膜する。導電体４１１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体４１１として、窒化タンタルを成膜する（図５（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、リソグラフィー法によって、導電体４１１およびバリア膜４１７を加工し、導電体４１１ａおよびバリア膜４１７ａを形成する。該加工においては、断面形状がテーパー形状を有することが好ましい。該テーパー角度は、基板底面と平行な面に対して、３０度以上７５度未満、好ましくは３０度以上７０度未満とする。このようなテーパー角度を有することによって、以降の成膜工程における膜の被覆性が向上する。また、該加工はドライエッチング法を用いることが好ましい。ドライエッチング法による加工は微細加工および上述のテーパー形状の加工に適している（図６（Ａ）、（Ｂ）および（Ｃ）参照。）。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行うことができる。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
次に、リソグラフィー法によって、レジスト４２１を形成する。
次に、レジスト４２１をエッチングマスクとして、導電体４１１ａ、バリア膜４１７ａおよび導電体４１６をエッチングし、導電体４１１ａ１、導電体４１１ａ２、バリア膜４１７ａ１、バリア膜４１７ａ２、および導電体４１６ａを形成する（図７（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、レジスト４２１を除去した後に、導電体４１１ａ１、導電体４１１ａ２および導電体４１６ａの表面が露出している部分をエッチングマスクとして、酸化物４０６ａ１および酸化物４０６ｂ１をエッチングし、酸化物４０６ａおよび酸化物４０６ｂを形成する。本実施の形態では、導電体４１１ａ１、導電体４１１ａ２および導電体４１６ａとして、窒化タンタルを用いるので、窒化タンタルのエッチング速度に対して酸化物４０６ａ１および酸化物４０６ｂ１のエッチング速度が速いエッチング条件を用いて加工することが好ましい。窒化タンタルのエッチング速度を１とすると、酸化物４０６ａ１および酸化物４０６ｂ１のエッチング速度は３以上５０以下、好ましくは、５以上３０以下とする（図８（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４１１ａ１、導電体４１１ａ２、および導電体４１６ａの表面が露出している部分をエッチングし、導電体４１６ａ１、導電体４１６ａ２を形成する（図９（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、フッ化水素酸を炭酸水または純水で希釈した水溶液（希釈フッ酸液）を用いて洗浄処理を行ってもよい。本実施の形態では、炭酸水とフッ化水素酸の混合溶液を用いて洗浄処理を行う。フッ化水素酸の濃度は約７０ｐｐｍである。
次に、第３の加熱処理を行っても良い。加熱処理の条件は、上述の第１の加熱処理の条件を用いることができる。本実施の形態では、窒素雰囲気にて４００℃の温度で３０分間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で３０分間の処理を行う。
これまでのドライエッチングを行うことによって、エッチングガスに起因した不純物が酸化物４０６ａおよび酸化物４０６ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上述の処理を行うことで、これらの不純物濃度を低減することができる。さらに、酸化物４０６ａ膜中、および酸化物４０６ｂ膜中の水分濃度および水素濃度を低減することができる。
次に、酸化物４０６ｃ１を成膜する。酸化物４０６ｃ１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。特にスパッタリング法を用いて成膜することが好ましい。また、スパッタリング条件としては、酸素とアルゴンの混合ガスを用いて、好ましくは酸素分圧の高い条件、より好ましくは酸素のみを用いた条件を用いて、室温または１００℃以上２００℃以下の温度で成膜する。
酸化物４０６ｃ１を上記のような条件にて成膜することによって酸化物４０６ａ、酸化物４０６ｂ、および絶縁体４０２に過剰酸素を添加することができて好ましい。
次に、酸化物４０６ｃ１上に絶縁体４１２ａを成膜する。絶縁体４１２ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる（図１０（Ａ）、（Ｂ）および（Ｃ）参照。）。
ここで、第４の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。該加熱処理によって、絶縁体４１２ａ中の水分濃度および水素濃度を低減させることができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、導電体４０４となる導電体を成膜する。導電体４０４となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
導電体４０４は、例えば導電体４０４ａ、導電体４０４ｂおよび導電体４０４ｃを含む多層膜であってもよい。例えば、導電体４０４ａとなる導電体として、酸化物を上述の酸化物４０６ｃ１と同様の条件を用いて成膜することで絶縁体４１２ａへ酸素を添加することができる。絶縁体４１２ａに添加された酸素は過剰酸素となる。
次に、該酸化物上に、導電体４０４ｂとなる導電体をスパッタリング法によって成膜することによって、該酸化物の電気抵抗値を低下させて導電体４０４ａとなる導電体とすることができる。さらに導電体４０４ｂとなる導電体上に導電体４０４ｃとなる導電体をスパッタリング法などによって成膜してもよい。本実施の形態では、導電体４０４ａとなる導電体としてスパッタリング法によって酸化物を成膜し、導電体４０４ｂとなる導電体としてスパッタリング法によって窒化チタンを成膜し、導電体４０４ｃとなる導電体として、スパッタリング法によって、タングステンを成膜する。
ここで、第５の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。
導電体４０４ａとなる導電体、導電体４０４ｂとなる導電体および導電体４０４ｃとなる導電体をリソグラフィー法によって加工し、導電体４０４ａ、導電体４０４ｂおよび導電体４０４ｃを形成する（図１１（Ａ）、（Ｂ）および（ｃ）参照。）。
次に、酸化物４１８となる酸化物を成膜してもよい。酸化物４１８となる酸化物の成膜は、金属酸化物を用いることが好ましく、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＡＬＤ法によって酸化アルミニウムを成膜することで、導電体４０４の上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４の酸化を防止することができる。本実施の形態では、ＡＬＤ法によって酸化アルミニウムを成膜する。
次に、酸化物４１８となる酸化物、絶縁体４１２ａおよび酸化物４０６ｃ１をリソグラフィー法によって加工し、酸化物４１８、絶縁体４１２および、酸化物４０６ｃを形成する。ここで、酸化物４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される（図１２（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、酸化物４０８ａおよび酸化物４０８ｂを成膜する。酸化物４０８ａおよび酸化物４０８ｂの成膜は、金属酸化物を用いることが好ましく、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
酸化物４０８ａとしては、酸素プラズマを用いたスパッタリング法によって酸化アルミニウムを成膜することで、酸素を絶縁体４０２に添加することができる。添加された酸素は絶縁体４０２中で過剰酸素となり、酸化物４０８ａの成膜後に加熱処理を行うことによって、該過剰酸素は絶縁体４０２からチャネル形成領域を有する酸化物４０６ｂへ効果的に添加され、チャネル形成領域の欠陥を修復することができる。
酸化物４０８ｂとしては、ＡＬＤ法を用いた酸化アルミニウムを成膜することで、ピンホールが少なく、かつ膜厚が均一に成膜できるので、外方からの水素などの不純物の侵入を防ぐことができる。また、酸化物４０６ｂへ添加された酸素が外方へ拡散することを防ぐことができる。本実施の形態では、酸化物４０８ａとしてスパッタリング法によって酸化アルミニウムを成膜し、酸化物４０８ｂとしてＡＬＤ法によって酸化アルミニウムを成膜する（図１３（Ａ）、（Ｂ）および（Ｃ）参照。）。
ここまでは、トランジスタ１００およびトランジスタ２００の共通の作製方法である。次に、リソグラフィー法によって、トランジスタ１００上に、レジストマスクを形成し、トランジスタ２００上の酸化物４０８ａおよび酸化物４０８ｂのみをエッチングする（図１４（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
次に、絶縁体４１０上に、酸化物４２０および酸化物４２２を成膜する。酸化物４２０および酸化物４２２の成膜は、金属酸化物を用いることが好ましく、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
酸化物４２０としては、酸素プラズマを用いたスパッタリング法によって酸化アルミニウムを成膜することで、酸素を絶縁体４１０に添加することができる。添加された酸素は絶縁体４１０中で過剰酸素となる。
トランジスタ２００は、酸化物４０８ａおよび酸化物４０８ｂを有しないので、酸化物４２０の成膜後に加熱処理を行うことによって、該過剰酸素は、絶縁体４１０から絶縁体４１２および酸化物４０６ｃを通って、チャネル形成領域を有する酸化物４０６ｂへ添加される経路１と、絶縁体４１０から絶縁体４０２および酸化物４０６ａを通って、チャネル形成領域を有する酸化物４０６ｂへ添加される経路２と、を有する。これらの２の経路によって過剰酸素が酸化物４０６ｂへ添加され、チャネル形成領域の欠陥を修復することができる。
酸化物４２２としては、ＡＬＤ法を用いた酸化アルミニウムを成膜することで、ピンホールが少なく、かつ膜厚が均一に成膜できるので、外方からの水素などの不純物の侵入を防ぐことができる。また、チャネル形成領域へ添加された酸素が酸化物４２０を通って、外方へ拡散することを防ぐことができる。本実施の形態では、酸化物４２０としてスパッタリング法によって酸化アルミニウムを成膜し、酸化物４２２としてＡＬＤ法によって酸化アルミニウムを成膜する。
以上により、酸化物４０８ａおよび酸化物４０８ｂを有するトランジスタ１００と、酸化物４０８ａおよび酸化物４０８ｂを有しないトランジスタ２００を同一基板上に作製することができる（図１および図２参照。）。
＜トランジスタの作製方法２＞
以下では、本発明に係るトランジスタ１００Ａおよびトランジスタ２００Ａの作製方法を図３、図４、図５乃至図１１、図１５および図１６を用いて説明する。なお、図５乃至図１１はトランジスタ１００Ａおよびトランジスタ２００Ａ共通の作製方法を示し、図１５はトランジスタ１００Ａの作製方法を示し、図１６はトランジスタ２００Ａの作製方法を示す。また、図３、図４、図５乃至図１１、図１５および図１６において、各図の（Ａ）は、上面図である。各図の（Ｂ）は各図の（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、各図の（Ｃ）は、各図の（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。各図の（Ｂ）において、Ａ１−Ａ２はトランジスタのチャネル長方向の断面図であり、各図の（Ｃ）において、Ａ３−Ａ４はトランジスタのチャネル幅方向の断面図である。
図１１に示す、導電体４０４ａ、導電体４０４ｂおよび導電体４０４ｃを形成するところまでは、上述のトランジスタ１００およびトランジスタ２００の作成方法と同様である（図１１（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、酸化物４１８となる酸化物を成膜する。酸化物４１８となる酸化物の成膜は、金属酸化物を用いることが好ましく、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＡＬＤ法によって酸化アルミニウムを成膜することで、導電体４０４の上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４の酸化を防止することができる。本実施の形態では、ＡＬＤ法によって酸化アルミニウムを成膜する。
次に、リソグラフィー法によってエッチングマスクを形成する。ここで、トランジスタ１００Ａと、トランジスタ２００Ａとで、異なるエッチングマスクを形成する。
トランジスタ１００Ａにおいては、酸化物４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向およびチャネル幅方向の一方において、絶縁体４０２の上に配置されるように形成する。また、酸化物４０６ｃは、バリア膜４１７ａ１およびバリア膜４１７ａ２を覆い、酸化物４０６ａの側面、酸化物４０６ｂの側面および絶縁体４０２の上面と接する領域を有する。このような構成とすることで、導電体４０４の上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４の酸化を防止することができる。さらに、外方からの水素などの不純物のチャネル形成領域への侵入を防ぐことができる（図１５（Ａ）、（Ｂ）および（Ｃ）参照。）。
トランジスタ２００Ａにおいては、酸化物４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置されるように形成する。このような構成とすることで、導電体４０４の上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４の酸化を防止することができる（図１６（Ａ）、（Ｂ）および（Ｃ）参照。）。
このように、１回のリソグラフィーでトランジスタ１００Ａと、トランジスタ２００Ａとで、異なる構成の酸化物４１８を形成することができる。
次に、絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
次に、絶縁体４１０上に、酸化物４２０および酸化物４２２を成膜する。酸化物４２０および酸化物４２２の成膜は、金属酸化物を用いることが好ましく、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
酸化物４２０としては、酸素プラズマを用いたスパッタリング法によって酸化アルミニウムを成膜することで、酸素を絶縁体４１０に添加することができる。添加された酸素は絶縁体４１０中で過剰酸素となる。
トランジスタ１００Ａにおいて、酸化物４１８は、酸化物４０６ｂ全体を覆う様に形成されている。従って、酸化物４２０の成膜後に加熱処理を行うことによって、絶縁体４１０中の過剰酸素は、絶縁体４０２を通ってチャネル形成領域を有する酸化物４０６ｂに添加され、チャネル形成領域の欠陥を修復することができる。
一方、トランジスタ２００Ａにおいて、酸化物４１８は、導電体４０４を覆う様に形成されている。従って、酸化物４２０の成膜後に加熱処理を行うことによって、絶縁体４１０中の過剰酸素は、絶縁体４１０から絶縁体４１２および酸化物４０６ｃを通って、チャネル形成領域を有する酸化物４０６ｂへ添加される経路１と、絶縁体４１０から絶縁体４０２および酸化物４０６ａを通って、チャネル形成領域を有する酸化物４０６ｂへ添加される経路２と、を有する。これらの２の経路によって過剰酸素が酸化物４０６ｂへ添加され、チャネル形成領域の欠陥を修復することができる。
酸化物４２２としては、ＡＬＤ法を用いた酸化アルミニウムを成膜することで、ピンホールが少なく、かつ膜厚が均一に成膜できるので、外方からの水素などの不純物の侵入を防ぐことができる。また、チャネル形成領域へ添加された酸素が酸化物４２０を通って、外方へ拡散することを防ぐことができる。本実施の形態では、酸化物４２０としてスパッタリング法によって酸化アルミニウムを成膜し、酸化物４２２としてＡＬＤ法によって酸化アルミニウムを成膜する。
以上により、酸化物４１８の構成が異なるトランジスタ１００Ａおよびトランジスタ２００Ａを同一基板上に作製することができる（図３および図４参照。）。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
＜半導体装置の構成＞
本実施の形態では、本明細書等に開示したトランジスタを用いた半導体装置の一例について説明する。
図１７に半導体装置１０００が有するメモリセルアレイの一部の回路図を示す。図１７では、メモリセルＡおよびメモリセルＢの２つのメモリセルの回路図を示し、メモリセルＡは、メモリセルアレイ内の右端部のメモリセルを示している。半導体装置１０００が有するメモリセルは、上、下および左の方向に繰り返して配される（図１７中に点線で示す）。
メモリセルＡは、第１のゲート電極および第２のゲート電極を有するトランジスタ２００ａ、トランジスタ６００ａ、容量素子７００ａおよびノードＦＮ１を有する。また、メモリセルＢは、第１のゲート電極および第２のゲート電極を有するトランジスタ２００ｂ、トランジスタ６００ｂ、容量素子７００ｂおよびノードＦＮ２を有する。トランジスタ２００ａのソース電極またはドレイン電極の一方と容量素子７００ａの一方の電極との接続領域をノードＦＮ１と呼ぶことができる。また、トランジスタ２００ｂのソース電極またはドレイン電極の一方の電極と容量素子７００ｂの一方の電極との接続領域をノードＦＮ２と呼ぶことができる。
メモリセルＡにおいて、トランジスタ２００ａの第１のゲート電極は配線ＷＬに電気的に接続され、トランジスタ２００ａの第２のゲート電極は配線ＢＧＬに電気的に接続され、トランジスタ２００ａのソース電極またはドレイン電極の他方は、配線ＢＬ１に電気的に接続され、トランジスタ２００ａのソース電極またはドレイン電極の一方はノードＦＮ１に電気的に接続される。容量素子７００ａの他方の電極は配線ＲＬに電気的に接続され、容量素子７００ａの一方の電極はノードＦＮ１に電気的に接続される。トランジスタ６００ａのゲート電極はノードＦＮ１に電気的に接続され、トランジスタ６００ａのソース電極またはドレイン電極の一方は、配線ＳＬ１に電気的に接続され、トランジスタ６００ａのソース電極またはドレイン電極の他方は、配線ＢＬ１に電気的に接続される。
メモリセルＢにおいて、トランジスタ２００ｂの第１のゲート電極は配線ＷＬに電気的に接続され、トランジスタ２００ｂの第２のゲート電極は配線ＢＧＬに電気的に接続され、トランジスタ２００ｂのソース電極またはドレイン電極の他方は、配線ＢＬ２に電気的に接続され、トランジスタ２００ｂのソース電極またはドレイン電極の一方はノードＦＮ２に電気的に接続される。容量素子７００ｂの他方の電極は配線ＲＬに電気的に接続され、容量素子７００ｂの一方の電極はノードＦＮ２に電気的に接続される。トランジスタ６００ｂのゲート電極はノードＦＮ２に電気的に接続され、トランジスタ６００ｂのソース電極またはドレイン電極の一方は、配線ＳＬ２に電気的に接続され、トランジスタ６００ｂのソース電極またはドレイン電極の他方は、配線ＢＬ２に電気的に接続される。
メモリセルＡのトランジスタ２００ａの第１のゲート電極と、隣接するメモリセルＢのトランジスタ２００ｂの第１のゲート電極とは、共に配線ＷＬと電気的に接続される。また、メモリセルＡのトランジスタ２００ａの第２のゲート電極と、隣接するメモリセルＢのトランジスタ２００ｂの第２のゲート電極とは、共に配線ＢＧＬと電気的に接続される。また、メモリセルＡの容量素子７００ａの他方の電極と、隣接するメモリセルＢの容量素子７００ｂの他方の電極とは、共に配線ＲＬと電気的に接続される。
トランジスタ２００ａおよびトランジスタ２００ｂは、オフ電流が小さいトランジスタであることが好ましい。例えば、トランジスタ２００ａおよびトランジスタ２００ｂのオフ電流は、好ましくは１０−１８Ａ／μｍ以下、さらに好ましくは１０−２１Ａ／μｍ以下、さらに好ましくは１０−２４Ａ／μｍ以下である。オフ電流が小さいトランジスタとして、酸化物半導体トランジスタが挙げられる。
トランジスタ６００ａおよびトランジスタ６００ｂは、しきい値電圧のばらつきの小さいトランジスタが用いられることが好ましい。具体的には、単結晶シリコンを用いたトランジスタが挙げられる。
メモリセルＡおよびメモリセルＢは、ノードＦＮ１およびノードＦＮ２の電荷が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持についてメモリセルＡを用いて説明する。まず、トランジスタ２００ａがオン状態になるように、配線ＷＬに電位を与える。これにより、配線ＢＬ１の電位が、ノードＦＮ１に与えられる。すなわち、ノードＦＮ１には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル、Ｈｉｇｈレベルという）のいずれかが与えられるものとする。その後、トランジスタ２００ａをオフ状態とすることにより、ノードＦＮ１に与えられた電荷が保持される（保持）。
トランジスタ２００ａのオフ電流は極めて小さいため、トランジスタ６００ａのゲートの電荷は長時間にわたって保持される。ここで、トランジスタ２００ａの第２のゲート電極に配線ＢＧＬを介して負電位を与えることで、トランジスタ２００ａのしきい値はプラス方向へシフトするので、トランジスタ２００ａのオフ電流をさらに小さくすることができる。
次に情報の読み出しについて説明する。配線ＳＬ１に所定の電位（定電位）を与えた状態で、配線ＲＬに適切な電位（読み出し電位）を与えると、トランジスタ６００ａのゲートに保持された電荷量に応じて、配線ＢＬ１の電位は変動する。一般に、トランジスタ６００ａをｐチャネル型とすると、ノードＦＮ１にＨｉｇｈレベルが与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｈは、ノードＦＮ１にＬｏｗレベルが与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ６００ａを「オン状態」とするために必要な配線ＲＬの電位をいうものとする。したがって、配線ＲＬの電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ６００ａのゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｌｏｗレベルが与えられていた場合には、ノードＦＮ１の電位がＶ０（＜Ｖｔｈ＿Ｌ）となれば、トランジスタ６００ａは「オン状態」となる。Ｈｉｇｈレベルが与えられた場合は、ノードＦＮ１の電位がＶ０（＞Ｖｔｈ＿Ｈ）となっても、トランジスタ６００ａは「オフ状態」のままである。このため、配線ＢＬ１の電位を判別することで、保持されている情報を読み出すことができる。
なお、上記の説明では、トランジスタ６００ａがｐチャネル型トランジスタとして扱ったが、これに限定されず、トランジスタ６００ａがｎチャネル型トランジスタの場合もあり得る。
＜断面図＞
図１８は半導体装置１０００の断面図である。半導体装置１０００はトランジスタ１００、トランジスタ２００、トランジスタ６００、容量素子７００を有する。トランジスタ２００、トランジスタ６００および容量素子７００は、図１７に示す、トランジスタ２００ａ、トランジスタ６００ａおよびに容量素子７００ａにそれぞれ相当する。トランジスタ２００は、メモリセルが有するトランジスタである。また、トランジスタ１００は、メモリセルを制御する回路が有するトランジスタの一例である。トランジスタ１００は、トランジスタ２００とは大きさが異なるトランジスタであり、トランジスタ２００よりも大きなトランジスタである。
半導体装置１０００は、基板５０１としてｎ型半導体を用いる。トランジスタ６００は、チャネル形成領域２８３、高濃度ｐ型不純物領域２８５、絶縁体２８６、導電体２８７、側壁２８８を有する。また、絶縁体２８６を介して側壁２８８と重なる領域に低濃度ｐ型不純物領域２８４を有する。絶縁体２８６はゲート絶縁体として機能できる。導電体２８７はゲート導電体として機能できる。トランジスタ６００は、チャネル形成領域２８３が基板５０１の一部に形成される。
低濃度ｐ型不純物領域２８４は、導電体２８７形成後、側壁２８８形成前に、導電体２８７をマスクとして用いて不純物元素を導入することにより形成することができる。すなわち、低濃度ｐ型不純物領域２８４は、自己整合によって形成することができる。側壁２８８の形成後、高濃度ｐ型不純物領域２８５を形成する。なお、低濃度ｐ型不純物領域２８４は高濃度ｐ型不純物領域２８５と同じ導電型を有し、導電型を付与する不純物の濃度が高濃度ｐ型不純物領域２８５よりも低い。また、低濃度ｐ型不純物領域２８４は、状況に応じて設けなくてもよい。
トランジスタ６００は、素子分離領域５１４によって他のトランジスタと電気的に分離される。素子分離領域５１４の形成は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法や、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などを用いることができる。
また、半導体装置１０００は、トランジスタ６００を覆う絶縁体５０４上に、絶縁体５０５および絶縁体５３４を有する。また、半導体装置１０００は、絶縁体５０５上に導電体５２２を有する。
導電体５２２は、絶縁体５０４、および絶縁体５０５に設けられた導電体５２１を介してトランジスタ６００と電気的に接続されている。
また、半導体装置１０００は、絶縁体５３４上に酸化物４０１ａ、酸化物４０１ｂ、絶縁体３０１、絶縁体３０２、絶縁体３０３および絶縁体４０２を介してトランジスタ１００、トランジスタ２００および容量素子７００を有する。トランジスタ１００上には、酸化物４０８ａおよび酸化物４０８ｂを有するが、トランジスタ２００上には、酸化物４０８ａおよび酸化物４０８ｂを有しない。つまり、トランジスタ１００と、トランジスタ２００とでは、構造が異なるように作り分けている。
また、トランジスタ１００、トランジスタ２００および容量素子７００上に絶縁体４１０、酸化物４２０、酸化物４２２および絶縁体５３９を有し、絶縁体５３９上に導電体５２７を有する。また、導電体５２７覆う絶縁体５３７を有する。
トランジスタ２００のソース電極またはドレイン電極の一方を容量素子７００の一方の電極として機能し、導電体４０４ｂが容量素子７００の他方の電極として機能する。トランジスタ２００のソース電極またはドレイン電極の一方と、導電体４０４ｂと、が重なる領域が容量素子７００として機能を有する。
導電体５２７は、絶縁体５３９、酸化物４２２、酸化物４２０、絶縁体４１０およびバリア膜４１７ａ１の一部に設けられた導電体５２６を介してトランジスタ２００のソース電極またはドレイン電極と電気的に接続されている。また、導電体５２７は、絶縁体５３９、酸化物４２２、酸化物４２０、絶縁体４１０、酸化物４０８ｂ、酸化物４０８ａおよびバリア膜４１７ａ１の一部に設けられた導電体５２６を介してトランジスタ１００のソース電極またはドレイン電極と電気的に接続されている。
また、絶縁体５３７上に導電体５２９を有し、導電体５２９上に絶縁体５３８を有する。導電体５２９は、絶縁体５３７の一部に設けられた導電体５２８介して導電体５２７と電気的に接続されている。
酸化物４０１ａ、酸化物４０１ｂ、絶縁体３０１、絶縁体３０２、絶縁体３０３、絶縁体４０２、酸化物４２０、酸化物４２２、絶縁体５３４、絶縁体５３９、絶縁体５３７、および絶縁体５３８は、上記実施の形態などに示した酸化物および絶縁体と同様の材料および方法で形成することができる。また、導電体５２１、導電体５２２、導電体５２５、導電体５２６、導電体５２７および導電体５２９は、上記実施の形態などに示した導電体と同様の材料および方法で形成することができる。
また、導電体５２１、導電体５２２、導電体５２５、導電体５２６、導電体５２７、導電体５２８、および導電体５２９は、ダマシン法や、デュアルダマシン法などを用いて形成してもよい。
本発明の一態様によれば、トランジスタの大きさがトランジスタ２００より大きいトランジスタを有する回路のトランジスタ１００と、トランジスタが高密度に配置される回路のトランジスタ２００と、で異なる構造に作り分けることでトランジスタ１００およびトランジスタ２００の特性のバラツキを小さくすることができ、それぞれの回路が有するトランジスタの電気特性のバラツキを抑制し、高性能な半導体装置１０００とすることができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図１９に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
図１９（Ａ）に示す携帯型ゲーム機２９００は、筐体２９０１、筐体２９０２、表示部２９０３、表示部２９０４、マイクロホン２９０５、スピーカ２９０６、操作スイッチ２９０７等を有する。また、携帯型ゲーム機２９００は、筐体２９０１の内側にアンテナ、バッテリなどを備える。なお、図１９（Ａ）に示した携帯型ゲーム機は、２つの表示部２９０３と表示部２９０４とを有しているが、表示部の数は、これに限定されない。表示部２９０３は、入力装置としてタッチスクリーンが設けられており、スタイラス２９０８等により操作可能となっている。
図１９（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図１９（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
図１９（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
図１９（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
図１９（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
図１９（Ｇ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、本発明の一態様である図１に示すトランジスタ１００および図２に示すトランジスタ２００を作製し、それぞれのトランジスタの電気特性を測定し、トランジスタの大きさによる電気特性への影響の比較を行った。なお、トランジスタ１００の基板と、トランジスタ２００の基板とは異なる基板を用いて作製した。
トランジスタ１００およびトランジスタ２００の作製は、シリコン単結晶ウエハ上に、熱酸化法によって、酸化シリコン膜を４００ｎｍの膜厚で成膜した。次に該酸化シリコン膜上に、ＣＶＤ法によって窒化シリコン膜を５０ｎｍの膜厚で成膜した。次に、ＡＬＤ法によって、第１の酸化アルミニウム膜を１０ｎｍの膜厚で成膜した。次に、スパッタリング法によって、第２の酸化アルミニウム膜を４０ｎｍの膜厚で成膜した。
次に、第２の酸化アルミニウム膜上に、ＣＶＤ法によって、第１の酸化窒化シリコン膜を１６０ｎｍの膜厚で成膜し、第１の酸化窒化シリコン膜上にスパッタリング法によって、第１のタングステン膜を３５ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第１のタングステン膜を加工し、第１のタングステン膜を有するハードマスクを形成した。
次に、第１の酸化窒化シリコン膜を加工し、第２の酸化アルミニウム膜に達する溝を形成した。次に該溝に、スパッタリング法によって、第１の窒化タンタル膜を成膜し、第１の窒化タンタル膜上に、ＡＬＤ法およびＣＶＤ法によって、第１の窒化チタン膜および第２のタングステン膜を成膜した。次に第１のＣＭＰ処理によって、第１の酸化窒化シリコン膜の上面に達するまで、第２のタングステン膜、第１の窒化チタン膜、第１の窒化タンタル膜および第１のタングステン膜を研磨し、溝に第２のタングステン膜、第１の窒化チタン膜および第１の窒化タンタル膜を埋め込み、配線層および第２のゲート電極を形成した。
次に、ＣＶＤ法によって、第２の酸化窒化シリコン膜を１０ｎｍの膜厚で成膜した。次に、ＡＬＤ法によって、酸化ハフニウム膜を２０ｎｍの膜厚で成膜した。次に、ＣＶＤ法によって、第３の酸化窒化シリコン膜を３０ｎｍの膜厚で成膜した。第２の酸化窒化シリコン膜、酸化ハフニウム膜および第３の酸化窒化シリコン膜は、第２のゲート絶縁膜としての機能を有する。次に、第１の加熱処理を行った。第１の加熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、第１の酸化物（Ｓ１）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ１は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
次に、Ｓ１上に、第２の酸化物（Ｓ２）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を２０ｎｍの膜厚で成膜した。Ｓ２は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、アルゴンガス流量４０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力０．７Ｐａ、基板温度１３０℃の条件にて成膜した。
次に第２の加熱処理を行った。第２の加熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、Ｓ２上に、スパッタリング法によって、第２の窒化タンタル膜を３０ｎｍの膜厚で成膜した。次に第２の窒化タンタル膜上に、ＡＬＤ法によって、第３の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。次に、第３の酸化アルミニウム膜上に、スパッタリング法によって、第３のタングステン膜を１５ｎｍの膜厚で成膜した。
次に、リソグラフィー法によって、チャネルが形成される部分の第３のタングステン膜および第３の酸化アルミニウム膜をエッチングした。該エッチングは、ドライエッチング法を用いた。
次に、リソグラフィー法によって、レジストマスクを形成し、該レジストマスクをエッチングマスクとして、第３のタングステン膜をエッチングした。該エッチングはドライエッチング法を用いた。次に、該レジストマスクを酸素プラズマによって除去し、第３の酸化アルミニウム膜、第２の窒化タンタル膜、Ｓ２およびＳ１の不要部分を順にエッチングした。該エッチングはドライエッチング法を用いた。
次に、チャネルが形成される部分の第２の窒化タンタル膜をエッチングした。該エッチングによって第３の酸化アルミニウム膜上の第３のタングステン膜も同時にエッチングした。該エッチングはドライエッチング法を用いた。
次に、第３の加熱処理を行った。第３の加熱処理は、窒素を含む雰囲気にて温度４００℃、３０分間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、３０分間の処理を行った。
次に、第３の酸化物（Ｓ３）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ３は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度は室温の条件にて成膜した。
次に、第１のゲート酸化膜としての機能を有する第４の酸化窒化シリコン膜をＣＶＤ法によって１３ｎｍの膜厚で成膜した。
次に、第４の加熱処理を行った。第４の加熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、第４の酸化物（Ｓ４）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を１０ｎｍの膜厚で成膜した。第４の酸化物は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
次に、第４の酸化物上に、スパッタリング法によって、第２の窒化チタン膜を５ｎｍの膜厚で成膜し、第２の窒化チタン膜上に、スパッタリング法によって、第４のタングステン膜を５０ｎｍの膜厚で成膜した。第２の窒化チタン膜と第４のタングステン膜は、連続成膜した。
次に、第５の加熱処理を行った。第５の加熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、リソグラフィー法によって、第４のタングステン膜、第２の窒化チタン膜およびＳ４を順にエッチングしてゲート電極を形成した。第４のタングステン膜、第２の窒化チタン膜のエッチングはドライエッチング法を用い、第４の酸化物は、ウエットエッチング法を用いた。
次に、リソグラフィー法によって、第４の酸化窒化シリコン膜およびＳ３の一部をエッチングした。該エッチングはドライエッチングを用いた。
次に、ＡＬＤ法によって、第４の酸化アルミニウム膜を７ｎｍの膜厚で成膜した。基板温度は、２５０℃とした。
次に、リソグラフィー法によって、第４の酸化アルミニウム膜の一部をエッチングした。該エッチングはドライエッチング法を用いた。
次に、トランジスタ１００となる試料は、スパッタリング法によって第５の酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件にて２０ｎｍの膜厚で成膜した。
次に、トランジスタ１００となる試料は、第５の酸化アルミニウム膜上にＡＬＤ法によって第６の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。基板温度は２５０℃とした。
なお、トランジスタ２００は、第５の酸化アルミニウム膜および第６の酸化アルミニウム膜の成膜は行わなかった。
ここから先は、トランジスタ１００となる試料とトランジスタ２００となる試料は同一の工程を進めた。
次に、ＣＶＤ法によって、第５の酸化窒化シリコン膜を４５０ｎｍの膜厚で成膜した。次に、第２のＣＭＰ処理を行ない、第５の酸化窒化シリコン膜を研磨し、第５の酸化窒化シリコン膜の表面を平坦化した。
次に、第５の酸化窒化シリコン膜上に、スパッタリング法によって、第７の酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件にて４０ｎｍの膜厚で成膜した。
次に第６の加熱処理を行った。第６の加熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、ＣＶＤ法によって、第６の酸化窒化シリコン膜を１５０ｎｍの膜厚で成膜した。
次に、リソグラフィー法によって、第２のタングステン膜（第２のゲート電極）に達するコンタクトホール、第４のタングステン膜（第１のゲート電極）に達するコンタクトホールおよび第２の窒化タンタル膜（ソース電極およびドレイン電極）に達するコンタクトホールを形成し、スパッタリング法によって、第３の窒化タンタル膜を４０ｎｍの膜厚で成膜し、ＡＬＤ法によって第３の窒化チタン膜を５ｎｍの膜厚で成膜し、ＣＶＤ法によって、第５のタングステン膜を２５０ｎｍの膜厚で成膜した。
次に、第３のＣＭＰ処理を行い、第５のタングステン膜、第３の窒化チタン膜および第３の窒化タンタル膜を第６の酸化窒化シリコン膜へ達するまで研磨を行ない、各コンタクトホール内に第５のタングステン膜、第３の窒化チタン膜および第３の窒化タンタル膜が埋め込まれたプラグを形成した。
次に、スパッタリング法によって、第１のチタン膜を（膜厚２０ｎｍ）、第４の窒化チタン膜（膜厚３０ｎｍ）、アルミニウム膜（膜厚１００ｎｍ）、第２のチタン膜（５ｎｍ）、第５の窒化チタン膜（４５ｎｍ）をこの順で連続成膜した。次に、リソグラフィー法によって、第１のチタン膜、第４の窒化チタン膜、アルミニウム膜、第２のチタン膜および第５の窒化チタン膜の一部をエッチングして、配線層を形成した。
次に、感光性を有するポリイミド膜を塗布法によって、１．６μｍの膜厚で形成した。次に、リソグラフィー法によって、測定端子（測定パッド）となる部分のポリイミド膜を除去した。次に、３００℃の温度で１時間の加熱処理を行い、ポリイミド膜を焼成した。
以上により、トランジスタ１００およびトランジスタ２００を作製した。
次に、トランジスタ１００および２００の電気特性を測定した。各トランジスタは５インチ角の大きさの基板内に配置している。
トランジスタ１００および２００の電気特性の測定は、ソース−ドレイン間電圧（以下、ドレイン電圧Ｖｄという。）を０．１Ｖ、３．３Ｖとし、それぞれのＶｄに対して、ソース−ゲート間電圧（以下、ゲート電圧Ｖｇという。）を−３．３Ｖから＋３．３Ｖまで変化させたときのソース−ドレイン間電流（以下、ドレイン電流Ｉｄという。）の変化を測定した。すなわちＩｄ−Ｖｇ特性を測定した。ゲート電圧Ｖｇとは、第１のゲート電極（トップゲート電極）の電圧を示しており以降も同様とする。本測定においては、第２のゲート電極（バックゲート電極）の電圧は０Ｖに設定した。また、本測定において、各トランジスタは、基板内の１８個のトランジスタのＩｄ−Ｖｇ特性を測定した。
得られたＩｄ−Ｖｇ特性の測定データから、Ｖｄ＝０．１ＶにおけるＶｓｈを求めた。Ｖｓｈとは、Ｉｄ＝１．０×１０−１２Ａの時のＶｇと定義する。Ｖｓｈは、トランジスタがオフ状態からオン状態へ移行する時のＶｇ値を示すことができる。
図２２に、Ｖｓｈのトランジスタの大きさによる依存性を示すグラフを示す。本実施例では、トランジスタの大きさとしてチャネル幅とした。トランジスタのチャネル長は、設計値０．３μｍに固定し、チャネル幅の異なるトランジスタのＶｓｈを比較した。グラフの縦軸はＶｓｈを示し、横軸はチャネル幅を示す。横軸に示す数値の１は設計値０．３５μｍ、２は０．５μｍ、３は１．５μｍ、４は３．０μｍ、５は５．０μｍおよび６は１０．０μｍのトランジスタのＶｓｈを示す。
図２２（Ａ）は、トランジスタ１００のＶｓｈのチャネル幅依存性のグラフであり、チャネル幅の大きさによらず、Ｖｓｈは、約−０．１Ｖから約０．２Ｖの範囲内に収まっている事が解り、チャネル幅の依存性が小さいことを確認した。また、それぞれのチャネル幅のトランジスタのＶｓｈのバラツキも小さいことが解った。例えば、バラツキを最大値―最小値とすると、約０．０７Ｖから約０．１５Ｖであった。一方、図２２（Ｂ）は、トランジスタ２００のＶｓｈのチャネル幅依存性のグラフであり、チャネル幅が３．０μｍ以上のトランジスタではバラツキが大きく、縦軸のＶｓｈの−２．０Ｖから２．０Ｖの範囲を越えた値または測定不能となったトランジスタもあった。また、設計値０．３５μｍおよび０．５μｍのそれぞれのトランジスタのＶｓｈのバラツキも大きいことが解った。トランジスタ２００の構成は、トランジスタの大きさによる依存性がある事が解った。以上の結果、トランジスタ１００の構成とすることでトランジスタの大きさによるトランジスタの電気特性のバラツキを抑えることができた。
本実施例では、本発明の一態様である図１に示すトランジスタ１００および図２に示すトランジスタ２００を作製し、トランジスタの電気特性を測定し、トランジスタの密度による電気特性への影響を比較した。なお、トランジスタ１００の基板と、トランジスタ２００の基板とは異なる基板を用いて作製した。
トランジスタ１００およびトランジスタ２００の作製はシリコン単結晶ウエハ上に、熱酸化法によって、酸化シリコン膜を４００ｎｍの膜厚で成膜した。次に、スパッタリング法によって、第１の酸化アルミニウム膜を４０ｎｍの膜厚で成膜した。
次に、第１の酸化アルミニウム膜上に、ＣＶＤ法によって、第１の酸化窒化シリコン膜を１５０ｎｍの膜厚で成膜し、第１の酸化窒化シリコン膜上にスパッタリング法によって、第１のタングステン膜を３５ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第１のタングステン膜を加工し、第１のタングステン膜を有するハードマスクを形成した。
次に、第１の酸化窒化シリコン膜を加工し、第１の酸化アルミニウム膜に達する溝を形成した。次に該溝に、スパッタリング法によって、第１の窒化タンタル膜を成膜し、第１の窒化タンタル膜上に、ＡＬＤ法およびＣＶＤ法によって、第１の窒化チタン膜および第２のタングステン膜を成膜した。次に第１のＣＭＰ処理によって、第１の酸化窒化シリコン膜の上面に達するまで、第２のタングステン膜、第１の窒化チタン膜、第１の窒化タンタル膜および第１のタングステン膜を研磨し、溝に第２のタングステン膜、第１の窒化チタン膜および第１の窒化タンタル膜を埋め込み、配線層および第２のゲート電極を形成した。
次に、ＣＶＤ法によって、第２の酸化窒化シリコン膜を１０ｎｍの膜厚で成膜した。次に、ＡＬＤ法によって、酸化ハフニウム膜を２０ｎｍの膜厚で成膜した。次に、ＣＶＤ法によって、第３の酸化窒化シリコン膜を３０ｎｍの膜厚で成膜した。第２の酸化窒化シリコン膜、酸化ハフニウム膜および第３の酸化窒化シリコン膜は、第２のゲート絶縁膜としての機能を有する。次に、第１の加熱処理を行った。第１の加熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、第１の酸化物（Ｓ１）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ１は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
次に、Ｓ１上に、第２の酸化物（Ｓ２）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を２０ｎｍの膜厚で成膜した。Ｓ２は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、アルゴンガス流量４０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力０．７Ｐａ、基板温度１３０℃の条件にて成膜した。
次に第２の加熱処理を行った。第２の加熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、Ｓ２上に、スパッタリング法によって、第２の窒化タンタル膜を２０ｎｍの膜厚で成膜した。次に第２の窒化タンタル膜上に、ＡＬＤ法によって、第２の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。次に、第２の酸化アルミニウム膜上に、スパッタリング法によって、第３の窒化タンタル膜を１５ｎｍの膜厚で成膜した。
次に、リソグラフィー法によって、チャネルが形成される部分の第３の窒化タンタル膜および第２の酸化アルミニウム膜をエッチングした。該エッチングは、ドライエッチング法を用いた。
次に、リソグラフィー法によって、レジストマスクを形成し、該レジストマスクをエッチングマスクとして、第３の窒化タンタル膜をエッチングした。該エッチングはドライエッチング法を用いた。次に、該レジストマスクを酸素プラズマによって除去し、第２の酸化アルミニウム膜、第２の窒化タンタル膜、Ｓ２およびＳ１の不要部分を順にエッチングした。該エッチングはドライエッチング法を用いた。
次に、チャネルが形成される部分の第２の窒化タンタル膜をエッチングした。該エッチングによって第２の酸化アルミニウム膜上の第３の窒化タンタル膜も同時にエッチングした。該エッチングはドライエッチング法を用いた。
次に、第３の酸化物（Ｓ３）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。
次に、第１のゲート酸化膜としての機能を有する第４の酸化窒化シリコン膜をＣＶＤ法によって１０ｎｍの膜厚で成膜した。
次に、スパッタリング法によって、第２の窒化チタン膜を１０ｎｍの膜厚で成膜し、第２の窒化チタン膜上に、スパッタリング法によって、第３のタングステン膜を３０ｎｍの膜厚で成膜した。第２の窒化チタン膜と第３のタングステン膜は、連続成膜した。
次に、リソグラフィー法によって、第３のタングステン膜および第２の窒化チタン膜を順にエッチングしてゲート電極を形成した。エッチングはドライエッチング法を用いた。
次に、ＡＬＤ法によって、第３の酸化アルミニウム膜を７ｎｍの膜厚で成膜した。基板温度は、２５０℃とした。
次に、リソグラフィー法によって、第３の酸化アルミニウム膜および第４の酸化窒化シリコン膜の一部をエッチングした。該エッチングはドライエッチング法を用いた。次に、Ｓ３をエッチングした。Ｓ３のエッチングは、希釈リン酸液を用いた。
次に、トランジスタ１００となる試料は、スパッタリング法によって第４の酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度１３０℃の条件にて５ｎｍの膜厚で成膜した。
次に、トランジスタ１００となる試料は、第４の酸化アルミニウム膜上にＡＬＤ法によって第５の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。基板温度は２５０℃とした。
なお、トランジスタ２００は、第４の酸化アルミニウム膜および第５の酸化アルミニウム膜の成膜は行わなかった。
ここから先は、トランジスタ１００となる試料とトランジスタ２００となる試料は同一の工程を進めた。
次に、ＣＶＤ法によって、第５の酸化窒化シリコン膜を３１０ｎｍの膜厚で成膜した。次に、第２のＣＭＰ処理を行ない、第５の酸化窒化シリコン膜を研磨し、第５の酸化窒化シリコン膜の表面を平坦化した。
次に、第５の酸化窒化シリコン膜上に、スパッタリング法によって、第６の酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件にて４０ｎｍの膜厚で成膜した。
次に第３の加熱処理を行った。第３の加熱処理は、酸素を含む雰囲気にて温度３５０℃、１時間の処理を行った。
次に、ＣＶＤ法によって、第６の酸化窒化シリコン膜を１００ｎｍの膜厚で成膜した。
次に、リソグラフィー法によって、第２のタングステン膜（第２のゲート電極）に達するコンタクトホール、第３のタングステン膜（第１のゲート電極）に達するコンタクトホールおよび第２の窒化タンタル膜（ソース電極およびドレイン電極）に達するコンタクトホールを形成し、スパッタリング法によって、第４の窒化タンタル膜を４０ｎｍの膜厚で成膜し、ＡＬＤ法によって第３の窒化チタン膜を１０ｎｍの膜厚で成膜し、ＣＶＤ法によって、第４のタングステン膜を１５０ｎｍの膜厚で成膜した。
次に、第３のＣＭＰ処理を行い、第４のタングステン膜、第３の窒化チタン膜および第４の窒化タンタル膜を第６の酸化窒化シリコン膜へ達するまで研磨を行ない、各コンタクトホール内に第４のタングステン膜、第３の窒化チタン膜および第４の窒化タンタル膜が埋め込まれたプラグを形成した。
次に、スパッタリング法によって、第５のタングステン膜を５０ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第５のタングステン膜の一部をエッチングして、配線層を形成した。
次に、第４の加熱処理を行った。第４の加熱処理は２５０℃の温度で１時間行った。
次に、フォトレジスト膜を塗布法によって、１．０μｍの膜厚で形成した。次に、リソグラフィー法によって、測定端子（測定パッド）となる部分のフォトレジスト膜を除去した。
以上により、トランジスタ１００およびトランジスタ２００を作製した。
次に、トランジスタ１００および２００の電気特性を測定した。各トランジスタは５インチ角の大きさの基板内に配置している。
トランジスタ１００および２００の電気特性の測定は、ソース−ドレイン間電圧（以下、ドレイン電圧Ｖｄという。）を０．１Ｖ、１．２Ｖとし、それぞれのＶｄに対して、ソース−ゲート間電圧（以下、ゲート電圧Ｖｇという。）を−４．０Ｖから＋４．０Ｖまで変化させたときのソース−ドレイン間電流（以下、ドレイン電流Ｉｄという。）の変化を測定した。すなわちＩｄ−Ｖｇ特性を測定した。ゲート電圧Ｖｇとは、第１のゲート電極（トップゲート電極）の電圧を示しており以降も同様とする。本測定においては、第２のゲート電極（バックゲート電極）の電圧は０Ｖに設定した。また、本測定において、各トランジスタは、基板内の９個のトランジスタのＩｄ−Ｖｇ特性を測定した。
得られたＩｄ−Ｖｇ特性の測定データから、Ｖｄ＝０．１ＶにおけるＶｓｈを求めた。
図２３に、Ｖｓｈのトランジスタ密度依存性を示すグラフを示す。トランジスタの大きさは、チャネル長を６０ｎｍ、チャネル幅を６０ｎｍとした。グラフの縦軸はＶｓｈを示し、横軸はトランジスタの密度を示す。トランジスタの密度は、単位面積あたりのトランジスタの個数とした。横軸に示す数値の１はトランジスタ密度が０．０２個／μｍ２、２は１個／μｍ２、３は２．９個／μｍ２を示す。
図２３（Ａ）は、トランジスタ１００のＶｓｈのトランジスタ密度依存性のグラフであり、トランジスタ密度が大きくなると、Ｖｓｈは、マイナス方向へ進む傾向を確認した。また、各密度のトランジスタのＶｓｈのバラツキも大きいことが解った。トランジスタ１００の構成は、トランジスタの密度による依存性がある事が解った。一方、図２３（Ｂ）は、トランジスタ２００のＶｓｈのトランジスタ密度依存性のグラフであり、トランジスタの密度による、Ｖｓｈの変動は小さかった。また、各密度のトランジスタのバラツキも小さかった。例えば、バラツキを最大値―最小値とすると、約０．１４Ｖから約０．２０Ｖであった。以上により、トランジスタ２００の構成とすることでトランジスタの密度によるトランジスタの電気特性のバラツキを抑えることができた。
Ｉ１ 絶縁体
Ｉ２ 絶縁体
Ｓ１ 酸化物
Ｓ２ 酸化物
Ｓ３ 酸化物
１００ トランジスタ
１００Ａ トランジスタ
２００ トランジスタ
２００ａ トランジスタ
２００Ａ トランジスタ
２００ｂ トランジスタ
２８３ チャネル形成領域
２８４ 低濃度ｐ型不純物領域
２８５ 高濃度ｐ型不純物領域
２８６ 絶縁体
２８７ 導電体
２８８ 側壁
３０１ 絶縁体
３０２ 絶縁体
３０３ 絶縁体
３１０ 導電体
３１０ａ 導電体
３１０ｂ 導電体
４００ 基板
４０１ａ 酸化物
４０１ｂ 酸化物
４０２ 絶縁体
４０４ 導電体
４０４ａ 導電体
４０４ｂ 導電体
４０４ｃ 導電体
４０６ａ 酸化物
４０６ａ１ 酸化物
４０６ｂ 酸化物
４０６ｂ１ 酸化物
４０６ｃ 酸化物
４０６ｃ１ 酸化物
４０８ａ 酸化物
４０８ｂ 酸化物
４１０ 絶縁体
４１１ 導電体
４１１ａ 導電体
４１１ａ１ 導電体
４１１ａ２ 導電体
４１２ 絶縁体
４１２ａ 絶縁体
４１６ 導電体
４１６ａ 導電体
４１６ａ１ 導電体
４１６ａ２ 導電体
４１７ バリア膜
４１７ａ バリア膜
４１７ａ１ バリア膜
４１７ａ２ バリア膜
４１８ 酸化物
４２０ 酸化物
４２１ レジスト
４２２ 酸化物
５０１ 基板
５０４ 絶縁体
５０５ 絶縁体
５１４ 素子分離領域
５２１ 導電体
５２２ 導電体
５２５ 導電体
５２６ 導電体
５２７ 導電体
５２８ 導電体
５２９ 導電体
５３４ 絶縁体
５３７ 絶縁体
５３８ 絶縁体
５３９ 絶縁体
６００ トランジスタ
６００ａ トランジスタ
６００ｂ トランジスタ
７００ 容量素子
７００ａ 容量素子
７００ｂ 容量素子
１０００ 半導体装置
２９００ 携帯型ゲーム機
２９０１ 筐体
２９０２ 筐体
２９０３ 表示部
２９０４ 表示部
２９０５ マイクロホン
２９０６ スピーカ
２９０７ 操作スイッチ
２９０８ スタイラス
２９１０ 情報端末
２９１１ 筐体
２９１２ 表示部
２９１３ カメラ
２９１４ スピーカ部
２９１５ 操作スイッチ
２９１６ 外部接続部
２９１７ マイク
２９２０ ノート型パーソナルコンピュータ
２９２１ 筐体
２９２２ 表示部
２９２３ キーボード
２９２４ ポインティングデバイス
２９４０ ビデオカメラ
２９４１ 筐体
２９４２ 筐体
２９４３ 表示部
２９４４ 操作スイッチ
２９４５ レンズ
２９４６ 接続部
２９５０ 情報端末
２９５１ 筐体
２９５２ 表示部
２９６０ 情報端末
２９６１ 筐体
２９６２ 表示部
２９６３ バンド
２９６４ バックル
２９６５ 操作スイッチ
２９６６ 入出力端子
２９６７ アイコン
２９８０ 自動車
２９８１ 車体
２９８２ 車輪
２９８３ ダッシュボード
２９８４ ライト

Claims (11)

  1. 第１のトランジスタと第２のトランジスタと、前記第１のトランジスタの少なくとも一部を覆う第１の金属酸化物と、
    前記第１のトランジスタおよび前記第２のトランジスタ上の絶縁膜と、
    前記絶縁膜上の第２の金属酸化物を有する半導体装置であって、
    前記第１のトランジスタは、第１のゲート電極と、前記第１のゲート電極上の第１のゲート絶縁膜と、前記第１のゲート絶縁膜上の第１の酸化物と、前記第１の酸化物と電気的に接続される第１のソース電極およびドレイン電極と、前記第１の酸化物上の第２のゲート絶縁膜と、前記第２のゲート絶縁膜上の第２のゲート電極とを有し、
    前記第２のトランジスタは、第３のゲート電極と、前記第３のゲート電極上の第３のゲート絶縁膜と、前記第３のゲート絶縁膜上の第２の酸化物と、前記第２の酸化物と電気的に接続される第２のソース電極およびドレイン電極と、前記第２の酸化物上の第４のゲート絶縁膜と、前記第４のゲート絶縁膜上の第４のゲート電極とを有し、
    前記第１のゲート絶縁膜および前記第２のゲート絶縁膜は、前記第１の金属酸化物と接し、
    前記第３のゲート絶縁膜および前記第４のゲート絶縁膜は、前記絶縁膜と接し、
    前記絶縁膜が過剰酸素を有することを特徴とする半導体装置。
  2. 第１のトランジスタと第２のトランジスタと、前記第１のトランジスタおよび前記第２のトランジスタの少なくとも一部を覆う第１の金属酸化物と、
    前記第１のトランジスタおよび前記第２のトランジスタ上の絶縁膜と、
    前記絶縁膜上の第２の金属酸化物を有する半導体装置であって、
    前記第１のトランジスタは、第１のゲート電極と、前記第１のゲート電極上の第１のゲート絶縁膜と、前記第１のゲート絶縁膜上の第１の酸化物と、前記第１の酸化物と電気的に接続される第１のソース電極およびドレイン電極と、前記第１の酸化物上の第２のゲート絶縁膜と、前記第２のゲート絶縁膜上の第２のゲート電極とを有し、
    前記第２のトランジスタは、第３のゲート電極と、前記第３のゲート電極上の第３のゲート絶縁膜と、前記第３のゲート絶縁膜上の第２の酸化物と、前記第２の酸化物と電気的に接続される第２のソース電極およびドレイン電極と、前記第２の酸化物上の第４のゲート絶縁膜と、前記第４のゲート絶縁膜上の第４のゲート電極とを有し、
    前記第１のゲート絶縁膜は、前記絶縁膜と接し、
    前記第２のゲート絶縁膜は、前記第１の金属酸化物および前記絶縁膜と接し、
    前記第３のゲート絶縁膜および前記第４のゲート絶縁膜は、前記絶縁膜と接し、
    前記絶縁膜が過剰酸素を有することを特徴とする半導体装置。
  3. 前記第１の金属酸化物が酸素の透過を抑制する機能を有することを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記第１の金属酸化物および前記第２の金属酸化物は、アルミニウムおよび酸素を含むことを特徴とする請求項１乃至請求項３のいずれか一に記載の半導体装置。
  5. 第１の回路と第２の回路を有する半導体装置であって、
    前記第１の回路は、前記第１のトランジスタを複数有し、
    前記第２の回路は、前記第２のトランジスタを複数有することを特徴とする請求項１乃至請求項４のいずれか一に記載の半導体装置。
  6. 前記第１の回路が有する前記第１のトランジスタのチャネル幅は、前記第１のトランジスタの前記チャネル長の２倍以上１０００倍以下であることを特徴とする請求項５に記載の半導体装置。
  7. 前記第１の回路が有する前記第１のトランジスタのチャネル長は、前記第１のトランジスタの前記チャネル幅の２倍以上１０００倍以下であることを特徴とする請求項５または請求項６に記載の半導体装置。
  8. 前記第２の回路が有する前記第２のトランジスタの密度は、０．０１個／μｍ２以上２５００個／μｍ２以下であることを特徴とする請求項５乃至請求項７のいずれか一に記載の半導体装置。
  9. 前記第１の回路が有する前記第１のトランジスタの密度は、前記第２の回路が有する前記第２のトランジスタの密度より小さいことを特徴とする請求項５乃至請求項８のいずれか一に記載の半導体装置。
  10. 前記第１の回路が有する前記第１のトランジスタのチャネル幅は、前記第２の回路が有する前記第２のトランジスタのチャネル幅より大きいことを特徴とする請求項５乃至請求項９のいずれか一に記載の半導体装置。
  11. 前記第１の回路が有する前記第１のトランジスタのチャネル長は、前記第２の回路が有する前記第２のトランジスタのチャネル長より大きいことを特徴とする請求項５乃至請求項１０のいずれか一に記載の半導体装置。
JP2017164943A 2016-08-31 2017-08-30 半導体装置 Active JP7019346B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016169448 2016-08-31
JP2016169448 2016-08-31

Publications (3)

Publication Number Publication Date
JP2018041958A true JP2018041958A (ja) 2018-03-15
JP2018041958A5 JP2018041958A5 (ja) 2020-10-08
JP7019346B2 JP7019346B2 (ja) 2022-02-15

Family

ID=61243565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017164943A Active JP7019346B2 (ja) 2016-08-31 2017-08-30 半導体装置

Country Status (4)

Country Link
US (2) US9978879B2 (ja)
JP (1) JP7019346B2 (ja)
CN (1) CN107863352A (ja)
TW (1) TW201826531A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024074969A1 (ja) * 2022-10-07 2024-04-11 株式会社半導体エネルギー研究所 記憶装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019220259A1 (ja) * 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 記憶装置、半導体装置、および電子機器
JPWO2020084415A1 (ja) * 2018-10-26 2021-10-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN109873037A (zh) * 2019-03-20 2019-06-11 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置
WO2021069998A1 (ja) * 2019-10-11 2021-04-15 株式会社半導体エネルギー研究所 記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172500A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method for Manufacturing the Same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
KR101752348B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR20130014562A (ko) * 2010-04-02 2013-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220873B1 (ko) * 2010-07-02 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012026503A1 (en) 2010-08-27 2012-03-01 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102013207324A1 (de) 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI799011B (zh) * 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9722092B2 (en) * 2015-02-25 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a stacked metal oxide
US10014325B2 (en) 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
WO2017175095A1 (en) 2016-04-08 2017-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6968567B2 (ja) 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172500A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method for Manufacturing the Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024074969A1 (ja) * 2022-10-07 2024-04-11 株式会社半導体エネルギー研究所 記憶装置

Also Published As

Publication number Publication date
US10199509B2 (en) 2019-02-05
JP7019346B2 (ja) 2022-02-15
CN107863352A (zh) 2018-03-30
TW201826531A (zh) 2018-07-16
US20180269327A1 (en) 2018-09-20
US9978879B2 (en) 2018-05-22
US20180061989A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
US10475818B2 (en) Transistor with receded conductor, semiconductor device, and electronic device
KR102468047B1 (ko) 반도체 장치
JP7019346B2 (ja) 半導体装置
US20190312149A1 (en) Semiconductor device
JP7482947B2 (ja) 半導体装置
US10504925B2 (en) Semiconductor device and method for manufacturing semiconductor device
US10615187B2 (en) Transistor, semiconductor device, and electronic device
JP7469423B2 (ja) 半導体装置
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220202

R150 Certificate of patent or registration of utility model

Ref document number: 7019346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150