JP2018041956A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2018041956A JP2018041956A JP2017142522A JP2017142522A JP2018041956A JP 2018041956 A JP2018041956 A JP 2018041956A JP 2017142522 A JP2017142522 A JP 2017142522A JP 2017142522 A JP2017142522 A JP 2017142522A JP 2018041956 A JP2018041956 A JP 2018041956A
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead frame
- lead
- crushing
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、樹脂封止半導体パッケージに実装された半導体装置の製造方法に関する。特に、スタンピングプレス加工で製造されたリードフレームを用いた樹脂封止半導体パッケージに実装された半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device mounted on a resin-encapsulated semiconductor package. In particular, the present invention relates to a method for manufacturing a semiconductor device mounted on a resin-encapsulated semiconductor package using a lead frame manufactured by stamping press processing.
近年の携帯電子機器の小型化に伴い、使用される半導体パッケージにも小型化、薄型化された半導体パッケージが必要とされている。半導体パッケージは搭載される半導体素子を環境下から保護するために半導体素子を樹脂で封止する必要がある。 With the recent miniaturization of portable electronic devices, semiconductor packages that are used in smaller and thinner semiconductor packages are also required. In the semiconductor package, it is necessary to seal the semiconductor element with a resin in order to protect the mounted semiconductor element from the environment.
半導体パッケージの小型化、薄型化が必要とされているが、高電圧、高電流を流すことが必要とされている半導体パッケージには厚いリードフレームを採用することが必要となることがある。 There is a need to reduce the size and thickness of a semiconductor package, but it may be necessary to use a thick lead frame for a semiconductor package that requires high voltage and high current to flow.
その結果、パッケージに収められた状態での厚みを抑えるために樹脂封止厚みは薄いが、使用するリードフレーム厚みは樹脂封止厚みに対して厚めのものが採用されているパッケージが製品化されている。例えば樹脂封止厚みが1.5mmに対して、リードフレーム厚みが0.4mm以上のピン挿入型半導体パッケージが製品化されている。 As a result, in order to suppress the thickness in the packaged state, the resin sealing thickness is thin, but the lead frame used is thicker than the resin sealing thickness. ing. For example, a pin insertion type semiconductor package having a lead frame thickness of 0.4 mm or more with respect to a resin sealing thickness of 1.5 mm has been commercialized.
リードフレームの材料は、194alloy材や銅合金を使用するのが一般的である。またリードフレームの加工にはエッチング加工とスタンピングプレス金型を用いたプレス加工があり、エッチング加工でアイランドとインナーリード間の隙間を最小限にする発明も提案されている(例えば特許文献1を参照)。しかし、エッチング加工で作成されるリードフレームはスタンピングプレス加工に比べ金型の製作が必要ないが、エッチングリードフレームは、エッチング加工時にフォトレジストを用いたドライフィルムでマスキングする必要がある。一度使用したドライフィルムは再使用することはできず廃棄されるため、継続してリードフレームを製造する場合は、継続的にドライフィルムを用意する必要がある。また、エッチング加工は薬液を用いた加工であり、スタンピングプレス金型を用いたプレス加工にくらべ形状出来栄え精度は劣る。 As a lead frame material, a 194 alloy material or a copper alloy is generally used. Further, the lead frame is processed by etching and stamping using a stamping press die, and an invention that minimizes the gap between the island and the inner lead by etching is proposed (see, for example, Patent Document 1). ). However, the lead frame produced by the etching process does not require the production of a mold as compared with the stamping press process, but the etching lead frame needs to be masked with a dry film using a photoresist during the etching process. A dry film that has been used once cannot be reused and is discarded. Therefore, when a lead frame is continuously manufactured, it is necessary to continuously prepare a dry film. In addition, the etching process is a process using a chemical solution, and the shape accuracy is inferior to the press process using a stamping press die.
スタンピングプレス金型でリードフレームを加工する場合、パンチという刃物でリードフレームを打ち抜き加工する。パンチの材料は超硬材を使用するのが一般的である。超硬材は硬いが反面もろいという特性も持っている。打ち抜き用パンチは超硬材のもろさによる座屈を回避するため加工するリードフレームに対しての強度を確保できるような幅を確保する必要がある。そのために打ち抜き用パンチ幅は、リードフレームの板厚により加工できる最少抜き幅が決まってくる。通常スタンピングプレス金型で形状を打ち抜く場合はパンチ強度を確保するためリードフレームの板厚以上のパンチ幅とするのが一般的である。この結果、インナーリードとアイランドの間を打ち抜くパンチも板厚以上の幅が必要となり、最低でも板厚以上の隙間が必要となる。 When processing a lead frame with a stamping press die, the lead frame is punched with a cutter called a punch. The punch material is generally made of super hard material. Carbide materials are hard but fragile. In order to avoid buckling due to the brittleness of the cemented carbide, the punch for punching needs to secure a width that can secure the strength against the lead frame to be processed. Therefore, the punching punch width is determined by the minimum punching width that can be processed depending on the thickness of the lead frame. Usually, when punching the shape with a stamping press die, it is common to set the punch width to be equal to or greater than the thickness of the lead frame in order to ensure punch strength. As a result, the punch for punching between the inner lead and the island also requires a width greater than the plate thickness, and at least a gap greater than the plate thickness is required.
厚いリードフレームを使用した場合、インナーリードとアイランド間に板厚以上の隙間を確保するために、インナーリードかアイランドを縮小する必要が出てくる。インナーリードは搭載される半導体素子から電気的に接続されるワイヤー接続領域が最低限必要である。また高電流を必要とする半導体パッケージは半導体素子とインナーリードを電気的に接続するワイヤー径も太いものを採用する必要がありインナーリードを縮小するとワイヤー接続領域が減少し目的としているワイヤーを接続できないことに繋がる。その結果、アイランドサイズを縮小することが必要となる。アイランドに搭載される半導体素子はダイアタッチ材でアイランドに固着させるのが一般的であるが、半導体素子とアイランドの固着強度を確保するには、ダイアタッチ材を半導体素子側面に這い上がらせてフィレットを形成する必要がある。このことから、アイランドサイズに対して搭載される半導体素子はダイアタッチ材のフィレットが形成できるサイズとする事が必要である。すなわち、アイランドサイズを小さくすることは、搭載できる半導体素子のサイズも小さくすることが必要となる。 When a thick lead frame is used, it is necessary to reduce the size of the inner lead or the island in order to secure a gap larger than the plate thickness between the inner lead and the island. The inner lead requires at least a wire connection region to be electrically connected from the mounted semiconductor element. In addition, semiconductor packages that require a high current need to adopt a thick wire diameter for electrically connecting the semiconductor element and the inner lead. If the inner lead is reduced, the wire connection area decreases and the intended wire cannot be connected. It leads to. As a result, it is necessary to reduce the island size. The semiconductor element mounted on the island is generally fixed to the island with a die attach material, but in order to secure the bonding strength between the semiconductor element and the island, the die attach material is crawled up to the side of the semiconductor element to fillet. Need to form. For this reason, it is necessary that the semiconductor element mounted for the island size has a size capable of forming a fillet of the die attach material. That is, to reduce the island size, it is necessary to reduce the size of the semiconductor element that can be mounted.
一般に半導体製品は機能を増やしたり、制御する電流を大きくしたりするとチップサイズが大きくなる。その結果、アイランドサイズが小さくなる事により搭載可能な半導体素子のサイズも小さくすることが必要となり、目的の機能を持った半導体素子を搭載できなくなる可能性があった。 In general, a semiconductor product has a larger chip size when its function is increased or the current to be controlled is increased. As a result, it is necessary to reduce the size of a semiconductor element that can be mounted as the island size decreases, and there is a possibility that a semiconductor element having a target function cannot be mounted.
既に述べたように、高電圧、高電流を流すことが必要とされている半導体パッケージには、厚いリードフレームを使用することが必要となるが、樹脂封止の厚みに対してリードフレームの厚みが1/4以上あると、樹脂の流動の妨げとなり、製品の末端まで樹脂が流動されない未充填や、製品の途中に空気を巻き込んだまま硬化してしまう内部ボイド発生により、製品の信頼性が低下することがある。 As already mentioned, it is necessary to use a thick lead frame for a semiconductor package that requires high voltage and high current to flow, but the thickness of the lead frame relative to the thickness of the resin encapsulation If it is 1/4 or more, the flow of the resin will be hindered, and the resin will not flow to the end of the product, and internal voids that will harden with air entrained in the middle of the product will lead to product reliability. May decrease.
そこで本発明においては、リードフレームを厚くしても、従来と同等のサイズのアイランドが確保できる、スタンピングプレス加工を用いた半導体装置の製造方法を提供することを課題としている。 Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device using stamping press processing, which can secure an island of the same size as the conventional one even if the lead frame is thickened.
本発明では、まず、アイランドとインナーリード間をスタンピングプレス加工で最低限必要とされる板厚同等以上の幅を有するパンチで抜き加工を行い、その後アイランド裏面からアイランドの周囲を潰す加工を行う。アイランドとインナーリードの間の隙間をリードフレームの板厚より小さくし、同時にアイランドの周囲となるリードフレームの厚みを元のリードフレームの板厚より薄くすることで、アイランドの表面は拡大され、必要なアイランドの面積を得る。 In the present invention, first, punching is performed between the island and the inner lead with a punch having a width equal to or larger than the minimum required for stamping press processing, and then processing for crushing the periphery of the island from the back surface of the island is performed. By making the gap between the island and the inner lead smaller than the thickness of the lead frame, and at the same time making the thickness of the lead frame surrounding the island thinner than the thickness of the original lead frame, the surface of the island is enlarged and necessary Get an island area.
アイランド裏面を潰すことによりアイランドサイズを拡大し、搭載できる半導体素子のサイズ制限を緩和する。また、アイランド裏面を潰すことにより樹脂封止時の流入経路が拡大され、樹脂充填時のリードフレームによる妨げを低減し未充填や内部ボイドが解消される。 By crushing the backside of the island, the island size is expanded and the size limit of the semiconductor elements that can be mounted is relaxed. Moreover, by crushing the island back surface, the inflow path at the time of resin sealing is expanded, obstruction by the lead frame at the time of resin filling is reduced, and unfilled and internal voids are eliminated.
以下、本発明の実施例を図面に基づいて説明する。最初にピン挿入型半導体パッケージの場合について説明する。
図1は、本発明の第1の実施例であるリードフレームのスタンピングプレス加工後の形状を示す表平面図であり、図2は、本発明の実施例であるリードフレームの厚みを示す側面図であり、図1のY−Y切断線に沿った断面図である。
Embodiments of the present invention will be described below with reference to the drawings. First, a case of a pin insertion type semiconductor package will be described.
FIG. 1 is a front plan view showing a shape of a lead frame according to a first embodiment of the present invention after stamping press processing, and FIG. 2 is a side view showing the thickness of the lead frame according to an embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line YY of FIG.
まず、用意されたリードフレーム材に対し、スタンピングプレス金型を用いて打ち抜き加工を行い、半導体素子を搭載するアイランド2、半導体素子の電極とワイヤーで電気的に接続されるインナーリード3およびインナーリード3に連なるアウターリード23を有するリードフレーム1を形成する。アイランドとインナーリード間には図2に示すリードフレームの板厚Tと同等の隙間4が形成されている。インナーリード3アウターリード23からなるリードはタイバー24により固定されている。図1では1つの半導体製品に対するリードフレームのみを描いている。製造途中のリードフレームには図1に示すリードフレームが縦と横に2次元的に繰り返し形成されている。
First, the prepared lead frame material is punched using a stamping press die, and an
隙間4はスタンピングプレス金型ではパンチ(刃物)を用いて打ち抜き加工を行うがパンチはリードフレームを打ち抜く際の抵抗により強度が無ければ破損してしまう可能性がある。破損した刃物は金型内で飛散し金型内の他の部分も破損してしまう可能性があるため通常リードフレーム板厚以上の幅を確保しパンチ強度を保っている。
そのため、スタンピングプレス金型で抜き加工を行う場合アイランド2とインナーリード3にはリードフレーム板厚T同等以上の幅が必要である。
The
Therefore, when punching with a stamping press die, the
アイランド2のサイズ5、6(X方向アイランドサイズ5およびY方向アイランドサイズ6)に関しては、アイランド2とインナーリード3間の隙間4は打ち抜くスタンピングプレス金型のパンチ強度を保つため、リードフレームの板厚以上の幅を確保することが必須であり、アイランド2のサイズ5、6を拡大することはできない。また、インナーリード3は搭載される半導体素子と電気的に接続されるワイヤー接続領域である。ワイヤー接続領域はワイヤー径を太くすることに比例して面積拡大が必要となる。領域を小さくすることは接続されるワイヤー径が制限されることや、大電流を流すことが必要な半導体パッケージで複数のワイヤーを使用する場合において、インナーリードを縮小すると、目的としているワイヤー本数を接続できないことになり、目的とする半導体装置の性能を達成できない可能性がある。そのため、インナーリードを縮小させて、無理にワイヤー接続を行うことはしない。
For
図3はスタンピングプレス抜き加工後にアイランド2の裏面の周囲に沿って潰し加工を行い潰し加工部7a、7b、7c、7d、7eを形成した本発明の実施例であるリードフレームの表平面図である。アイランド2とインナーリード3間の隙間8はアイランド裏面に潰し加工部7c、7dを設けることにより図1に示した隙間4の半分以下の大きさとすることが可能となる。
FIG. 3 is a front plan view of a lead frame according to an embodiment of the present invention in which crushing processing is performed along the periphery of the back surface of the
また、潰し加工部7a、7c、7dを設けることによりY方向アイランドサイズ10を図1のY方向アイランドサイズ6に対して拡大する事ができる。これにより搭載できる半導体素子のサイズYを拡大することが可能となる。
Further, by providing the crushing
さらに、潰し加工部7b、7eを設けることによりX方向アイランドサイズ9を図1のX方向アイランドサイズ5に対して拡大する事ができる。潰し加工部7b、7eは潰し加工ではなく、単純にスタンピングプレスでの打ち抜き形状を変更することによっても拡大可能であるが、樹脂の充填に影響がでるため潰し加工を行うのが良い。これについては後述する。
Further, by providing the crushing
図4は本発明の潰し加工をアイランド裏面において行った実施例を示す裏面図である。アイランド2裏面に潰し加工部7a、7b、7c、7d、7eが形成されている。潰し加工の後には、半導体素子をアイランドにダイアタッチ材を用いて接着することで搭載し、半導体素子の表面に設けられた電極とインナーリードとを金あるいはアルミを主とするワイヤーにより電気的に接続する。
FIG. 4 is a back view showing an embodiment in which the crushing process of the present invention is performed on the back surface of the island. Crushing
図5は潰し加工を説明するための図である。図5(A)に示すように、スタンピングプレスにより加工された状態では、アイランド2とインナーリード3の間の隙間4は最小でもリードフレームの板厚Tと同じ大きさを有している。そこで図5(B)に示すように、潰し加工を行うため、パンチの先端をアイアンドの縁にそって押し付け、パンチが当たった場所のリードフレーム材をリードフレームの表面に向かって移動させる。図では省略してあるが、リードフレームは表面を下にして平らな面に固定してあるので、移動したリードフレーム材は表面に沿って塑性変形する。その結果、図5(C)の潰し加工後の図に示すように、アイランド表面の周囲にはひさし状に伸びた潰された領域が形成され、アイランド2とインナーリード3の間の隙間4は小さくなり、新たに隙間8となりアイランドの面積を増加させることができる。
FIG. 5 is a diagram for explaining the crushing process. As shown in FIG. 5A, in the state processed by the stamping press, the
図6は本発明のアイランド裏面潰し形状の断面指示図である。アイランド2の表面に半導体素子16が搭載された状態を示している。ワイヤー20が半導体素子16の電極(図示せず)とインナーリード3とを接続している。
FIG. 6 is a cross-sectional view of the island back side crushing shape of the present invention. The state where the
図7は図6で示されたA-A切断線に沿う断面詳細図である。アイランド2の裏面から深さ11、幅12で潰し加工部7b、7eが形成されている。なお、半導体素子16は省略してある。
FIG. 7 is a detailed sectional view taken along the line AA shown in FIG. Crushing
図8は図で示されたB-B切断線に沿う断面詳細図である。アイランド2裏面に深さ11、幅121で潰し加工部7a、7cが形成されている。潰し深さ11は板厚の半分以上あっても問題無く加工することが可能である。潰し深さを深くすることによりアイランドサイズをさらに拡大することができる。潰し幅12はリードフレームの板厚4と同等まで可能である。
FIG. 8 is a detailed sectional view taken along the line BB shown in the figure. The crushing
図9は本発明の半導体パッケージの樹脂充填後を示す表平面図である。リードフレームを封止樹脂13は樹脂注入口(ゲート)14から充填される。図9の実施例では樹脂注入口は+X側に設けているが、これは樹脂ボディのどの位置に設けても構わない。
FIG. 9 is a front plan view showing the semiconductor package of the present invention after resin filling. The lead
図10は本発明の半導体パッケージの樹脂充填後を示す側面図である。リードフレーム1に接続されているアイランドとインナーリード、アイランドにダイアタッチ材により固着されている半導体素子、およびを封止するように封止樹脂13が表面、裏面側に必要な厚みで形成されている。
FIG. 10 is a side view showing the semiconductor package after resin filling of the present invention. A sealing
図11は本発明のスタンピングプレスでの打ち抜き加工後にアイランド裏面潰し加工を行わないリードフレームを用いた場合の樹脂充填状態を比較のために示す断面図である。封止樹脂13は樹脂注入口14から樹脂流入経路17で充填されるが、封止樹脂の厚みに対しリードフレームの板厚が比較的厚い場合として、例えば1/4以上ある場合、樹脂注入口14から樹脂ボディ13内へ封止樹脂13が流入する際にリードフレーム1が妨げとなり樹脂の充填が不十分になる可能性がある。
FIG. 11 is a cross-sectional view showing, for comparison, the resin filling state when using a lead frame that is not subjected to island backside crushing after punching with the stamping press of the present invention. The sealing
図12は本発明のリードフレームを用いた場合の樹脂充填状態を示す断面図である。樹脂注入口14から樹脂流入経路18で充填されるが、図10の本発明の加工を行わないリードフレームを用いた場合の樹脂充填に比べ、アイランド端部の厚みが薄くなっており、アイランド端部における樹脂の充填経路が確保されている。これにより樹脂の未充填や樹脂封止13内に空気が残る内部ボイド発生を低減することが可能となる。
FIG. 12 is a cross-sectional view showing a resin filling state when the lead frame of the present invention is used. The
図13は樹脂封止後に個片化するためにリードフレームから切断され、個別の半導体装置となった状態を示している。本実施例では封止樹脂13からアウターリード23の部分が一方向に平行して突き出しているリード形状を有する半導体パッケージに樹脂封止された半導体装置となっている。
FIG. 13 shows a state in which the semiconductor device is cut from the lead frame to be separated into individual pieces after being sealed with a resin to form individual semiconductor devices. In this embodiment, the semiconductor device is resin-sealed in a semiconductor package having a lead shape in which the
以上本発明の実施例となるピン挿入型半導体パッケージの場合について説明してきた。本発明の実施形態はピン挿入型半導体パッケージの場合に限るものではない。次に半導体パッケージの側面から外部に比較的長くピンが延伸されているガルウィング型の半導体パッケージの場合の実施例について説明する。 The case of the pin insertion type semiconductor package as an embodiment of the present invention has been described above. The embodiment of the present invention is not limited to the case of a pin insertion type semiconductor package. Next, an embodiment in the case of a gull wing type semiconductor package in which pins are extended relatively long from the side of the semiconductor package to the outside will be described.
図14は本発明の第2の実施例であるガルウィング型半導体パッケージに用いられるリードフレームの表平面図であり、スタンピングプレス抜き加工後にアイランド2の裏面の周囲に沿って潰し加工を行い、潰し加工部7a、7b、7c、7d、7e、7fが形成されている。アイランド2とインナーリード3の間の隙間8はアイランド裏面に潰し加工部7a〜7fを設けることにより、スタンピングプレス抜き加工により設けられた当初の隙間を小さくすることができる。当初の隙間の大きさによっては潰し加工により半分以下の大きさとすることも可能となる。このためアイランドは縦横に拡大される。
FIG. 14 is a front plan view of a lead frame used in a gull wing type semiconductor package according to the second embodiment of the present invention, and after the stamping press punching process, the crushing process is performed along the periphery of the back surface of the
図14では上下となるアイランド2の両端から、アイランド2を支持するための吊りリード18が延伸され、配置されているので、この部分では裏面に潰し加工部を設けることはできない。潰し加工部7aと7f、7cと7dとは吊りリード18によって分断されている。各インナーリード3には半導体パッケージの外に延伸されるアウターリード23が連なっている。
In FIG. 14, the suspension leads 18 for supporting the
図15は図14で示されたC-C切断線に沿う断面詳細図である。アイランド2の裏面に深さ11、幅121で潰し加工部7b、7eが形成されている。潰し深さ11は板厚の半分以上あっても問題無く加工することが可能である。潰し深さを深くすることによりアイランドサイズをさらに拡大することができる。潰し幅12はリードフレームの板厚Tと同等まで可能である。
FIG. 15 is a detailed sectional view taken along the line CC of FIG. On the back surface of the
図16は図14で示されたD-D切断線に沿う断面詳細図である。アイランド2の裏面に深さ11、幅121で潰し加工部7b、7eが形成されている。潰し深さ11は板厚の半分以上あっても問題無く加工することが可能である。潰し深さを深くすることによりアイランドサイズをさらに拡大することができる。潰し幅12はリードフレームの板厚Tと同等まで可能である。
FIG. 16 is a detailed cross-sectional view taken along the line DD shown in FIG. On the back surface of the
吊りリード18はアイランド2、インナーリード3、アイランド2の上に搭載された半導体素子(図示せず)、および半導体素子とインナーリードを接続するワイヤー(図示せず)を封止樹脂により封止したあとに切断されるので、切断された後の端面が封止樹脂から露出することになる。
The
図17は本発明の第3の実施例であるノンリード型半導体パッケージに用いられるリードフレームの表平面図であり、スタンピングプレス抜き加工後にアイランド2の裏面の周囲に沿って潰し加工を行い、潰し加工部7a、7b、7c、7d、7e、7fが形成されている。アイランド2とインナーリード3間の隙間8はアイランド裏面に潰し加工部7a〜7fを設けることにより、スタンピングプレス抜き加工により設けられた当初の隙間を小さくすることができる。当初の隙間の大きさによっては潰し加工により半分以下の大きさとすることも可能となる。このためアイランドは縦横に拡大される。
FIG. 17 is a front plan view of a lead frame used in a non-lead type semiconductor package according to a third embodiment of the present invention, and after the stamping press punching process, the crushing process is performed along the periphery of the back surface of the
図17では左右となるアイランド2の両端に、アイランド2の両端から、アイランド2を支持するための吊りリード18が延伸され、配置されているので、この部分では裏面に潰し加工部を設けることはできない。潰し加工部7bと7c、7eと7fとは吊りリード18によって分断されている。各インナーリード3には半導体パッケージの外に僅かに露出されるアウターリード23が連なっている。
In FIG. 17, the suspension leads 18 for supporting the
図18は図17で示されたE−E切断線に沿う断面詳細図である。アイランド2の裏面に深さ11、幅12で潰し加工部7c、7eが形成されている。潰し深さ11は板厚の半分以上あっても問題無く加工することが可能である。潰し深さを深くすることによりアイランドサイズをさらに拡大することができる。潰し幅12はリードフレームの板厚Tと同等まで可能である。
18 is a detailed cross-sectional view taken along the line EE shown in FIG. On the back surface of the
図19は図17で示されたF−F切断線に沿う断面詳細図である。アイランド2の裏面に深さ11、幅12で潰し加工部7a、7dが形成されている。潰し深さ11は板厚の半分以上あっても問題無く加工することが可能である。潰し深さを深くすることによりアイランドサイズをさらに拡大することができる。潰し幅12はリードフレームの板厚Tと同等まで可能である。
FIG. 19 is a detailed cross-sectional view taken along the line FF shown in FIG. On the back surface of the
吊りリード18はアイランド2、インナーリード3、アイランド2の上に搭載された半導体素子(図示せず)、および半導体素子とインナーリードを接続するワイヤー(図示せず)を封止樹脂により封止したあとに切断されるので、切断された後の端面が封止樹脂から露出することになる。
The
以上説明したように本願に係る発明は、リードフレームを用いた半導体パッケージであればパッケージの形状に関わりなく実施することが可能である。 As described above, the invention according to the present application can be implemented regardless of the shape of the package as long as it is a semiconductor package using a lead frame.
1 リードフレーム
2 アイランド
3 インナーリード
4 インナーリード、アイランド間隙間
5 X方向アイランドサイズ
6 Y方向アイランドサイズ
7 アイランド裏面潰し加工部
8 アイランド裏面潰し後インナーリード、アイランド間隙間
9 アイランド潰し後アイランドサイズX
10 アイランド潰し後アイランドサイズY
11 アイランド裏面潰し深さ1
12 アイランド裏面潰し深さ2
13 封止樹脂
14 封止樹脂注入口(ゲート)
15 ダイアタッチ剤
16 半導体素子
17 樹脂流入経路
18 吊りリード
20 ワイヤー
23 アウターリード
T リードフレーム板厚
1 Lead
10 Island size Y after island crushing
11 Island back
12 Island back
13
15 Die attach
Claims (4)
前記リードフレーム材から、スタンピングプレス金型を用いた打ち抜き加工により、半導体素子を搭載するアイランド、インナーリードおよび前記インナーリードに連なるアウターリードを有する、一定の板厚のリードフレームを製造する工程と、
前記打ち抜き加工後に、前記アイランドの周囲に裏面から潰し加工を施し、前記アイランドの面積を拡大する工程と、
前記アイランドの表面に半導体素子をダイアタッチ材により固着する工程と、
前記半導体素子、前記アイランド、および前記インナーリードを、前記アイランドの裏面を露出させずに封止樹脂により封止する工程と、
前記アウターリードが前記封止樹脂から突出し、前記半導体素子、前記アイランド、および前記インナーリードが前記封止樹脂により封止され、前記リードフレームにより支持された半導体装置を前記リードフレームから切断する工程と、
を有する半導体装置の製造方法。 Preparing the lead frame material;
A step of manufacturing a lead frame having a certain plate thickness having a semiconductor element mounting island, an inner lead, and an outer lead connected to the inner lead by punching using a stamping press die from the lead frame material;
After the punching process, applying a crushing process from the back surface around the island, and expanding the area of the island;
Fixing the semiconductor element to the surface of the island with a die attach material;
Sealing the semiconductor element, the island, and the inner lead with a sealing resin without exposing the back surface of the island;
The outer lead protrudes from the sealing resin, the semiconductor element, the island, and the inner lead are sealed by the sealing resin, and the semiconductor device supported by the lead frame is cut from the lead frame; ,
A method for manufacturing a semiconductor device comprising:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710785393.5A CN107799498A (en) | 2016-09-06 | 2017-09-04 | The manufacture method of semiconductor device |
US15/695,190 US10381245B2 (en) | 2016-09-06 | 2017-09-05 | Manufacturing method for semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016173754 | 2016-09-06 | ||
JP2016173754 | 2016-09-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018041956A true JP2018041956A (en) | 2018-03-15 |
Family
ID=61624078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017142522A Pending JP2018041956A (en) | 2016-09-06 | 2017-07-24 | Semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018041956A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108461995A (en) * | 2018-03-22 | 2018-08-28 | 无锡工赢智能科技有限公司 | High current power MOS packaging systems |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63208255A (en) * | 1987-02-25 | 1988-08-29 | Hitachi Ltd | Electronic device |
JPH01106456A (en) * | 1987-10-19 | 1989-04-24 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
JP2003258183A (en) * | 2002-03-04 | 2003-09-12 | Shinko Electric Ind Co Ltd | Method of manufacturing lead frame |
JP2006013001A (en) * | 2004-06-23 | 2006-01-12 | Rohm Co Ltd | Surface-mounting electronic component and manufacturing method therefor |
JP2006049372A (en) * | 2004-07-30 | 2006-02-16 | Apic Yamada Corp | Manufacturing methods for lead frame and semiconductor device |
JP2015008229A (en) * | 2013-06-25 | 2015-01-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device, and method of manufacturing the same |
JP2015060889A (en) * | 2013-09-17 | 2015-03-30 | 新電元工業株式会社 | Semiconductor device manufacturing method, semiconductor device and lead frame |
WO2016084483A1 (en) * | 2014-11-27 | 2016-06-02 | 新電元工業株式会社 | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device |
-
2017
- 2017-07-24 JP JP2017142522A patent/JP2018041956A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63208255A (en) * | 1987-02-25 | 1988-08-29 | Hitachi Ltd | Electronic device |
JPH01106456A (en) * | 1987-10-19 | 1989-04-24 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
JP2003258183A (en) * | 2002-03-04 | 2003-09-12 | Shinko Electric Ind Co Ltd | Method of manufacturing lead frame |
JP2006013001A (en) * | 2004-06-23 | 2006-01-12 | Rohm Co Ltd | Surface-mounting electronic component and manufacturing method therefor |
JP2006049372A (en) * | 2004-07-30 | 2006-02-16 | Apic Yamada Corp | Manufacturing methods for lead frame and semiconductor device |
JP2015008229A (en) * | 2013-06-25 | 2015-01-15 | ルネサスエレクトロニクス株式会社 | Semiconductor device, and method of manufacturing the same |
JP2015060889A (en) * | 2013-09-17 | 2015-03-30 | 新電元工業株式会社 | Semiconductor device manufacturing method, semiconductor device and lead frame |
WO2016084483A1 (en) * | 2014-11-27 | 2016-06-02 | 新電元工業株式会社 | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108461995A (en) * | 2018-03-22 | 2018-08-28 | 无锡工赢智能科技有限公司 | High current power MOS packaging systems |
CN108461995B (en) * | 2018-03-22 | 2023-09-26 | 无锡工赢智能科技有限公司 | High-current power MOS packaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385071B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
US9184118B2 (en) | Micro lead frame structure having reinforcing portions and method | |
US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
JP2018041956A (en) | Semiconductor device manufacturing method | |
JP2008252054A (en) | Semiconductor device and method for manufacturing semiconductor device | |
US10381245B2 (en) | Manufacturing method for semiconductor device | |
JP5971531B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP2001326316A (en) | Frame for resin-sealed semiconductor device | |
JP3144633U (en) | Lead frame and semiconductor device | |
US8106489B1 (en) | Integrated circuit package and packaging method | |
CN216980551U (en) | Packaging substrate and packaging structure | |
JP2006269719A (en) | Electronic device | |
KR20020090328A (en) | Method of production of lead frame, lead frame, and semiconductor device | |
JPH01133340A (en) | Lead frame and manufacture thereof | |
JP7057727B2 (en) | Lead frames and semiconductor devices | |
JP4876818B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JPH11317484A (en) | Lead frame and packaging method using the same | |
JP2017199888A (en) | Semiconductor device manufacturing method and semiconductor device | |
JPS63308358A (en) | Lead frame | |
JP2004221258A (en) | Semiconductor device and its manufacturing method | |
KR101398017B1 (en) | Micro lead frame type semiconductor package and manufacturing method thereof | |
JP2005158778A (en) | Manufacturing method for lead frame and for semiconductor device | |
JPH0758262A (en) | Lead frame | |
JPH0294547A (en) | Manufacture of lead frame |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210928 |