JP2015060889A - Semiconductor device manufacturing method, semiconductor device and lead frame - Google Patents
Semiconductor device manufacturing method, semiconductor device and lead frame Download PDFInfo
- Publication number
- JP2015060889A JP2015060889A JP2013192288A JP2013192288A JP2015060889A JP 2015060889 A JP2015060889 A JP 2015060889A JP 2013192288 A JP2013192288 A JP 2013192288A JP 2013192288 A JP2013192288 A JP 2013192288A JP 2015060889 A JP2015060889 A JP 2015060889A
- Authority
- JP
- Japan
- Prior art keywords
- dimple
- die pad
- small
- semiconductor device
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000011347 resin Substances 0.000 claims abstract description 51
- 229920005989 resin Polymers 0.000 claims abstract description 51
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 33
- 238000002360 preparation method Methods 0.000 claims abstract description 10
- 238000007789 sealing Methods 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 24
- 238000003825 pressing Methods 0.000 claims description 10
- 238000005538 encapsulation Methods 0.000 abstract 2
- 230000002093 peripheral effect Effects 0.000 description 19
- 239000000725 suspension Substances 0.000 description 6
- 238000005452 bending Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
この発明は、半導体装置の製造方法、半導体装置及びリードフレームに関する。 The present invention relates to a semiconductor device manufacturing method, a semiconductor device, and a lead frame.
従来の半導体装置には、半導体素子をリードフレームのダイパッドに搭載した上で、これら半導体素子及びダイパッドを封止樹脂により封止したものがある。
特許文献1には、ダイパッドの上面(主面)のうち半導体素子の搭載領域の周辺に、複数の不連続溝(ディンプル)を形成した半導体装置が開示されている。この半導体装置では、封止樹脂を不連続溝に入り込ませることで、ダイパッドと封止樹脂との密着性向上を図っている。
Some conventional semiconductor devices include a semiconductor element mounted on a die pad of a lead frame and the semiconductor element and the die pad sealed with a sealing resin.
しかしながら、ダイパッドの上面に単純なディンプルを形成するだけでは、ダイパッドと封止樹脂との密着性が不十分となる虞があり、この密着性をさらに向上させることが求められている。 However, simply forming a simple dimple on the upper surface of the die pad may result in insufficient adhesion between the die pad and the sealing resin, and further improvement of this adhesion is required.
本発明は、上述した事情に鑑みたものであって、ダイパッドと封止樹脂との密着性をさらに向上できる半導体装置の製造方法、該製造方法によって製造される半導体装置、及び、同製造方法によって得られるリードフレームを提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and a semiconductor device manufacturing method capable of further improving the adhesion between a die pad and a sealing resin, a semiconductor device manufactured by the manufacturing method, and the manufacturing method An object is to provide an obtained lead frame.
この課題を解決するために、本発明の半導体装置の製造方法は、樹脂封止型の半導体装置を製造する方法であって、板状に形成されたダイパッドを有するリードフレームを準備する準備工程と、プレス加工により前記ダイパッドの少なくとも一方の主面に小ディンプルを形成する第一ディンプル形成工程と、前記小ディンプルが当該小ディンプルよりも大きな大ディンプルの内面に開口するように、プレス加工により前記一方の主面に前記大ディンプルを形成する第二ディンプル形成工程と、を備えることを特徴とする。 In order to solve this problem, a manufacturing method of a semiconductor device of the present invention is a method of manufacturing a resin-encapsulated semiconductor device, and a preparation step of preparing a lead frame having a die pad formed in a plate shape, A first dimple forming step of forming a small dimple on at least one main surface of the die pad by pressing, and the one of the one by pressing so that the small dimple is opened on an inner surface of a large dimple larger than the small dimple. And a second dimple forming step for forming the large dimple on the main surface.
本発明によれば、ダイパッドの一方の主面に大ディンプルが形成されると共に、大ディンプルの内面に小ディンプルが形成されるため、封止樹脂に対するダイパッドの密着面積を増やすことができる。また、小ディンプルが大ディンプルの内面に開口していることで、大ディンプルに入り込んだ封止樹脂の一部がさらに小ディンプルにも入り込むため、封止樹脂がダイパッドに対して引っ掛かりやすくなる。これにより、封止樹脂がダイパッドの一方の主面から剥離することを防止でき、ダイパッドと封止樹脂との密着性向上を図ることができる。 According to the present invention, since the large dimple is formed on one main surface of the die pad and the small dimple is formed on the inner surface of the large dimple, the adhesion area of the die pad to the sealing resin can be increased. In addition, since the small dimple is opened on the inner surface of the large dimple, a part of the sealing resin that has entered the large dimple further enters the small dimple, and the sealing resin is easily caught on the die pad. Thereby, it can prevent that sealing resin peels from one main surface of a die pad, and can aim at the adhesive improvement of a die pad and sealing resin.
〔第一実施形態〕
以下、図1〜6を参照して本発明の第一実施形態について説明する。
本実施形態の製造方法は、後述する樹脂封止型の半導体装置30(図6参照)を製造する方法である。
半導体装置30を製造する際には、はじめに、図1,2に示すリードフレーム1を準備する(準備工程)。リードフレーム1は、銅板等のように導電性を有する板材にプレス加工等を施すことで得られる。このリードフレーム1は、半導体素子31を搭載するための板状のダイパッド11と、半導体素子31に電気接続するリード12と、を備える。
[First embodiment]
The first embodiment of the present invention will be described below with reference to FIGS.
The manufacturing method of this embodiment is a method of manufacturing a resin-encapsulated semiconductor device 30 (see FIG. 6) described later.
When manufacturing the
リード12は、平面視したダイパッド11の一端側に間隔をあけて配されている。リード12は、ダイパッド11の主面11a,11bに沿ってダイパッド11の一端から離れる方向に延びて形成されている。なお、以下の説明では、リード12の長手方向の両端部のうち、ダイパッド11に隣り合う端部を「一端部17」と呼び、ダイパッド11から離れて位置する端部を「他端部18」と呼ぶ。
The leads 12 are arranged at an interval on one end side of the
リード12の一端部17には、ダイパッド11に搭載される半導体素子31と電気接続するためのワイヤー32(図6参照)を接合する接合部が形成されている。なお、図示例では、接合部がリード12の一端部17の他の部分よりも幅広に形成されているが、これに限ることはない。
One
本実施形態では、リード12が同一のダイパッド11に対して複数(図示例では二つ)設けられている。複数のリード12は、ダイパッド11Aの主面11a,11bに沿ってリード12の長手方向に直交する幅方向に間隔をあけて配列されている。また、複数のリード12の長手方向は互いに平行している。
なお、図示例では、二つのリード12のうち一方のリード(第一リード12A)の幅寸法が、他方のリード(第二リード12B)の幅寸法よりも小さく設定されているが、これらリード12の幅寸法は、製造後の半導体装置30(図6参照)において各リード12に流す電流の大きさに応じて適宜変更されてよい。
In the present embodiment, a plurality (two in the illustrated example) of
In the illustrated example, the width dimension of one of the two leads 12 (
さらに、本実施形態のリードフレーム1は、ダイパッド11及び複数のリード12を一体に連結する連結フレーム部13を備える。連結フレーム部13は、複数のリード12の配列方向に延びて複数のリード12を互いに連結するタイバー部14と、平面視したダイパッド11の一端からリード12の長手方向に延びてダイパッド11及びタイバー部14を連結する吊りリード部15とを備える。
タイバー部14は、複数のリード12及び吊りリード部15の長手方向の中途部に接続されている。吊りリード部15は、半導体素子31を搭載するダイパッド11の第一主面11a(図1において上側の面)がリード12よりも下方にずれて位置するように折り曲げられている。
Furthermore, the
The
本実施形態のダイパッド11は、平面視矩形状に形成され、板厚の大きい厚板部21と、厚板部21よりも厚さ寸法の小さい薄板部22とを有する。
厚板部21は、平面視矩形状に形成され、リード12が隣り合せて配されるダイパッド11の一端側の部分をなしている。薄板部22は、平面視矩形状に形成され、ダイパッド11の一端と反対側に位置するダイパッド11の他端側の部分をなしている。
The
The
本実施形態では、ダイパッド11の第一主面11aが厚板部21のみにより形成され、薄板部22には、第一主面11aよりも高さ位置を低く設定した段差面22aが形成されている。
一方、ダイパッド11の第二主面11b(図1において下側の面)は、厚板部21及び薄板部22の両方により形成されている。また、本実施形態のダイパッド11の第二主面11bは、その周縁領域11b2が他の領域(中央領域11b1)に対して一段低く位置する階段状に形成されている。図示例では、周縁領域11b2が、薄板部22との接続部分を除く厚板部21の周縁部分に形成されているが、これに限ることはなく、例えば薄板部22の周縁部分にも形成されてもよい。
In the present embodiment, the first
On the other hand, the second
上記したリードフレーム1の構成は、一つの半導体装置30を製造するための構成であるが、例えば同一のリードフレーム1を用いて複数の半導体装置30を製造できるように、一つの半導体装置30を製造するためのユニット(一つのダイパッド11及び複数のリード12を含むユニット)を複数接続して構成されてもよい。具体的には、複数のユニットを同じ向きに配すると共に、タイバー部14の延在方向に互いに間隔をあけて並べられた状態で、これら複数のユニットが連結フレーム部13によって接続されていればよい。
The configuration of the
上記準備工程と同時あるいは準備工程後には、図1に示すように、プレス加工によりダイパッド11の第二主面11bに小ディンプル23を形成する(第一ディンプル形成工程)。本実施形態では、小ディンプル23が第二主面11bの周縁領域11b2に形成される。
小ディンプル23は、第二主面11bから窪む小孔であり、例えば小ディンプル23形成用の凸部が形成された所定の金型(不図示)を、ダイパッド11の厚さ方向から第二主面11bに押し付けることで形成される。本実施形態では、小ディンプル23が複数形成される。また、複数の小ディンプル23は互いに間隔をあけて配されている。
この第一ディンプル形成工程は、例えば準備工程において導電性板材からリードフレーム1を得るためのプレス加工において同時に実施されてもよいし、例えば準備工程後に実施されてもよい。第一ディンプル形成工程を準備工程と同時に実施する場合、例えば、ダイパッド11の第二主面11bに一段低い周縁領域11b2を形成するためのプレス加工において同時に実施されるとよい。
At the same time as the preparation step or after the preparation step, as shown in FIG. 1,
The
This first dimple formation step may be performed simultaneously in the press work for obtaining the
上記第一ディンプル形成工程後には、図3〜5に示すように、プレス加工によりダイパッド11の第二主面11bに小ディンプル23よりも大きな大ディンプル24を形成し、小ディンプル23を大ディンプル24の内面に開口させる(第二ディンプル形成工程)。本実施形態では、大ディンプル24が第二主面11bの周縁領域11b2に形成される。
本実施形態の大ディンプル24は、断面V字状に形成されると共に、第二主面11bに沿って一方向に延びる溝状に形成されている。また、本実施形態では、複数の大ディンプル24が隣接して配されている。具体的には、溝状に形成された複数の大ディンプル24が第二主面11bに沿って大ディンプル24の長手方向に直交する方向に隣接して配列されている。これにより、互いに隣接する大ディンプル24の間の隣接部26は、大ディンプル24の長手方向に延びている。これら複数の大ディンプル24は、例えば断面V字状の凸部41が形成された大ディンプル24形成用の金型40を、ダイパッド11の厚さ方向から第二主面11bに押し付けることで形成される。
なお、大ディンプル24は、例えば第二主面11b全体に形成され、第二主面11b全体が大ディンプル24の内面によって構成されてもよいが、これに限ることはない。
After the first dimple formation step, as shown in FIGS. 3 to 5, a
The
The
そして、本実施形態では、一部の小ディンプル23(第一小ディンプル23A)が、大ディンプル24の内面のうち第二主面11bに対して傾斜する傾斜内面24aに開口している。また、第一小ディンプル23Aの開口の周縁には、第一小ディンプル23Aの内側に突出する突起部25が形成されている(特に図5(a)参照)。この突起部25は、上記した第二ディンプル形成工程において、第一小ディンプル23Aの開口の周縁部分が金型40の凸部41によって押し潰されることで形成される。
In the present embodiment, some of the small dimples 23 (first
さらに、本実施形態では、一部の小ディンプル23(第二小ディンプル23B)が互いに隣接する大ディンプル24の間の隣接部26に位置する。第二小ディンプル23Bの開口は、第二ディンプル形成工程前における小ディンプル23と比較して広がっている(特に図5(b)参照)。これは、金型40をダイパッド11の第二主面11bに押し付ける際に、互いに隣接する金型40の二つ凸部41により、第二小ディンプル23Bの開口の周縁部分にこれを広げる力が作用するためである。
Furthermore, in the present embodiment, some of the small dimples 23 (second
なお、本実施形態のように大ディンプル24が断面V字状に形成される場合には、小ディンプル23を大ディンプル24の底部に開口させないことが好ましい。これは、断面V字状に形成された金型40の凸部41の先端が小ディンプル23に入り込んで小ディンプル23が潰れてしまうためである。
When the
これら準備工程、第一ディンプル工程、第二ディンプル工程を経て得られるリードフレーム1では、ダイパッド11に、その第二主面11bに開口する複数の大ディンプル24が形成されると共に、大ディンプル24の傾斜内面24aに開口する第一小ディンプル23Aが形成されている。また、本実施形態では、互いに隣接する大ディンプル24間の隣接部26に開口する第二小ディンプル23Bが形成されている。
In the
本実施形態の半導体装置の製造方法では、上記リードフレーム1を得た後、図6に示すように、半導体素子31をダイパッド11の第一主面11aに搭載する(搭載工程)。この工程では、例えばはんだ(不図示)によって半導体素子31を第一主面11aに接合する。
次いで、半導体素子31とリード12とを電気接続する(接続工程)。この工程では、ワイヤー(接続子)32の両端を半導体素子31及びリード12の一端部17に接合する。
In the semiconductor device manufacturing method of this embodiment, after obtaining the
Next, the
その後、半導体素子31、ダイパッド11、リード12の一端部17、吊りリード部15の一端部及びワイヤー32を封止樹脂33により封止する(樹脂封止工程)。
この工程では、ダイパッド11の第二主面11bの中央領域11b1が外部に露出するように封止樹脂33を形成する。また、吊りリード部15の一端部を除く連結フレーム部13(図2参照)、及び、リード12の他端部18が封止樹脂33の外側に配される。
一方、中央領域11b1に隣り合う第二主面11bの周縁領域11b2は、封止樹脂33によって封止される。これに伴い、封止樹脂33は、ダイパッド11Bに形成された大ディンプル24に入り込むと共に、大ディンプル24に入り込んだ封止樹脂33の一部がさらに小ディンプル23に入り込み、これら小ディンプル23及び大ディンプル24の内面に密着する(図3(b),図5参照)。
Thereafter, the
In this step, the sealing
On the other hand, the peripheral region 11b2 of the second
最後に、吊りリード部15の一端部を除く連結フレーム部13を切り落とし(切断工程)、各リード12の他端部18に折り曲げ加工を施す(リード折曲工程)ことで、図6に示す半導体装置30が得られる。なお、本実施形態のリード折曲工程では、封止樹脂33から延出するリード12の他端部18のうち延出方向先端部が、リード12の一端部17よりも低く位置して折曲ダイパッド11Bの第二主面11bと共に同一平面をなすように、リード12の他端部18が折り曲げられる。
Finally, the connecting
以上のように製造される半導体装置30は、図6に示すように、半導体素子31、ダイパッド11、複数のリード12、ワイヤー32及び封止樹脂33を備える。
半導体素子31は、例えば、上面にゲート電極及びソース電極を有し、下面にドレイン電極を有するMOSFETである。そして、半導体素子31の下面がはんだ(不図示)によってダイパッド11の第一主面11aに接合されることで、半導体素子31のドレイン電極が折曲ダイパッド11に電気接続されている。
The
The
各リード12は、その長手方向の一端部17が封止樹脂33により封止され、他端部18が封止樹脂33から延出している。また、各リード12の他端部18は、その延出方向先端部がリード12の一端部17よりも低く位置してダイパッド11の第二主面11bの中央領域11b1と共に同一平面をなすように折り曲げられている。
ワイヤー32は、半導体素子31の上面とリード12の一端部17(接合部)との間に配されて、半導体素子31とリード12とを電気接続している。
Each
The
封止樹脂33は、半導体素子31、ダイパッド11、各リード12の一端部17及びワイヤー32を封止している。また、封止樹脂33は、ダイパッド11の第二主面11bの中央領域11b1が露出するように、さらに、各リード12の他端部18が外部に配されるように形成されている。
また、封止樹脂33は、中央領域11b1に隣り合う第二主面11bの周縁領域11b2を封止する。さらに、大ディンプル24に入り込んだ封止樹脂33の一部が小ディンプル23に入り込んで、これら小ディンプル23及び大ディンプル24の内面に密着している(図3(b),図5参照)。
The sealing
Further, the sealing
以上のように構成される半導体装置30を実装基板(不図示)に実装する場合には、各リード12の他端部18やダイパッド11の第二主面11bの中央領域11b1を実装基板のランド(不図示)に接合すればよい。
そして、この半導体装置30では、その動作時に半導体素子31に大電流が流れて半導体素子31に大きな熱が発生するが、この半導体素子31の熱は、主にダイパッド11を介して実装基板(外部)に逃がすことが可能である。
When the
In the
以上説明したように、本実施形態の製造方法、及び、製造方法によって得られるリードフレーム1及び半導体装置30によれば、ダイパッド11の第二主面11bに大ディンプル24が形成されると共に、大ディンプル24の内面に小ディンプル23が形成されるため、封止樹脂33に対するダイパッド11の密着面積を増やすことができる。また、小ディンプル23が大ディンプル24の内面に開口していることで、大ディンプル24に入り込んだ封止樹脂33の一部がさらに小ディンプル23にも入り込むため、封止樹脂33がダイパッド11に対して引っ掛かりやすくなる。特に、小ディンプル23が大ディンプル24の傾斜内面24aに開口している場合には、封止樹脂33がダイパッド11に対してさらに引っ掛りやすくなる。これにより、封止樹脂33がダイパッド11の第二主面11bから剥離することを防止でき、ダイパッド11と封止樹脂33との密着性向上を図ることができる。
As described above, according to the manufacturing method of the present embodiment, and the
さらに、本実施形態では、小ディンプル23の開口の周縁に突起部25が形成され、小ディンプル23に入り込む封止樹脂33の一部が突起部25に引っ掛るため、封止樹脂33がダイパッド11の第二主面11bの周縁領域11b2から剥離することをより確実に防止できる。したがって、ダイパッド11と封止樹脂33との密着性向上をさらに図ることができる。なお、小ディンプル23の突起部25は、第二ディンプル形成工程のプレス加工により小ディンプル23の開口部分を押し潰すだけで容易に形成することが可能である。すなわち、半導体装置30の製造効率を低下させることなく、ダイパッド11と封止樹脂33との密着性向上を図ることができる。
Further, in the present embodiment, the
また、本実施形態では、一部の小ディンプル23が大ディンプル24間の隣接部26に位置するように第二ディンプル形成工程を実施するだけで、隣接部26に位置する小ディンプル23(第二小ディンプル23B)の開口が広げられるため、第二小ディンプル23Bの内面の面積が拡大する。これにより、封止樹脂33に密着させるダイパッド11の密着面積を増やして、ダイパッド11と封止樹脂33との密着性をさらに向上させることができる。また、半導体装置30の製造効率を低下させることなく、ダイパッド11と封止樹脂33との密着性向上を図ることができる。
さらに、本実施形態では、ダイパッド11の第二主面11bのうち外部に露出する中央領域11b1から一段低く位置する周縁領域11b2が封止樹脂33により封止されるため、ダイパッド11が封止樹脂33から剥離することを防止できる。
Further, in the present embodiment, the small dimples 23 (the
Furthermore, in this embodiment, since the peripheral region 11b2 located one step lower than the central region 11b1 exposed to the outside of the second
〔第二実施形態〕
次に、図7を参照して本発明の第二実施形態について説明する。
この実施形態では、第一実施形態の製造方法やリードフレームと比較して、第二ディンプル形成工程において形成される大ディンプル24の形状及び配列のみが異なっており、その他については第一実施形態と同様である。本実施形態では、第一実施形態と同一の構成要素について同一符号を付す等して、その説明を省略する。
本実施形態の第二ディンプル形成工程では、第一実施形態と同様に、プレス加工によりダイパッド11の第二主面11bに断面V字状の大ディンプル24が形成される。ただし、本実施形態では、図7に示すように、大ディンプル24が孔状に形成される。
[Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIG.
In this embodiment, compared with the manufacturing method and the lead frame of the first embodiment, only the shape and arrangement of the
In the second dimple formation process of the present embodiment, a
また、本実施形態では、大ディンプル24が角錐状に形成されている。具体的には、大ディンプル24の内面(傾斜内面24a)が、三角形状に形成された角錐の複数の内側面により構成され、大ディンプル24の開口部分が角錐の底面部分により構成されている。すなわち、大ディンプル24の開口部分は多角形状に形成されている。また、本実施形態では、複数の大ディンプル24が隙間なく隣接して配されている。具体的には、互いに隣接する大ディンプル24の開口部分の辺同士が接続されるように、複数の大ディンプル24が隣接して配されている。
そして、図7に示す大ディンプル24は、四角錐状に形成され、複数の大ディンプル24が、第二ディンプル形成工程前におけるダイパッド11の第二主面11b(図1、図3(a)参照)に沿うように縦横に配列されている。これにより、互いに隣接する大ディンプル24の間の隣接部26も縦横に延び、複数の隣接部26が格子状に形成される。
In the present embodiment, the
The
本実施形態によれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態では、複数の大ディンプル24が孔状に形成されると共に隙間なく配列されているため、封止樹脂33がダイパッド11に対してさらに引っ掛かりやすくなる。したがって、封止樹脂33がダイパッド11の第二主面11bから剥離することをより確実に防止できる。
According to this embodiment, there exists an effect similar to 1st embodiment.
Furthermore, in this embodiment, since the plurality of
〔第三実施形態〕
次に、図8,9を参照して本発明の第三実施形態について説明する。
この実施形態では、第二実施形態のダイパッド11と比較して、第二ディンプル形成工程において形成される大ディンプル24の大きさや配列のみが異なっており、その他については第一、第二実施形態と同様である。本実施形態では、第一、第二実施形態と同一の構成要素について同一符号を付す等して、その説明を省略する。
本実施形態の第二ディンプル形成工程では、図8に示すように、第一、第二実施形態と同様に、プレス加工によりダイパッド11の第二主面11bに断面V字状の大ディンプル24が複数形成される。
[Third embodiment]
Next, a third embodiment of the present invention will be described with reference to FIGS.
In this embodiment, as compared with the
In the second dimple formation process of the present embodiment, as shown in FIG. 8, a
ただし、本実施形態の第二ディンプル形成工程では、大きさの異なる二種類の大ディンプル24C,24Dを形成する。具体的には、図8(a)に示すように、大きな第一大ディンプル24Cを複数形成した後に、図8(b)に示すように、第一大ディンプル24Cよりも小さく、かつ、小ディンプル23よりも大きな第二大ディンプル24Dを形成する。
第一大ディンプル24Cは、第一、第二実施形態の場合と同様に、複数の第一大ディンプル24Cが隣接するように形成される。なお、後述する第二大ディンプル24Dの形成を考慮すると、互いに隣接する第一大ディンプル24Cの間の第一隣接部26Cには小ディンプル23を開口させないことが好ましい。
However, in the second dimple formation process of the present embodiment, two types of
The first
第二大ディンプル24Dは、第一隣接部26Cに形成される。この第二大ディンプル24Dは、第二ディンプル形成工程前におけるダイパッド11の第二主面11bに沿う幅寸法、及び、ダイパッド11の厚さ方向に沿う深さ寸法が、第一大ディンプル24Cよりも小さい。
上記のように第二大ディンプル24Dを形成する際には、当該第二大ディンプル24Dの形成前において第一大ディンプル24Cの傾斜内面24aに開口していた一部の第一小ディンプル23Aの一部(第一隣接部26Cの近傍に形成された第一小ディンプル23A)が、第二大ディンプル24D形成用の金型(不図示)によって押し潰されるため、第二大ディンプル24Dの傾斜内面24bに開口すると共に、当該第一小ディンプル23Aの開口が狭められる。言い換えれば、第一大ディンプル24Cの形成時に第一小ディンプル23Aの開口の周縁に形成される突起部25(図5(a)参照)の突出長さが、第二大ディンプル24Dの形成前と比較して長くなる。
The second
When the second
なお、図示はしていないが、第二大ディンプル24Dの形成後の状態において、互いに隣接する第一大ディンプル24Cと第二大ディンプル24Dとの間の第二隣接部26Dには、例えば第一実施形態と同様に、一部の小ディンプル23が開口していてもよい。この場合、当該小ディンプル23の開口は、第二大ディンプル24Dの形成前と比較して広がる。
Although not shown, in the state after the formation of the second
そして、本実施形態の第一、第二大ディンプル24C,24Dは、例えば第一実施形態と同様に溝状に形成されてもよいが、例えば図9に示すように、孔状に形成されてもよい。
図9において、第一大ディンプル24Cは、第二実施形態の大ディンプル24(図7参照)と同様の四角錐状に形成され、第二ディンプル形成工程におけるダイパッド11の第二主面11b(図1、図3(a)参照)に沿うように縦横に配列されている。これにより、互いに隣接する第一大ディンプル24Cの間の第一隣接部26Cが縦横に延び、複数の第一隣接部26が格子状に形成される。一方、第二大ディンプル24Dは、第一大ディンプル24Cよりも小さな四角錐状に形成され、格子状に形成された第一隣接部26の交点に形成されている。
The first and second
In FIG. 9, the first
本実施形態によれば、第一、第二実施形態と同様の効果を奏する。
さらに、本実施形態では、第二ディンプル形成工程において、大きな第一大ディンプル24Cを複数形成した後に、第一大ディンプル24Cよりも小さい第二大ディンプル24Dを形成することで、一部の小ディンプル23の開口をさらに狭めることができるため、当該小ディンプル23に入り込む封止樹脂33の一部が小ディンプルの開口部分にさらに引っ掛りやすくなる。したがって、封止樹脂33がダイパッド11の第二主面11bの周縁領域11b2から剥離することをさらに確実に防止し、ダイパッド11と封止樹脂33との密着性向上をさらに図ることができる。
According to this embodiment, there exists an effect similar to 1st and 2nd embodiment.
Further, in the present embodiment, in the second dimple formation step, after forming a plurality of large first
以上、本発明の詳細について説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、上記実施形態の大ディンプル24は断面V字状に形成されているが、これに限ることはなく、任意の断面形状に形成されてよい。大ディンプル24は、例えば断面U字状に形成されてもよいし、例えば断面矩形状に形成されてもよい。この場合、小ディンプル23は例えば大ディンプル24の内面のうちダイパッド11の第二主面11bに対して直角に傾斜する傾斜内面に開口してよい。
Although the details of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
For example, the
また、大ディンプル24が断面U字状や断面矩形状である場合には、一部の小ディンプル23を大ディンプル24の底面(底部)に開口させてもよい。これは、大ディンプル24形成用の金型の凸部の先端部分が小ディンプル23に入らず、小ディンプル23が潰れないためである。さらに、小ディンプル23を大ディンプル24の底面に開口させるように第二ディンプル形成工程を実施する場合には、小ディンプル23の開口の周縁部分が大ディンプル24形成用の金型の凸部の先端部分によって押し潰されることで、小ディンプル23の開口の周縁に、上記実施形態と同様の突起部25(図5(a)参照)を形成することも可能である。
Further, when the
さらに、上記実施形態では、小ディンプル23及び大ディンプル24がダイパッド11の第二主面11bに形成されているが、例えば第一主面11aに形成されてもよい。この場合、小ディンプル23及び大ディンプル24は、第一主面11aのうち半導体素子31の搭載領域を除く周囲領域に形成されることが好ましい。また、小ディンプル23及び大ディンプル24を形成する第一主面11aの周囲領域は、例えば、上記実施形態における第二主面11bの周縁領域11b2のように、搭載領域に対して一段低く位置していてもよい。
また、上記実施形態では、複数の大ディンプル24が隙間なく隣接して配されているが、例えば互いに間隔をあけて配されてもよい。
Furthermore, in the said embodiment, although the
Further, in the above embodiment, the plurality of
さらに、上記実施形態では、リード12がダイパッド11の第一主面11aよりも上方に位置するようにダウンセット加工が実施されるが、例えばダウンセット加工が実施されなくてもよい。
また、ダイパッド11は、平面視矩形状に形成されることに限らず、任意の平面視形状に形成されてよい。
さらに、上記実施形態では、半導体素子31とリード12とがワイヤー32によって電気接続されるが、少なくとも導電性を有する接続子によって電気接続されればよく、例えば導電性の板材によって接続されてもよい。
Further, in the above-described embodiment, the downset process is performed so that the
Further, the
Furthermore, in the said embodiment, although the
そして、本発明の製造方法やこの製造方法によって得られるリードフレーム1は、上記実施形態のようにダイパッド11の第二主面11bを外部に露出させる半導体装置30に限らず、例えばダイパッド11全体を封止樹脂33により封止する構成の半導体装置に適用することも可能である。したがって、小ディンプル及び大ディンプルは、例えばダイパッド11の第二主面11b全体に形成されてもよい。
And the manufacturing method of this invention and the
また、本発明の製造方法やこの製造方法によって得られるリードフレーム1は、上記実施形態のようにリード12を実装基板のランドに接合するタイプ(表面実装型)の半導体装置30の製造に適用されることに限らず、例えば、リード12を実装基板のスルーホールに差し込むタイプ(スルーホール実装型)の半導体装置30の製造に適用することも可能である。この場合、封止樹脂33から突出するリード12の他端部18には、上記実施形態で示したものと異なる適切な折り曲げ加工を施してもよいし、あるいは、折り曲げ加工を施さなくてもよい。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更したりすることが可能である。
Further, the manufacturing method of the present invention and the
In addition to this, the configuration described in the above embodiment can be selected or changed to another configuration as appropriate without departing from the gist of the present invention.
1 リードフレーム
11 ダイパッド
11a 第一主面
11b 第二主面(一方の主面)
11b2 周縁領域
12 リード
23 小ディンプル
23A 第一小ディンプル
23B 第二小ディンプル
24 大ディンプル
24a 傾斜内面
24b 傾斜内面
24C 第一大ディンプル
24D 第二大ディンプル
25 突起部
26 隣接部
26C 第一隣接部
26D 第二隣接部
30 半導体装置
31 半導体素子
32 ワイヤー(接続子)
33 封止樹脂
DESCRIPTION OF
11b2
33 Sealing resin
Claims (6)
板状に形成されたダイパッドを有するリードフレームを準備する準備工程と、
プレス加工により前記ダイパッドの少なくとも一方の主面に小ディンプルを形成する第一ディンプル形成工程と、
前記小ディンプルが当該小ディンプルよりも大きな大ディンプルの内面に開口するように、プレス加工により前記一方の主面に前記大ディンプルを形成する第二ディンプル形成工程と、を備えることを特徴とする半導体装置の製造方法。 A method of manufacturing a resin-encapsulated semiconductor device,
A preparation step of preparing a lead frame having a die pad formed in a plate shape;
A first dimple forming step of forming a small dimple on at least one main surface of the die pad by pressing;
A second dimple forming step of forming the large dimple on the one main surface by pressing so that the small dimple is opened on an inner surface of the large dimple larger than the small dimple. Device manufacturing method.
前記ダイパッドと、前記ダイパッドの第一主面に搭載される半導体素子と、前記ダイパッド及び前記半導体素子を封止する封止樹脂と、を備え、
前記封止樹脂が、前記一方の主面のうち少なくとも前記大ディンプルが形成された領域を封止すると共に、前記大ディンプルに入り込んだ前記封止樹脂の一部が前記小ディンプルに入り込んでいることを特徴とする半導体装置。 A semiconductor device manufactured by the manufacturing method according to any one of claims 1 to 4,
The die pad, a semiconductor element mounted on the first main surface of the die pad, and a sealing resin for sealing the die pad and the semiconductor element,
The sealing resin seals at least a region of the one main surface where the large dimple is formed, and a part of the sealing resin that has entered the large dimple enters the small dimple. A semiconductor device characterized by the above.
前記ダイパッドに、前記一方の主面に開口する前記大ディンプル、及び、該大ディンプルの内面に開口する前記小ディンプルが形成されていることを特徴とするリードフレーム。 A lead frame obtained by the manufacturing method according to any one of claims 1 to 4,
The lead frame, wherein the die pad is formed with the large dimple that opens on the one main surface and the small dimple that opens on the inner surface of the large dimple.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192288A JP6128687B2 (en) | 2013-09-17 | 2013-09-17 | Semiconductor device manufacturing method, semiconductor device, and lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192288A JP6128687B2 (en) | 2013-09-17 | 2013-09-17 | Semiconductor device manufacturing method, semiconductor device, and lead frame |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015060889A true JP2015060889A (en) | 2015-03-30 |
JP6128687B2 JP6128687B2 (en) | 2017-05-17 |
Family
ID=52818202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013192288A Active JP6128687B2 (en) | 2013-09-17 | 2013-09-17 | Semiconductor device manufacturing method, semiconductor device, and lead frame |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6128687B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018041956A (en) * | 2016-09-06 | 2018-03-15 | エイブリック株式会社 | Semiconductor device manufacturing method |
US20180101084A1 (en) * | 2015-04-16 | 2018-04-12 | Zkw Group Gmbh | Illumination apparatus for a motor vehicle |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077216A (en) * | 2009-09-30 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | Semiconductor package and method for manufacturing the same |
-
2013
- 2013-09-17 JP JP2013192288A patent/JP6128687B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077216A (en) * | 2009-09-30 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | Semiconductor package and method for manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180101084A1 (en) * | 2015-04-16 | 2018-04-12 | Zkw Group Gmbh | Illumination apparatus for a motor vehicle |
JP2018041956A (en) * | 2016-09-06 | 2018-03-15 | エイブリック株式会社 | Semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP6128687B2 (en) | 2017-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6357371B2 (en) | Lead frame, semiconductor device, and lead frame manufacturing method | |
JP6370071B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6127293B2 (en) | Lead frame, semiconductor device and manufacturing method thereof | |
JP2006203052A (en) | Surface-mounting semiconductor element | |
JP3994095B2 (en) | Surface mount electronic components | |
JP4530863B2 (en) | Resin-sealed semiconductor device | |
CN107636828A (en) | Integrated fixture and lead and the method for making circuit | |
JP2015072947A (en) | Semiconductor device and manufacturing method of the same | |
JP5206007B2 (en) | Power module structure | |
JP6128687B2 (en) | Semiconductor device manufacturing method, semiconductor device, and lead frame | |
JP6080305B2 (en) | Semiconductor device manufacturing method, semiconductor device, and lead frame | |
JP4614107B2 (en) | Semiconductor device | |
JP2008252054A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2006005281A (en) | Lead frame, manufacturing method thereof, and resin-sealed semiconductor device | |
JPWO2019082344A1 (en) | Method for manufacturing semiconductor device | |
JP2013143519A (en) | Connector and resin sealed type semiconductor device | |
JP4500819B2 (en) | Manufacturing method of surface mount type electronic components | |
JP6029237B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
JP2004221258A (en) | Semiconductor device and its manufacturing method | |
JP6752982B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP2005175512A (en) | Semiconductor device | |
JP2007080889A (en) | Semiconductor device | |
JP2019110258A (en) | Semiconductor device | |
JP2009004467A (en) | Lead frame for semiconductor device, manufacturing method of semiconductor device and manufacturing method of electronic instrument using the same | |
JP5254374B2 (en) | Electronic component and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6128687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |