JPS63208255A - Electronic device - Google Patents
Electronic deviceInfo
- Publication number
- JPS63208255A JPS63208255A JP4026587A JP4026587A JPS63208255A JP S63208255 A JPS63208255 A JP S63208255A JP 4026587 A JP4026587 A JP 4026587A JP 4026587 A JP4026587 A JP 4026587A JP S63208255 A JPS63208255 A JP S63208255A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- package
- stress
- pellet
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000008188 pellet Substances 0.000 claims abstract description 20
- 238000007688 edging Methods 0.000 claims description 8
- 230000035882 stress Effects 0.000 abstract description 26
- 239000011347 resin Substances 0.000 abstract description 8
- 229920005989 resin Polymers 0.000 abstract description 8
- 238000012360 testing method Methods 0.000 abstract description 8
- 230000008646 thermal stress Effects 0.000 abstract description 6
- 238000009966 trimming Methods 0.000 abstract 3
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置、特に、樹脂封止型パッケージにお
けるクランクの発生防止技術に関し、例えば、フラット
・プラスチック・パッケージを備えている半導体集積回
路装置（以下、ＰＰＰＩＣという、）に利用して有効な
技術に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a technology for preventing the occurrence of cranks in electronic devices, particularly in resin-sealed packages, for example, semiconductor integrated circuits equipped with flat plastic packages. This invention relates to a technique that is effective for use in a device (hereinafter referred to as PPPIC).
高密度実装を実現するための半導体集積回路装置として
、ペレットがボンディングされたタブの周囲にリードが
四方に配設されている樹脂封止型パッケージを備えてい
るＰＰＰＩＣがある。As a semiconductor integrated circuit device for realizing high-density packaging, there is a PPPIC that includes a resin-sealed package in which leads are arranged on all sides around a tab to which a pellet is bonded.
なお、ＰＰＰ Ｉ Ｃを述べである例としては、株式会
社工業調査会発行ｒｒｃ化実装技術Ｊ昭和５５年１月Ｉ
Ｏ日発行 Ｐ１３５〜Ｐ１５５、がある。An example of PPP I C mentioned is RRC Implementation Technology J, January 1980, published by Kogyo Kenkyukai Co., Ltd.
There are P135-P155 published on O day.
しかし、このようなＰＰＰｒＣにおいては、ペレットを
形成しているシリコン、リードフレームを形成している
４２７０イや銅、およびパッケージを形成している樹脂
についての熱膨張係数が大きく異なるため、ＰＰＰＩＣ
が温度サイクル試験、熱衝撃試験等を受けることにより
、パッケージと、ペレットおよびリードフレームのタブ
との接着界面に剥がれが生じ、その結果、樹脂パッケー
ジにクランクが発生し、耐湿性が低下するという問題点
があることが、本発明者によって明らかにされた。However, in such PPPrC, the thermal expansion coefficients of the silicon forming the pellet, the 4270I or copper forming the lead frame, and the resin forming the package are significantly different.
When the resin is subjected to temperature cycle tests, thermal shock tests, etc., peeling occurs at the adhesive interface between the package and the tabs of the pellet and lead frame, resulting in cracks in the resin package and a decrease in moisture resistance. The inventor has revealed that there is a point.
本発明の目的は、樹脂封止型パッケージにおけるクラン
クの発生を防止することができる電子装置を提供するこ
とにある。An object of the present invention is to provide an electronic device that can prevent cranks from occurring in a resin-sealed package.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。An overview of typical inventions disclosed in this application is as follows.
すなわち、パッケージに樹脂封止されるペレットの取付
部であるタブの外周縁に縁取り部を階段形状に形成した
ものである。That is, a step-shaped border is formed on the outer periphery of the tab, which is the attachment part for the pellet resin-sealed in the package.
〔作用〕
前記した手段によれば、温度サイクル試験等によりパッ
ケージ内部に応力が発生し、パッケージとペレットおよ
びタブとの間に！ｌＩ＠が生じたとしても、タブの外周
縁に縁取り部が設けられているため、タブの外周縁に接
しているパンケージ部分に応力が集中する現象が回避さ
れることになる。[Function] According to the above-described means, stress is generated inside the package due to temperature cycle tests, etc., and between the package and the pellets and tabs! Even if lI@ occurs, since the edging portion is provided on the outer periphery of the tab, stress concentration on the pan cage portion that is in contact with the outer periphery of the tab can be avoided.
その結果、この応力集中によってパッケージに発生する
クランクは防止されることになる。As a result, cranks occurring in the package due to this stress concentration are prevented.
第１図は本発明の一実施例であるＰＰＰＩＣを示す縦断
面図、第２図はその拡大部分断面図、第３図はその製造
途中を示す平面図、第４図はその作用を説明するための
パッケージ内部の応力分布図である。Fig. 1 is a longitudinal sectional view showing a PPPIC which is an embodiment of the present invention, Fig. 2 is an enlarged partial sectional view thereof, Fig. 3 is a plan view showing the process in progress, and Fig. 4 explains its operation. FIG. 2 is a stress distribution diagram inside the package for
本実施例において、ＰＰＰ ＩＣＩはリードフレーム２
を備えており、リードフレーム２はパンケージング以前
には第３図に示されているように構成されている。すな
わち、リードフレーム２は交差部に略正方形の空所３が
残るように略十字形状に配設されている複数本のインナ
リード４と、各インナリード４にそれぞれ一体的に連設
されている複数本のアウタリード５と、隣り合うアウタ
リード５．５間に架設されているダム６と、一対のアウ
タリード５群に連設されている一対の外枠７と、空所３
に配されてこれよりも若干小さめの略正方形の平盤形状
に形成されているタブ８と、ダム６に四隅からそれぞれ
突設されてタブ８を吊持している保持部材９とを備えて
いる。In this example, PPP ICI is lead frame 2
The lead frame 2 is configured as shown in FIG. 3 before pancaging. That is, the lead frame 2 has a plurality of inner leads 4 arranged in a substantially cross shape so that a substantially square void 3 remains at the intersection, and is integrally connected to each inner lead 4. A plurality of outer leads 5, a dam 6 constructed between adjacent outer leads 5.5, a pair of outer frames 7 connected to a pair of groups of outer leads 5, and a space 3.
The dam 6 includes a tab 8 which is arranged in a substantially square flat shape and is slightly smaller than the tab 8, and holding members 9 which project from each of the four corners of the dam 6 and suspend the tab 8. There is.
タブ８は略正方形の平板形状に形成されており、その外
周縁には縁取り部ｌＯが後記するペレット搭載面（以下
、上面とする。）側から反対側の端面に行くにしたがっ
て小径になる階段形状に全体にわたって形成されている
。リードフレーム２は打ち抜きプレス加工により形成さ
れる。そこで、例えば、タブ８を打ち抜くプレス金型の
刃を所望の階段形状に形成させておくことにより、縁取
り部１０はタブ８の打ち抜き加工と同時に形成される。The tab 8 is formed in the shape of a substantially square flat plate, and on its outer periphery there is a step with a diameter that becomes smaller as it goes from the pellet mounting surface (hereinafter referred to as the top surface) side (hereinafter referred to as the top surface) side to the opposite end surface. The shape is formed throughout. The lead frame 2 is formed by punching and pressing. Therefore, for example, by forming the blade of a press die for punching out the tab 8 into a desired stepped shape, the edging portion 10 can be formed at the same time as the tab 8 is punched out.
また、タブ８の外周縁部にエツチング加工を施しても縁
取り部１０が形成される０本実施例においては、縁取り
部１０が１段だけ形成されており、その段差における側
面１１はタブ８の端面に対して略直角になるように形成
されている。Further, even if the outer peripheral edge of the tab 8 is etched, the edging part 10 will not be formed. In this embodiment, the edging part 10 is formed in only one step, and the side surface 11 at the step is It is formed to be approximately perpendicular to the end face.
タブ８上には集積回路を作り込まれたペレット１２が適
当な手段によりボンディングされており、ペレット１２
の電極パッド（図示せず）には各インナリード４との間
にワイヤ１３がそれぞれボンディングされている。ペレ
ット１２の集積回路は電極パッド、ワイヤ１３、インナ
リード４およびアウタリード５を介して電気的に外部に
引き出されるようになっている。A pellet 12 on which an integrated circuit is built is bonded onto the tab 8 by appropriate means.
A wire 13 is bonded between each inner lead 4 and an electrode pad (not shown). The integrated circuit of the pellet 12 is electrically drawn out to the outside via electrode pads, wires 13, inner leads 4, and outer leads 5.
そして、このＰＰＰＩＣＩは樹脂を用いてトランスファ
成形法等により略正方形の平盤形状に一体成形されたパ
ッケージ１４を備えており、このパッケージ１４により
前記リードフレーム２の一部、ペレット１２、ワイヤ１
３およびタブ８が非気密封止されている。すなわち、タ
ブ８等以外のアウタリード５群はパッケージ１４の４側
面からそれぞれ突出され、そして、アウタリード５群は
パッケージ１４の外部において下方向に屈曲された後、
水平外方向にさらに屈曲されることにより、所謂ガル・
ウィング形状に形成されている。ちなみに、パッケージ
１４の成形後、前記外枠７および隣接するアウタリード
５．５間のダム６は切り落とされる。This PPPICI is equipped with a package 14 that is integrally molded into a substantially square flat shape using a resin by transfer molding or the like.
3 and tab 8 are non-hermetically sealed. That is, the five groups of outer leads other than the tabs 8 and the like are respectively protruded from the four side surfaces of the package 14, and after the five groups of outer leads are bent downward outside the package 14,
By further bending in the horizontal outward direction, the so-called gull
It is formed into a wing shape. Incidentally, after the package 14 is molded, the outer frame 7 and the dam 6 between the adjacent outer leads 5.5 are cut off.
次に作用を説明する。Next, the effect will be explained.
前記構成にかかるＰＰＰＩＣは出荷前に抜き取り検査を
実施される。抜き取り検査としては温度サイクル試験や
熱衝撃試験を含む環境試験が実施される。The PPPIC having the above configuration is subjected to a sampling inspection before being shipped. Environmental tests including temperature cycle tests and thermal shock tests will be conducted as sampling inspections.
このように環境試験または実使用時に熱ストレスが前記
ＰＰＰＩＣに加えられた場合、構成材料の熱膨張係数差
によりパッケージ１４の内部に応力が発生する。In this way, when thermal stress is applied to the PPPIC during environmental testing or actual use, stress is generated inside the package 14 due to the difference in the thermal expansion coefficients of the constituent materials.
ところで、タブの外周縁が鋭い直角に形成されている場
合、第４図に示されているように、パッケージの内部応
力はタブ８゛の裏面における外縁付近に集中する。但し
、パッケージのクランクはこの程度の応力集中では発生
しない、しかし、変型なる熱ストレスによる繰り返し応
力により、タブ下面とパンケージまたはタブとペレット
との界面に剥離が発生すると、前記応力集中箇所に過大
な応力が作用するため、そこにクランクが発生するとい
う問題点があることが、本発明者によって明らかにされ
た。By the way, when the outer peripheral edge of the tab is formed at a sharp right angle, the internal stress of the package is concentrated near the outer edge on the back surface of the tab 8', as shown in FIG. However, the cranking of the package will not occur due to this level of stress concentration.However, if delamination occurs at the interface between the bottom surface of the tab and the pancage or the tab and pellet due to repeated stress due to thermal stress resulting in deformation, excessive stress will be generated at the stress concentration point. The inventor of the present invention has revealed that there is a problem in that cranking occurs due to stress acting thereon.
そして、４２７０イからなるリードフレームが使用され
ている場合、タブ下面とバフケージとの界面における剥
離、桐からなるリードフレームが使用されている場合、
ペレットとタブとの界面における剥離がそれぞれ発生し
たときに、タブ下端部の応力は大幅に増加し、パッケー
ジにクランクが発生する。特に、熱膨張係数がレジンと
略同−の銅からなるリードフレームが使用されている場
合でも、ペレットとタブとの界面における剥離が発生す
ると、タブ側面に接するレジンが開口し、過大な応力が
作用してクランクが発生する。When a lead frame made of 4270I is used, peeling occurs at the interface between the bottom surface of the tab and the buff cage, and when a lead frame made of paulownia is used,
When delamination occurs at the interface between the pellet and the tab, the stress at the bottom end of the tab increases significantly, causing the package to crack. In particular, even if a lead frame made of copper whose thermal expansion coefficient is approximately the same as the resin is used, if peeling occurs at the interface between the pellet and the tab, the resin in contact with the side of the tab will open, causing excessive stress. This action causes a crank.
しかし、本実施例においては、クプ８の外周縁には縁取
り部ｌＯが形成されているため、パッケージ１４にクラ
ンクが発生ずることはない。すなわち、熱ストレスによ
る繰り返し応力により、タブ下面とパッケージまたはタ
ブとペレットとの界面に剥離が発生しても、タブ８の外
周縁に縁取り部１０が形成されることによって応力が第
２図に矢印で示されているように分散されて集中しない
ため、この箇所に過大な応力が作用することはなく、そ
の結果、ここからクラックが発生する現象は防止される
ことになる。However, in this embodiment, since the edge portion 10 is formed on the outer peripheral edge of the cup 8, the package 14 will not be cranked. That is, even if peeling occurs at the interface between the bottom surface of the tab and the package or between the tab and the pellet due to repeated stress due to thermal stress, the stress is reduced as shown by the arrow in FIG. As shown in , since the stress is dispersed and not concentrated, excessive stress does not act on this location, and as a result, the phenomenon of cracks occurring from this location is prevented.
前記実施例によれば次の効果が得られる。According to the embodiment described above, the following effects can be obtained.
（１１タブの外周縁に下方が小径になる階段形状の縁取
り部を形成することにより、熱ストレスに伴い発生する
応力がタブの外周縁に集中するのを防止することができ
るため、タブの外周縁を起点とするパッケージにおける
クランクの発生を防止することができる。(11 By forming a step-shaped edging part on the outer periphery of the tab, which has a smaller diameter at the bottom, it is possible to prevent the stress generated due to thermal stress from concentrating on the outer periphery of the tab. It is possible to prevent the occurrence of cranks in the package starting from the periphery.
（２）前記（１１により、パッケージクランクの発生を
防止することができるので、薄型でかつ小型パッケージ
からなる電子装置の集積密度および実装密度の高度化を
実現させることができる。(2) Since the above (11) makes it possible to prevent the occurrence of package cranks, it is possible to realize higher integration and packaging densities of electronic devices having thin and small packages.
（３） タブ外周縁の縁取り部についての形成は、電
子装置の製造工程下におけるリードフレームの打ち抜き
プレス加工時に同時成形することができるため、作業性
の低下を抑制することができる。(3) Since the edging portion of the outer periphery of the tab can be formed at the same time as the punching press processing of the lead frame in the manufacturing process of the electronic device, it is possible to suppress a decrease in work efficiency.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.
例えば、タブ外周縁における縁取り部の階段形状は、そ
の段差における側面がタブ端面に対して直角になるよう
に形成するに限らず、第５図に示されている縁取り部１
０Ａのように、その段差部における側面１１Ａがタブ端
面に対して傾斜するように形成してもよい。また、階段
形状は１段に形成するに限らず、２段以上に形成しても
よい。For example, the stepped shape of the edging portion on the outer circumferential edge of the tab is not limited to the step shape formed so that the side surface at the step is perpendicular to the tab end surface.
As in 0A, the side surface 11A at the stepped portion may be formed to be inclined with respect to the tab end surface. Further, the step shape is not limited to one step, but may be formed in two or more steps.
ペレットに集中する応力を分散するには、ペレットの端
部に面取り部を形成することが望ましい。In order to disperse stress concentrated on the pellet, it is desirable to form a chamfer at the end of the pellet.
さらに、応力はタブとペレットとの剥がれによっても発
生するので、両者の接着性を強化することが望ましいの
は言うまでもない。Furthermore, since stress is also generated by peeling of the tab and pellet, it goes without saying that it is desirable to strengthen the adhesion between the two.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である樹脂封止型のＰＰＰ
Ｉ Ｃに適用した場合について説明したが、それに限
定されるものではなく、その他の樹脂封止型のパンケー
ジを備えたＩＣ等の電子装置全般に通用することができ
る。The above explanation will mainly focus on the field of application of the invention made by the present inventor, which is the resin-sealed PPP.
Although the case where the present invention is applied to an IC has been described, the present invention is not limited thereto, and can be applied to any other electronic device such as an IC equipped with a resin-sealed pancage.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
ベレット取付部であるタブの外周縁に縁取り部を階段形
状に形成することにより、熱ストレスによって樹脂封止
パンケージの内部に発生する応力がタブの外周縁に集中
するのを防止することができるため、該コーナを起点と
するパッケージクランクの発生を防止することができる
。By forming a step-shaped border on the outer periphery of the tab, which is the bullet attachment part, it is possible to prevent stress generated inside the resin-sealed pan cage due to thermal stress from concentrating on the outer periphery of the tab. , it is possible to prevent the occurrence of package crank starting from the corner.
第１図は本発明の一実施例であるＰＰＰＩＣを示す縦断
面図、
第２図はその拡大部分断面図、
第３図はその製造途中を示す平面図、
第４図はその作用を説明するためのパッケージ内部の応
力分布図、
第５図はその変形例を示す拡大部分断面図である。
１・・・ＰＰＰＩＣ（電子装置）、２・・・リードフレ
ーム、３・・・空所、４・・・インナリード、５・・・
アウタリード、６・・・ダム、７・・・外枠、８・・・
タブ、９・・・保持部材、１０、ＩＯＡ・・・縁取り部
、１１、ＩＩＡ・・・段差の側面、１２・・・ベレット
、１３・・・ボンディングワイヤ、１４・・・パンケー
ジ。
第 １ 図
第 ２ 図
７４−ハ２・ツγ〆ミ１′
第 ３ 図Fig. 1 is a vertical sectional view showing a PPPIC which is an embodiment of the present invention, Fig. 2 is an enlarged partial sectional view thereof, Fig. 3 is a plan view showing the process in progress, and Fig. 4 explains its operation. FIG. 5 is an enlarged partial cross-sectional view showing a modification of the stress distribution diagram inside the package. 1... PPPIC (electronic device), 2... Lead frame, 3... Blank space, 4... Inner lead, 5...
Outer lead, 6...Dam, 7...Outer frame, 8...
Tab, 9... Holding member, 10, IOA... Edge portion, 11, IIA... Side surface of step, 12... Beret, 13... Bonding wire, 14... Pan cage. Fig. 1 Fig. 2 Fig. 74-C2・Tut γ〆mi 1' Fig. 3
Claims (1)
て、インナリードと対向するように配設されているタブ
におけるペレット搭載面とは反対側の端面に縁取り部が
階段形状に形成されていることを特徴とする電子装置。 ２、縁取り部が、１段の階段形状に形成されていること
を特徴とする特許請求の範囲第１項記載の電子装置。 ３、縁取り部が、複数段の階段形状に形成されているこ
とを特徴とする特許請求の範囲第１項記載の電子装置。 ４、縁取り部が、その段差における側面がタブの端面に
対して傾斜するように形成されていることを特徴とする
特許請求の範囲第１項記載の電子装置。[Claims] 1. An electronic device equipped with a resin-sealed package, wherein a tab disposed to face the inner lead has a border on the end surface opposite to the pellet mounting surface. An electronic device characterized by being formed into a staircase shape. 2. The electronic device according to claim 1, wherein the border portion is formed in the shape of a single step. 3. The electronic device according to claim 1, wherein the edging portion is formed in the shape of a plurality of steps. 4. The electronic device according to claim 1, wherein the edge portion is formed such that the side surface at the step is inclined with respect to the end surface of the tab.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026587A JPS63208255A (en) | 1987-02-25 | 1987-02-25 | Electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026587A JPS63208255A (en) | 1987-02-25 | 1987-02-25 | Electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63208255A true JPS63208255A (en) | 1988-08-29 |
Family
ID=12575819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4026587A Pending JPS63208255A (en) | 1987-02-25 | 1987-02-25 | Electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63208255A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254677A (en) * | 1995-03-13 | 1995-10-03 | Hitachi Ltd | Resin sealed semiconductor device |
| US5514913A (en) * | 1991-12-05 | 1996-05-07 | Consorzio Per La Ricerca Sulla Microelettronica Net Mezzogiorno | Resin-encapsulated semiconductor device having improved adhesion |
| CN107799498A (en) * | 2016-09-06 | 2018-03-13 | 精工半导体有限公司 | The manufacture method of semiconductor device |
| JP2018041956A (en) * | 2016-09-06 | 2018-03-15 | エイブリック株式会社 | Semiconductor device manufacturing method |
-
1987
- 1987-02-25 JP JP4026587A patent/JPS63208255A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514913A (en) * | 1991-12-05 | 1996-05-07 | Consorzio Per La Ricerca Sulla Microelettronica Net Mezzogiorno | Resin-encapsulated semiconductor device having improved adhesion |
| US5766985A (en) * | 1991-12-05 | 1998-06-16 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for encapsulating a semiconductor device having a heat sink |
| JPH07254677A (en) * | 1995-03-13 | 1995-10-03 | Hitachi Ltd | Resin sealed semiconductor device |
| CN107799498A (en) * | 2016-09-06 | 2018-03-13 | 精工半导体有限公司 | The manufacture method of semiconductor device |
| JP2018041956A (en) * | 2016-09-06 | 2018-03-15 | エイブリック株式会社 | Semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| KR930020649A (en) | Lead frame, semiconductor integrated circuit device using same, and manufacturing method thereof | |
| JP2001015668A (en) | Resin-sealed semiconductor package | |
| JPS63208255A (en) | Electronic device | |
| JP2539432B2 (en) | Resin-sealed semiconductor device | |
| JPS6381966A (en) | Electronic device | |
| JPH01115127A (en) | Semiconductor device | |
| JPS6381965A (en) | Electronic device | |
| JPS6354759A (en) | Electronic device | |
| JP2836219B2 (en) | Resin-sealed semiconductor package | |
| JPS61237458A (en) | Resin-sealed type semiconductor device | |
| JPH0410699Y2 (en) | ||
| JP4485210B2 (en) | Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device | |
| JPS63164250A (en) | Electronic device | |
| KR100819794B1 (en) | Lead-frame and method for manufacturing semi-conductor package using such | |
| JPH09223767A (en) | Lead frame | |
| JPS63164254A (en) | Semiconductor device | |
| KR950000051Y1 (en) | Semiconductor chip | |
| JPS63107152A (en) | Resin packaged type electronic paris | |
| JPH0870087A (en) | Lead frame | |
| TW495941B (en) | Method for packaging BGA for a voiding molding flash | |
| KR0176113B1 (en) | Lead frame and semiconductor package | |
| JPH07122685A (en) | Semiconductor device | |
| JPH0419805Y2 (en) |