JP2018032837A - 両面実装基板の製造方法 - Google Patents

両面実装基板の製造方法 Download PDF

Info

Publication number
JP2018032837A
JP2018032837A JP2016166365A JP2016166365A JP2018032837A JP 2018032837 A JP2018032837 A JP 2018032837A JP 2016166365 A JP2016166365 A JP 2016166365A JP 2016166365 A JP2016166365 A JP 2016166365A JP 2018032837 A JP2018032837 A JP 2018032837A
Authority
JP
Japan
Prior art keywords
substrate
reflow
double
soldering
sided mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016166365A
Other languages
English (en)
Inventor
昌志 國井
Masashi Kunii
昌志 國井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saginomiya Seisakusho Inc
Original Assignee
Saginomiya Seisakusho Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saginomiya Seisakusho Inc filed Critical Saginomiya Seisakusho Inc
Priority to JP2016166365A priority Critical patent/JP2018032837A/ja
Publication of JP2018032837A publication Critical patent/JP2018032837A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】表面実装部品、リード部品を混在した状態で、両面実装基板の両面に自由に配置することができ、電子回路配置に制約がなく、自由な基板設計ができ、しかも、両面実装基板の寸法もコンパクトで、手間と時間もかからず、コストも低減することが可能な両面実装基板の製造方法を提供する。【解決手段】 基板10の第1の表面12に、リフローはんだにより表面実装部品14をはんだ付する第1のリフロー工程と、基板10の第2の表面(裏面側)18に、リフローはんだにより表面実装部品20をはんだ付けする第2のリフロー工程と、基板10の第1の表面12に、リード部品24をマウントして、基板10の第2の表面18からフローはんだにより、リード部品24のリード線26をはんだ付けするフロー工程とを備える。【選択図】図3

Description

本発明は、基板の第1の表面に、表面実装部品(SMD(Surface Mount Device))とリード部品が実装され、基板の第2の表面に、表面実装部品が実装された両面実装基板の製造方法に関する。
従来、このような基板の両面に、表面実装部品とリード部品が混在するように実装された両面実装基板を製造する方法として、以下の方法が行われている。
すなわち、表面実装部品に対しては、リフローはんだ付け方法によって、基板の表面に表面実装部品を実装する方法がある。このリフローはんだ付け方法は、以下のようにして行われる。
先ず、基板の必要な個所に、ペースト状のはんだを塗設した後、表面実装部品をチップマウンターなどで基板上の所定の位置に載置する。その後、基板ごと、例えば、高温のリフロー炉、赤外線過熱、熱風加熱などの加熱方法で加熱することにより、表面実装部品を基板の表面にはんだ付けする方法である。
一方、リード部品に対しては、手作業によるはんだ付けにより、基板の表面に表面実装部品を実装する方法がある。しかしながら、手作業によるはんだ付けでは、ある一定以上の技能者による作業が必要であり、はんだ不良、部品浮きなどのトラブルが発生することもある。
このため、フローはんだ付け方法によって、基板の表面に表面実装部品を実装する方法も採用されている。すなわち、リード部品を基板上にマウント、仮固定した後、リード側を溶融したはんだ槽に浸漬したり、噴流上の溶融はんだの上を通過させて、リード部品を基板の表面にはんだ付けする方法である。
このため、特許文献1(特開平11−284306号公報)には、両面実装基板100の製造方法が開示されている。図11は、この特許文献1の両面実装基板100の裏面を模式的に示す平面図である。
すなわち、特許文献1の両面実装基板100の製造方法では、図11に示したように、両面実装基板100の裏面側の真ん中に、直線帯状の境界領域Bを設けている。この境界領域Bを境にして、左右にフローはんだ付け領域Fと、リフローはんだ付け領域RFとに分けられている。
そして、フローはんだ付け領域Fには、フローはんだ付け法に適した両面実装基板100の表面側からマウントされたリード部品102のリード部分104と、フローはんだ付け法の際に、溶融はんだの熱により、同時にはんだ付けされる表面実装部品106のように、フローはんだ付け法によりはんだ付けされる部品が、マウントされている。
また、リフローはんだ付け領域RFには、リフローはんだ付け法によってはんだ付けされる、表面実装部品108がマウントされている。
さらに、境界領域Bには、リフローはんだ付け法にてはんだ付けされると同時に、フローはんだ付け時の溶融はんだとの接触による脱落を防止することができる、耐熱性の高い表面実装部品110がマウントされている。
このような構成とすることによって、特許文献1の両面実装基板100の製造方法では、、境界領域Bに配置される部品が、フローはんだ付け工程の溶融はんだに接触しても、部品を脱落させない固定手段により固定されているため、このような脱落の心配がない。このため、境界領域Bにおける部品の実装が可能となり、回路基板全体としての高密度実装が実現されるように構成されている。
特開平11−284306号公報
しかしながら、特許文献1の両面実装基板100の製造方法では、両面実装基板100の裏面側に、境界領域Bと、境界領域Bを境にして、左右にフローはんだ付け領域Fと、リフローはんだ付け領域RFとに分けなければならず、表面実装部品、リード部品を混在した状態で、両面実装基板100の両面に自由に配置することができない。
このため、特許文献1の両面実装基板100の製造方法では、電子回路配置に制約ができてしまうことになり、自由な基板設計ができないことになる。
また、このように、両面実装基板100の裏面側に、境界領域Bと、フローはんだ付け領域Fと、リフローはんだ付け領域RFを設けなければならず、両面実装基板100の寸法も大きくなってしまうことになる。
また、これらの境界領域Bと、フローはんだ付け領域Fと、リフローはんだ付け領域RFに適した部品を選択して、これらの領域に配置しなければならず、手間と時間も要し、コストも高くつくことになる。
本発明は、このような現状に鑑み、従来のように、境界領域Bと、フローはんだ付け領域Fと、リフローはんだ付け領域RFを設ける必要がなく、しかも、表面実装部品、リード部品を混在した状態で、両面実装基板の両面に自由に配置することができ、電子回路配置に制約がなく、自由な基板設計ができ、しかも、両面実装基板の寸法もコンパクトで、手間と時間もかからず、コストも低減することが可能な両面実装基板の製造方法を提供することを目的とする。
本発明は、前述したような従来技術における課題及び目的を達成するために発明されたものであって、本発明の両面実装基板の製造方法は、
電子部品が基板の両面に実装された両面実装基板の製造方法であって、
前記基板の第1の表面に、リフローはんだにより表面実装部品をはんだ付する第1のリフロー工程と、
前記基板の第2の表面に、リフローはんだにより表面実装部品をはんだ付けする第2のリフロー工程と、
前記基板の第1の表面に、リード部品をマウントして、前記基板の第2の表面からフローはんだにより、リード部品のリード線をはんだ付けするフロー工程と、
を備えることを特徴とする。
このように構成することによって、第1のリフロー工程により、基板の第1の表面に、リフローはんだにより表面実装部品をはんだ付することができる。
また、第2のリフロー工程により、基板の第2の表面に、リフローはんだにより表面実装部品をはんだ付けすることができる。
さらに、フロー工程により、基板の第1の表面に、リード部品をマウントして、基板の第2の表面からフローはんだにより、リード部品のリード線をはんだ付けすることができる。
このため、従来のように、境界領域Bと、フローはんだ付け領域Fと、リフローはんだ付け領域RFを設ける必要がなく、しかも、表面実装部品、リード部品を混在した状態で、両面実装基板の両面に自由に配置することができる。
その結果、電子回路配置に制約がなく、自由な基板設計ができ、しかも、両面実装基板の寸法もコンパクトで、手間と時間もかからず、コストも低減することが可能である。
この場合、第1のリフロー工程、第2のリフロー工程、フロー工程のはんだの組み合わせとしては、次工程のはんだ工程で、前工程のはんだが溶融しないような組み合わせとすれば良い。
すなわち、低温はんだ(低融点の金属を混合し、特に融点を低くしたもの)、通常の共晶はんだ(融点184℃)、高温はんだから適宜選択すれば良い。
この場合、「高温はんだ」としては、例えば、
Pb−10Sn(固相線温度268℃、液相線温度302℃)、Pb−5Sn(固相線温度307℃、液相線温度313℃)、Pb−2Ag−8Sn(固相線温度275℃、液相線温度346℃)、Pb−5Ag(固相線温度304℃、液相線温度365℃)などのPbが主成分のはんだ、
Sn−3Ag−0.5Cu(固相線温度217℃、液相線温度220℃)、Sn−8Zn−3Bi(固相線温度190℃、液相線温度197℃)、Sn−2.5Ag−0.5Cu−1Bi(固相線温度214℃、液相線温度221℃)などのいわゆる鉛フリーはんだ、
などを選択して用いることができる。
また、本発明の両面実装基板の製造方法は、前記第1のリフロー工程の後に、第2のリフロー工程を行い、その後にフロー工程を行うことを特徴とする。
このように構成することによって、第1のリフロー工程により、基板の第1の表面に、リフローはんだにより表面実装部品をはんだ付することができる。
その後に、第2のリフロー工程により、基板の第2の表面に、リフローはんだにより表面実装部品をはんだ付けすることができる。
これにより、基板の両面に、表面実装部品を自由に配置することができる。
この状態で、最後にフロー工程により、基板の第1の表面に、リード部品をマウントして、基板の第2の表面からフローはんだにより、リード部品のリード線をはんだ付けすることができる。
このように、リード部品のフローはんだによりリード線をはんだ付けする際には、既に、基板の両面に、表面実装部品を自由に配置した状態である。
従って、表面実装部品、リード部品を混在した状態で、両面実装基板の両面に自由に配置することができ、電子回路配置に制約がなく、自由な基板設計ができ、しかも、両面実装基板の寸法もコンパクトで、手間と時間もかからず、コストも低減することが可能である。
また、本発明の両面実装基板の製造方法は、前記第1のリフロー工程の後に、フロー工程を行い、その後に第2のリフロー工程を行うことを特徴とする。
このように、第1のリフロー工程の後に、フロー工程を行い、その後に第2のリフロー工程を行うようにしても良い。
この場合、フロー工程の後に、第2のリフロー工程を行うので、フロー工程に用いるはんだの溶融温度は、第2のリフロー工程に用いるはんだの溶融温度よりも高いはんだを用いれば良い。
これにより、リード線をはんだ付けしたはんだが、第2のリフロー工程を行う際に溶け出すことがなく、リード部品の脱落を防止することができる。
また、本発明の両面実装基板の製造方法は、前記第1のリフロー工程の後に、フロー工程と第2のリフロー工程を同時に行うことを特徴とする。
このように、第1のリフロー工程の後に、フロー工程と第2のリフロー工程を同時に行うようにしても良い。
すなわち、フローはんだによりリード線をはんだ付けするフロー工程の溶融はんだの熱によって、基板の第2の表面に、リフローはんだにより表面実装部品をはんだ付けするようにすればよい。
これにより、工程を簡略化することができ、コストと時間と手間を低減することができる。
また、本発明の両面実装基板の製造方法は、前記フロー工程の後に、第1のリフロー工程と第2のリフロー工程を、順に、もしくは、逆順に、または、同時に行うことを特徴とする。
このように、フロー工程の後に、第1のリフロー工程と第2のリフロー工程を、順に、もしくは、逆順に、または、同時に行うようにしても良い。
また、本発明の両面実装基板の製造方法は、前記フロー工程において、基板の第1の表面側から押圧部材を用いて、リード部品を固定しながら、基板の第2の表面からフロー工程によりリード線をはんだ付けすることを特徴とする。
このように構成することによって、フロー工程において、基板の第1の表面側から押圧部材を用いて、リード部品を固定しながら、基板の第2の表面からフロー工程によりリード線をはんだ付けするので、リード部品の浮きなどによるはんだ不良がなくなり、はんだ付けの後にはんだの修復作業が不要となる。
また、本発明の両面実装基板の製造方法は、前記フロー工程において、はんだ付けされた余分な突出するリード線を切断することを特徴とする。
このようにフロー工程において、はんだ付けされた余分な突出するリード線を切断することによって、短絡などを防止することができる。
また、本発明の両面実装基板の製造方法は、
前記第1のリフロー工程が、基板の第1の表面全体にわたって行われ、
前記第2のリフロー工程が、基板の第2の表面全体にわたって行われるとともに、
前記フロー工程が、基板の第2の表面全体にわたって行われることを特徴とする。
このように構成することによって、第1のリフロー工程、第2のリフロー工程、フロー工程が、基板の第1の表面全体、基板の第2の表面全体にわたって行われることになる。
これにより、従来のように、境界領域Bと、フローはんだ付け領域Fと、リフローはんだ付け領域RFを設ける必要がなく、しかも、表面実装部品、リード部品を混在した状態で、両面実装基板の両面に自由に配置することができる。
その結果、電子回路配置に制約がなく、自由な基板設計ができ、しかも、両面実装基板の寸法もコンパクトで、手間と時間もかからず、コストも低減することが可能である。
この場合、第1のリフロー工程、第2のリフロー工程、フロー工程が、基板の第1の表面全体、基板の第2の表面全体にわたって行われるようにするために、第1のリフロー工程、第2のリフロー工程、フロー工程のはんだの組み合わせ、温度条件を、次工程のはんだ工程で、前工程のはんだが溶融しないような組み合わせとすれば良い。
本発明によれば、第1のリフロー工程により、基板の第1の表面に、リフローはんだにより表面実装部品をはんだ付することができる。
また、第2のリフロー工程により、基板の第2の表面に、リフローはんだにより表面実装部品をはんだ付けすることができる。
さらに、フロー工程により、基板の第1の表面に、リード部品をマウントして、基板の第2の表面からフローはんだにより、リード部品のリード線をはんだ付けすることができる。
このため、従来のように、境界領域Bと、フローはんだ付け領域Fと、リフローはんだ付け領域RFを設ける必要がなく、しかも、表面実装部品、リード部品を混在した状態で、両面実装基板の両面に自由に配置することができる。
その結果、電子回路配置に制約がなく、自由な基板設計ができ、しかも、両面実装基板の寸法もコンパクトで、手間と時間もかからず、コストも低減することが可能である。
図1は、本発明の両面実装基板の製造方法の第1のリフロー工程を示す工程概略図である。 図2は、本発明の両面実装基板の製造方法の第2のリフロー工程を示す工程概略図である。 図3は、本発明の両面実装基板の製造方法のフロー工程を示す工程概略図である。 図4は、本発明の両面実装基板の製造方法を示す工程概略図である。 図5は、本発明の両面実装基板の製造方法を示す工程概略図である。 図6は、本発明の両面実装基板の製造方法を示す工程概略図である。 図7は、本発明の両面実装基板の製造方法を示す工程概略図である。 図8は、本発明の両面実装基板の製造方法を示す工程概略図である。 図9は、本発明の両面実装基板の製造方法を示す工程概略図である。 図10は、本発明の両面実装基板の製造方法を示す工程概略図である。 図11は、特許文献1の両面実装基板100の裏面を模式的に示す平面図である。
以下、本発明の実施の形態(実施例)を図面に基づいてより詳細に説明する。
(実施例1)
図1は、本発明の両面実装基板の製造方法の第1のリフロー工程を示す工程概略図、図2は、本発明の両面実装基板の製造方法の第2のリフロー工程を示す工程概略図、図3は、本発明の両面実装基板の製造方法のフロー工程を示す工程概略図である。
図1〜図3において、符号10は、全体で本発明の両面実装基板10(以下、単に「基板10」と言う。)を示している。
図1に示したように、基板10の第1の表面(表面側)12に、リフローはんだにより表面実装部品(SMD)14をはんだ付する第1のリフロー工程を行う。
具体的には、図1(A)に示したように、基板10を準備して、基板10の第1の表面12において、表面実装部品14を実装する部分に、例えば、スクリーン印刷などの公知の方法によって、はんだペースト16を塗設する。
そして、図1(B)に示したように、基板10の第1の表面12のはんだペースト16が塗設された部分に、例えば、チップマウンターなどによって、表面実装部品14をマウント(載置)する。
なお、この際、表面実装部品14のマウント側に接着剤を塗布しておいて、基板10の第1の表面12上に仮固定しても良い。
その後、図1(C)に示したように、基板10ごと、例えば、高温のリフロー炉、赤外線過熱、熱風加熱などの加熱方法で加熱することにより、表面実装部品14を基板10の第1の表面12上にはんだ付けする。
次に、基板10の第2の表面(裏面側)18に、リフローはんだにより表面実装部品20をはんだ付けする第2のリフロー工程を行う。
具体的には、図2(A)に示したように、基板10の第2の表面18において、表面実装部品20を実装する部分に、例えば、スクリーン印刷などの公知の方法によって、はんだペースト22を塗設する。
そして、図2(B)に示したように、基板10の第2の表面18のはんだペースト22が塗設された部分に、例えば、チップマウンターなどによって、表面実装部品20をマウント(載置)する。
なお、この際、表面実装部品20のマウント側に接着剤を塗布しておいて、基板10の第2の表面18上に仮固定しても良い。
その後、図2(C)に示したように、基板10ごと、例えば、高温のリフロー炉、赤外線過熱、熱風加熱などの加熱方法で加熱することにより、表面実装部品20を基板10の第2の表面18上にはんだ付けする。
次に、図3に示したように、基板10の第1の表面12に、リード部品24をマウントして、基板10の第2の表面18からフローはんだにより、リード部品24のリード線26をはんだ付けするフロー工程を行う。
具体的には、図3(A)に示したように、例えば、チップマウンターなどによって、基板10の第1の表面12に、リード部品24をマウントして、例えば、接着剤などによって仮固定する。
そして、図3(B)、図3(C)に示したように、リード部品24のリード線26側を溶融したはんだ槽に浸漬したり、噴流上の溶融はんだの上を通過させて、リード部品24のリード線26をはんだ付け(28)して、これにより、リード部品24を基板10の第1の表面12にはんだ付けする。なお、図3(B)では、噴流上の溶融はんだ30を矢印Aで示している。
この場合、図3(B)に示したように、フロー工程において、基板10の第1の表面12側から押圧部材32を用いて、リード部品24を固定しながら、基板10の第2の表面18からフロー工程によりリード線26をはんだ付けしても良い。
このように構成することによって、フロー工程において、基板10の第1の表面12側から押圧部材32を用いて、リード部品24を固定しながら、基板10の第2の表面18からフロー工程によりリード線26をはんだ付けするので、リード部品24の浮きなどによるはんだ不良がなくなり、はんだ付けの後にはんだの修復作業が不要となる。
その後、フロー工程において、必要に応じて、はんだ付けされた余分な突出するリード線26aを切断する。
このようにフロー工程において、はんだ付けされた余分な突出するリード線26aを切断することによって、短絡などを防止することができる。
この場合、第1のリフロー工程、第2のリフロー工程、フロー工程のはんだの組み合わせとしては、次工程のはんだ工程で、前工程のはんだが溶融しないような組み合わせとすれば良い(以下の実施例においても同様である)。
すなわち、低温はんだ(低融点の金属を混合し、特に融点を低くしたもの)、通常の共晶はんだ(融点184℃)、高温はんだから適宜選択すれば良い。
この場合、「高温はんだ」としては、例えば、
Pb−10Sn(固相線温度268℃、液相線温度302℃)、Pb−5Sn(固相線温度307℃、液相線温度313℃)、Pb−2Ag−8Sn(固相線温度275℃、液相線温度346℃)、Pb−5Ag(固相線温度304℃、液相線温度365℃)などのPbが主成分のはんだ、
Sn−3Ag−0.5Cu(固相線温度217℃、液相線温度220℃)、Sn−8Zn−3Bi(固相線温度190℃、液相線温度197℃)、Sn−2.5Ag−0.5Cu−1Bi(固相線温度214℃、液相線温度221℃)などのいわゆる鉛フリーはんだ、
などを選択して用いることができる。
このように構成することによって、第1のリフロー工程により、基板10の第1の表面12に、リフローはんだにより表面実装部品14をはんだ付けすることができる。
また、第2のリフロー工程により、基板10の第2の表面18に、リフローはんだにより表面実装部品20をはんだ付けすることができる。
さらに、フロー工程により、基板10の第1の表面12に、リード部品をマウントして、基板10の第2の表面18からフローはんだにより、リード部品24のリード線26をはんだ付けすることができる。
このため、従来のように、境界領域Bと、フローはんだ付け領域Fと、リフローはんだ付け領域RFを設ける必要がなく、しかも、表面実装部品14、20、リード部品24を混在した状態で、両面実装基板10の両面に自由に配置することができる。
その結果、電子回路配置に制約がなく、自由な基板設計ができ、しかも、両面実装基板10の寸法もコンパクトで、手間と時間もかからず、コストも低減することが可能である。
また、リード部品24のフローはんだによりリード線26をはんだ付けする際には、既に、基板10の両面に、表面実装部品14、20を自由に配置した状態である。
従って、表面実装部品14、20、リード部品24を混在した状態で、両面実装基板10の両面に自由に配置することができ、電子回路配置に制約がなく、自由な基板設計ができ、しかも、両面実装基板10の寸法もコンパクトで、手間と時間もかからず、コストも低減することが可能である。
また、この場合、
第1のリフロー工程が、基板10の第1の表面12全体にわたって行われ、
第2のリフロー工程が、基板10の第2の表面18全体にわたって行われるとともに、
フロー工程が、基板10の第2の表面18全体にわたって行われるようにするのが望ましい。
このように構成することによって、第1のリフロー工程、第2のリフロー工程、フロー工程が、基板10の第1の表面12全体、基板10の第2の表面18全体にわたって行われることになる。
これにより、従来のように、境界領域Bと、フローはんだ付け領域Fと、リフローはんだ付け領域RFを設ける必要がなく、しかも、表面実装部品、リード部品を混在した状態で、両面実装基板の両面に自由に配置することができる。
その結果、電子回路配置に制約がなく、自由な基板設計ができ、しかも、両面実装基板の寸法もコンパクトで、手間と時間もかからず、コストも低減することが可能である。
この場合、第1のリフロー工程、第2のリフロー工程、フロー工程が、基板10の第1の表面12全体、基板10の第2の表面18全体にわたって行われるようにするために、第1のリフロー工程、第2のリフロー工程、フロー工程のはんだの組み合わせ、温度条件を、次工程のはんだ工程で、前工程のはんだが溶融しないような組み合わせとすれば良い。
(実施例2)
図4は、本発明の両面実装基板の製造方法を示す工程概略図である。
この実施例の両面実装基板10の製造方法は、図1〜図3に示した両面実装基板10の製造方法と基本的には同様な構成であり、同一の構成部材には、同一の参照番号を付して、その詳細な説明を省略する。
この実施例の両面実装基板10の製造方法では、先ず、図4(A)に示したように、基板10の第1の表面12に、リフローはんだにより表面実装部品14をはんだ付する第1のリフロー工程を行う。
次に、図4(B)に示したように、基板10の第1の表面12に、リード部品24をマウントして、基板10の第2の表面18からフローはんだにより、リード部品24のリード線26をはんだ付けするフロー工程を行う。
その後、図4(C)に示したように、基板10の第2の表面(裏面側)18に、リフローはんだにより表面実装部品20をはんだ付けする第2のリフロー工程を行っている。
このように、第1のリフロー工程の後に、フロー工程を行い、その後に第2のリフロー工程を行うようにしても良い。
この場合、フロー工程の後に、第2のリフロー工程を行うので、フロー工程に用いるはんだの溶融温度は、第2のリフロー工程に用いるはんだの溶融温度よりも高いはんだを用いれば良い。
これにより、リード線26をはんだ付けしたはんだが、第2のリフロー工程を行う際に溶け出すことがなく、リード部品24の脱落を防止することができる。
(実施例3)
図5は、本発明の両面実装基板の製造方法を示す工程概略図である。
この実施例の両面実装基板10の製造方法は、図1〜図3に示した両面実装基板10の製造方法と基本的には同様な構成であり、同一の構成部材には、同一の参照番号を付して、その詳細な説明を省略する。
この実施例の両面実装基板10の製造方法では、先ず、図5(A)に示したように、基板10の第1の表面12に、リフローはんだにより表面実装部品14をはんだ付する第1のリフロー工程を行う。
次に、図5(B)に示したように、基板10の第1の表面12に、リード部品24をマウントして、基板10の第2の表面18からフローはんだにより、リード部品24のリード線26をはんだ付けするフロー工程と、基板10の第2の表面(裏面側)18に、リフローはんだにより表面実装部品20をはんだ付けする第2のリフロー工程を同時に行っている。
このように、第1のリフロー工程の後に、フロー工程と第2のリフロー工程を同時に行うようにしても良い。
すなわち、フローはんだによりリード線26をはんだ付けするフロー工程の溶融はんだの熱によって、基板10の第2の表面18に、リフローはんだにより表面実装部品20をはんだ付けするようにすればよい。
これにより、工程を簡略化することができ、コストと時間と手間を低減することができる。
(実施例4)
図6は、本発明の両面実装基板の製造方法を示す工程概略図である。
この実施例の両面実装基板10の製造方法は、図1〜図3に示した両面実装基板10の製造方法と基本的には同様な構成であり、同一の構成部材には、同一の参照番号を付して、その詳細な説明を省略する。
この実施例の両面実装基板10の製造方法では、図6(A)に示したように、先ず、基板10の第1の表面12に、リード部品24をマウントして、基板10の第2の表面18からフローはんだにより、リード部品24のリード線26をはんだ付けするフロー工程を行っている。
次に、図6(B)に示したように、基板10の第1の表面12に、リフローはんだにより表面実装部品14をはんだ付する第1のリフロー工程を行う。
その後、図6(C)に示したように、基板10の第2の表面(裏面側)18に、リフローはんだにより表面実装部品20をはんだ付けする第2のリフロー工程を行っている。
(実施例5)
図7は、本発明の両面実装基板の製造方法を示す工程概略図である。
この実施例の両面実装基板10の製造方法は、図1〜図3に示した両面実装基板10の製造方法と基本的には同様な構成であり、同一の構成部材には、同一の参照番号を付して、その詳細な説明を省略する。
この実施例の両面実装基板10の製造方法では、図7(A)に示したように、先ず、基板10の第1の表面12に、リード部品24をマウントして、基板10の第2の表面18からフローはんだにより、リード部品24のリード線26をはんだ付けするフロー工程を行っている。
次に、図7(B)に示したように、基板10の第2の表面(裏面側)18に、リフローはんだにより表面実装部品20をはんだ付けする第2のリフロー工程を行っている。
その後、図6(C)に示したように、基板10の第1の表面12に、リフローはんだにより表面実装部品14をはんだ付する第1のリフロー工程を行っている。
(実施例6)
図8は、本発明の両面実装基板の製造方法を示す工程概略図である。
この実施例の両面実装基板10の製造方法は、図1〜図3に示した両面実装基板10の製造方法と基本的には同様な構成であり、同一の構成部材には、同一の参照番号を付して、その詳細な説明を省略する。
この実施例の両面実装基板10の製造方法では、図8(A)に示したように、先ず、基板10の第1の表面12に、リード部品24をマウントして、基板10の第2の表面18からフローはんだにより、リード部品24のリード線26をはんだ付けするフロー工程を行っている。
次に、図8(B)に示したように、基板10の第1の表面12に、リフローはんだにより表面実装部品14をはんだ付する第1のリフロー工程と、基板10の第2の表面(裏面側)18に、リフローはんだにより表面実装部品20をはんだ付けする第2のリフロー工程を同時に行っている。
このように、実施例4〜実施例6に示したように、フロー工程の後に、第1のリフロー工程と第2のリフロー工程を、順に、もしくは、逆順に、または、同時に行うようにしても良い。
(実施例7)
図9は、本発明の両面実装基板の製造方法を示す工程概略図である。
この実施例の両面実装基板10の製造方法は、図1〜図3に示した両面実装基板10の製造方法と基本的には同様な構成であり、同一の構成部材には、同一の参照番号を付して、その詳細な説明を省略する。
この実施例の両面実装基板10の製造方法では、図9(A)に示したように、先ず、基板10の第2の表面(裏面側)18に、リフローはんだにより表面実装部品20をはんだ付けする第2のリフロー工程を行っている。
次に、図9(B)に示したように、基板10の第1の表面12に、リフローはんだにより表面実装部品14をはんだ付する第1のリフロー工程を行う。
その後、図9(C)に示したように、基板10の第1の表面12に、リード部品24をマウントして、基板10の第2の表面18からフローはんだにより、リード部品24のリード線26をはんだ付けするフロー工程を行っている。
(実施例8)
図10は、本発明の両面実装基板の製造方法を示す工程概略図である。
この実施例の両面実装基板10の製造方法は、図1〜図3に示した両面実装基板10の製造方法と基本的には同様な構成であり、同一の構成部材には、同一の参照番号を付して、その詳細な説明を省略する。
この実施例の両面実装基板10の製造方法では、図10(A)に示したように、先ず、基板10の第1の表面12に、リフローはんだにより表面実装部品14をはんだ付する第1のリフロー工程と、基板10の第2の表面(裏面側)18に、リフローはんだにより表面実装部品20をはんだ付けする第2のリフロー工程を同時に行っている。
その後、図10(B)に示したように、基板10の第1の表面12に、リード部品24をマウントして、基板10の第2の表面18からフローはんだにより、リード部品24のリード線26をはんだ付けするフロー工程を行っている。
このように、実施例1、実施例7〜実施例8に示したように、フロー工程の前に、第1のリフロー工程と第2のリフロー工程を、順に、もしくは、逆順に、または、同時に行うようにしても良い。
以上、本発明の好ましい実施の態様を説明してきたが、本発明はこれに限定されることはなく、本発明の目的を逸脱しない範囲で種々の変更が可能である。
本発明は、板の第1の表面に、表面実装部品(SMD(Surface Mount Device))とリード部品が実装され、基板の第2の表面に、表面実装部品が実装された両面実装基板の製造方法に適用することができる。
10 両面実装基板
12 第1の表面
14 表面実装部品
16 ペースト
18 第2の表面
20 表面実装部品
22 ペースト
24 リード部品
26 リード線
26a リード線
32 押圧部材
100 両面実装基板
102 リード部品
104 リード部分
106 表面実装部品
108 表面実装部品
110 表面実装部品
B 境界領域
F フローはんだ付け領域
RF リフローはんだ付け領域

Claims (8)

  1. 電子部品が基板の両面に実装された両面実装基板の製造方法であって、
    前記基板の第1の表面に、リフローはんだにより表面実装部品をはんだ付する第1のリフロー工程と、
    前記基板の第2の表面に、リフローはんだにより表面実装部品をはんだ付けする第2のリフロー工程と、
    前記基板の第1の表面に、リード部品をマウントして、前記基板の第2の表面からフローはんだにより、リード部品のリード線をはんだ付けするフロー工程と、
    を備えることを特徴とする両面実装基板の製造方法。
  2. 前記第1のリフロー工程の後に、第2のリフロー工程を行い、その後にフロー工程を行うことを特徴とする請求項1に記載の両面実装基板の製造方法。
  3. 前記第1のリフロー工程の後に、フロー工程を行い、その後に第2のリフロー工程を行うことを特徴とする請求項1に記載の両面実装基板の製造方法。
  4. 前記第1のリフロー工程の後に、フロー工程と第2のリフロー工程を同時に行うことを特徴とする請求項1に記載の両面実装基板の製造方法。
  5. 前記フロー工程の後に、第1のリフロー工程と第2のリフロー工程を、順に、もしくは、逆順に、または、同時に行うことを特徴とする請求項1に記載の両面実装基板の製造方法。
  6. 前記フロー工程において、基板の第1の表面側から押圧部材を用いて、リード部品を固定しながら、基板の第2の表面からフロー工程によりリード線をはんだ付けすることを特徴とする請求項1から5のいずれかに記載の両面実装基板の製造方法。
  7. 前記フロー工程において、はんだ付けされた余分な突出するリード線を切断することを特徴とする請求項1から6のいずれかに記載の両面実装基板の製造方法。
  8. 前記第1のリフロー工程が、基板の第1の表面全体にわたって行われ、
    前記第2のリフロー工程が、基板の第2の表面全体にわたって行われるとともに、
    前記フロー工程が、基板の第2の表面全体にわたって行われることを特徴とする請求項1から7のいずれかに記載の両面実装基板の製造方法。
JP2016166365A 2016-08-27 2016-08-27 両面実装基板の製造方法 Pending JP2018032837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016166365A JP2018032837A (ja) 2016-08-27 2016-08-27 両面実装基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016166365A JP2018032837A (ja) 2016-08-27 2016-08-27 両面実装基板の製造方法

Publications (1)

Publication Number Publication Date
JP2018032837A true JP2018032837A (ja) 2018-03-01

Family

ID=61304770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016166365A Pending JP2018032837A (ja) 2016-08-27 2016-08-27 両面実装基板の製造方法

Country Status (1)

Country Link
JP (1) JP2018032837A (ja)

Similar Documents

Publication Publication Date Title
US20050161252A1 (en) Method for fitting out and soldering a circuit board, reflow oven and circuit board for said method
US9277648B2 (en) Printed wiring board and information processing apparatus
JP2002329956A (ja) はんだ付け方法および該はんだ付け方法を用いて製造した電子回路基板ならびに電子機器
KR100899251B1 (ko) 실장 구조체
JP2002359462A (ja) 電子部品の実装方法および実装構造体、メタルマスク
JP2007243118A (ja) 半導体装置
JP2018032837A (ja) 両面実装基板の製造方法
JP6318791B2 (ja) バスバー接続構造
JP2002280721A5 (ja)
JP2015205293A (ja) はんだペースト、電子装置の製造方法および電子装置
JP2002359461A (ja) 電子部品の実装方法および実装構造体、メタルマスク
JP2010080667A (ja) 実装基板、および実装方法
JP2009123872A (ja) 回路基板及び回路基板の実装方法
JP4863851B2 (ja) プリント基板
JP2006041059A (ja) 電極端子の固定構造およびその固定方法
JP2011254034A (ja) フローはんだ付け方法
JP4225164B2 (ja) 配線基板の製造方法
JP2003249746A (ja) プリント基板
JP2015149418A (ja) 電子装置およびその製造方法
JP2002026482A (ja) 電子部品の実装構造
JP2006324505A (ja) リードフレーム及び同リードフレームを用いた回路基板の製造方法
JP2009111410A (ja) モジュール
KR100540044B1 (ko) 표면실장부품 리워크용 납 조성물
JP2007180255A (ja) プリント配線板および代替パッド
JP2527644B2 (ja) プリント基板の部品取付装置