JP2018032745A - Dresser, method of manufacturing dresser, and method of manufacturing semiconductor device - Google Patents
Dresser, method of manufacturing dresser, and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2018032745A JP2018032745A JP2016164015A JP2016164015A JP2018032745A JP 2018032745 A JP2018032745 A JP 2018032745A JP 2016164015 A JP2016164015 A JP 2016164015A JP 2016164015 A JP2016164015 A JP 2016164015A JP 2018032745 A JP2018032745 A JP 2018032745A
- Authority
- JP
- Japan
- Prior art keywords
- dresser
- chip
- substrate
- manufacturing
- base metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000005498 polishing Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010953 base metal Substances 0.000 claims abstract description 25
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 25
- 239000010432 diamond Substances 0.000 claims abstract description 25
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010813 municipal solid waste Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000962 poly(amidoamine) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B53/00—Devices or means for dressing or conditioning abrasive surfaces
- B24B53/017—Devices or means for dressing, cleaning or otherwise conditioning lapping tools
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Grinding-Machine Dressing And Accessory Apparatuses (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Polishing Bodies And Polishing Tools (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
Description
本発明の実施形態は、ドレッサー、ドレッサーの製造方法、及び半導体装置の製造方法 Embodiments described herein relate to a dresser, a method for manufacturing a dresser, and a method for manufacturing a semiconductor device
に関する。 About.
半導体装置の製造プロセスにおいて、溝に埋め込まれた絶縁膜、金属膜、多結晶ケイ素
膜等を平坦化するための技術として化学機械研磨(Chemical Mechanic
al Polishing:CMP)が知られている。CMPでは、繰り返しの研磨に伴
い研磨パッドの表面が変形し研磨能力が低下するため、この低下を抑制するために一定時
間毎にドレッサーを用いて研磨パッドをドレッシングする。
As a technique for planarizing an insulating film, a metal film, a polycrystalline silicon film, etc. embedded in a trench in a semiconductor device manufacturing process, chemical mechanical polishing (Chemical Mechanical Polishing)
al Polishing: CMP) is known. In CMP, the surface of the polishing pad is deformed with repeated polishing and the polishing ability is lowered. Therefore, in order to suppress this drop, the polishing pad is dressed using a dresser at regular intervals.
本実施形態が解決しようとする課題は、高生産性に優れたドレッサー、ドレッサーの製
造方法、及び半導体装置の製造方法を提供する。
The problem to be solved by the present embodiment provides a dresser excellent in high productivity, a method for manufacturing a dresser, and a method for manufacturing a semiconductor device.
実施形態のドレッサーは、台金と、前記台金上に複数設けられ、上部に突起を有するS
i基板と前記Si基板の前記突起上に設けられたダイヤモンド薄膜層とを含むチップ部と
、を有する。
The dresser of the embodiment is provided with a base metal and a plurality of S on the base metal and having a protrusion on the top.
a chip portion including an i substrate and a diamond thin film layer provided on the protrusion of the Si substrate.
以下、発明を実施するための実施形態について説明する。 Hereinafter, embodiments for carrying out the invention will be described.
(第1の実施形態)
第1の実施形態に係るドレッサーについて図1乃至図7を参照して説明する。なお、以
下の図面の記載において、同一な部分には同一の符号で表している。ただし、図面は厚さ
と平面寸法との関係、比率等は現実のものとは異なり、模式的なものである。
(First embodiment)
The dresser according to the first embodiment will be described with reference to FIGS. In the following description of the drawings, the same portions are denoted by the same reference numerals. However, the relationship between the thickness and the planar dimensions, the ratio, and the like are schematic, unlike the actual ones.
第1の実施形態に係るドレッサー1の構成を図1及び図2を用いて説明する。図1は本
実施形態のドレッサー1の作用面を示す平面模式図である。なお、作用面とは例えば研磨
パッド等のドレッシング対象物と対向する面のことである。
A configuration of the
図1に示すように、ドレッサー1の作用面は台金10上に複数のチップ部20を有する
。台金10は例えばステンレス(SUS)や鉄を含むがその材料は特に限定されない。チ
ップ部20はたとえばSiウエハ(Si基板)より形成される。チップ部20の大きさは
例えば、1mm〜50mmであるが、本実施形態においてチップ部20の大きさは特に限
定されない。また、本実施形態のドレッサー1のチップ部20の数も特に限定されないが
、チップ部20が複数個あることで均一にドレッシングされやすくなる。
As shown in FIG. 1, the working surface of the
次にチップ部20の詳細について説明する。図2(a)はチップ部20の平面模式図、
図2(b)は図2(a)のA−A‘断面を示す断面模式図である。
Next, details of the
FIG. 2B is a schematic cross-sectional view showing the AA ′ cross section of FIG.
図2(a)、(b)に示すように、チップ部20は基板21と基板21上の複数の突起
22とを有する。突起22は例えば半径0.15mm程度の円錐形状を有する。チップ部
20において、1つのチップ部20内にできるだけ多くの突起22を形成するために突起
22は例えばハニカム状に並んでいる。突起22は例えばSiを含み、基板21と一体化
している。図2(b)に示すように、突起22上にはダイヤモンド薄膜層23が形成され
ている。ダイヤモンド薄膜層23は突起22及び突起22から露出した基板21を含むチ
ップ部20の全面に亘って形成される。また、ダイヤモンド薄膜層23の厚みは略均一に
形成されている。なお、チップ部20における突起22の配置は図2のように限定されな
い。
As shown in FIGS. 2A and 2B, the
次に、図3乃至図6を用いて、本実施形態のチップ部及びドレッサーの製造方法につい
て説明する。
Next, the manufacturing method of the chip part and the dresser according to the present embodiment will be described with reference to FIGS.
図3及び図4はSiウエハの一部の領域を示す断面模式図である。なお、以下の製造方
法においてSiウエハ内の位置による偏り等は無く、ウエハ全面に亘り略均一な構造に形
成されるものとする。
3 and 4 are schematic cross-sectional views showing a partial region of the Si wafer. In the following manufacturing method, there is no deviation due to the position in the Si wafer, and the wafer is formed in a substantially uniform structure over the entire surface of the wafer.
図3(a)に示すように、まずSiウエハを用意する。Siウエハ上に下地膜30をCV
D(Chemical Vapor Deposition)法を用いて形成する。下地
膜30は、例えば500nm程度のTEOS膜である。本実施形態では、Siウエハは半
導体製造プロセスにおいて一般的に用いられ、低価格で一定の硬度を有するため適してい
る。特に面方位が(111)面のSiウエハ(Si(111))は、結晶面方位が揃って
いるためビッカーズ硬度(Gpa)が高く(例えば、10.6Gpa以上)、より適して
いる。さらには、他の高硬度材料と比較して熱膨張係数がダイヤモンドと同程度(例えば
2.56×10‐6/K以下)なため適している。なお、Si(111)とは結晶内でS
i間の距離が等しくなるような原子配列を有する構造のことを言う。
As shown in FIG. 3A, an Si wafer is first prepared. CV is applied to the
It is formed using D (Chemical Vapor Deposition) method. The
A structure having an atomic arrangement in which the distances between i are equal.
次に、図3(b)に示すように下地膜30上にレジスト膜40を形成する。レジスト膜
40は例えばi線用レジスト膜である。その後例えば図5に示すようなマスクを介して例
えばi線によってレジスト膜を露光する。ただし、波長等は特に限定されない。
Next, a
次に、図3(c)に示すように、露光されたレジスト膜40を現像した後、ドライエッ
チングによってレジスト膜40をマスクに下地膜30を略垂直にエッチングする。この時
、例えばCF4ガス等を用いる。
Next, as shown in FIG. 3C, after the exposed resist
次に、図3(d)に示すように、Siウエハのエッチングを行う。例えば、SF6=7
0secm、C4F8=200sccm、O2=500sccmの混合ガスを用いてエッチ
ングを行う。同条件下でさらにエッチングを進めると、図4(a)に示すように、Siウ
エハの上端が角の円錐形状に近づく。同時に、レジスト膜40及び下地膜30の大きさも
縮小していく。最終的には、Siウエハに複数の円錐状の突起22が形成される(図4(
b))。縮小したレジスト膜40及び下地膜30は突起22間に落下する。
Next, as shown in FIG. 3D, the Si wafer is etched. For example, SF 6 = 7
Etching is performed using a mixed gas of 0 secm, C4F8 = 200 sccm, and O 2 = 500 sccm. When the etching is further advanced under the same conditions, the upper end of the Si wafer approaches a corner cone shape as shown in FIG. At the same time, the sizes of the resist
b)). The reduced resist
次に、アッシャー又はNH4OH洗浄等によって縮小したレジスト膜40及び下地膜3
0を除去する。以上の工程により、例えば円錐形状等の所望の形状の突起が形成されたS
iウエハが得られる。
Next, the resist
Remove 0. Through the above steps, a protrusion having a desired shape such as a conical shape is formed.
An i-wafer is obtained.
次に、上述した複数の円錐形状の突起22が形成されたSiウエハを個片化するため、
所望のサイズにダイシングし、ベースプレートとなるチップ部20を得る(図6(a))。
チップ部20は例えば、300mmウエハの場合160チップ以上、200mmウエハの
場合70チップ以上取得可能であるが、チップ数は特に限定されない。
Next, in order to separate the Si wafer on which the plurality of
Dicing to a desired size yields a
For example, the
次に、チップ部20上にダイヤモンド薄膜層23を形成する。ダイヤモンド薄膜層23
は、例えばプラズマCVD法を用い、減圧容器の中に設けられる接地した陽極上にチップ
部20を置いて800度に加熱する。その後メタンと水素の混合気体を減圧下に流入させ
、陰極に直流1000V程度をかけ、異常グロー放電を行うことにより形成される。なお
、上記の形成方法は一例である。上記のようにして、ダイヤモンド薄膜層23が形成され
た突起22を有するチップ部20を得る。
Next, a diamond
For example, using a plasma CVD method, the
次に、図6(b)に示すように、チップ部20の突起22形成面の裏面に樹脂を塗布し
、例えばステンレス(SUS)等を含む台金10に貼付する。樹脂は、例えばエポキシ樹
脂とアミン系接着剤との混合剤又はエポキシ樹脂とポリアミドアミン系接着剤との混合剤
を用いる。台金10は例えば、リング状構造を有するが特に限定されない。
Next, as shown in FIG. 6B, a resin is applied to the back surface of the surface of the
以上のようにして、本実施形態のドレッサー1が完成する。
As described above, the
次に、本実施形態に係るドレッサー1を用いた具体例について説明する。
Next, a specific example using the
図7はドレッサー1を用いた具体例である研磨装置100の構成示す模式図である。図
7に示すように、研磨装置100はドレッシング機構2、研磨ヘッド3、ノズル4、研磨
パッド5、回転テーブル6を有する。また、この他に一部図示しない構成があっても良い
。
FIG. 7 is a schematic diagram showing a configuration of a polishing apparatus 100 as a specific example using the
回転テーブル6は、図示しない回転軸に下から支承され、回転軸が外部の駆動装置によ
り回転駆動されることによって所定速度で回転する。
The rotary table 6 is supported from below on a rotary shaft (not shown), and rotates at a predetermined speed when the rotary shaft is driven to rotate by an external driving device.
研磨ヘッド3の下部には半導体ウエハが位置する。ウエハは、研磨対象面を研磨パッド
5に対向するように設置され、研磨ヘッド3に保持される。研磨ヘッド3は、ウエハを回
転テーブル6に押圧可能な機構等が備えられている。
A semiconductor wafer is located below the polishing head 3. The wafer is placed so that the surface to be polished faces the polishing pad 5 and is held by the polishing head 3. The polishing head 3 includes a mechanism that can press the wafer against the rotary table 6.
回転テーブル6の上方にはスラリーを吐出するノズル4が配置されている。スラリーは
、例えば二酸化セリウムを砥粒としたものである。
A nozzle 4 for discharging slurry is disposed above the rotary table 6. The slurry is, for example, cerium dioxide as abrasive grains.
研磨処理時には、ノズル4から研磨パッド5上にスラリーを供給し、研磨ヘッド3を降
下させることによってウエハを研磨パッド5に接触させる。そして、回転テーブル6およ
び研磨ヘッド3を同一方向に回転させる。このようにして、ウエハ上に設けられた所定の
研磨対象材料を研磨することで半導体装置を製造する。
During the polishing process, slurry is supplied from the nozzle 4 onto the polishing pad 5 and the polishing head 3 is lowered to bring the wafer into contact with the polishing pad 5. Then, the rotary table 6 and the polishing head 3 are rotated in the same direction. In this way, a semiconductor device is manufactured by polishing a predetermined material to be polished provided on the wafer.
また、ドレッシング機構2には研磨パッド5側にドレッサー1が設けられている。ドレ
ッサー1は研磨パッド5と対向する面(作用面)にチップ部20の複数の突起22が位置
するように配置されている。ドレッシング機構2は、ウエハの研磨中または研磨前後にド
レッサー1を回転させ、ドレッサー1を揺動させながら研磨パッド5の目立てを行う。ド
レッシング機構2が設けられることで、ウエハの通過領域の表面を万遍なく目立てするこ
とが可能になる。
The dressing mechanism 2 is provided with a
以上、本実施形態に係るドレッサー1によれば、Si基板上にダイヤモンド薄膜層を成
膜するため、金属系の基板にダイヤモンド薄膜層を成膜する場合と比較して高温環境に強
いドレッサーを形成することが可能になる。例えば、ダイヤモンド薄膜層の成膜時に80
0度の高温環境下に晒した時に金属が溶出し、金属中の炭素が成長してすす状になると言
う問題を回避できる。また、Si基板とダイヤモンドの熱膨張係数が同程度のため、高温
環境下においてダイヤモンドとの熱膨張係数の差が大きいことによりダイヤモンド薄膜層
にクラックが発生してしまう虞を回避できる。
As described above, according to the
It is possible to avoid the problem that the metal is eluted when exposed to a high temperature environment of 0 ° C., and the carbon in the metal grows to form soot. In addition, since the thermal expansion coefficients of the Si substrate and diamond are approximately the same, it is possible to avoid the possibility of cracks occurring in the diamond thin film layer due to a large difference in thermal expansion coefficient from diamond in a high temperature environment.
さらには、Si基板を円錐形状に加工し突起を形成するため、より効率的に研磨パッド
のドレッシングが可能になり、また、四角錐や他の突起形状と比較して、突起間に研磨パ
ッドの屑が溜まりにくくなる。
Furthermore, since the Si substrate is processed into a conical shape to form protrusions, the dressing of the polishing pad can be performed more efficiently. Also, compared to a quadrangular pyramid or other protrusion shapes, the polishing pad can be dressed between the protrusions. It becomes difficult to collect trash.
本実施形態に係るドレッサー1の製造方法によれば、Siウエハに突起を形成した後に
ダイシング工程により複数のチップ状にダイシングし、得たチップ部を台金に取り付ける
。そのため、一枚のウエハから製造できるドレッサーの数が多くなり、コストの削減が可
能になる。
According to the method for manufacturing the
(第2の実施形態)
以下、第2の実施形態に係るドレッサーについて図8を用いて説明する。第2の実施形
態に係るドレッサーは第1の実施形態と比較して、台金とチップ部との間にチップ保持台
を用いるという点が異なる。
(Second Embodiment)
Hereinafter, the dresser according to the second embodiment will be described with reference to FIG. The dresser according to the second embodiment is different from the first embodiment in that a chip holder is used between the base metal and the chip portion.
図8に第2の実施形態に係るドレッサー1の構成を示す。なお、チップ部20の構造は
第1の実施形態と同様なためその説明は省略する。図8に示すように、本実施形態のドレ
ッサー1は台金10と、台金10上に設けられた複数のチップ保持台50を有し、各チッ
プ保持台50上にはそれぞれチップ部20を有する。
FIG. 8 shows the configuration of the
チップ保持台50は例えばステンレス(SUS)等を含むがその材料は特に限定されな
い。台金10と同材料で構成され、台金10の一部分として一体化していても良い。また
、チップ保持台50の数は特に限定されず、少なくとも1つあればよい。なお、本実施形
態において、チップ保持台50を台金10の一部に含めても良い。
The
次に本実施形態のドレッサー1の製造方法について図9を用いて説明する。
Next, the manufacturing method of the
まずチップ部20を作製する。なお、チップ部20の形成方法は第1の実施形態と同様
であるためその説明は省略する(図3、図4及び図6(a)図参照)。
First, the
次に、上記の方法で得たダイヤモンド薄膜層23が成膜されたチップ部20を突起22
形成面の裏面に樹脂を塗布し、チップ部20をチップ保持台50上に貼付する(図9(a
))。樹脂は例えばエポキシ樹脂とアミン系接着剤との混合剤を用いる。
Next, the
Resin is applied to the back surface of the forming surface, and the
)). As the resin, for example, a mixture of an epoxy resin and an amine adhesive is used.
最後に、チップ部20が貼付されたチップ保持台50を例えばネジ等を用いて台金10
に固定する。以上のようにして第2の実施形態のドレッサー1完成する。なお、固定方法
は特に限定されない。
Finally, the
Secure to. As described above, the
本実施形態に係るドレッサー1によれば、第1の実施形態と同様な効果を有し、かつチ
ップ部と台金との間にチップ保持台を有することによって、チップ部のみを研磨パッドに
作用させやすくなる。具体的には、研磨パッドが軟質な場合に台金からのチップ部の突出
量が小さいと台金にも研磨パッドが接触してしまい、研磨パッドに対するチップ部からの
圧力が台金に逃げる可能性がある。上記を回避するために、厚いSiウエハを用いてチッ
プ部の厚さを厚くする方法があるが、本実施形態では金属のチップ保持台を用いるためコ
ストを削減できる。
According to the
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示
したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は
、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、
種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の
範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含
まれる。
As mentioned above, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and without departing from the spirit of the invention,
Various omissions, replacements, and changes can be made. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
1 ドレッサー
2 ドレッシング機構
3 研磨ヘッド
4 ノズル
5 研磨パッド
6 回転テーブル
10 台金
20 チップ部
21 基板
22 突起
23 ダイヤモンド薄膜層
30 下地膜
40 レジスト膜
50 チップ保持台
100 研磨装置
DESCRIPTION OF
Claims (13)
前記台金上に設けられ、上部に突起を有し面方位が(111)面であるSi基板と前記
Si基板の前記突起上に設けられたダイヤモンド薄膜層とを含むチップ部と、
を有するドレッサー。 With the base metal,
A chip portion that is provided on the base metal and includes a Si substrate having a protrusion on the top and a plane orientation of (111) plane; and a diamond thin film layer provided on the protrusion of the Si substrate;
Having a dresser.
前記台金上に複数設けられ、上部に突起を有するSi基板と前記Si基板の前記突起上
に設けられたダイヤモンド薄膜層とを含むチップ部と、
を有するドレッサー。 With the base metal,
A chip portion including a plurality of Si substrates provided on the base metal and having protrusions on the upper portion; and a diamond thin film layer provided on the protrusions of the Si substrate;
Having a dresser.
サー。 The dresser according to claim 2, wherein the Si substrate has a (111) plane.
至3のいずれか1項に記載のドレッサー。 The dresser according to any one of claims 1 to 3, wherein the base metal partially protrudes from a joint portion with the chip portion.
記載のドレッサー。 The dresser according to claim 1, wherein the shape of the protrusion is a conical shape.
前記チップ部の前記突起上にダイヤモンド薄膜層を形成し、
台金上に前記ダイヤモンド薄膜層が形成された前記チップ部を設けるドレッサーの製造方
法。 Prepare a chip part in which a Si substrate having a plurality of protrusions on the surface is separated,
Forming a diamond thin film layer on the protrusion of the tip portion;
A method for manufacturing a dresser, wherein the tip portion having the diamond thin film layer formed on a base metal is provided.
ンド薄膜層を形成した後、前記複数の前記チップ部を前記台金上に設けることを特徴とす
る請求項6に記載のドレッサーの製造方法。 A plurality of the chip parts divided into pieces are prepared, and after forming a diamond thin film layer on the protrusions of the plurality of chip parts, the plurality of chip parts are provided on the base metal. Item 7. A method for producing a dresser according to Item 6.
のドレッサーの製造方法。 The method of manufacturing a dresser according to claim 6 or 7, wherein the Si substrate has a (111) plane orientation.
載のドレッサーの製造方法。 The method of manufacturing a dresser according to claim 6, wherein the Si substrate is a Si wafer.
記載のドレッサーの製造方法。 The method for manufacturing a dresser according to claim 6, wherein the shape of the protrusion is a conical shape.
特徴とする請求項6乃至10のいずれか1項に記載のドレッサーの製造方法。 11. The dresser manufacturing method according to claim 6, wherein the chip portion is provided on a chip holding base partially formed on the base metal. 11.
徴とする請求項6乃至11のいずれか1項に記載のドレッサーの製造方法。 The method for manufacturing a dresser according to any one of claims 6 to 11, wherein the plurality of protrusions on the surface of the Si substrate are simultaneously formed by etching.
ヤモンド薄膜層が設けられ、前記個々のチップ部が台金上に設けられたドレッサーを用い
て、研磨パッドを目立てし、目立てされた研磨パッドを用いて半導体ウエハを研磨する半
導体装置の製造方法。 Using a dresser in which a diamond thin film layer is provided on the protrusions of each chip part obtained by dividing a Si substrate having a plurality of protrusions on the surface, and each chip part is provided on a base metal A method for manufacturing a semiconductor device, wherein a pad is sharpened and a semiconductor wafer is polished using the sharpened polishing pad.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016164015A JP2018032745A (en) | 2016-08-24 | 2016-08-24 | Dresser, method of manufacturing dresser, and method of manufacturing semiconductor device |
US15/429,542 US10195716B2 (en) | 2016-08-24 | 2017-02-10 | Dresser, method of manufacturing dresser, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016164015A JP2018032745A (en) | 2016-08-24 | 2016-08-24 | Dresser, method of manufacturing dresser, and method of manufacturing semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020082197A Division JP7068380B2 (en) | 2020-05-07 | 2020-05-07 | How to make a dresser |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018032745A true JP2018032745A (en) | 2018-03-01 |
Family
ID=61241393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016164015A Pending JP2018032745A (en) | 2016-08-24 | 2016-08-24 | Dresser, method of manufacturing dresser, and method of manufacturing semiconductor device |
Country Status (2)
Country | Link |
---|---|
US (1) | US10195716B2 (en) |
JP (1) | JP2018032745A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113661031A (en) * | 2019-04-09 | 2021-11-16 | 恩特格里斯公司 | Sector design of a disc |
CN116141018A (en) * | 2023-01-06 | 2023-05-23 | 天津世亚模具股份有限公司 | Progressive die for machining automobile parts |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI706831B (en) * | 2020-02-10 | 2020-10-11 | 富仕多科技有限公司 | Base seat used in polishing pad conditioning apparatus |
WO2023055649A1 (en) * | 2021-09-29 | 2023-04-06 | Entegris, Inc. | Double-sided pad conditioner |
CN116652825B (en) * | 2023-07-24 | 2023-11-10 | 北京寰宇晶科科技有限公司 | Diamond CMP polishing pad trimmer and preparation method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1158232A (en) * | 1997-08-26 | 1999-03-02 | Toshiba Ceramics Co Ltd | Dressing tool and manufacture thereof |
JP2002187065A (en) * | 2000-12-21 | 2002-07-02 | Nippon Steel Corp | Dresser, arranging method for hard grain used in dresser and manufacturing method for dresser |
JP2009190170A (en) * | 2004-03-10 | 2009-08-27 | Read Co Ltd | Dresser for polishing cloth and its manufacturing method |
JP3163748U (en) * | 2010-08-19 | 2010-10-28 | 新日鉄マテリアルズ株式会社 | CMP dresser |
WO2014136393A1 (en) * | 2013-03-08 | 2014-09-12 | 国立大学法人山口大学 | Processed substrate and semiconductor device using same |
US20150290768A1 (en) * | 2014-04-11 | 2015-10-15 | Kinik Company | Chemical mechanical polishing conditioner capable of controlling polishing depth |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2957519B2 (en) | 1996-05-23 | 1999-10-04 | 旭ダイヤモンド工業株式会社 | Dresser for semiconductor wafer polishing pad and method of manufacturing the same |
US5921856A (en) * | 1997-07-10 | 1999-07-13 | Sp3, Inc. | CVD diamond coated substrate for polishing pad conditioning head and method for making same |
KR19990081117A (en) * | 1998-04-25 | 1999-11-15 | 윤종용 | CMP Pad Conditioning Disc and Conditioner, Manufacturing Method, Regeneration Method and Cleaning Method of the Disc |
JP3527448B2 (en) * | 1999-12-20 | 2004-05-17 | 株式会社リード | Dresser for CMP polishing cloth and its manufacturing method |
US6659161B1 (en) * | 2000-10-13 | 2003-12-09 | Chien-Min Sung | Molding process for making diamond tools |
US6632127B1 (en) * | 2001-03-07 | 2003-10-14 | Jerry W. Zimmer | Fixed abrasive planarization pad conditioner incorporating chemical vapor deposited polycrystalline diamond and method for making same |
US6872127B2 (en) * | 2002-07-11 | 2005-03-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Polishing pad conditioning disks for chemical mechanical polisher |
US20050025973A1 (en) * | 2003-07-25 | 2005-02-03 | Slutz David E. | CVD diamond-coated composite substrate containing a carbide-forming material and ceramic phases and method for making same |
US7066795B2 (en) * | 2004-10-12 | 2006-06-27 | Applied Materials, Inc. | Polishing pad conditioner with shaped abrasive patterns and channels |
US8398466B2 (en) * | 2006-11-16 | 2013-03-19 | Chien-Min Sung | CMP pad conditioners with mosaic abrasive segments and associated methods |
EP2259900A1 (en) * | 2008-03-10 | 2010-12-15 | Morgan Advanced Ceramics, Inc. | Non-planar cvd diamond-coated cmp pad conditioner and method for manufacturing |
KR101211138B1 (en) * | 2011-03-07 | 2012-12-11 | 이화다이아몬드공업 주식회사 | Conditioner for soft pad and method for producing the same |
KR101916492B1 (en) * | 2011-03-07 | 2018-11-07 | 엔테그리스, 아이엔씨. | Chemical mechanical planarization pad conditioner |
KR101339722B1 (en) * | 2011-07-18 | 2013-12-10 | 이화다이아몬드공업 주식회사 | CMP Pad conditioner |
US9457450B2 (en) * | 2013-03-08 | 2016-10-04 | Tera Xtal Technology Corporation | Pad conditioning tool |
TWI511841B (en) * | 2013-03-15 | 2015-12-11 | Kinik Co | Stick-type chemical mechanical polishing conditioner and manufacturing method thereof |
-
2016
- 2016-08-24 JP JP2016164015A patent/JP2018032745A/en active Pending
-
2017
- 2017-02-10 US US15/429,542 patent/US10195716B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1158232A (en) * | 1997-08-26 | 1999-03-02 | Toshiba Ceramics Co Ltd | Dressing tool and manufacture thereof |
JP2002187065A (en) * | 2000-12-21 | 2002-07-02 | Nippon Steel Corp | Dresser, arranging method for hard grain used in dresser and manufacturing method for dresser |
JP2009190170A (en) * | 2004-03-10 | 2009-08-27 | Read Co Ltd | Dresser for polishing cloth and its manufacturing method |
JP3163748U (en) * | 2010-08-19 | 2010-10-28 | 新日鉄マテリアルズ株式会社 | CMP dresser |
WO2014136393A1 (en) * | 2013-03-08 | 2014-09-12 | 国立大学法人山口大学 | Processed substrate and semiconductor device using same |
US20150290768A1 (en) * | 2014-04-11 | 2015-10-15 | Kinik Company | Chemical mechanical polishing conditioner capable of controlling polishing depth |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113661031A (en) * | 2019-04-09 | 2021-11-16 | 恩特格里斯公司 | Sector design of a disc |
JP2022527384A (en) * | 2019-04-09 | 2022-06-01 | インテグリス・インコーポレーテッド | Disk segment design |
JP7368492B2 (en) | 2019-04-09 | 2023-10-24 | インテグリス・インコーポレーテッド | Disk segment design |
TWI836056B (en) * | 2019-04-09 | 2024-03-21 | 美商恩特葛瑞斯股份有限公司 | Pad conditioner for a chemical mechanical planarization (cmp) assembly and chemical mechanical planarization (cmp) pad conditioner assembly |
CN113661031B (en) * | 2019-04-09 | 2024-05-07 | 恩特格里斯公司 | Pad conditioner for chemical mechanical planarization assembly and pad conditioner assembly |
CN116141018A (en) * | 2023-01-06 | 2023-05-23 | 天津世亚模具股份有限公司 | Progressive die for machining automobile parts |
CN116141018B (en) * | 2023-01-06 | 2023-09-12 | 天津世亚模具股份有限公司 | Progressive die for machining automobile parts |
Also Published As
Publication number | Publication date |
---|---|
US10195716B2 (en) | 2019-02-05 |
US20180056482A1 (en) | 2018-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018032745A (en) | Dresser, method of manufacturing dresser, and method of manufacturing semiconductor device | |
US9138861B2 (en) | CMP pad cleaning apparatus | |
US20140273773A1 (en) | Segment-type chemical mechanical polishing conditioner and method for manufacturing thereof | |
TW201814847A (en) | Manufacturing method of semiconductor device and semiconductor manufacturing device capable of making thickness of semiconductor chip even and thinning semiconductor chip while suppressing edge cracking | |
JP2018006573A (en) | Electrostatic chuck, manufacturing method thereof and reproduction method for electrostatic chuck | |
US20080064308A1 (en) | Polishing apparatus and manufacturing method of an electronic apparatus | |
TW201933476A (en) | Wide-gap semiconductor substrate, apparatus for manufacturing wide-gap semiconductor substrate, and method for manufacturing wide-gap semiconductor substrate | |
JPH08139169A (en) | Method for making ceramic member for wafer holding base | |
JP2018014515A (en) | Electrostatic chuck and manufacturing method therefor, and generation method for electrostatic chuck | |
JP7068380B2 (en) | How to make a dresser | |
JP2013129023A (en) | Method for manufacturing sapphire substrate, and sapphire substrate | |
US8664123B2 (en) | Method for manufacturing nitride semiconductor substrate | |
JP2005205543A (en) | Wafer grinding method and wafer | |
JP5581118B2 (en) | Semiconductor wafer partial polishing method | |
JP5869280B2 (en) | Manufacturing method of semiconductor device | |
JPH10156710A (en) | Thin plate polishing method and polishing device | |
JP2010173016A (en) | Conditioner for semiconductor polishing cloth, method for manufacturing the conditioner for semiconductor polishing cloth, and semiconductor polishing apparatus | |
JP2010209371A (en) | Carbon film coated member, method for forming carbon film, and cmp pad conditioner | |
JP2010135707A (en) | Conditioner for semiconductor polishing cloth, method of manufacturing conditioner for semiconductor polishing cloth, and semiconductor polishing device | |
JP2009099789A (en) | Method of manufacturing silicon carbide semiconductor device | |
WO2004051724A1 (en) | Silica glass jig used in process for manufacturing semiconductor and method of manufacturing silica glass jig | |
JP2010125587A (en) | Conditioner for semiconductor polishing cloth and method of manufacturing the same | |
JP2010125586A (en) | Conditioner for semiconductor polishing cloth and method of manufacturing the same | |
JP2010125588A (en) | Conditioner for semiconductor polishing cloth and method of manufacturing the same | |
JP2007136650A (en) | Polishing element and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170821 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180907 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20180907 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200214 |