JP5869280B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5869280B2
JP5869280B2 JP2011215479A JP2011215479A JP5869280B2 JP 5869280 B2 JP5869280 B2 JP 5869280B2 JP 2011215479 A JP2011215479 A JP 2011215479A JP 2011215479 A JP2011215479 A JP 2011215479A JP 5869280 B2 JP5869280 B2 JP 5869280B2
Authority
JP
Japan
Prior art keywords
substrate
grinding
manufacturing
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011215479A
Other languages
Japanese (ja)
Other versions
JP2013077644A (en
Inventor
西 眞弘
眞弘 西
俊行 河阪
俊行 河阪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2011215479A priority Critical patent/JP5869280B2/en
Publication of JP2013077644A publication Critical patent/JP2013077644A/en
Application granted granted Critical
Publication of JP5869280B2 publication Critical patent/JP5869280B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

半導体ウエハの基板材料として、例えばSiC(炭化珪素)が知られている。SiCは、硬度、及び熱伝導率が高いために、半導体素子の形成に適している。   For example, SiC (silicon carbide) is known as a substrate material for semiconductor wafers. SiC is suitable for forming a semiconductor element because of its high hardness and thermal conductivity.

この基板の厚さは、例えば約500(μm)であるが、半導体素子の形成後に、バックグラインダなどと称される研削装置により研削され、最終的に約100〜150(μm)に低減される。これは、基板内部に形成されたスルーホールのアスペクト比を調整するとともに、ウエハから得られる半導体チップを薄型化するためである。   The thickness of the substrate is, for example, about 500 (μm), but after the formation of the semiconductor element, it is ground by a grinding device called a back grinder and is finally reduced to about 100 to 150 (μm). . This is for adjusting the aspect ratio of the through hole formed inside the substrate and reducing the thickness of the semiconductor chip obtained from the wafer.

例えば、特許文献1には、ウエハの内周部分が外周部分より薄くなるように、ウエハを研削する技術が開示されている。   For example, Patent Document 1 discloses a technique for grinding a wafer so that an inner peripheral portion of the wafer is thinner than an outer peripheral portion.

特開平5−121384号公報JP-A-5-121384

基板は、熱伝導性、または吸着性を向上するために、いわゆる鏡面仕上げ加工により、半導体素子を形成する面の反対面の表面粗さが低減化されている。このため、研削装置による研削工程において、装置の砥石がすべって効果的に削ることができず、結果的に、研削装置の使用電流が上限値を越えて装置の動作が停止する、あるいは、装置による表面の過剰な押圧によって基板にクラックが生ずるという問題がある。   The surface roughness of the substrate opposite to the surface on which the semiconductor element is formed is reduced by so-called mirror finish processing in order to improve thermal conductivity or adsorption. For this reason, in the grinding process by the grinding device, the grindstone of the device cannot slip effectively, and as a result, the operating current of the grinding device exceeds the upper limit value, or the operation of the device stops, or the device There is a problem that cracks occur in the substrate due to excessive pressing of the surface due to.

この問題は、この種の研削手法に限って存在するものではなく、砥石、または砥粒によって基板の表面を研削する場合に、共通に存在する。   This problem does not exist only in this type of grinding technique, but is common when the surface of the substrate is ground with a grindstone or abrasive grains.

本発明の目的は、基板の研削が容易な半導体装置の製造方法を提供することである。   An object of the present invention is to provide a method for manufacturing a semiconductor device in which a substrate can be easily ground.

上記の目的を達成するため、請求項1に記載の半導体装置の製造方法は、基板の一面に半導体素子を形成する工程と、前記半導体素子が形成された前記基板の一面の反対面をドライエッチングすることにより、前記基板の反対面の粗さが増加するように凸凹を形成する工程と、ドライエッチングされた前記基板の反対面を研削する工程とを含む。 In order to achieve the above object, a method of manufacturing a semiconductor device according to claim 1 includes a step of forming a semiconductor element on one surface of a substrate, and dry etching the opposite surface of the substrate on which the semiconductor element is formed. Thus, the method includes a step of forming irregularities so that the roughness of the opposite surface of the substrate is increased, and a step of grinding the opposite surface of the dry-etched substrate.

上記の半導体装置の製造方法によると、基板は、半導体素子が形成された一面の反対面をドライエッチングされることにより、該反対面に凹凸が形成される。そして、ドライエッチングされた反対面を研削するときに、該反対面に形成された凹凸と、研削用の砥石、または砥粒の凹凸が、互いに十分に噛み合うことができる。したがって、砥石、または砥粒は、基板の表面を、すべることなく、効果的に研削することができる。   According to the above method for manufacturing a semiconductor device, the substrate is dry-etched on the surface opposite to the surface on which the semiconductor element is formed, whereby irregularities are formed on the opposite surface. And when grinding the opposite surface dry-etched, the unevenness | corrugation formed in this opposite surface and the grindstone for grinding, or the unevenness | corrugation of an abrasive grain can fully mesh | engage mutually. Therefore, the grindstone or the abrasive can effectively grind the surface of the substrate without slipping.

また、上記の半導体装置の製造方法において、前記基板は、Si、SiC、GaN、GaAs、及びサファイアから選択された1つを含んでもよい。   In the method for manufacturing a semiconductor device, the substrate may include one selected from Si, SiC, GaN, GaAs, and sapphire.

上記の半導体装置の製造方法において、前記基板の反対面をフッ素系ガスによりドライエッチングしてもよい。   In the method for manufacturing a semiconductor device, the opposite surface of the substrate may be dry-etched with a fluorine-based gas.

上記の半導体装置の製造方法において、前記フッ素系ガスは、CF、CHF、及びSFから選択された1つ、または、該選択した1つに酸素を添加したものであってもよい。このように酸素を添加した場合、例えばSiC基板のカーボンなどを効率良く除去することができる。 In the method for manufacturing a semiconductor device, the fluorine-based gas may be one selected from CF 4 , CHF 3 , and SF 6 O 2 , or one in which oxygen is added to the selected one. Good. When oxygen is added in this way, for example, carbon on the SiC substrate can be efficiently removed.

上記の半導体装置の製造方法において、ドライエッチングされた前記基板の反対面を研削する工程に先立って、前記半導体素子が形成された前記基板の一面に接着材を塗布して、前記基板を支持体に貼着する工程を、さらに含むようにしてもよい。   In the method of manufacturing a semiconductor device, an adhesive is applied to one surface of the substrate on which the semiconductor element is formed, before the step of grinding the opposite surface of the dry-etched substrate, and the substrate is supported. You may make it further include the process of sticking to.

上記の半導体装置の製造方法において、前記基板を支持体に貼着する工程に先立って、前記半導体素子が形成された前記基板の一面を覆う保護膜を形成する工程を、さらに含むようにしてもよい。   The method for manufacturing a semiconductor device may further include a step of forming a protective film that covers one surface of the substrate on which the semiconductor element is formed, prior to the step of attaching the substrate to a support.

本発明によれば、基板の研削が容易な半導体装置の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor device with easy grinding of a board | substrate can be provided.

半導体装置の製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of a semiconductor device. 半導体素子の構成を示す断面図である。It is sectional drawing which shows the structure of a semiconductor element. 保護膜の形成工程を示す断面図である。It is sectional drawing which shows the formation process of a protective film. 基板の支持基板への貼り付け工程を示す断面図である。It is sectional drawing which shows the sticking process to the support substrate of a board | substrate. エッチング工程を示す側面図である。It is a side view which shows an etching process. 基板の表面の研削工程を示す側面図である。It is a side view which shows the grinding process of the surface of a board | substrate. グラインディングホイールの上面図、及び側面図である。It is the upper side figure and side view of a grinding wheel. 図6の符号Pで示される部分の拡大図である。It is an enlarged view of the part shown with the code | symbol P of FIG.

図1は、半導体装置の製造方法を示すフロー図である。本実施形態の製造工程は、素子形成工程St1と、保護膜形成工程St2と、貼り付け工程St3と、エッチング工程St4と、研削工程St5と、分割工程St6とを含む。   FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device. The manufacturing process of the present embodiment includes an element forming process St1, a protective film forming process St2, an attaching process St3, an etching process St4, a grinding process St5, and a dividing process St6.

素子形成工程St1では、図2に示されるように、基板10の一面に、半導体素子2を形成する。基板10は、例えば、Si(シリコン)、SiC(炭化珪素)、GaN(窒化ガリウム)、GaAs(ガリウムヒ素)、及びサファイアから選択された1つを含む。このうち、SiC、GAN、及びサファイアは、比較的に高い硬度を有するので好ましい。もっとも、基板10は、熱伝導性、及び硬度などの特性が条件を満たせば、他の材料により構成してもよい。   In the element formation step St1, the semiconductor element 2 is formed on one surface of the substrate 10 as shown in FIG. The substrate 10 includes, for example, one selected from Si (silicon), SiC (silicon carbide), GaN (gallium nitride), GaAs (gallium arsenide), and sapphire. Among these, SiC, GAN, and sapphire are preferable because they have relatively high hardness. But the board | substrate 10 may be comprised with another material, if characteristics, such as thermal conductivity and hardness, satisfy | fill conditions.

半導体素子2は、例えばFET(Field Effect Transister)であり、窒化物半導体層11と、SiN層13,14と、配線層15と、ゲート電極16aと、ソース電極16bと、ドレイン電極16cとを含む。窒化物半導体層11は、バリア層110と、チャネル層111と、電子供給層112と、キャップ層113とを含む。   The semiconductor element 2 is a field effect transistor (FET), for example, and includes a nitride semiconductor layer 11, SiN layers 13, 14, a wiring layer 15, a gate electrode 16a, a source electrode 16b, and a drain electrode 16c. . The nitride semiconductor layer 11 includes a barrier layer 110, a channel layer 111, an electron supply layer 112, and a cap layer 113.

バリア層110は、例えば、厚さ300(nm)のAlN(窒化アルミニウム)から形成され、チャネル層111は、例えば、厚さ1000(nm)のi−GaN(窒化ガリウム)から形成されている。電子供給層112は、例えば、厚さ20(nm)のAlGaN(窒化アルミニウムガリウム)から形成され、キャップ層113は、例えば、厚さ5(nm)のn−GaNから形成されている。   The barrier layer 110 is made of, for example, AlN (aluminum nitride) with a thickness of 300 (nm), and the channel layer 111 is made of, for example, i-GaN (gallium nitride) with a thickness of 1000 (nm). The electron supply layer 112 is made of, for example, AlGaN (aluminum gallium nitride) having a thickness of 20 (nm), and the cap layer 113 is made of, for example, n-GaN having a thickness of 5 (nm).

また、SiN層13,14は、絶縁層として機能し、各厚さが、例えば、40(nm)、20(nm)に形成されている。配線層32は、例えばAu等の金属からなる。   Further, the SiN layers 13 and 14 function as insulating layers, and each thickness is formed to 40 (nm) and 20 (nm), for example. The wiring layer 32 is made of a metal such as Au.

ソース電極26及びドレイン電極28は、オーミック電極であり、例えば、Ti、Al、またはTa、Alを、この順に積層して形成される。一方、ゲート電極30は、例えば、Ni、Auを、この順に積層して形成される。   The source electrode 26 and the drain electrode 28 are ohmic electrodes, and are formed by, for example, stacking Ti, Al, or Ta, Al in this order. On the other hand, the gate electrode 30 is formed by stacking, for example, Ni and Au in this order.

上述した各層、及び電極は、例えば、エピタキシャル成長法、プラズマCVD(Chemical Vapor Deposition)法、スパッタ、及び蒸着などの薄膜形成技術、印刷、めっき又はそれらの組み合わせによって形成されるが、形成手法は限定されない。形成プロセスは、基板10をステージに吸着して、数百度の温度に加熱して行われる。このとき、基板10は、上述したように、熱伝導率が高いうえ、素子2の形成面とは反対側の面の表面粗さが低いために、高い熱伝導性、及び吸着性を発揮する。   The above-described layers and electrodes are formed by, for example, an epitaxial growth method, a plasma CVD (Chemical Vapor Deposition) method, a thin film formation technique such as sputtering and vapor deposition, printing, plating, or a combination thereof, but the formation method is not limited. . The formation process is performed by adsorbing the substrate 10 to a stage and heating it to a temperature of several hundred degrees. At this time, as described above, since the substrate 10 has high thermal conductivity and the surface roughness of the surface opposite to the surface on which the element 2 is formed is low, the substrate 10 exhibits high thermal conductivity and adsorptivity. .

次に、保護膜形成工程St2では、図3に示されるように、基板10において、半導体素子2が形成された一面10aを覆う保護膜3を形成する。この保護膜3は、後の貼り付け工程St3において貼り付けられた支持体から、基板10を引き剥がすときに、素子2がダメージを受けないように素子2を保護する。保護膜3としては、融点が高いものが望ましく、例えばレジスト膜を採用することができるが、これに限定されるものではない。   Next, in the protective film forming step St2, as shown in FIG. 3, the protective film 3 is formed on the substrate 10 so as to cover the one surface 10a on which the semiconductor element 2 is formed. This protective film 3 protects the element 2 so that the element 2 is not damaged when the substrate 10 is peeled off from the support bonded in the subsequent bonding step St3. The protective film 3 preferably has a high melting point. For example, a resist film can be used, but is not limited thereto.

次に、貼り付け工程St3では、図4に示されるように、半導体素子2が形成された一面10aに接着材4を塗布して、基板10を支持体5に貼着する。この支持体5は、例えばガラス板であり、後の研削工程St5において基板10が反り返らないように、基板10を支持する。接着材4としては、例えばワックスを採用することができるが、これに限定されず、樹脂系の接着剤などを用いてもよい。また、支持体10も、ガラス板に限定されず、一定の強度を有する他の素材で構成したものでもよい。   Next, in the attaching step St3, as shown in FIG. 4, the adhesive 4 is applied to the one surface 10a on which the semiconductor element 2 is formed, and the substrate 10 is attached to the support 5. The support 5 is, for example, a glass plate, and supports the substrate 10 so that the substrate 10 does not warp in the subsequent grinding step St5. For example, a wax may be employed as the adhesive 4, but the present invention is not limited to this, and a resin adhesive or the like may be used. Further, the support 10 is not limited to a glass plate, and may be made of another material having a certain strength.

次に、エッチング工程St4では、図5に示されるように、半導体素子2が形成された一面10aの反対面10bをドライエッチングする。これにより、基板10の面10bに、表面粗さが増加するように凹凸を形成し、後の研削工程を容易にする。なお、本工程St4は、素子形成工程St1の後、かつ研削工程St5の前であれば、製造工程のどの段階で行われてもよい。   Next, in the etching step St4, as shown in FIG. 5, the opposite surface 10b of the one surface 10a on which the semiconductor element 2 is formed is dry-etched. Thereby, irregularities are formed on the surface 10b of the substrate 10 so as to increase the surface roughness, thereby facilitating the subsequent grinding process. Note that this step St4 may be performed at any stage of the manufacturing process as long as it is after the element forming step St1 and before the grinding step St5.

ドライエッチングの手法としては、例えば、高密度プラズマを用いた反応性イオンエッチング(RIE:Reactive Ion Etching)が挙げられ、とりわけ、フッ素系ガスによるプラズマエッチングが好ましい。高密度プラズマによるエッチング手法としては、例えば、誘導結合型RIE(ICP−RIE:Inductive Coupled Plasma−RIE)やECR−RIE(Electron Cyclotron Resonance−RIE)を採用することができる。フッ素系ガスは、例えば、CF、CHF、及びSFから選択してもよいが、これに限定されることはなく、CF、CHF、またはSFに酸素を添加したものであってもよい。このように酸素を添加した場合、例えばSiC基板のカーボンなどを効率良く除去することができる。もっとも、ドライエッチングの手法も限定されることはなく、例えば、Ar(アルゴン)によるイオンミリングを採用してもよい。 Examples of the dry etching method include reactive ion etching (RIE) using high-density plasma, and plasma etching using a fluorine-based gas is particularly preferable. As an etching technique using high-density plasma, for example, inductively coupled RIE (ICP-RIE) or ECR-RIE (Electron Cyclotron Resonance-RIE) can be employed. The fluorine-based gas may be selected from, for example, CF 4 , CHF 3 , and SF 6, but is not limited thereto, and is a gas obtained by adding oxygen to CF 4 , CHF 3 , or SF 6. May be. When oxygen is added in this way, for example, carbon on the SiC substrate can be efficiently removed. However, the dry etching method is not limited, and for example, ion milling with Ar (argon) may be employed.

次に、研削工程St5では、図6に示されるように、ドライエッチングされた反対面10bを、砥石、または砥粒により研削する。図は、砥石を用いるバックグラインダなどの研削装置の場合を例示している。なお、図中、固定台6は、側面視の断面として描かれている。   Next, in the grinding process St5, as shown in FIG. 6, the dry etched opposite surface 10b is ground with a grindstone or abrasive grains. The figure illustrates the case of a grinding apparatus such as a back grinder using a grindstone. In addition, in the figure, the fixed base 6 is drawn as a cross section in a side view.

固定台6は、相互に接着された支持体5、及び基板10を吸着により固定する。固定台6は、支持体5、及び基板10を固定する吸着面6aと、吸着面6aに対して垂直に延びる1以上の貫通孔6bとを有する。研削装置は、ポンプなどの吸引手段によって貫通孔6b内に負圧Fを発生させることにより、支持体5、及び基板10を吸着面6aに吸着する。もっとも、固定方法は、これに限定されることはなく、例えば、両面テープなどを用いてもよい。   The fixing table 6 fixes the support 5 and the substrate 10 bonded to each other by suction. The fixing base 6 has a suction surface 6a for fixing the support 5 and the substrate 10, and one or more through holes 6b extending perpendicularly to the suction surface 6a. The grinding device sucks the support 5 and the substrate 10 to the suction surface 6a by generating a negative pressure F in the through hole 6b by suction means such as a pump. However, the fixing method is not limited to this, and for example, a double-sided tape or the like may be used.

また、基板10の背面10b側には、回転軸71と、回転板70と、グラインディングホイール72とが配置されている。回転軸71は、スピンドルモータなどの駆動手段により、図中の方向dに回転する。回転板70は、回転軸71に固定された円板であり、回転軸71とともに回転する。グラインディングホイール72は、回転板70に固定された円環状の研削部材であり、円周上に複数の砥石720が設けられている。   A rotating shaft 71, a rotating plate 70, and a grinding wheel 72 are disposed on the back surface 10 b side of the substrate 10. The rotating shaft 71 is rotated in a direction d in the figure by driving means such as a spindle motor. The rotating plate 70 is a disc fixed to the rotating shaft 71 and rotates together with the rotating shaft 71. The grinding wheel 72 is an annular grinding member fixed to the rotating plate 70, and a plurality of grindstones 720 are provided on the circumference.

グラインディングホイール72は、回転軸71とともに回転し、複数の砥石720を、基板10の背面10bに接触させることによって、背面10bを研削する。なお、研削時、冷却、潤滑、及び洗浄を目的として、ノズルなどの手段により、背面10bの研削部位に向けて研削液を噴出してもよい。研削液は、例えば純水である。   The grinding wheel 72 rotates together with the rotary shaft 71 and grinds the back surface 10 b by bringing a plurality of grindstones 720 into contact with the back surface 10 b of the substrate 10. Note that the grinding liquid may be ejected toward the grinding portion of the back surface 10b by means such as a nozzle for the purpose of cooling, lubrication, and cleaning during grinding. The grinding fluid is pure water, for example.

グラインディングホイール72は、図7に示されるように、外周円環部721と、内周円環部722と、複数の砥石720とを含む。複数の砥石720は、それぞれ、直方体形状を有し、外周円環部721の円周上に等間隔に設けられている。複数の砥石720は、それぞれ、ダイヤモンドを含み、硬質の基板10を好適に切削することができる。なお、ダイヤモンドの粒径は、例えば5〜10(μm)である。   As shown in FIG. 7, the grinding wheel 72 includes an outer peripheral annular portion 721, an inner peripheral annular portion 722, and a plurality of grindstones 720. Each of the plurality of grindstones 720 has a rectangular parallelepiped shape and is provided at equal intervals on the circumference of the outer circumferential ring portion 721. Each of the plurality of grindstones 720 includes diamond and can suitably cut the hard substrate 10. The particle diameter of diamond is, for example, 5 to 10 (μm).

内周円環部722は、外周円環部721の内周面から内側に向かって張り出した薄板部分である。内周円環部722は、円周上、複数の螺子穴722aが等間隔に形成されている。複数の螺子穴722aは、グラインディングホイール72を、螺子止めにより回転板70に固定するために用いられる。   The inner circumferential ring portion 722 is a thin plate portion projecting inward from the inner circumferential surface of the outer circumferential ring portion 721. The inner ring portion 722 has a plurality of screw holes 722a formed at equal intervals on the circumference. The plurality of screw holes 722a are used to fix the grinding wheel 72 to the rotating plate 70 by screwing.

グラインディングホイール72は、複数の砥石720を基板10の背面10bに押し当てて回転しながら、基板10の背面10b上の位置を変えることによって、背面10bを均等に研削する。これにより、基板10の厚さは、例えば約500(μm)から約100〜150(μm)に低減される。   The grinding wheel 72 grinds the back surface 10b evenly by changing the position on the back surface 10b of the substrate 10 while rotating the grindstone 720 against the back surface 10b of the substrate 10 while rotating. Thereby, the thickness of the board | substrate 10 is reduced from about 500 (micrometer) to about 100-150 (micrometer), for example.

図8は、図6の基板10の背面10bと砥石720の接触部分Pを拡大して示したものである。図から理解されるように、エッチング工程St4により背面10bに形成された凹凸と、砥石720の表面の凹凸が、噛み合わされている。したがって、砥石720が、背面10b上をすべることが抑制されるとともに、背面10bを効果的に切削することができる。切削後、基板10は、支持体5から引き剥がされる。   FIG. 8 is an enlarged view of the contact portion P between the back surface 10b of the substrate 10 and the grindstone 720 in FIG. As can be understood from the drawing, the unevenness formed on the back surface 10b by the etching step St4 and the unevenness on the surface of the grindstone 720 are meshed with each other. Therefore, the grindstone 720 can be prevented from sliding on the back surface 10b, and the back surface 10b can be effectively cut. After cutting, the substrate 10 is peeled off from the support 5.

次に、分割工程St6では、基板10を分割して、電子部品である複数の半導体チップを得るために、基板10のダイシングが行われる。もっとも、分割手法は、ダイシングに限られず、スクライビングを用いてもよい。   Next, in the dividing step St6, the substrate 10 is diced in order to divide the substrate 10 to obtain a plurality of semiconductor chips which are electronic components. However, the dividing method is not limited to dicing, and scribing may be used.

これまで述べた半導体装置の製造方法によると、基板10は、半導体素子2が形成された一面10aの反対面10bをドライエッチングされることにより、該反対面10bに凹凸が形成される。そして、ドライエッチングされた反対面10bを、砥石720により研削することにより、該反対面10bに形成された凹凸と、砥石720の凹凸が、互いに十分に噛み合うことができる。したがって、砥石720は、基板10の表面10bを、すべることなく、効果的に研削することができる。   According to the method for manufacturing a semiconductor device described so far, the substrate 10 is dry-etched on the opposite surface 10b of the one surface 10a on which the semiconductor element 2 is formed, whereby irregularities are formed on the opposite surface 10b. Then, by grinding the oppositely etched opposite surface 10b with the grindstone 720, the irregularities formed on the opposite surface 10b and the irregularities of the grindstone 720 can sufficiently mesh with each other. Therefore, the grindstone 720 can effectively grind the surface 10b of the substrate 10 without slipping.

本実施形態において、研削工程St5では、基板10の下方に砥石720を配置して切削したが、これに限定されることはない。いわゆるインフィード方式のように、回転チャックと称される台の上に基板を吸着により固定し、その上方から砥石を降下させて研削するようにしてもよい。   In the present embodiment, in the grinding step St5, the grindstone 720 is disposed below the substrate 10 and cut. However, the present invention is not limited to this. As in the so-called infeed method, the substrate may be fixed on a table called a rotary chuck by suction, and the grindstone may be lowered from above to be ground.

また、本実施形態では、砥石を用いた研削手法を例示したが、これに代えて、砥粒を用いたラッピングなどの研削手法の場合も、同様の効果は得られる。この場合、基板は、例えば、ステンレス製のキャリアを介し、両面を一対の固定板に挟まれる。そして、アルミナ、またはシリコンカーバイドなどの砥粒を含んだラップ液を、基板の対象面に流し込み、その表面と砥粒とを擦り合わせることにより表面の研削を行う。   Moreover, although the grinding method using a grindstone was illustrated in this embodiment, the same effect is acquired also in the case of grinding methods, such as lapping using an abrasive grain, instead of this. In this case, for example, the substrate is sandwiched between a pair of fixing plates via a stainless steel carrier. Then, a lapping liquid containing abrasive grains such as alumina or silicon carbide is poured into the target surface of the substrate, and the surface and the abrasive grains are rubbed together to grind the surface.

このラッピングによると、高精度な表面加工が可能となり、例えば、0.001(mm)以下の平面度、0.0003(mm)以下の面粗度、及び0.002(mm)以下の寸法精度が得られる。なお、ラッピングの後、研磨材を保持した研磨布などにより基板の表面をポリッシングして、艶出しを行ってもよい。   This lapping enables high-precision surface processing, for example, flatness of 0.001 (mm) or less, surface roughness of 0.0003 (mm) or less, and dimensional accuracy of 0.002 (mm) or less. Is obtained. Note that after lapping, the surface of the substrate may be polished with a polishing cloth holding an abrasive to polish the surface.

以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。   Although the contents of the present invention have been specifically described above with reference to the preferred embodiments, it is obvious that those skilled in the art can take various modifications based on the basic technical idea and teachings of the present invention. It is.

10 基板
10a 反対面
2 半導体素子
3 保護膜
4 接着剤
5 支持体
720 砥石
DESCRIPTION OF SYMBOLS 10 Substrate 10a Opposite surface 2 Semiconductor element 3 Protective film 4 Adhesive 5 Support body 720 Grinding stone

Claims (6)

基板の一面に半導体素子を形成する工程と、
前記半導体素子が形成された前記基板の一面の反対面をドライエッチングすることにより、前記基板の反対面の粗さが増加するように凸凹を形成する工程と、
ドライエッチングされた前記基板の反対面を研削する工程とを含むことを特徴とする半導体装置の製造方法。
Forming a semiconductor element on one surface of the substrate;
Forming an irregularity so as to increase the roughness of the opposite surface of the substrate by dry-etching the opposite surface of the substrate on which the semiconductor element is formed;
And a step of grinding the opposite surface of the substrate that has been dry-etched.
前記基板は、Si、SiC、GaN、GaAs、及びサファイアから選択された1つを含むことを特徴とする請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the substrate includes one selected from Si, SiC, GaN, GaAs, and sapphire. 前記基板の反対面をフッ素系ガスによりドライエッチングすることを特徴とする請求項1または2に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein the opposite surface of the substrate is dry-etched with a fluorine-based gas. 前記フッ素系ガスは、CF、CHF、及びSFから選択された1つ、または、該選択した1つに酸素を添加したものであることを特徴とする請求項3に記載の半導体装置の製造方法。 4. The semiconductor device according to claim 3, wherein the fluorine-based gas is one selected from CF 4 , CHF 3 , and SF 6 , or one in which oxygen is added to the selected one. Manufacturing method. ドライエッチングされた前記基板の反対面を研削する工程に先立って、前記半導体素子が形成された前記基板の一面に接着材を塗布して、前記基板を支持体に貼着する工程を、さらに含むことを特徴とする請求項1乃至4の何れかに記載の半導体装置の製造方法。   Prior to the step of grinding the opposite surface of the substrate that has been dry-etched, the method further includes the step of applying an adhesive to one surface of the substrate on which the semiconductor element is formed and attaching the substrate to a support. The method for manufacturing a semiconductor device according to claim 1, wherein the method is a semiconductor device manufacturing method. 前記基板を支持体に貼着する工程に先立って、前記半導体素子が形成された前記基板の一面を覆う保護膜を形成する工程を、さらに含むことを特徴とする請求項5に記載の半導体装置の製造方法。   The semiconductor device according to claim 5, further comprising a step of forming a protective film covering one surface of the substrate on which the semiconductor element is formed, prior to the step of attaching the substrate to a support. Manufacturing method.
JP2011215479A 2011-09-29 2011-09-29 Manufacturing method of semiconductor device Active JP5869280B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011215479A JP5869280B2 (en) 2011-09-29 2011-09-29 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011215479A JP5869280B2 (en) 2011-09-29 2011-09-29 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2013077644A JP2013077644A (en) 2013-04-25
JP5869280B2 true JP5869280B2 (en) 2016-02-24

Family

ID=48480914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011215479A Active JP5869280B2 (en) 2011-09-29 2011-09-29 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5869280B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6345981B2 (en) * 2014-05-15 2018-06-20 株式会社ディスコ Support jig
JP6570045B2 (en) * 2017-11-07 2019-09-04 株式会社ハイシック Compound semiconductor wafer processing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264490A (en) * 1995-03-22 1996-10-11 Nec Kansai Ltd Fabrication of semiconductor device
JP2001044154A (en) * 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp Manufacture of semiconductor wafer
JP2004214310A (en) * 2002-12-27 2004-07-29 Mitsui Chemicals Inc Semiconductor wafer surface protection film and method for manufacturing semiconductor wafer using protection film
JP4306540B2 (en) * 2004-06-09 2009-08-05 セイコーエプソン株式会社 Thin processing method of semiconductor substrate
JP5454091B2 (en) * 2009-11-11 2014-03-26 株式会社Sumco Silicon wafer surface flattening method and silicon wafer surface flattening apparatus before finish polishing

Also Published As

Publication number Publication date
JP2013077644A (en) 2013-04-25

Similar Documents

Publication Publication Date Title
JP4732423B2 (en) Method for manufacturing silicon carbide semiconductor device
WO2015122072A1 (en) Method for manufacturing semiconductor wafer
US11781244B2 (en) Seed crystal for single crystal 4H—SiC growth and method for processing the same
TWI746645B (en) Semiconductor device manufacturing method and semiconductor manufacturing device
JP2003257907A (en) Semiconductor element and method for manufacturing the same
JP2015005702A (en) METHOD OF MANUFACTURING SiC SUBSTRATE
TWI615893B (en) Processing method for semiconductor wafer
KR101752986B1 (en) METHOD FOR PRODUCING SiC SUBSTRATE
JP2018032745A (en) Dresser, method of manufacturing dresser, and method of manufacturing semiconductor device
JP6126833B2 (en) Method for manufacturing SiC substrate
JP5869280B2 (en) Manufacturing method of semiconductor device
CN110060959B (en) Method for manufacturing bonded wafer
JP2010021394A (en) Method of manufacturing semiconductor wafer
TW200906541A (en) Substrate processing method
JP6327519B2 (en) Method for processing silicon carbide single crystal substrate and silicon carbide single crystal substrate with jig
JP4103808B2 (en) Wafer grinding method and wafer
JP4960395B2 (en) Polishing apparatus and semiconductor device manufacturing method using the same
JP7106209B2 (en) SiC substrate polishing method
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP2007075948A (en) Abrasive disc, its manufacturing method, and lapping device and its method
JPH0632905B2 (en) (III) -Group V compound semiconductor wafer thinning treatment method
JP2010040549A (en) Semiconductor wafer and manufacturing method thereof
JP2013131644A (en) Method for manufacturing sapphire substrate and sapphire substrate
JP6231334B2 (en) Thin plate substrate grinding method and grinding apparatus used therefor
JP2017162847A (en) Planarization method for substrate

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20140924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160107

R150 Certificate of patent or registration of utility model

Ref document number: 5869280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250