JP2018029173A - Printed circuit board and manufacturing method for printed circuit board - Google Patents

Printed circuit board and manufacturing method for printed circuit board Download PDF

Info

Publication number
JP2018029173A
JP2018029173A JP2017140375A JP2017140375A JP2018029173A JP 2018029173 A JP2018029173 A JP 2018029173A JP 2017140375 A JP2017140375 A JP 2017140375A JP 2017140375 A JP2017140375 A JP 2017140375A JP 2018029173 A JP2018029173 A JP 2018029173A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
conductor pattern
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017140375A
Other languages
Japanese (ja)
Inventor
パク、ジュ−ヘヨン
Jun Heyoung Park
モク、ジェ−ソ
Jee Soo Mok
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2018029173A publication Critical patent/JP2018029173A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed board capable of reducing a processing failure of a viahole in a thinned insulation layer.SOLUTION: A printed board includes: an internal insulation layer 100; external insulation layers 200 laminated on one face and the other face of the internal insulation layer 100; an external conductor pattern layer 400 formed on one face of each of the external insulation layers 200; a through-via TV for penetrating the internal insulation layer 100 and the external insulation layer 200 for connecting the external conductor pattern layers 400 for each other; and an inner conductor pattern layer 300 formed on one face and the other face of the internal insulation layer 100 respectively and at least a part of which is inserted in the through-via TV.SELECTED DRAWING: Figure 1

Description

本発明は、プリント回路基板及びプリント回路基板の製造方法に関する。   The present invention relates to a printed circuit board and a printed circuit board manufacturing method.

電子部品の軽薄短小化に伴ってプリント回路基板(Printed Circuit Board;PCB)においても小型化、薄板化及び微細パターン化が求められている。このため、プリント回路基板を構成する絶縁層も薄板化されている。   As electronic components become lighter, thinner and smaller, printed circuit boards (PCBs) are also required to be reduced in size, thickness and pattern. For this reason, the insulating layer which comprises a printed circuit board is also thinned.

プリント回路基板の層間接続のためのビアは、絶縁層にビアホールを加工し、その後ビアホールに伝導性物質を充填することで形成される。通常の場合、ビアホールは、レーザドリルを用いて絶縁層に形成される。   A via for interlayer connection of a printed circuit board is formed by processing a via hole in an insulating layer and then filling the via hole with a conductive material. Normally, the via hole is formed in the insulating layer using a laser drill.

しかし、薄板化された絶縁層の場合、レーザドリルの深さ調節(Depth Control)が難しく、レーザドリルでビアホールを加工することはますます困難となっている。   However, in the case of a thin insulating layer, it is difficult to adjust the depth of a laser drill (depth control), and it is increasingly difficult to process a via hole with a laser drill.

韓国公開特許第10−2013−0055335号公報Korean Published Patent No. 10-2013-0055335

本発明の実施例によれば、50μm内外の厚さで薄板化されたプリント回路基板を提供することができる。   According to the embodiment of the present invention, it is possible to provide a printed circuit board thinned to a thickness of 50 μm inside or outside.

また本発明の実施例によれば、ビアホールの加工不良を低減できるプリント回路基板を提供することができる。   Further, according to the embodiment of the present invention, it is possible to provide a printed circuit board capable of reducing processing defects of via holes.

本発明の一実施例に係るプリント回路基板を示す図である。It is a figure which shows the printed circuit board which concerns on one Example of this invention. 図1のA部分を拡大した図である。It is the figure which expanded the A section of FIG. 本発明の一実施例に係るプリント回路基板の製造方法を示す順序図である。It is a flow chart showing a manufacturing method of a printed circuit board concerning one example of the present invention. 本発明の一実施例に係るプリント回路基板の製造方法を説明するための一工程を示す図である。It is a figure which shows 1 process for demonstrating the manufacturing method of the printed circuit board which concerns on one Example of this invention. 図4の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図5の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図6の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図7の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図8の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG.

本明細書で使用した用語は、ただ特定の実施例を説明するために使用されたものであり、本発明を限定するものではない。単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。   The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. An expression used in the singular encompasses the expression of the plural, unless it has a clearly different meaning in the context.

本願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。   In this application, terms such as “include” or “have” designate the presence of features, numbers, steps, operations, components, parts, or combinations thereof, as described in the specification. It should be understood that the existence or additional possibilities of one or more other features or numbers, steps, actions, components, parts or combinations thereof are not excluded in advance.

また、明細書全般にわたって、「上に」とは、対象部分の上にまたは下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。   In addition, throughout the specification, “on” means located above or below the target portion, and does not necessarily mean located above the gravity direction.

また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。   In addition, the term “coupled” does not mean that in the contact relationship between the components, the components are physically directly in contact with each other, and other configurations are interposed between the components. It is used as a concept encompassing even when the components are in contact with other components.

図面に示された各構成の大きさ及び厚さは、説明の便宜上、任意で示したものであって、本発明が必ずしもそれらに限定されるものではない。   The size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, and the present invention is not necessarily limited thereto.

以下に、本発明に係るプリント回路基板及びその製造方法の実施例を添付図面に基づいて詳細に説明し、添付図面に基づいて説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。   In the following, embodiments of a printed circuit board and a method for manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, the same or corresponding components are denoted by the same reference numerals. A duplicate description is omitted.

<プリント回路基板>
図1は、本発明の一実施例に係るプリント回路基板を示す図であり、図2は、図1の A部分を拡大した図である。
<Printed circuit board>
FIG. 1 is a view showing a printed circuit board according to an embodiment of the present invention, and FIG. 2 is an enlarged view of a portion A in FIG.

図1及び図2を参照すると、本発明の一実施例に係るプリント回路基板1000は、内部絶縁層100と、外部絶縁層200と、外部導体パターン層400と、貫通ビアTVと、内部導体パターン層300と、を含み、層間ビアVをさらに含むことができる。   1 and 2, a printed circuit board 1000 according to an embodiment of the present invention includes an inner insulating layer 100, an outer insulating layer 200, an outer conductor pattern layer 400, a through via TV, and an inner conductor pattern. Layer 300, and may further include an interlayer via V.

内部絶縁層100及び外部絶縁層200は、電気絶縁性物質で形成され、外部絶縁層200は、内部絶縁層100の一面と他面に積層される。すなわち、図1に示すように、本実施例に係るプリント回路基板1000は、内部絶縁層100を中心にして外部絶縁層200が内部絶縁層100の一面と他面にそれぞれ積層されている対称構造を有することができる。   The inner insulating layer 100 and the outer insulating layer 200 are formed of an electrically insulating material, and the outer insulating layer 200 is stacked on one surface and the other surface of the inner insulating layer 100. That is, as shown in FIG. 1, the printed circuit board 1000 according to the present embodiment has a symmetrical structure in which an outer insulating layer 200 is laminated on one surface and the other surface of the inner insulating layer 100 with the inner insulating layer 100 as a center. Can have.

以下では、外部絶縁層200の間の区別が必要な場合は、図1に基づいて内部絶縁層100の上面に積層された外部絶縁層200を上部絶縁層と、内部絶縁層100の下面に積層された外部絶縁層200を下部絶縁層と称する。外部絶縁層200の間の区別が不要である場合は、上部絶縁層及び下部絶縁層をすべて外部絶縁層と称する。   Hereinafter, when it is necessary to distinguish between the outer insulating layers 200, the outer insulating layer 200 stacked on the upper surface of the inner insulating layer 100 based on FIG. 1 is stacked on the upper insulating layer and the lower surface of the inner insulating layer 100. The formed outer insulating layer 200 is referred to as a lower insulating layer. When it is not necessary to distinguish between the outer insulating layers 200, the upper insulating layer and the lower insulating layer are all referred to as an outer insulating layer.

内部絶縁層100と外部絶縁層200のそれぞれは、5μmから10μmの厚さで形成されることができる。   Each of the inner insulating layer 100 and the outer insulating layer 200 may be formed to a thickness of 5 μm to 10 μm.

内部絶縁層100は、軟性樹脂を含む。内部絶縁層100は、ポリイミド樹脂で形成することができる。内部絶縁層100は、軟性銅箔積層板(Flexible Copper Claude Laminate、FCCL)を用いて形成することができる。   The inner insulating layer 100 includes a soft resin. The internal insulating layer 100 can be formed of a polyimide resin. The internal insulating layer 100 can be formed using a flexible copper clad laminate (FCCL).

外部絶縁層200は、電気絶縁性樹脂と無機フィラーfとを含む。外部絶縁層200は、電気絶縁性樹脂として熱硬化性樹脂及び/または光硬化性樹脂を含むことができる。熱硬化性樹脂は、エポキシ樹脂であることができ、これに制限されることはない。エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂、ナフタレン変形エポキシ樹脂、クレゾールノボラックエポキシ樹脂、ゴム変性エポキシ樹脂等を用いることができる。   The outer insulating layer 200 includes an electrically insulating resin and an inorganic filler f. The outer insulating layer 200 may include a thermosetting resin and / or a photocurable resin as an electrically insulating resin. The thermosetting resin can be an epoxy resin and is not limited thereto. As the epoxy resin, bisphenol A type epoxy resin, naphthalene deformed epoxy resin, cresol novolac epoxy resin, rubber-modified epoxy resin, or the like can be used.

無機フィラーfは、外部絶縁層200の電気絶縁性樹脂に分散される。外部絶縁層200の全重量に対する無機フィラーfの重量比は、設計上の必要により様々に変更することができる。   The inorganic filler f is dispersed in the electrically insulating resin of the outer insulating layer 200. The weight ratio of the inorganic filler f with respect to the total weight of the outer insulating layer 200 can be variously changed according to design requirements.

無機フィラーfは、アルミナ、シリカ、ガラス、シリコンカーバイド及びこれらの混合物からなるグループから選択された少なくともいずれか1種であることができる。   The inorganic filler f can be at least one selected from the group consisting of alumina, silica, glass, silicon carbide, and a mixture thereof.

無機フィラーfは、球状、半球状、多角形、シリンダー状または板状等多様な形状で形成されることができる。図1及び図2に示された無機フィラーfの形状は、例示に過ぎないものである。   The inorganic filler f can be formed in various shapes such as a spherical shape, a hemispherical shape, a polygonal shape, a cylindrical shape, or a plate shape. The shape of the inorganic filler f shown in FIGS. 1 and 2 is merely an example.

無機フィラーfの直径は、数nmから数百nmの大きさで、多様に選択することができる。無機フィラーfが球状でない場合の無機フィラーfの直径とは、無機フィラーfの表面で相異なる二つの点を結び、無機フィラーfの重心を通る複数の線の長さのうちの最長の長さを意味する。   The diameter of the inorganic filler f is several nanometers to several hundred nanometers and can be variously selected. The diameter of the inorganic filler f when the inorganic filler f is not spherical is the longest length of the lengths of a plurality of lines connecting two different points on the surface of the inorganic filler f and passing through the center of gravity of the inorganic filler f. Means.

外部導体パターン層400は、本実施例に係るプリント回路基板1000の最外郭に形成された導体パターン層であって、外部絶縁層200のそれぞれの一面に形成される。すなわち、図1を参考して説明すると、外部導体パターン層400は、上部絶縁層200の上面と下部絶縁層200の下面にそれぞれ形成される。外部導体パターン層400は、回路パターンと外部接続パッドとを含むことができる。   The external conductor pattern layer 400 is a conductor pattern layer formed on the outermost surface of the printed circuit board 1000 according to the present embodiment, and is formed on each surface of the external insulating layer 200. That is, referring to FIG. 1, the outer conductor pattern layer 400 is formed on the upper surface of the upper insulating layer 200 and the lower surface of the lower insulating layer 200, respectively. The external conductor pattern layer 400 may include a circuit pattern and external connection pads.

外部導体パターン層400は、電気伝導性物質で形成される。例として、外部導体パターン層400は、銅(Cu)で形成することができ、これに限定されず、ニッケル(Ni)、アルミニウム(Al)等の様々な電気伝導性物質で形成することができる。   The outer conductor pattern layer 400 is formed of an electrically conductive material. For example, the outer conductor pattern layer 400 may be formed of copper (Cu), but is not limited thereto, and may be formed of various electrically conductive materials such as nickel (Ni) and aluminum (Al). .

貫通ビアTVは、外部導体パターン層400を互いに接続するために、内部絶縁層100と外部絶縁層200とを貫通する。すなわち、貫通ビアTVは、上部絶縁層200、内部絶縁層100及び下部絶縁層200をすべて貫通する貫通ビアホールTVHに形成され、上部絶縁層200の上面に形成された外部導体パターン層400と、下部絶縁層200の下面に形成された外部導体パターン層400とを電気的に接続する。   The through via TV penetrates the internal insulating layer 100 and the external insulating layer 200 in order to connect the external conductor pattern layer 400 to each other. That is, the through via TV is formed in the through via hole TVH penetrating all of the upper insulating layer 200, the inner insulating layer 100, and the lower insulating layer 200, and the outer conductor pattern layer 400 formed on the upper surface of the upper insulating layer 200, and the lower portion The external conductor pattern layer 400 formed on the lower surface of the insulating layer 200 is electrically connected.

貫通ビアTVは、電気伝導性物質で形成される。例として貫通ビアTVは、銅(Cu)で形成することができ、これに限定されず、ニッケル(Ni)、アルミニウム(Al) 等様々な電気伝導性物質で形成することができる。   The through via TV is formed of an electrically conductive material. For example, the through via TV can be formed of copper (Cu), but is not limited thereto, and can be formed of various electrically conductive materials such as nickel (Ni) and aluminum (Al).

貫通ビアホールTVHを形成するために、上部絶縁層200及び下部絶縁層200の母材となる上部絶縁材(図5から図8の200')及び下部絶縁材(図5から図8の200')と、内部絶縁層100とを強アルカリ性のエッチング液でエッチングする。このとき、内部絶縁層と絶縁材(図5から図8の200')とは、互いに異なる絶縁樹脂を含むので、絶縁材(図5から図8の200')における貫通ビアホールTVHの横断面積と、内部絶縁層100における貫通ビアホールTVHの横断面積とは互いに異なってもよい。例えば、内部絶縁層100がポリイミド樹脂を含み、絶縁材(図5から図8の200')が半硬化状態のエポキシ樹脂を含む場合、強アルカリ性のエッチング液に対するポリイミド樹脂の反応性と、強アルカリ性のエッチング液に対する半硬化状態のエポキシ樹脂の反応性とが異なることがある。   In order to form the through via hole TVH, an upper insulating material (200 'in FIGS. 5 to 8) and a lower insulating material (200' in FIGS. 5 to 8) which are base materials of the upper insulating layer 200 and the lower insulating layer 200 are formed. Then, the inner insulating layer 100 is etched with a strong alkaline etchant. At this time, since the internal insulating layer and the insulating material (200 ′ in FIGS. 5 to 8) include different insulating resins, the cross-sectional area of the through via hole TVH in the insulating material (200 ′ in FIGS. 5 to 8) The cross-sectional area of the through via hole TVH in the inner insulating layer 100 may be different from each other. For example, when the inner insulating layer 100 includes a polyimide resin and the insulating material (200 ′ in FIGS. 5 to 8) includes a semi-cured epoxy resin, the reactivity of the polyimide resin with respect to the strong alkaline etching solution and the strong alkaline property The reactivity of the semi-cured epoxy resin with respect to the etching solution may differ.

そして、上述の貫通ビアホールTVHの形成過程において、強アルカリ性のエッチング液は、上部絶縁材(図5から図8の200')の上部から、また下部絶縁材(図5から図8の200')の下部から供給される。これにより、内部絶縁層100は、上面及び下面から内部絶縁層100の厚さ中心方向へ対称にエッチングされる。したがって、内部絶縁層100における貫通ビアホールTVHの横断面積は、内部絶縁層100の厚さ中心方向に行くほど低減し、結局内部絶縁層100における貫通ビアTVの横断面積は、内部絶縁層100の厚さ中心方向に行くほど低減する。   In the process of forming the through via hole TVH, the strong alkaline etching solution is applied from the upper part of the upper insulating material (200 'in FIGS. 5 to 8) and the lower insulating material (200' in FIGS. 5 to 8). Supplied from the bottom. Thereby, the internal insulating layer 100 is etched symmetrically from the upper surface and the lower surface toward the thickness center of the internal insulating layer 100. Therefore, the cross-sectional area of the through via hole TVH in the internal insulating layer 100 is reduced as it goes in the direction of the thickness center of the internal insulating layer 100. As a result, the cross-sectional area of the through via TV in the internal insulating layer 100 is It decreases as it goes to the center.

また、半硬化状態のエポキシ樹脂を含む絶縁材は(図5から図8の200')、内部絶縁層100の厚さ中心方向に行くほど硬化度が低くなり、強アルカリ性エッチング液に対する反応性が増加する。これにより、絶縁材(図5から図8の200')が完全に硬化して形成された外部絶縁層200における貫通ビアホールTVHの横断面積は、内部絶縁層100の厚さ中心方向に行くほど増加し、結局外部絶縁層200における貫通ビアTVの横断面積は、内部絶縁層100の厚さ中心方向に行くほど増加する。   Further, the insulating material containing the epoxy resin in a semi-cured state (200 ′ in FIGS. 5 to 8) has a lower degree of curing as it goes in the direction of the thickness center of the inner insulating layer 100, and has a reactivity with a strong alkaline etching solution. To increase. As a result, the cross-sectional area of the through via hole TVH in the outer insulating layer 200 formed by completely curing the insulating material (200 ′ in FIGS. 5 to 8) increases toward the center of the thickness of the inner insulating layer 100. After all, the cross-sectional area of the through via TV in the outer insulating layer 200 increases as it goes in the direction of the thickness center of the inner insulating layer 100.

一方、化学的エッチングの際の絶縁材(図5から図8の200')の硬化度は、設計の必要によって変更可能である。したがって、外部絶縁層200における貫通ビアTVの横断面が内部絶縁層100の厚さ中心方向に行くほど変化する程度は、設計の必要によって様々に変更することができる。   On the other hand, the degree of cure of the insulating material (200 ′ in FIGS. 5 to 8) at the time of chemical etching can be changed according to the necessity of design. Therefore, the degree to which the cross section of the through via TV in the outer insulating layer 200 changes toward the thickness center of the inner insulating layer 100 can be variously changed according to the design needs.

また、図1及び図2には、貫通ビアTVの縦断面と外部絶縁層200との間の境界、及び貫通ビアTVの縦断面と内部絶縁層100との間の境界が直線で示されているが、これは例示に過ぎず、上述の化学的エッチングの性質により曲線となることもある。   1 and 2, the boundary between the vertical cross section of the through via TV and the external insulating layer 200 and the boundary between the vertical cross section of the through via TV and the internal insulating layer 100 are shown by straight lines. However, this is merely an example, and may be curved due to the nature of the chemical etching described above.

内部導体パターン層300は、内部絶縁層100の一面及び他面にそれぞれ形成され、少なくとも一部が貫通ビアTVに挿入される。図1及び図2を参考すると、内部導体パターン層300の少なくとも一部が貫通ビアTVの側面に挿入される。これは、上述した絶縁材(図5から図8の200')のエッチング過程において、絶縁材(図5から図8の200')の下部側からのエッチング量が絶縁材(図5から図8の200')の上部側からのエッチング量よりも多いため、内部導体パターン層300の少なくとも一部が絶縁材(図5から図8の200')の外部から露出するからである。   The inner conductor pattern layer 300 is formed on one surface and the other surface of the inner insulating layer 100, respectively, and at least a part thereof is inserted into the through via TV. Referring to FIGS. 1 and 2, at least a part of the inner conductor pattern layer 300 is inserted into the side surface of the through via TV. This is because the etching amount from the lower side of the insulating material (200 ′ in FIGS. 5 to 8) in the etching process of the insulating material (200 ′ in FIGS. 5 to 8) is the insulating material (FIGS. 5 to 8). This is because at least a part of the inner conductor pattern layer 300 is exposed from the outside of the insulating material (200 ′ in FIGS. 5 to 8).

内部導体パターン層300は、電気伝導性物質で形成される。例として、内部導体パターン層300は、銅(Cu)で形成することができ、これに限定されず、ニッケル(Ni)、アルミニウム(Al)等様々な電気伝導性物質で形成することができる。   The inner conductor pattern layer 300 is formed of an electrically conductive material. For example, the internal conductor pattern layer 300 can be formed of copper (Cu), but is not limited thereto, and can be formed of various electrically conductive materials such as nickel (Ni) and aluminum (Al).

層間ビアVは、内部導体パターン層300と外部導体パターン層400とを接続するために外部絶縁層200に形成され、層間ビアVの横断面積は、内部絶縁層100の厚さ中心方向に行くほど増加する。すなわち、層間ビアVは、内部絶縁層100に形成された内部導体パターン層300のうちのいずれか1つと、外部絶縁層200に形成された外部導体パターン層400のうちのいずれか1つとを互いに電気的に接続させる。   The interlayer via V is formed in the outer insulating layer 200 to connect the inner conductor pattern layer 300 and the outer conductor pattern layer 400, and the cross-sectional area of the interlayer via V increases toward the thickness center of the inner insulating layer 100. To increase. That is, the interlayer via V connects any one of the inner conductor pattern layers 300 formed in the inner insulating layer 100 and any one of the outer conductor pattern layers 400 formed in the outer insulating layer 200 to each other. Connect electrically.

また、層間ビアVは、外部絶縁層200に形成され、その横断面積が内部絶縁層100の厚さ中心方向に行くほど増加するが、これは、上述した外部絶縁層200における貫通ビアTVの横断面積が増加することと同様であるので、詳細な説明を省略する。   Further, the interlayer via V is formed in the outer insulating layer 200, and its cross-sectional area increases as it goes in the direction of the thickness center of the inner insulating layer 100. This is because the through via TV in the outer insulating layer 200 is crossed. Since it is the same as that of an area increasing, detailed description is abbreviate | omitted.

一方、図1には示されていないが、本実施例に係るプリント回路基板1000は、外部導体パターン層400の少なくとも一部が露出されるように、開口部がパターニングされたソルダーレジスト層を形成することができる。   On the other hand, although not shown in FIG. 1, the printed circuit board 1000 according to the present embodiment forms a solder resist layer whose opening is patterned so that at least a part of the outer conductor pattern layer 400 is exposed. can do.

<プリント回路基板の製造方法>
図3は、本発明の一実施例に係るプリント回路基板の製造方法を示す順序図であり、図4から図9は、本発明の一実施例に係るプリント回路基板の製造方法を説明するために、製造工程を順次示した工程図である。
<Method for manufacturing printed circuit board>
FIG. 3 is a flow chart illustrating a method for manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. 4 to 9 illustrate a method for manufacturing a printed circuit board according to an embodiment of the present invention. In addition, FIG.

図3を参照すると、本実施例に係るプリント回路基板の製造方法は、内部導体パターン層の形成された内部絶縁層を供給するステップと、内部絶縁層の両面に絶縁材を積層するステップと、内部絶縁層と絶縁材とを化学的にエッチングして貫通ビアホール及び層間ビアホールを形成するステップと、を含む。   Referring to FIG. 3, the printed circuit board manufacturing method according to the present embodiment includes a step of supplying an internal insulating layer formed with an internal conductor pattern layer, a step of laminating an insulating material on both surfaces of the internal insulating layer, Chemically etching the internal insulating layer and the insulating material to form through via holes and interlayer via holes.

先ず、図4に示すように、内部導体パターン層300の形成された内部絶縁層100を供給する。内部絶縁層100に内部導体パターン層300を形成するためには、サブトラックティブ(Subtractive)法、アディティブ(Additive)法、セミアディティブ(Semi−Additive)法、モディファイド・セミアディティブ(Modified Semi−Additive)法等の通常の回路パターン形成方法を用いることができる。   First, as shown in FIG. 4, an internal insulating layer 100 on which an internal conductor pattern layer 300 is formed is supplied. In order to form the inner conductor pattern layer 300 in the inner insulating layer 100, a subtractive method, an additive method, a semi-additive method, and a modified semi-additive method are used. A normal circuit pattern forming method such as a method can be used.

セミアディティブ法またはモディファイド・セミアディティブ法を用いる場合、内部導体パターン層300は、内部絶縁層100上に形成されるシード層と、シード層上に形成される電解メッキ層とを含むことができる。   When the semi-additive method or the modified semi-additive method is used, the inner conductor pattern layer 300 may include a seed layer formed on the inner insulating layer 100 and an electrolytic plating layer formed on the seed layer.

内部導体パターン層300は、絶縁材(図5から図8の200')の過エッチングを防止するための過エッチング防止パターンを含む。後続工程により絶縁材(図5から図8の200')が化学的にエッチングされるが、過エッチング防止パターンが内部絶縁層100に形成されているので、絶縁材(図5から図8の200')の過度なエッチングを防止することができる。   The inner conductor pattern layer 300 includes an overetching prevention pattern for preventing overetching of the insulating material (200 ′ in FIGS. 5 to 8). In the subsequent process, the insulating material (200 ′ in FIGS. 5 to 8) is chemically etched, but since the over-etching prevention pattern is formed in the internal insulating layer 100, the insulating material (200 in FIGS. 5 to 8) is formed. ') Excessive etching can be prevented.

ここで、内部導体パターン層300が形成された内部絶縁層100を供給するステップは、ロ−ル・ツー・ロ−ル(Roll to Roll)方式により軟性絶縁シートの両面に内部導体パターン層300を形成するステップと、内部導体パターン層300が形成された軟性絶縁シートを切断するステップと、を含むことができる。   Here, the step of supplying the inner insulating layer 100 on which the inner conductor pattern layer 300 is formed includes the steps of providing the inner conductor pattern layer 300 on both surfaces of the flexible insulating sheet by a roll-to-roll method. And forming and cutting the flexible insulating sheet on which the inner conductor pattern layer 300 is formed.

軟性絶縁シートは、ポリイミドを含むことができる。ロ−ル・ツー・ロ−ル方式により軟性シートに導体パターンを形成することや軟性シートを切断することは、通常の技術者にとって自明なことであるので、詳細な説明を省略する。   The flexible insulating sheet can include polyimide. Forming a conductor pattern on the flexible sheet by the roll-to-roll method and cutting the flexible sheet are obvious to ordinary engineers, and thus detailed description thereof is omitted.

ロ−ル・ツー・ロ−ル方式により軟性絶縁シートの両面に内部導体パターン層300を形成するに当たって、軟性銅箔積層板(Flexible Copper Claude Laminate、FCCL)を用いることができる。軟性銅箔積層板は、ポリイミドのように軟性を有する絶縁樹脂の両面に銅箔を積層したものであって、軟性であるため、ロ−ル・ツー・ロ−ル方式が可能となり、加工性及び生産性を向上することができる。   In forming the inner conductor pattern layer 300 on both surfaces of the flexible insulating sheet by the roll-to-roll method, a flexible copper clad laminate (FCCL) can be used. A flexible copper foil laminate is made by laminating copper foil on both sides of a flexible insulating resin such as polyimide, and since it is soft, a roll-to-roll method is possible, and workability And productivity can be improved.

次に、図5に示すように、内部絶縁層100の両面に絶縁材200'を積層する。絶縁材200'は、後続する硬化工程を経て上述の図1の外部絶縁層(図1の200参照)となる部材であって、フィルムタイプで形成され、内部絶縁層100の両面にラミネーションされることができる。   Next, as shown in FIG. 5, an insulating material 200 ′ is laminated on both surfaces of the internal insulating layer 100. The insulating material 200 ′ is a member that becomes the above-described outer insulating layer of FIG. 1 (see 200 of FIG. 1) through a subsequent curing process, is formed in a film type, and is laminated on both surfaces of the inner insulating layer 100. be able to.

絶縁材200'は、電気絶縁性樹脂と無機フィラーfとを含む。絶縁材200'は、電気絶縁性樹脂であって、熱硬化性樹脂及び/または光硬化性樹脂を含むことができる。熱硬化性樹脂は、エポキシ樹脂であってもよいが、これに限定されるものではない。エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂、ナフタレン変形エポキシ樹脂、クレゾールノボラックエポキシ樹脂、ゴム変性エポキシ樹脂等を用いることができる。   The insulating material 200 ′ includes an electrically insulating resin and an inorganic filler f. The insulating material 200 ′ is an electrically insulating resin and can include a thermosetting resin and / or a photocurable resin. The thermosetting resin may be an epoxy resin, but is not limited thereto. As the epoxy resin, bisphenol A type epoxy resin, naphthalene deformed epoxy resin, cresol novolac epoxy resin, rubber-modified epoxy resin, or the like can be used.

無機フィラーfは、絶縁材200'の電気絶縁性樹脂に分散される。無機フィラーfとしては、アルミナ、シリカ、ガラス及びシリコンカーバイド及びこれらの混合物からなるグループより選択された少なくとも1種を用いることができる。   The inorganic filler f is dispersed in the electrically insulating resin of the insulating material 200 ′. As the inorganic filler f, at least one selected from the group consisting of alumina, silica, glass, silicon carbide, and a mixture thereof can be used.

無機フィラーfは、球状、半球状、多角形、シリンダー状または板状等様々な形状で形成されたものを用いることができる。すなわち、図4から図9に示された無機フィラーfの形状は、例示に過ぎないものであることを理解すべきである。   As the inorganic filler f, those formed in various shapes such as a spherical shape, a hemispherical shape, a polygonal shape, a cylindrical shape, or a plate shape can be used. That is, it should be understood that the shape of the inorganic filler f shown in FIGS. 4 to 9 is merely an example.

無機フィラーfの直径は、数nmから数百nmの大きさで、多様に選択することができる。無機フィラーfが球状でない場合の無機フィラーfの直径とは、無機フィラーfの表面で互いに異なる二つの点を結び、無機フィラーfの重心を通る複数の線の長さのうちの最長の長さを意味するものとして使用される。   The diameter of the inorganic filler f is several nanometers to several hundred nanometers and can be variously selected. The diameter of the inorganic filler f when the inorganic filler f is not spherical is the longest length among the lengths of a plurality of lines that connect two different points on the surface of the inorganic filler f and pass through the center of gravity of the inorganic filler f. Is used to mean

絶縁材200'は、内部絶縁層100との接着のために半硬化状態で積層される。   The insulating material 200 ′ is laminated in a semi-cured state for adhesion to the inner insulating layer 100.

絶縁材200'は、貫通ビアホール(図7のTVH参照)及び層間ビアホール(図7のVH参照)が形成されるまで半硬化状態を維持するか、または、内部絶縁層100に積層された後に完全に硬化され得る。後者の場合、絶縁材200'は、内部絶縁層100に積層された状態であり、硬化反応に必要なエネルギーは、内部絶縁層100の外部から提供される。これにより、絶縁材200'の硬化反応に提供されるエネルギーは、内部絶縁層100の厚さ中心方向に行くほど低減する。したがって、絶縁材200'が内部絶縁層100に積層された状態で完全硬化されても、絶縁材200'の硬化度は内部絶縁層100の厚さ中心方向に行くほど低減する。   The insulating material 200 ′ is maintained in a semi-cured state until a through via hole (see TVH in FIG. 7) and an interlayer via hole (see VH in FIG. 7) are formed, or completely after being laminated on the internal insulating layer 100. Can be cured. In the latter case, the insulating material 200 ′ is in a state of being laminated on the internal insulating layer 100, and energy necessary for the curing reaction is provided from the outside of the internal insulating layer 100. Thereby, the energy provided for the curing reaction of the insulating material 200 ′ decreases as it goes in the thickness center direction of the inner insulating layer 100. Therefore, even if the insulating material 200 ′ is completely cured while being laminated on the inner insulating layer 100, the degree of cure of the insulating material 200 ′ decreases as it goes in the thickness center direction of the inner insulating layer 100.

内部絶縁層100に積層される半硬化状態の絶縁材200'の硬化度は、50%から80%であってもよく、設計上の必要によって様々に変更することができる。   The degree of curing of the semi-cured insulating material 200 ′ laminated on the inner insulating layer 100 may be 50% to 80%, and can be variously changed according to design needs.

一方、内部絶縁層100の両面に積層された絶縁材200'の一面には金属箔MFを形成することができる。金属箔MFは、後続工程によりエッチングレジストパターンMF'として加工されることができる。金属箔MFは、絶縁材200'の積層と同時にまたは異時に絶縁材200'に形成されることができる。前者の場合は、片面銅箔積層板(Resin Coated Copper、RCC)のように、金属箔MFの一面に絶縁材200'が形成された部材を内部絶縁層100に積層することで実現可能である。   On the other hand, a metal foil MF can be formed on one surface of the insulating material 200 ′ laminated on both surfaces of the inner insulating layer 100. The metal foil MF can be processed as an etching resist pattern MF ′ by a subsequent process. The metal foil MF can be formed on the insulating material 200 ′ simultaneously with the lamination of the insulating material 200 ′ or at a different time. In the former case, it can be realized by laminating a member in which an insulating material 200 ′ is formed on one surface of a metal foil MF, such as a single-sided copper foil laminate (RCC), on the inner insulating layer 100. .

金属箔MFは、銅箔であってもよいが、これに限定されない。   The metal foil MF may be a copper foil, but is not limited thereto.

次に、図6から図8に示すように、内部絶縁層100及び絶縁材200'を化学的にエッチングして貫通ビアホールTVH及び層間ビアホールVHを形成する。貫通ビアホールTVHは、内部絶縁層100と絶縁材200'とをすべて貫通し、層間ビアホールVHは、絶縁材200'を貫通する。これについて、より詳細に説明する。   Next, as shown in FIGS. 6 to 8, the internal insulating layer 100 and the insulating material 200 ′ are chemically etched to form through via holes TVH and interlayer via holes VH. The through via hole TVH penetrates all of the internal insulating layer 100 and the insulating material 200 ′, and the interlayer via hole VH penetrates the insulating material 200 ′. This will be described in more detail.

先ず、図6に示すように、金属箔MFを選択的にエッチングすることで絶縁材200'の一面に開口Oが形成されたエッチングレジストパターンMF'を形成する。   First, as shown in FIG. 6, the metal foil MF is selectively etched to form an etching resist pattern MF ′ having an opening O formed on one surface of the insulating material 200 ′.

エッチングレジストパターンMF'は、金属箔MFの全領域に感光性のドライフィルムを積層し、ドライフィルムを選択的に露光・現像して金属箔のエッチング用レジストパターンを形成した後に、金属箔MFをエッチングできる金属箔用エッチング液で金属箔MFを選択的にエッチングすることにより形成することができる。このように形成されたエッチングレジストパターンMF'は、金属性材質であるため、後続する内部絶縁層100及び絶縁材200'に対するエッチング工程にて使用される強アルカリ性エッチング液に反応しないこともある。   The etching resist pattern MF ′ is formed by laminating a photosensitive dry film on the entire area of the metal foil MF, and selectively exposing and developing the dry film to form a resist pattern for etching the metal foil. It can be formed by selectively etching the metal foil MF with an etchant for metal foil that can be etched. Since the etching resist pattern MF ′ formed in this manner is a metallic material, it may not react to the strong alkaline etching solution used in the subsequent etching process for the inner insulating layer 100 and the insulating material 200 ′.

以後、図7に示すように、エッチングレジストパターンMF'を用いて内部絶縁層100と絶縁材200'とを強アルカリ性エッチング液で選択的にエッチングし、貫通ビアホールTVH及び層間ビアホールVHを形成する。   Thereafter, as shown in FIG. 7, the internal insulating layer 100 and the insulating material 200 ′ are selectively etched with a strong alkaline etchant using the etching resist pattern MF ′ to form the through via hole TVH and the interlayer via hole VH.

強アルカリ性エッチング液は、エッチングレジストパターンMF'の開口Oを介して流入されるので、内部絶縁層100においての貫通ビアホールTVHの横断面積は、内部絶縁層100の厚さ中心方向に行くほど低減する。   Since the strong alkaline etching solution flows in through the opening O of the etching resist pattern MF ′, the cross-sectional area of the through via hole TVH in the internal insulating layer 100 decreases as it goes in the thickness center direction of the internal insulating layer 100. .

一方、半硬化状態の絶縁材200'は、内部絶縁層100の厚さ中心方向に行くほど硬化度が低くなるので、絶縁材200'に形成される層間ビアホールVHは、内部絶縁層100の厚さ中心方向に行くほど横断面積が増加する。また、同じ概念で、絶縁材200'においての貫通ビアホールTVHの横断面積は、内部絶縁層100の厚さ中心方向に行くほど増加する。   On the other hand, the semi-cured insulating material 200 ′ has a lower degree of curing as it goes in the direction of the thickness center of the internal insulating layer 100, so the interlayer via hole VH formed in the insulating material 200 ′ The cross-sectional area increases as going toward the center. Further, based on the same concept, the cross-sectional area of the through via hole TVH in the insulating material 200 ′ increases as it goes in the direction of the thickness center of the internal insulating layer 100.

以後、図8に示すように、絶縁材200'の一面に形成されたエッチングレジストパターンMF'を除去する。エッチングレジストパターンMF'は、物理的または化学的方法により除去することができる。   Thereafter, as shown in FIG. 8, the etching resist pattern MF ′ formed on one surface of the insulating material 200 ′ is removed. The etching resist pattern MF ′ can be removed by a physical or chemical method.

次に、図9に示すように、貫通ビアTV、層間ビアV及び外部導体パターン層400を形成する。   Next, as shown in FIG. 9, the through via TV, the interlayer via V, and the external conductor pattern layer 400 are formed.

貫通ビアTV、層間ビアV及び外部導体パターン層400は、アディティブ法、セミアディティブ法、モディファイド・セミアディティブ法等通常の回路パターン形成方法により形成することができる。貫通ビアTV、層間ビアV及び外部導体パターン層400を形成するための電解メッキは、数回繰り返すことができる。   The through via TV, the interlayer via V, and the external conductor pattern layer 400 can be formed by a normal circuit pattern forming method such as an additive method, a semi-additive method, or a modified semi-additive method. The electrolytic plating for forming the through via TV, the interlayer via V, and the outer conductor pattern layer 400 can be repeated several times.

一方、詳細に説明していないが、本実施例に係るプリント回路基板の製造方法は、絶縁材200'を完全に硬化させて外部絶縁層200を形成するステップを含み、また外部導体パターン層400をカバーするために、開口部が形成されたソルダーレジスト層を外部導体パターン層400上に形成するステップをさらに含むことができる。   Meanwhile, although not described in detail, the printed circuit board manufacturing method according to the present embodiment includes a step of completely curing the insulating material 200 ′ to form the outer insulating layer 200, and the outer conductor pattern layer 400. The method may further include forming a solder resist layer having an opening on the outer conductor pattern layer 400 to cover the outer conductor pattern layer 400.

以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を様々に修正及び変更することができ、これも本発明の範囲内に含まれるものといえよう。   In the above, one embodiment of the present invention has been described. However, those who have ordinary knowledge in the technical field can add components without departing from the spirit of the present invention described in the claims. The present invention can be modified and changed in various ways by changes or deletions, and it can be said that this is also included in the scope of the present invention.

f 無機フィラー
MF 金属箔
MF' エッチングレジストパターン
O 開口
TV 貫通ビア
TVH 貫通ビアホール
V 層間ビア
VH 層間ビアホール
100 内部絶縁層
200 外部絶縁層
200' 絶縁材
300 内部導体パターン層
400 外部導体パターン層
1000 プリント回路基板
f Inorganic filler MF Metal foil MF 'Etching resist pattern O Opening TV Through via TVH Through via hole V Interlayer via VH Interlayer via hole 100 Internal insulating layer 200 External insulating layer 200' Insulating material 300 Internal conductive pattern layer 400 External conductive pattern layer 1000 Printed circuit substrate

Claims (10)

内部絶縁層と、
前記内部絶縁層の一面と他面にそれぞれ積層された外部絶縁層と、
前記外部絶縁層のそれぞれの一面に形成される外部導体パターン層と、
前記外部導体パターン層を互いに接続するために、前記内部絶縁層と前記外部絶縁層とを貫通する貫通ビアと、
前記内部絶縁層の一面と他面にそれぞれ形成され、少なくとも一部が前記貫通ビアに挿入された内部導体パターン層と、
を含むプリント回路基板。
An internal insulating layer;
An outer insulating layer laminated on one side and the other side of the inner insulating layer, and
An external conductor pattern layer formed on one surface of each of the external insulating layers;
In order to connect the outer conductor pattern layers to each other, a through via that penetrates the inner insulating layer and the outer insulating layer;
An inner conductor pattern layer formed on one surface and the other surface of the inner insulating layer, respectively, at least a part of which is inserted into the through via;
Including printed circuit board.
前記貫通ビアは、
前記内部絶縁層における横断面積は、前記内部絶縁層の厚さ中心方向に行くほど低減する請求項1に記載のプリント回路基板。
The through via is
2. The printed circuit board according to claim 1, wherein a cross-sectional area of the inner insulating layer is reduced toward a thickness center direction of the inner insulating layer.
前記貫通ビアは、
前記外部絶縁層における横断面積は、前記内部絶縁層の厚さ中心方向に行くほど増加する請求項2に記載のプリント回路基板。
The through via is
The printed circuit board according to claim 2, wherein a cross-sectional area of the outer insulating layer increases toward a thickness center direction of the inner insulating layer.
前記内部導体パターン層と前記外部導体パターン層とを接続するために、前記外部絶縁層に形成される層間ビアをさらに含み、
前記層間ビアの横断面積は、前記内部絶縁層の厚さ中心方向に行くほど増加する請求項1から請求項3のいずれか1項に記載のプリント回路基板。
In order to connect the inner conductor pattern layer and the outer conductor pattern layer, further comprising an interlayer via formed in the outer insulating layer,
4. The printed circuit board according to claim 1, wherein a cross-sectional area of the interlayer via increases in a direction toward a thickness center of the internal insulating layer. 5.
前記内部絶縁層は、軟性樹脂を含み、
前記外部絶縁層は、熱硬化性樹脂と無機フィラーとを含む請求項1から請求項4のいずれか1項に記載のプリント回路基板。
The inner insulating layer includes a soft resin,
The printed circuit board according to any one of claims 1 to 4, wherein the external insulating layer includes a thermosetting resin and an inorganic filler.
前記内部絶縁層及び前記外部絶縁層のそれぞれは、5μmから10μmの厚さで形成される請求項1から請求項5のいずれか1項に記載のプリント回路基板。   6. The printed circuit board according to claim 1, wherein each of the inner insulating layer and the outer insulating layer is formed with a thickness of 5 μm to 10 μm. 内部導体パターン層が形成された内部絶縁層を供給するステップと、
前記内部絶縁層の両面に絶縁材を積層するステップと、
前記内部絶縁層と前記絶縁材とを化学的にエッチングし、前記内部絶縁層と前記絶縁材とをすべて貫通する貫通ビアホールと、前記絶縁材を貫通して前記内部導体パターン層を露出させる層間ビアホールと、を形成するステップと、を含み、
前記内部導体パターン層は、
前記絶縁材の過エッチングを防止するための過エッチング防止パターンを含むプリント回路基板の製造方法。
Supplying an inner insulating layer on which an inner conductor pattern layer is formed;
Laminating an insulating material on both surfaces of the internal insulating layer;
A through via hole that chemically etches the internal insulating layer and the insulating material to penetrate all of the internal insulating layer and the insulating material, and an interlayer via hole that exposes the internal conductor pattern layer through the insulating material And forming a step,
The inner conductor pattern layer is
A method of manufacturing a printed circuit board including an overetching prevention pattern for preventing overetching of the insulating material.
前記内部絶縁層と前記絶縁材とを化学的にエッチングするステップにおいて、
前記絶縁材は、半硬化状態である請求項7に記載のプリント回路基板の製造方法。
In the step of chemically etching the inner insulating layer and the insulating material,
The method for manufacturing a printed circuit board according to claim 7, wherein the insulating material is in a semi-cured state.
前記内部導体パターン層が形成された内部絶縁層を供給するステップは、
ロ−ル・ツー・ロ−ル方式により軟性絶縁シートの両面に内部導体パターン層を形成するステップと、
前記内部導体パターン層が形成された前記軟性絶縁シートを切断するステップと、
を含む請求項7または請求項8に記載のプリント回路基板の製造方法。
Supplying the inner insulating layer on which the inner conductor pattern layer is formed,
Forming inner conductor pattern layers on both sides of the flexible insulating sheet by a roll-to-roll method;
Cutting the flexible insulating sheet on which the inner conductor pattern layer is formed;
The manufacturing method of the printed circuit board of Claim 7 or Claim 8 containing this.
前記内部絶縁層と前記絶縁材とを化学的にエッチングするステップは、
前記絶縁材の一面にエッチングレジストパターンを形成するステップを含む請求項7から請求項9のいずれか1項に記載のプリント回路基板の製造方法。
The step of chemically etching the inner insulating layer and the insulating material includes:
The method for manufacturing a printed circuit board according to claim 7, further comprising a step of forming an etching resist pattern on one surface of the insulating material.
JP2017140375A 2016-08-18 2017-07-19 Printed circuit board and manufacturing method for printed circuit board Pending JP2018029173A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160104780A KR102544563B1 (en) 2016-08-18 2016-08-18 Printed circuit board and manufacturing method thereof
KR10-2016-0104780 2016-08-18

Publications (1)

Publication Number Publication Date
JP2018029173A true JP2018029173A (en) 2018-02-22

Family

ID=61248580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017140375A Pending JP2018029173A (en) 2016-08-18 2017-07-19 Printed circuit board and manufacturing method for printed circuit board

Country Status (2)

Country Link
JP (1) JP2018029173A (en)
KR (1) KR102544563B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267748A (en) * 2000-03-16 2001-09-28 Hitachi Aic Inc Multi-layered printed wiring board and its manufacturing method
JP2003168860A (en) * 2001-11-30 2003-06-13 Cmk Corp Printed circuit board and its manufacturing method
JP2009076873A (en) * 2007-08-24 2009-04-09 Ngk Spark Plug Co Ltd Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
JP2011097054A (en) * 2009-10-30 2011-05-12 Ibiden Co Ltd Printed wiring board
US20120168220A1 (en) * 2010-12-30 2012-07-05 Samsung Electro-Mechanics Co., Ltd. Multi-layer printed circuit board and method of manufacturing the same
KR20140069940A (en) * 2012-11-30 2014-06-10 삼성전기주식회사 Rigid-flexible substrate having via structure connecting multilayers and manufacturing method thereof
JP2014131037A (en) * 2012-12-31 2014-07-10 Samsung Electro-Mechanics Co Ltd Circuit board and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5565953B2 (en) * 2010-08-30 2014-08-06 京セラSlcテクノロジー株式会社 Wiring board and manufacturing method thereof
KR101300318B1 (en) 2011-11-18 2013-08-28 삼성전기주식회사 Printed circuit board and method of manufacturing a printed circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267748A (en) * 2000-03-16 2001-09-28 Hitachi Aic Inc Multi-layered printed wiring board and its manufacturing method
JP2003168860A (en) * 2001-11-30 2003-06-13 Cmk Corp Printed circuit board and its manufacturing method
JP2009076873A (en) * 2007-08-24 2009-04-09 Ngk Spark Plug Co Ltd Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
JP2011097054A (en) * 2009-10-30 2011-05-12 Ibiden Co Ltd Printed wiring board
US20120168220A1 (en) * 2010-12-30 2012-07-05 Samsung Electro-Mechanics Co., Ltd. Multi-layer printed circuit board and method of manufacturing the same
KR20140069940A (en) * 2012-11-30 2014-06-10 삼성전기주식회사 Rigid-flexible substrate having via structure connecting multilayers and manufacturing method thereof
JP2014131037A (en) * 2012-12-31 2014-07-10 Samsung Electro-Mechanics Co Ltd Circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
KR102544563B1 (en) 2023-06-16
KR20180020464A (en) 2018-02-28

Similar Documents

Publication Publication Date Title
KR100929839B1 (en) Substrate Manufacturing Method
JP6293998B2 (en) Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method
JP6711509B2 (en) Printed circuit board, semiconductor package and manufacturing method thereof
US20170094797A1 (en) Printed circuit board and method for manufacturing the same
JP2003209366A (en) Flexible multilayer wiring board and manufacturing method therefor
JP2009295949A (en) Printed circuit board with electronic component embedded therein and manufacturing method therefor
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
TWI617225B (en) Printed circuit board and method for manufacturing the same
US20100139969A1 (en) Printed circuit board comprising metal bump and method of manufacturing the same
KR100990588B1 (en) A printed circuit board comprising landless via and method for manufacturing the same
TWI543676B (en) Printed circuit board and method of manufacturing the same
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
US20160219713A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US20090288872A1 (en) Printed circuit board including outmost fine circuit pattern and method of manufacturing the same
US10674608B2 (en) Printed circuit board and manufacturing method thereof
US20140034359A1 (en) Printed circuit board and method of manufacturing printed circuit board
JP5908003B2 (en) Printed circuit board and printed circuit board manufacturing method
US10772220B2 (en) Dummy core restrict resin process and structure
JP4857433B2 (en) Metal laminate, metal laminate manufacturing method and printed circuit board manufacturing method
JP2023022267A (en) printed circuit board
JP2018029173A (en) Printed circuit board and manufacturing method for printed circuit board
JP2005236220A (en) Wiring substrate and its manufacturing method, and semiconductor package
KR100658437B1 (en) Pcb and it&#39;s manufacturing method used bump board
JP4347143B2 (en) Circuit board and manufacturing method thereof
JP2004111578A (en) Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220906