JP2018027228A - クロック生成部を内蔵する遊技機用プロセッサ装置、遊技機用チップ、遊技機用基板及び遊技機 - Google Patents
クロック生成部を内蔵する遊技機用プロセッサ装置、遊技機用チップ、遊技機用基板及び遊技機 Download PDFInfo
- Publication number
- JP2018027228A JP2018027228A JP2016160698A JP2016160698A JP2018027228A JP 2018027228 A JP2018027228 A JP 2018027228A JP 2016160698 A JP2016160698 A JP 2016160698A JP 2016160698 A JP2016160698 A JP 2016160698A JP 2018027228 A JP2018027228 A JP 2018027228A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- processor device
- clock signal
- game machine
- baud rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
図1は、従来技術によるプロセッサを示す。プロセッサ装置100は、プロセッサコア105、ボーレート設定部110、記憶装置115、送信部120、受信部125、ボーレートクロック生成部130を少なくとも有する。記憶装置115は、ROM、RAM又はそれらの組み合わせとすることができる。
図2は、本実施例によるプロセッサ装置200を示す。プロセッサ装置200は、図1に示した従来技術と同様に、記憶装置115、送信部120、受信部125を少なくとも有し、さらに、オシレータ205及び分周器210を有する。図2からも理解されるように、オシレータ205は、プロセッサ装置200に内蔵されている。
図3は、実施例1を変形した実施例によるプロセッサ装置300を示す。図3に示した実施例2のプロセッサ装置300の構成は、図2に示した実施例1のプロセッサ装置200の構成とほぼ同じとすることができるが、プロセッサ装置300は、少なくとも、2以上の組の送信部及び受信部とセレクタ305とを有する点で、実施例1による装置200と異なる。これにより、2以上の組の送信部及び受信部のそれぞれの組は、並列的にデータの送受信を行うことができる。2以上の組の送信部及び受信部は、第1の送信部320、第1の受信部325、第2の送信部330及び第2の受信部335を少なくとも有する。当業者であれば理解されるように、図3は例示であり、プロセッサ装置300は、3以上の送信部及び受信部を有していてもよい。
105 プロセッサコア
110 ボーレート設定部
115 記憶装置
120 送信部
125 受信部
130 ボーレートクロック生成部
150 バス
205 オシレータ
210 分周器
305 セレクタ
320 第1の送信部
325 第1の受信部
330 第2の送信部及び
335 第2の受信部
Claims (7)
- 遊技機用プロセッサ装置であって、
プロセッサコアと、
第1のクロック信号を生成するクロック生成回路と、
前記クロック生成回路から前記第1のクロック信号を受信し、前記第1のクロック信号に基づいて第2のクロック信号を生成する分周器と、を備え、
前記クロック生成回路及び前記分周器は、前記遊技機用プロセッサ装置に内蔵されていることを特徴とする、遊技機用プロセッサ装置。 - 前記遊技機用プロセッサ装置は、第1の送信部及び第1の受信部をさらに備え、
前記前記分周器は、前記第2のクロック信号を前記第1の送信部及び前記第1の受信部に送信し、前記第1の送信部及び前記第1の受信部は、前記第2のクロック信号の1秒あたりのクロック数をボーレート値として用いる、請求項1に記載の遊技機用プロセッサ装置。 - 前記分周器は、前記第1のクロック信号に基づいて第3のクロック信号を生成し、
前記第2及び第3のクロック信号を前記分周器から受信し、前記第2及び第3のクロック信号の一方を選択するセレクタをさらに備えた請求項1又は2に記載の遊技機用プロセッサ装置。 - 前記遊技機用プロセッサ装置は、第2の送信部及び第2の受信部をさらに備え、
前記セレクタは、前記第2及び第3のクロック信号の一方を選択的に、前記第1の送信部及び前記第1の受信部、又は、前記第2の送信部及び前記第2の受信部に送信する、請求項3に記載の遊技機用プロセッサ装置。 - 請求項1ないし4に記載の遊技機用プロセッサ装置を備えた遊技機用チップ。
- 請求項1ないし4に記載の遊技機用プロセッサ装置又は請求項5に記載の遊技機用チップを備えた遊技機用基板。
- 請求項6に記載の遊技機用基板を備えた遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160698A JP2018027228A (ja) | 2016-08-18 | 2016-08-18 | クロック生成部を内蔵する遊技機用プロセッサ装置、遊技機用チップ、遊技機用基板及び遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160698A JP2018027228A (ja) | 2016-08-18 | 2016-08-18 | クロック生成部を内蔵する遊技機用プロセッサ装置、遊技機用チップ、遊技機用基板及び遊技機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018027228A true JP2018027228A (ja) | 2018-02-22 |
Family
ID=61248088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016160698A Pending JP2018027228A (ja) | 2016-08-18 | 2016-08-18 | クロック生成部を内蔵する遊技機用プロセッサ装置、遊技機用チップ、遊技機用基板及び遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018027228A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007188213A (ja) * | 2006-01-12 | 2007-07-26 | Renesas Technology Corp | 半導体集積回路装置 |
JP2007296029A (ja) * | 2006-04-28 | 2007-11-15 | Daiman:Kk | 遊技機 |
JP2016007258A (ja) * | 2014-06-23 | 2016-01-18 | 株式会社藤商事 | 遊技機 |
-
2016
- 2016-08-18 JP JP2016160698A patent/JP2018027228A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007188213A (ja) * | 2006-01-12 | 2007-07-26 | Renesas Technology Corp | 半導体集積回路装置 |
JP2007296029A (ja) * | 2006-04-28 | 2007-11-15 | Daiman:Kk | 遊技機 |
JP2016007258A (ja) * | 2014-06-23 | 2016-01-18 | 株式会社藤商事 | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011106055A4 (en) | Coordinating memory operations using memory-device generated reference signals | |
CN105242127A (zh) | 用于抖动均衡和相位误差检测的装置、方法和系统 | |
US9911274B2 (en) | Secure distributed gambling using stand-alone gambling platforms formed by independently operating coupled pairs of gambling microprocessors and mobile computing devices | |
TW200907631A (en) | Method and system for analog frequency clocking in processor cores | |
JP7082311B2 (ja) | データ通信装置 | |
JPWO2011117929A1 (ja) | 乱数生成器、暗号化装置、及び認証装置 | |
KR20220035413A (ko) | 링크 분기 가용성을 결정하기 위한 방법 및 장치 | |
JP2018027228A (ja) | クロック生成部を内蔵する遊技機用プロセッサ装置、遊技機用チップ、遊技機用基板及び遊技機 | |
US20100080332A1 (en) | Clock-synchronous communication apparatus and communication system | |
US9319113B2 (en) | Simplified multiple input multiple output (MIMO) communication schemes for interchip and intrachip communications | |
JP2006318475A (ja) | 処理及び記憶能力に制限のある装置における乱数分布発生システム及び方法 | |
WO2007059364A2 (en) | Spread spectrum clock for usb | |
JP4915779B2 (ja) | 装置間の接続方式および接続装置 | |
JP2006304011A (ja) | インタフェース回路 | |
JP6373512B2 (ja) | 空気調和機の制御装置 | |
US11875875B2 (en) | Variable tick for DRAM interface calibration | |
KR101879053B1 (ko) | 보 레이트가 자동으로 설정되는 테스트 장치 | |
JP6260965B2 (ja) | Spi通信を用いたマスター回路及びスレーブ回路 | |
KR20190080625A (ko) | 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드 | |
EP4350552A1 (en) | Certificate update method and certificate update system of device driving the same | |
US20220321361A1 (en) | Federal information processing standard (fips) compliant device identifier composition engine (dice) certificate chain architecture for embedded systems | |
JP4547821B2 (ja) | 異周期シーケンサの排他制御回路 | |
KR100560565B1 (ko) | 전전자교환기의 ipc 블록내에서 버스점유 및 데이터송신을 제어하는 장치 및 방법 | |
JPH05143364A (ja) | 割込制御装置 | |
JP6625836B2 (ja) | 通信装置、通信方法および通信プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210407 |