JP2016007258A - 遊技機 - Google Patents

Abstract

【課題】シリアル転送の利点を生かしつつ、発煙や発火のトラブルを未然防止できる遊技機を提供する。
【解決手段】演出制御部２２’には、モータを駆動可能な複数のドライバＤＶ・・・ＤＶがカスケード接続された駆動回路が設けられ、各ドライバＤＶは、直列接続された複数ビット長の記憶部ＳＲを内蔵し、外部から受けるクロック信号ＣＫ０に同期して、各記憶部ＳＲの記憶ビットが次々と転送されるよう構成されている。演出制御手段は、モータを駆動する駆動データに加えて、所定ビット長の検査データＣＨＫを加えたシリアルデータＳＤＡＴＡ０をクロック信号ＣＫ０に同期して出力する。
【選択図】図５

Description

本発明は、遊技動作に起因する抽選処理によって大当り状態を発生させる遊技機に関し、特に、可動演出体による大胆な可動演出が可能な遊技機に関する。

パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、７−７−７などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な遊技状態を発生させている。

このような遊技状態を発生させるか否かは、図柄始動口に遊技球が入賞したことを条件に実行される大当り抽選で決定されており、上記の図柄変動動作は、この抽選結果を踏まえたものとなっている。

例えば、抽選結果が当選状態である場合には、リーチアクションなどと称される演出動作を２０秒前後実行し、その後、特別図柄を整列させている。一方、ハズレ状態の場合にも、同様のリーチアクションが実行されることがあり、この場合には、遊技者は、大当り状態になることを強く念じつつ演出動作の推移を注視することになる。

また、最終結果が確定する以前に、キャラクタが出現したり、可動演出体が回転を開始して、大当り状態の招来を予告する予告演出も実行されている。可動演出体は、例えば、大当り状態に至る可能性が高い演出動作時に動作することで、所定の信頼度で抽選結果を予告している。

可動演出体は、例えば、リンク機構を有して構成され、複数の演出モータやソレノイドが適所に配置されることで、複雑高度な可動演出を実現している。そして、可動演出の高度化に対応して、駆動データも複雑化しており、可動演出時には、ドライバに対して、所定時間毎に更新される駆動データが繰り返し伝送されている。

例えば、演出モータがステッピングモータで構成される場合には、４ビット程度の駆動データΦ１〜Φ４によって回転駆動される。この場合には、Ｎ個の演出モータに対して、全体で、Ｎ×４ビットの駆動データとなり、このＮ×４ビットの駆動データが所定時間毎に更新される必要がある。なお、Ｍ個のソレノイドが付加されている場合には、上記の駆動データは、合計でＮ×４＋Ｍビットとなる。

特開２００７−８９９７８号公報

ところで、配線数を無闇に増加させることなく、複雑高度な可動演出を実現するためには、ソレノイドや演出モータを駆動する複数のドライバをカスケード接続し、各ドライバに内蔵されたシフトレジスタを経由して、上流側から下流側に駆動データをシリアル転送することが考えられる。

このような回路構成を採ると、配線数を抑制できる利点はあるものの、最上流から最下流のドライバに向けて、多数のシフトレジスタが直列接続され、いわば、数珠つなぎ状態のシフトレジスタに駆動データが転送されるので、万一、途中のシフトレジスタが故障すれば、その下流側には、正当な駆動データが転送されないことになる。

ここで、故障状態のシフトレジスタが、例えば、Ｈ（Ｌ）レベルの出力を維持する場合には、その下流側のシフトレジスタは、全てＨ（Ｌ）レベルの駆動データを受けることになる。そのため、演出モータやソレノイドが常に同一データを受けることで、役物（可動演出体）からの発煙や発火のおそれがあり、遊技者を著しく白けさせる。

本発明は、上記の問題点に鑑みてなされたものであって、シリアル転送の利点を生かしつつ、発煙や発火のトラブルを未然防止できる構成を有する遊技機を提供することを目的とする。

上記の目的を達成するため、本発明は、他の制御手段から受けた制御コマンドに基づいて、ランプ及び／又はモータを所定態様で制御するコンピュータ回路を有する演出制御手段を設けた遊技機であって、前記演出制御手段には、ランプ及び／又はモータを駆動可能な複数のドライバがカスケード接続された駆動回路が設けられ、前記駆動回路の各ドライバは、直列接続された複数ビット長の記憶部を内蔵し、外部から受けるクロック信号に同期して、各記憶部の記憶ビットが次々と転送されるよう構成されており、前記演出制御手段は、ランプ及び／又はモータを駆動する駆動データに加えて、所定ビット長の検査データを加えたシリアルデータをクロック信号に同期して出力するよう構成されている。

本発明では、検査データをカスケード接続された複数のドライバに転送させるので、各ドライバが正常に動作しているか否かを検査することができる。なお、本発明において、カスケード接続とは、あるドライバの出力が、別のドライバの入力に接続されている縦続接続を意味し、それ以上の限定的な意味を有するものではない。

好ましくは、前記検査データの全部または一部を、前記演出制御手段に帰還させる帰還回路が設けられている。また、前記検査データは、カスケード接続された複数のドライバの最終段まで転送されるよう構成され、最終段のドライバの出力を受ける異常報知回路が設けられているのも好適である。

本発明は、典型的には、所定ビット長の検査データを加えたシリアルデータをクロック信号に同期して出力する第１手段と、第１手段が機能した後、前記検査データの全部または一部を受信する第２手段と、第２手段の受信データに基づいて、異常判定をする第３手段と、を有して構成される。ここで、第１手段、及び／又は第２手段は、１０ｍＳ以内の時間間隔で繰り返し実行されるのが好適である。また、第２手段は、シリアル通信路を通して、必要なデータを受信するのが好適であり、第１手段、及び／又は第２手段は、演出制御手段を実現するワンチップマイコンのシリアルポートによって実現されるのが最適である。

第３手段は、好適には、異常を検出した後、ランプ及び／又はモータの全部又は一部の通電を停止するべきである。また、前記検査データは、カスケード接続された複数のドライバの最終段まで転送されるよう構成され、最終段のドライバの出力を受ける異常対応回路が設けられ、前記異常対応回路は、異常検出時に、ランプ及び／又はモータの全部又は一部の通電を停止するよう構成される場合には、第２手段や第３手段を省略することもできる。

上記した本発明によれば、シリアル転送の利点を生かしつつ、発煙や発火のトラブルを未然防止できる構成を有する遊技機を実現できる。

実施例に示すパチンコ機の斜視図である。 図１のパチンコ機の遊技盤を図示した正面図である。 図１のパチンコ機の全体構成を示すブロック図である。 演出制御部の回路構成を例示するブロック図である。 演出制御部のワンチップマイコンの内部構成やモータ制御基板の要部と動作内容を説明する図面である。 モータ駆動基板に搭載されるモータドライバの内部構成と動作を説明する図面である。 モータ駆動基板に搭載されるＰＳ変換回路の内部構成と動作を説明する図面である。 演出制御部の制御動作を説明するフローチャートである。 変形例を示す回路図である。

以下、実施例に基づいて本発明を詳細に説明する。図１は、本実施例のパチンコ機ＧＭを示す斜視図である。このパチンコ機ＧＭは、島構造体に着脱可能に装着される矩形枠状の木製外枠１と、外枠１に固着されたヒンジ２を介して開閉可能に枢着される前枠３とで構成されている。この前枠３には、遊技盤５が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉６と前面板７とが夫々開閉自在に枢着されている。

ガラス扉６の外周には、ＬＥＤランプなどによる電飾ランプが、略Ｃ字状に配置されている。一方、ガラス扉６の下側には、スピーカが配置されている。また、前面板７には、発射用の遊技球を貯留する上皿８が装着され、前枠３の下部には、上皿８から溢れ出し又は抜き取った遊技球を貯留する下皿９と、発射ハンドル１０とが設けられている。発射ハンドル１０は発射モータと連動しており、発射ハンドル１０の回動角度に応じて動作する打撃槌によって遊技球が発射される。

上皿８の外周面には、演出ボタン１１が設けられている。この演出ボタン１１は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル１０から右手を離すことなく演出ボタン１１を操作できる。この演出ボタン１１は、通常時には機能していないが、例えば、ゲーム状態がボタンチャンス状態となると演出ボタンの操作を受け付け可能となり、内蔵ランプを点灯させて操作可能であることが遊技者に報知される。

上皿８の右部には、カード式球貸し機に対する球貸し操作用の操作パネル１２が設けられ、カード残額を３桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。

図２に示すように、遊技盤５の表面には、金属製の外レールと内レールとからなるガイドレール１３が環状に設けられ、その略中央には、背面側に延びる中央開口ＨＯが設けられている。そして、中央開口ＨＯの奥底には、液晶カラーディスプレイで構成された表示装置ＤＳが配置されている。また、遊技領域の適所には、図柄始動口１５、大入賞口１６、普通入賞口１７、ゲート１８が配設されている。

これらの入賞口１５〜１８は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。そして、図柄始動口１５に遊技球が入賞したことが検出されると、保留上限値を超えない限り、大当り抽選処理が実行され、遊技者に有利な遊技状態に移行するか否かが抽選決定される。

表示装置ＤＳの前面に形成される空間には、可動演出を実行する可動演出体ＡＭＵが昇降自在に配置されている。可動演出体ＡＭＵは、左右の昇降機構ＡＬＶａ，ＡＬＶｂに保持されて構成され、昇降機構ＡＬＶａ，ＡＬＶｂを駆動する演出モータＭＯ１，ＭＯ２の回転に対応してガイド軸ＰＬに沿って高速に昇降する。この可動演出体ＡＭＵは、可動演出時に、例えば表示装置ＤＳの最下部などの目的位置に移動して、他の演出モータＭＯｉの回転に対応する可動演出を実行することがある。なお、最上部に位置する待機状態（原点領域）では、遊技者から隠蔽されている。その他、遊技盤５の周りにも、小型の可動演出体（不図示）が複数個配置されており、多数の演出モータＭｘ（Ｍ１〜Ｍｎ）や、演出ソレノイドによって複雑な可動演出を実現している。

本実施例の演出モータは、遊技盤５を保持する遊技枠に配置される第１群の演出モータＭＯｉと、遊技盤５に配置される第２群の演出モータＭ１〜Ｍｎと、に区分されている。第２群の演出モータＭｘ（Ｍ１〜Ｍｎ）は、遊技盤５と一体化された盤側部材ＧＭ２（図３参照）であって、その遊技機の遊技性に対応した個性的な可動演出を実行する。これに対して、第１群の演出モータＭＯｉは、遊技盤５から分離可能な枠側部材ＧＭ１（図３参照）であって、やや定型的な可動演出を実行する。

特に限定されないが、第１群及び第２群の全ての演出モータＭＯｉ，Ｍｘは、ステッピングモータで構成されており、各ステッピングモータは、２相励磁方式又は１−２相励磁方式で駆動されている。なお、この実施例では、可動演出体ＡＭＵを上下方向の往復駆動する演出モータＭＯ１〜ＭＯ２は、電流方向が一定のユニポーラ型であるが、回転トルクを高めるべくバイポーラ型とするのが好適である。

ところで、表示装置ＤＳの上部には、待機状態の抽選処理数を特定するＬＥＤ表示部ＬＰが配置されている。ＬＥＤ表示部ＬＰは、実施例の保留上限値に対応して４個のＬＥＤランプで構成される。

表示装置ＤＳは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置ＤＳは、中央部の特別図柄表示部Ｄａ〜Ｄｃと、右上部の普通図柄表示部１９と、中央下部の保留数表示部ＮＵＭと、を有している。保留数表示部ＮＵＭは、ＬＥＤ表示部ＬＰに同期して同一の演出保留数を表示するが、可動演出体ＡＭＵが降下して実行される可動演出時には、表示内容が自動的に消滅するよう構成されている。

特別図柄表示部Ｄａ〜Ｄｃでは、大当り抽選によって大当り状態が招来することを期待させるリーチ演出が実行され、特別図柄表示部Ｄａ〜Ｄｃ及びその周りでは、大当り抽選の当否結果を不確定に報知する予告演出などが実行される。また、普通図柄表示部１９は普通図柄を表示するものであり、ゲート１８を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート１８の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。

図柄始動口１５は、左右一対の開閉爪を備えた電動式チューリップで開閉されるよう例えば構成され、普通図柄表示部１９の変動後の停止図柄が当り図柄を表示した場合には、開閉爪が所定時間だけ、若しくは、所定個数の遊技球を検出するまで開放されるようになっている。

図柄始動口１５に遊技球が入賞すると、そのタイミングが画像演出の実行中でないことを条件に、特別図柄表示部Ｄａ〜Ｄｃの表示図柄が所定時間だけ変動する画像演出が開始され、図柄始動口１５への遊技球の入賞タイミングに応じた大当り抽選結果に基づいて決定される停止図柄で停止する。一方、画像演出中に図柄始動口１５に遊技球が入賞すると、保留上限値（４個）に達しない限り、大当り抽選処理が保留状態となり、増加した演出保留数がＬＥＤ表示部ＬＰと、保留数表示部ＮＵＭに同期して表示される。なお、保留上限値を超えて図柄始動口１５に遊技球が入賞した場合には、賞球動作として遊技球が払出されるだけで、大当り抽選処理は実行されない。

表示装置ＤＳの前面、及び／又は、その周りでは、一連の画像演出の間に、演出モータＭｘ及び／又は演出モータＭＯｉが動作して予告演出としての多様な可動演出が実行される。例えば、可動演出体ＡＭＵが中央開口ＨＯの位置に降下することがあり、この場合には、目的位置まで降下した可動演出体ＡＭＵは、適宜な可動予告演出を実行した後、元の原点領域に向けて上昇する。

大入賞口１６は、例えば前方に開放可能な開閉板１６ａで開閉制御されるが、特別図柄表示部Ｄａ〜Ｄｃの図柄変動後の停止図柄が「７７７」などの大当り図柄のとき、「大当りゲーム」と称する特別遊技が開始され、開閉板１６ａが開放されるようになっている。

大入賞口１６の開閉板１６ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞すると開閉板１６ａが閉じる。このような動作は、最大で例えば１５回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Ｄａ〜Ｄｃの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態となるという特典が付与される。

図３は、上記した各動作を実現するパチンコ機ＧＭの全体回路構成を示すブロック図である。図示の通り、このパチンコ機ＧＭは、ＡＣ２４Ｖを受けて各種の直流電圧や、電源異常信号ＡＢＮ１，ＡＢＮ２やシステムリセット信号（電源リセット信号）ＳＹＳなどを出力する電源基板２０と、遊技制御動作を中心統括的に担う主制御基板２１と、主制御基板２１から受けた制御コマンドＣＭＤに基づいてランプ演出及び音声演出を実行する演出制御基板２２と、演出制御基板２２から受けた制御コマンドＣＭＤ’に基づいて表示装置ＤＳを駆動する画像制御基板２３と、主制御基板２１から受けた制御コマンドＣＭＤ”に基づいて払出モータＭを制御して遊技球を払い出す払出制御基板２４と、遊技者の操作に応答して遊技球を発射させる発射制御基板２５と、を中心に構成されている。

但し、この実施例では、主制御基板２１が出力する制御コマンドＣＭＤは、コマンド中継基板２６と演出インタフェイス基板２７を経由して、演出制御基板２２に伝送される。また、演出制御基板２２が出力する制御コマンドＣＭＤ’は、演出インタフェイス基板２７と画像インタフェイス基板２８を経由して、画像制御基板２３に伝送され、主制御基板２１が出力する制御コマンドＣＭＤ”は、主基板中継基板３２を経由して、払出制御基板２４に伝送される。制御コマンドＣＭＤ，ＣＭＤ’，ＣＭＤ”は、何れも１６ビット長であるが、主制御基板２１や払出制御基板２４が関係する制御コマンドは、８ビット長毎に２回に分けてパラレル送信されている。一方、演出制御基板２２から画像制御基板２３に伝送される制御コマンドＣＭＤ’は、１６ビット長をまとめてパラレル伝送されている。そのため、可動予告演出を含む予告演出を、多様化して多数の制御コマンドを連続的に送受信するような場合でも、迅速にその処理を終えることができ、他の制御動作に支障を与えない。

ところで、本実施例では、演出インタフェイス基板２７と演出制御基板２２とは、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。同様に、画像インタフェイス基板２８と画像制御基板２３についても、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。そのため、各電子回路の回路構成を複雑高度化しても基板全体の収納空間を最小化できると共に、接続ラインを最短化することで耐ノイズ性を高めることができる。

これら主制御基板２１、演出制御基板２２、画像制御基板２３、及び払出制御基板２４には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板２１〜２４とインタフェイス基板２７〜２８に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部２１、演出制御部２２’、画像制御部２３’、及び払出制御部２４と言うことがある。すなわち、この実施例では、演出制御基板２２と演出インタフェイス基板２７とで演出制御部２２’を構成し、画像制御基板２３と画像インタフェイス基板２８とで画像制御部２３’を構成している。なお、演出制御部２２’、画像制御部２３’、及び払出制御部２４の全部又は一部がサブ制御部である。

また、このパチンコ機ＧＭは、図３の破線で囲む枠側部材ＧＭ１と、遊技盤５の背面に固定された盤側部材ＧＭ２とに大別されている。枠側部材ＧＭ１には、ガラス扉６や前面板７が枢着された前枠３と、その外側の木製外枠１とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。先に説明した通り、枠側部材ＧＭ１には、第１群の演出モータＭＯｉも含まれる。

一方、盤側部材ＧＭ２は、機種変更に対応して交換され、新たな盤側部材ＧＭ２が、元の盤側部材の代わりに枠側部材ＧＭ１に取り付けられる。なお、枠側部材ＧＭ２を除く全てが、盤側部材ＧＭ２であり、盤側部材ＧＭ２には、第２群の演出モータＭｘ（Ｍ１〜Ｍｎ）が含まれる。

図３の破線枠に示す通り、枠側部材ＧＭ１には、電源基板２０と、払出制御基板２４と、発射制御基板２５と、枠中継基板３５と、ランプ駆動基板３６と、モータ駆動基板３７と、が含まれており、これらの回路基板が、前枠３の適所に各々固定されている。ここで、ランプ駆動基板３６は、演出制御部２２’から出力されるシリアル信号を受ける同一構成の複数個のランプドライバが直列接続されて構成されている。

また、モータ駆動基板３７は、第１群の演出モータＭＯｉを駆動すると共に、各演出モータＭＯｉの原点位置に配置された原点検出センサからの原点スイッチ信号や、演出ボタン１１の操作を示すボタン信号を受けるよう構成されている。具体的には、モータ駆動基板３７は、演出制御部２２’から出力されるシリアル信号を受ける同一構成の複数のモータドライバＤＶがカスケード接続されて構成されている。また、モータ駆動基板３７は、演出ボタン１１から受けるボタン信号と、センサ基板ＳＥＮＳから受ける複数ビット長の原点スイッチ信号とを纏めて、演出制御部２２’に対してシリアル信号の形式で出力している。

遊技盤５の背面には、主制御基板２１、演出制御基板２２、画像制御基板２３が、表示装置ＤＳやその他の回路基板と共に固定されている。そして、枠側部材ＧＭ１と盤側部材ＧＭ２とは、一箇所に集中配置された接続コネクタＣ１〜Ｃ４によって電気的に接続されている。

電源基板２０は、接続コネクタＣ２を通して、主基板中継基板３２に接続され、接続コネクタＣ３を通して、電源中継基板３３に接続されている。電源基板２０には、交流電源の投入と遮断とを監視する電源監視部ＭＮＴが設けられている。電源監視部ＭＮＴは、交流電源が投入されたことを検知すると、所定時間だけシステムリセット信号ＳＹＳをＬレベルに維持した後に、これをＨレベルに遷移させる。

また、電源監視部ＭＮＴは、交流電源の遮断を検知すると、電源異常信号ＡＢＮ１，ＡＢＮ２を、直ちにＬレベルに遷移させる。なお、電源異常信号ＡＢＮ１，ＡＢＮ２は、電源投入後に速やかにＨレベルとなる。

本実施例のシステムリセット信号は、交流電源に基づく直流電源によって生成されている。そのため、交流電源の投入（通常は電源スイッチのＯＮ）を検知してＨレベルに増加した後は、直流電源電圧が異常レベルまで低下しない限り、Ｈレベルを維持する。したがって、直流電源電圧が維持された状態で、交流電源が瞬停状態となっても、システムリセット信号ＳＹＳがＣＰＵをリセットすることはない。なお、電源異常信号ＡＢＮ１，ＡＢＮ２は、交流電源の瞬停状態でも出力される。

主基板中継基板３２は、電源基板２０から出力される電源異常信号ＡＢＮ１、バックアップ電源ＢＡＫ、及びＤＣ５Ｖ，ＤＣ１２Ｖ，ＤＣ３２Ｖを、そのまま主制御部２１に出力している。一方、電源中継基板３３は、電源基板２０から受けたシステムリセット信号ＳＹＳや、交流及び直流の電源電圧を、そのまま演出インタフェイス基板２７に出力している。演出インタフェイス基板２７は、受けたシステムリセット信号ＳＹＳを、そのまま演出制御部２２’と画像制御部２３’に出力している。

一方、払出制御基板２４は、中継基板を介することなく、電源基板２０に直結されており、主制御部２１が受けると同様の電源異常信号ＡＢＮ２や、バックアップ電源ＢＡＫを、その他の電源電圧と共に直接的に受けている。

電源基板２０が出力するシステムリセット信号ＳＹＳは、電源基板２０に交流電源２４Ｖが投入されたことを示す電源リセット信号であり、この電源リセット信号によって演出制御部２２’と画像制御部２３’のワンチップマイコンは、その他のＩＣ素子と共に電源リセットされるようになっている。

但し、このシステムリセット信号ＳＹＳは、主制御部２１と払出制御部２４には、供給されておらず、各々の回路基板２１，２４のリセット回路ＲＳＴにおいて電源リセット信号（ＣＰＵリセット信号）が生成されている。そのため、例えば、接続コネクタＣ２がガタついたり、或いは、配線ケーブルにノイズが重畳しても、主制御部２１や払出制御部２４のＣＰＵが異常リセットされるおそれはない。

なお、演出制御部２２’と画像制御部２３’は、主制御部２１からの制御コマンドに基づいて、従属的に演出動作を実行することから、回路構成の複雑化を回避するために、電源基板２０から出力されるシステムリセット信号ＳＹＳを利用している。

ところで、主制御部２１や払出制御部２４に設けられたリセット回路ＲＳＴは、各々ウォッチドッグタイマを内蔵しており、各制御部２１，２４のＣＰＵから、定時的なクリアパルスを受けない限り、各ＣＰＵは強制的にリセットされる。

また、この実施例では、ＲＡＭクリア信号ＣＬＲは、主制御部２１で生成されて主制御部２１と払出制御部２４のワンチップマイコンに伝送されている。ここで、ＲＡＭクリア信号ＣＬＲは、各制御部２１，２４のワンチップマイコンの内蔵ＲＡＭの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチＳＷのＯＮ／ＯＦＦ状態に対応した値を有している。

主制御部２１及び払出制御部２４は、電源基板２０から電源異常信号ＡＢＮ１，ＡＢＮ２を受けることによって、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源ＢＡＫは、営業終了や停電により交流電源２４Ｖが遮断された後も、主制御部２１と払出制御部２４のワンチップマイコンの内蔵ＲＡＭのデータを保持するＤＣ５Ｖの直流電源である。したがって、主制御部２１と払出制御部２４は、電源遮断前の遊技動作を電源投入後に再開できることになる（電源バックアップ機能）。このパチンコ機では少なくとも数日は、各ワンチップマイコンのＲＡＭの記憶内容が保持されるよう設計されている。

図３に示す通り、主制御部２１は、主基板中継基板３２を経由して、払出制御部２４に制御コマンドＣＭＤ”を送信する一方、払出制御部２４からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号ＣＯＮや、動作開始信号ＢＧＮを受信している。ステイタス信号ＣＯＮには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。動作開始信号ＢＧＮは、電源投入後、払出制御部２４の初期動作が完了したことを主制御部２１に通知する信号である。

また、主制御部２１は、直接的に、或いは、遊技盤中継基板３１を経由して、遊技盤５の各遊技部品に接続されている。そして、遊技盤上の各入賞口１６〜１８に内蔵された検出スイッチのスイッチ信号を受ける一方、電動式チューリップなどのソレノイド類を駆動している。ソレノイド類や検出スイッチは、主制御部２１から配電された電源電圧ＶＢ（１２Ｖ）で動作するよう構成されている。また、図柄始動口１５への入賞状態などを示す各スイッチ信号は、電源電圧ＶＢ（１２Ｖ）と電源電圧Ｖｃｃ（５Ｖ）とで動作するインタフェイスＩＣで、ＴＴＬレベル又はＣＭＯＳレベルのスイッチ信号に変換された上で、主制御部２１に伝送される。

先に説明した通り、演出制御基板２２と演出インタフェイス基板２７とはコネクタ連結によって一体化されており、演出制御部２２’は、電源中継基板３３を経由して、電源基板２０から各レベルの直流電圧（５Ｖ，１２Ｖ，３２Ｖ）と、システムリセット信号ＳＹＳを受けている（図３及び図４参照）。また、演出制御部２２’は、コマンド中継基板２６を経由して、主制御部２１から制御コマンドＣＭＤとストローブ信号ＳＴＢとを受けている。

そして、演出制御部２２’は、演出インタフェイス基板２７を経由して、モータ駆動基板３０に搭載されたモータドライバＤＶや、ランプ駆動基板２９に搭載されたランプドライバに対して、必要な駆動データを、各々、シリアル信号として供給している。また、演出制御部２２’は、モータ駆動基板３０から受けるシリアル信号に基づいて、各演出モータＭｘの回転状態を把握している。すなわち、各演出モータＭｘ（Ｍ１〜Ｍｎ）の原点位置には、原点検出センサが各々配置されており、ｎビット長の原点スイッチ信号（パラレル信号ＳＮ）は、センサ基板ＳＥＮＳを経由して、モータ駆動基板３０に供給され、他のデータと共にシリアル信号ＳＤＡＴＡ１として演出制御部２２’伝送されている（図３及び図４参照）。

図３に示す通り、演出制御部２２’は、演出インタフェイス基板２７、枠中継基板３４、及び枠中継基板３５を経由して、モータ駆動基板３７や、ランプ駆動基板３６ともシリアル信号の送受信処理を実行している。そして、演出制御部２２’は、モータ駆動基板３７から受けるシリアル信号に基づいて、各演出モータＭＯｉの回転状態を把握すると共に、必要時には、演出ボタン１１の操作を把握している。なお、モータ駆動基板３７の回路構成は、モータ駆動基板３０と略同一構成であり、後述するモータ駆動基板３０の説明は、基本的に、モータ駆動基板３７にも妥当する。

図３及び図４に示す通り、演出制御部２２’は、画像制御部２３’に対して、制御コマンドＣＭＤ’及びストローブ信号ＳＴＢ’と、電源基板２０から受けたシステムリセット信号ＳＹＳと、２種類の直流電圧（１２Ｖ，５Ｖ）とを出力している。

そして、画像制御部２３’では、制御コマンドＣＭＤ’に基づいて表示装置ＤＳを駆動して各種の画像演出を実行している。表示装置ＤＳは、ＬＥＤバックライトによって発光しており、画像インタフェイス基板２８から５対のＬＶＤＳ（低電圧差動伝送Low voltage differential signaling）信号と、バックライト電源電圧（１２Ｖ）とを受けて駆動されている（図４参照）。

次に、演出制御部２２’と画像制御部２３’の構成を更に詳細に説明する。図４に示す通り、演出インタフェイス基板２７は、電源中継基板３３を経由して、電源基板２０から３種類の直流電圧（５Ｖ，１２Ｖ，３２Ｖ）を受けている。ここで、直流電圧５Ｖは、デジタル論理回路の電源電圧として、演出インタフェイス基板２７、ランプ駆動基板２９、モータ駆動基板３０、画像インタフェイス基板２８、及び画像制御基板２３に配電されて各デジタル回路を動作させている。

図示の通り、演出制御基板２２には、直流電圧５Ｖが配電されておらず、１２ＶからＤＣ／ＤＣコンバータで降圧された直流電圧３．３Ｖと、３．３ＶからＤＣ／ＤＣコンバータで更に降圧された直流電圧１．８Ｖだけが、演出インタフェイス基板２７から演出制御基板２２に配電されている。

このように、本実施例の演出制御基板２２は、全ての回路が、電源電圧３．３Ｖ又はそれ以下の電源電圧で駆動されているので、電源電圧を５Ｖで動作する場合と比較して大幅に低電力化することができ、仮に、演出制御基板２２の直上に演出インタフェイス基板２７を配置して積層しても放熱上の問題が生じない。但し、電源基板２０から受けた直流電圧１２Ｖは、そのままデジタルアンプ４６の電源電圧として使用されると共に、ランプ駆動基板２９やモータ駆動基板３０に配電されてランプ群やモータ群の電源電圧となる。

図４に示すように、演出制御部２２’は、音声演出・ランプ演出・可動演出体による予告演出・データ転送などの処理を実行するワンチップマイコン４０と、ワンチップマイコン４０の制御プログラムなどを不揮発的に記憶する制御メモリ（flash memory）４１と、ワンチップマイコン４０からの指示に基づいて音声信号を再生して出力する音声合成回路４２と、再生される音声信号の元データである圧縮音声データを記憶する音声用メモリ４３とを備えて構成されている。

ここで、ワンチップマイコン４０、制御メモリ４１、及び音声用メモリ４３は、電源電圧３．３Ｖで動作しており、また、音声合成回路４２は、電源電圧３．３Ｖ及び電源電圧１．８Ｖで動作しており大幅な省電力化が実現されている。ここで、１．８Ｖは、音声合成回路のコンピュータ・コア部の電源電圧であり、３．３Ｖは、Ｉ／Ｏ部の電源電圧である。

ワンチップマイコン４０には、複数のパラレル入出力ポートＰＩＯ（Ｐｉ＋Ｐｏ＋Ｐｏ’）と、複数のシリアル入出力ポートＳｉとが内蔵されている。ここで、シリアル入出力ポートＳｉは、各種の制御レジスタＲＧへの設定値に基づいて入力ポート又は出力ポートとして機能する（図５参照）。そこで、本実施例では、ＣＨ０のシリアルポートＳ０を、シリアル出力ポートに設定し、ＣＨ１のシリアルポートＳ１を、シリアル入力ポートに設定している。なお、これらシリアルポートＳ０，Ｓ１については、図５に関して更に詳述する。

パラレル入出力ポートＰＩＯの入力ポートＰｉには、主制御部２１からの制御コマンドＣＭＤ及びストローブ信号ＳＴＢが入力され、コマンド出力ポートＰｏからは、制御コマンドＣＭＤ’及びストローブ信号ＳＴＢ’が出力されるよう構成されている。具体的には、入力ポートＰｉには、主制御基板２１から出力された制御コマンドＣＭＤとストローブ信号（割込み信号）ＳＴＢとが、演出インタフェイス基板２７のバッファ４４において、電源電圧３．３Ｖに対応する論理レベルに変換されて８ビット単位で供給される。割込み信号ＳＴＢは、ワンチップマイコンの割込み端子に供給され、受信割込み処理によって、演出制御部２２’は、制御コマンドＣＭＤを取得するよう構成されている。

演出制御部２２’が取得する制御コマンドＣＭＤには、（１）異常報知その他の報知用制御コマンドなどの他に、（２）図柄始動口への入賞に起因する各種演出動作の概要を特定する制御コマンド（変動パターンコマンド）や、図柄種別を指定する制御コマンド（図柄指定コマンド）が含まれている。ここで、変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当たり抽選における当否結果とが含まれている。

また、図柄指定コマンドには、大当たり抽選の結果に応じて、大当たりの場合には、大当たり種別に関する情報（１５Ｒ確変、２Ｒ確変、１５Ｒ通常、２Ｒ通常など）を特定する情報が含まれ、ハズレの場合には、ハズレを特定する情報が含まれている。変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当り抽選における当否結果とが含まれている。なお、これらに加えて、リーチ演出や予告演出の有無などを含めて変動パターンコマンドで特定しても良いが、この場合でも、演出内容の具体的な内容は特定されていない。

そのため、演出制御部２２’では、変動パターンコマンドを取得すると、これに続いて演出抽選を行い、取得した変動パターンコマンドで特定される演出概要を更に具体化している。例えば、リーチ演出や予告演出について、その具体的な内容が決定される。そして、決定された具体的な遊技内容にしたがい、演出モータＭＯｉ及びＭｘによるモータ演出や、ＬＥＤ群の点滅によるランプ演出や、スピーカによる音声演出の準備動作を行うと共に、画像制御部２３’に対して、ランプやスピーカによる演出動作に同期した画像演出に関する制御コマンドＣＭＤ’を出力する。

このような演出動作に同期した画像演出を実現するため、演出制御部２２’は、コマンド出力ポートＰｏを通して、画像制御部２３’に対するストローブ信号（割込み信号）ＳＴＢ’と共に、１６ビット長の制御コマンドＣＭＤ’を演出インタフェイス基板２７に向けて出力している。なお、演出制御部２２’は、図柄指定コマンドや、表示装置ＤＳに関連する報知用制御コマンドや、その他の制御コマンドを受信した場合は、その制御コマンドを、１６ビット長に纏めた状態で、割込み信号ＳＴＢ’と共に演出インタフェイス基板２７に向けて出力している。

上記した演出制御基板２２の構成に対応して、演出インタフェイス基板２７には出力バッファ４５が設けられており、１６ビット長の制御コマンドＣＭＤ’と１ビット長の割込み信号ＳＴＢ’を画像インタフェイス基板２８に出力している。そして、これらのデータＣＭＤ’，ＳＴＢ’は、画像インタフェイス基板２８を経由して、画像制御基板２３に伝送される。

また、演出インタフェイス基板２７には、音声合成回路４２から出力される音声信号を受けるデジタルアンプ４６が配置されている。先に説明した通り、音声合成回路４２は、３．３Ｖと１．８Ｖの電源電圧で動作しており、また、デジタルアンプ４６は、電源電圧１２ＶでＤ級増幅動作しており、消費電力を抑制しつつ大音量の音声演出を可能にしている。

そして、デジタルアンプ４６の出力によって、遊技機上部の左右スピーカと、遊技機下部のスピーカとを駆動している。本実施例では、音質の劣化を防止すると共に、配線の複雑化を回避するため、音声合成回路４２とデジタルアンプ４６との間は、４本の信号線で接続されており、具体的には、転送クロック信号と、チャネル制御信号ＬＲＣＬＫと、２ビット長のシリアル信号ＳＤ１，ＳＤ２との合計４ビットの信号線に抑制されている。なお、何れの信号も、その振幅レベルは３．３Ｖである。

ここで、シリアル信号ＳＤ１は、遊技機上部に配置された左右スピーカのステレオ信号Ｒ，Ｌを特定するＰＣＭデータについてのシリアル信号であり、シリアル信号ＳＤ２は、遊技機下部に配置された重低音スピーカのモノラル信号を特定するＰＣＭデータについてのシリアル信号である。そして、音声合成回路４２は、チャネル制御信号ＬＲＣＬＫをＬレベルに維持した状態で、左チャネルの音声信号Ｌを伝送し、チャネル制御信号ＬＲＣＬＫをＨレベルに維持した状態で、右チャネルの音声信号Ｒを伝送する。

図４に示す通り、演出インタフェイス基板２７には、ワンチップマイコン４０のパラレル出力ポートＰｏ’や、シリアルポートＳ０，Ｓ１から出力される各種の信号を伝送する出力バッファ回路４８，４９，５０が設けられている。ここで、出力バッファ５０は、不図示のシリアル出力ポートから出力されるランプ駆動信号に対応しており、出力バッファ４８は、シリアル入力ポートＳ１（図５）から出力されるクロック信号ＣＫ１に対応している。このクロック信号ＣＫ１は、モータ駆動基板３０のＰＳ変換回路ＣＶに供給され、原点スイッチ信号などを含んだシリアル信号ＳＤＡＴＡ１の受信動作を制御している。

一方、出力バッファ４９は、シリアル出力ポートＳ０から出力されるクロック信号ＣＫ０、及び、シリアル信号ＳＤＡＴＡ０と、パラレルポートＰ０から出力される各種の制御信号ＲＥＳＥＴ，ＬＡＴＣＨ，ＬＯＡＤに対応している。そして、取得信号ＬＯＡＤは、モータ駆動基板３０のバッファ回路ＢＦを経由してＰＳ変換回路ＣＶに供給される。また、リセット信号ＲＥＳＥＴとラッチ信号ＬＡＴＣＨとクロック信号ＣＫ０は、モータ駆動基板３０に搭載された複数のモータドライバＤＶに供給され、モータ駆動データや検査データＣＨＫを含んだ複合データＳＤＡＴＡ０のシリアル伝送動作を実現する。

なお、演出制御部２２’から出力される全ての信号ＲＥＳＥＴ，ＬＯＡＤ，ＣＫ０，ＣＫ１，ＳＤＡＴＡ０は、電源電圧３．３Ｖのワンチップマイコン４０で生成されたデジタルデータであるが、演出インタフェイス基板２７でレベル変換されることで電源電圧５Ｖに対応するデジタルデータとなる。したがって、演出インタフェイス基板２７からモータドライバＤＶまでの伝送距離が長い場合でも、十分なノイズマージンが確保される。

一方、モータ駆動基板３０から演出制御部２２’に入力されるシリアル信号ＳＤＡＴＡ１については、上記の逆であり、電源電圧５Ｖに対応するデジタルデータとしてモータ駆動基板３０から出力され、これが演出インタフェイス基板２７でレベル変換されて、電源電圧３．３Ｖのワンチップマイコン４０（シリアル入力ポートＳ１）に供給される。

続いて、図５（ａ）に基づいて、演出制御部２２’のワンチップマイコン４０とモータ駆動基板３０との関係を更に詳述する。図示の通り、パラレル出力ポートＰｏ’は、モータ駆動基板３０のモータドライバＤＶに対して、リセット信号ＲＥＳＥＴと、ラッチ信号ＬＡＴＣＨを出力して、必要な駆動データを、各モータドライバＤＶに取得させている。また、パラレル出力ポートＰｏ’は、モータ駆動基板３０のＰＳ変換回路ＣＶに取得信号ＬＯＡＤに伝送することで、ＰＳ変換回路ＣＶの取得動作を制御している。具体的には、ＰＳ変換回路ＣＶは、取得信号ＬＯＡＤに同期して、原点検出センサからの原点スイッチ信号ＳＮと、検査データＣＨＫとを取得している。

シリアル出力ポートＳ０は、モータ駆動基板３０に搭載された多数のモータドライバＤＶに対して、演出モータＭｘや演出ソレノイドの駆動データΦｉと検査データＣＨＫとを含んだ複合データＳＤＡＴＡ０を、クロック信号ＣＫ０に同期して出力している。すなわち、シリアル出力ポートＳ０は、クロック同期方式に基づいて、モータ駆動基板３０に対して、複合データＳＤＡＴＡ０を伝送している。ここで、複合データＳＤＡＴＡ０は、演出モータＭｘ（Ｍ１〜Ｍｎ）の歩進動作を制御する駆動データΦ１〜Φ４を連結させたｎ×４ビット長と、演出ソレノイドの駆動データと、１又は数ビット長の検査データＣＨＫと、を纏めたシリアルデータである。なお、以下の説明では、２ビット長の検査データＣＨＫを、適宜に、０１又は１０に切り替える構成について説明するが、検査データＣＨＫの値やビット長は、何ら限定されない。

何れにしても、シリアル入力ポートＳ１は、自らが出力するクロック信号ＣＫ１に同期して、モータ駆動基板３０から伝送されるシリアル信号ＳＡＤＡＴＡ１を取得している。ここで、シリアル信号ＳＡＤＡＴＡ１は、センサ基板ＳＥＮＳから出力された原点スイッチ信号ＳＮ（ｎビット長のパラレル信号）と、検査データＣＨＫのＭＳＢビット（帰還データＲＴ）とを纏めたデータであって、ＰＳ変換回路ＣＶから出力されるシリアルデータである。

図５（ａ）の回路ブロック図に示す通り、モータ駆動基板３０には、ｎ個の演出モータと、適当個数（図示例では２個）の演出ソレノイドとを駆動する合計（ｎ＋１）個のモータドライバＤＶが、カスケード接続されて配置されている。図示の通り、１番目からｎ番目までのｎ個のモータドライバＤＶは、各々、演出モータＭ１〜Ｍｎを直接駆動しており、最下流に位置するｎ＋１番目のモータドライバＤＶは、２個の演出ソレノイドを直接駆動している。

最下流位置のモータドライバＤＶの残り２本の出力端子には、ＸＯＲゲートＧｘが接続されており、検査データＣＨＫを受けるように構成されている。そして、ＸＯＲゲートＧｘの出力端子には、異常報知用の発光ダイオードＥＲが接続されている。先に説明した通り、この実施例では、２ビット長の検査データＣＨＫが、例えば１秒間隔で、０１と１０に切り替わるが、何れの場合でも、ＸＯＲゲートＧｘの出力がＨレベルとなるので発光ダイオードＥＲは点灯しない。一方、ｎ＋１個のモータドライバＤＶの何れかに異常が生じると、異常なモータドライバＤＶの下流側には、異常レベルの検査データＣＨＫ（００又は１１）が転送されることになる。その結果、ＸＯＲゲートＧｘの出力は、Ｌレベルとなるので、発光ダイオードＥＲが点灯することで異常発生が報知される。

ところで、各モータドライバは、図６（ａ）に示す内部構成を有しており、直列接続された５個のシフトレジスタＳＲ１〜ＳＲ５と、最終段を除く４個のシフトレジスタＳＲ１〜ＳＲ４のＱ出力を受ける４個のＤラッチＬＴ１〜ＬＴ４と、ＤラッチＬＴ１〜ＬＴ４のＱ出力を電流増幅して、演出モータＭｘや演出ソレノイドに出力する出力部ＯＵＴ１〜ＯＵＴ４とを有して構成されている。なお、本実施例では、ＤラッチＲＴ１〜ＲＴ４と出力部ＯＵＴ１〜ＯＵＴ４とを接続する４個のＡＮＤゲートＧ１〜Ｇ４が常にＯＮ状態となるようＥＮＢＬ端子が解放状態となっている。

図６（ａ）に示す通り、モータドライバＤＶに内蔵された４個のシフトレジスタＳＲ１〜ＳＲ４には、モータドライバＤＶのＳＣＬＫ端子に共通接続されたクロック端子と、モータドライバＤＶのＲＥＳＥＴ端子に共通接続されたＣＬＲ端子とが各々設けられている。そして、モータドライバＤＶのＳＤＡＴＩＮ端子は、最上流のシフトレジスタＳＲ１のＤ端子に供給され、シフトレジスタＳＲ１のＱ出力は、次段のシフトレジスタＳＲ２のＤ端子に供給されている。以下同様であり、ｉ番目のシフトレジスタＳＲｉのＱ出力は、ｉ＋１段目のシフトレジスタＳＲｉ＋１のＤ端子に供給されている。

最終段のシフトレジスタＳＲ５のＤ端子には、前段のシフトレジスタＳＲ４のＱ出力が供給され、シフトレジスタＳＲ５のクロック端子には、モータドライバＤＶのＳＣＬＫ端子の反転信号が供給されている。そして、シフトレジスタＳＲ５のＱ出力は、出力バッファを経由してモータドライバＤＶのＳＤＡＴＯＵＴ端子に伝送されている。

ここで、全てのシフトレジスタＳＲ１〜ＳＲ５は、各々のクロック端子の立上りエッジで、Ｄ端子のデータを取得するよう構成されている。そのため、シフトレジスタＳＲ１〜ＳＲ４は、モータドライバＤＶのＳＣＬＫ端子に供給されるクロック信号の立上りエッジで、各々のＤ端子への入力データを取得する。一方、シフトレジスタＳＲ５は、ＳＣＬＫ端子に供給されるクロック信号の立下りエッジで、Ｄ端子への入力データ（シフトレジスタＳＲ４のＱ出力）を取得することになる。

図５や図６に示す通り、モータドライバＤＶのＳＣＬＫ端子には、演出制御部２２’からクロック信号ＣＫ０が供給され、ＲＥＳＥＴ端子には、演出制御部２２’からリセット信号ＲＥＳＥＴが供給されるよう構成されている。そのため、シフトレジスタＳＲ１〜ＳＲ５のＱ出力は、演出制御部２２’からリセット信号ＲＥＳＥＴを受けることで一斉にＬレベルとなり、その後、シフトレジスタＳＲ１〜ＳＲ４は、各々のＤ端子に受けるデータを、クロック信号ＣＫ０の立上りエッジに同期して取得することになる（図６（ｂ）参照）。

一方、シフトレジスタＳＲ５は、そのＤ端子に受けるデータ（シフトレジスタＳＲ４のＱ出力）を、クロック信号ＣＫ０の立下りエッジに同期して取得する。このような構成に対応して、例えば、演出制御部２２’が、リセット信号ＲＥＳＥＴを出力した後、４ビットのデータＤ３〜Ｄ０をクロック信号ＣＫ０に同期して、ＭＳＢファーストの形式で出力したと仮定すると、クロック信号ＣＫ０の立上りエッジ毎に、ＭＳＢビットであるデータＤ３が、シフトレジスタＳＲ１→ＳＲ２→ＳＲ３→ＳＲ４に転送され、４個目のクロック信号ＣＫ０の立上りエッジでシフトレジスタＳＲ４に記憶されることになる。また、同じデータＤ３が、４個目のクロック信号ＣＫ０の立下りエッジで、シフトレジスタＳＲ５に記憶されると共に、ＳＤＡＴＯＵＴ端子から出力される。図６（ｂ）は、この関係を図示したタイムチャートである。

本実施例では、上記の動作をするｎ＋１個のモータドライバＤＶが、カスケード接続されている。そのため、４×（ｎ＋１）個のクロック信号ＣＫ０に同期して、４×（ｎ＋１）ビット長のデータ（複合データＳＤＡＴＡ０）がシリアル転送されると、ｎ＋１個のモータドライバＤＶに、４×（ｎ＋１）ビット長の複合データＳＤＡＴＡ０が取得されることになる。そこで、この実施例では、４×（ｎ＋１）ビットのデータの先頭２ビットを検査データＣＨＫに割り当て、（ｎ＋１）×４個の全てのシフトレジスタを経由して、この検査データＣＨＫを転送させることで、全シフトレジスタの正常動作を確認している。

具体的には、４×（ｎ＋１）個のクロック信号ＣＫ０に基づいて、最下流位置のモータドライバＤＶに２ビットの検査データＣＨＫを取得させると共に、検査データＣＨＫのＭＳＢビットを帰還データＲＴとして演出制御部２２’に帰還させている。例えば、検査データＣＨＫが２進数０１である場合には、同じ検査データ０１のＭＳＢビット（＝０）を取得できるか否かに基づいて、全てのシフトレジスタＳＲの正常動作を確認することができる。

帰還データＲＴを取得する回路構成は、図５に示す通りであり、モータ駆動基板３０には、パラレルデータをシリアルデータに変換するＰＳ変換回路ＣＶと、ＰＳ変換回路ＣＶの出力を演出制御部２２’に出力するバッファ回路ＢＦとが設けられている。

図７は、ＰＳ変換回路ＣＶの具体的な回路構成を図示したものである。図示の通り、ＰＳ変換回路ＣＶは、シフトレジスタ６０と、入力バッファ回路６１と、フィルタ回路６２とを有して構成され、取得信号ＬＯＡＤに基づいて取得した例えば８ビット長のデータを、クロック信号ＣＫ１に同期してシリアル信号ＳＤＡＴＡ１として出力している。

入力バッファ回路６１は、プルアップ抵抗ＲとインバータＩＮとを有して構成されて、原点スイッチ信号ＳＮと検査データＣＨＫ（帰還データＲＴ）を論理反転させている。図示の実施例では、便宜上、原点スイッチ信号ＳＮを７ビット長とし、帰還データＲＴを１ビット長として、合計８ビット長のスイッチ信号が、入力バッファ回路６１を経由して、シフトレジスタ６０の８個の入力端子（Ａ〜Ｈ）に供給されている。但し、原点スイッチ信号ＳＮのビット長（ｎ）や帰還データＲＴのビット長は、適宜に増減される。

フィルタ回路６２は、５０〜１００Ω程度の抵抗Ｒ１，Ｒ２と、５０〜１００ｐＦ程度のコンデンサＣ１，Ｃ２とで構成されたＣＲローパスフィルタを構成している。このように、本実施例では、フィルタ回路６２の時定数を２．５〜１０×１０−９［Ｓ］に設計しており、ボーレート２Ｍｂｐｓ〜８Ｍｂｐｓ程度の通信速度でも、オーバシュートやアンダーシュートを抑制して誤動作のないシリアル通信を実現することができる。

本実施例のシフトレジスタ６０としては、例えば、図７（ｂ）に内部回路を示すＩＣが使用され、そのパラレル入力端子Ａ〜Ｈには、上記した８ビットのスイッチ信号が供給され、これらパラレル入力端子Ａ〜Ｈのデータは、取得信号ＬＯＡＤバーの立下りタイミングに同期して内部レジスタに取得されるよう構成されている。

取得信号ＬＯＡＤバーは、ワンチップマイコン４０のパラレル出力ポートＰｏ’から出力された取得信号ＬＯＡＤが論理反転されたものである。そして、取得信号ＬＯＡＤがＨレベル（取得信号ＬＯＡＤバーがＬレベル）となると、パラレル入力端子Ａ〜Ｈのデータがシフトレジスタ６０に取得される。そして、この取得データ（８ビット長のパラレルデータ）は、その後、クロック信号ＣＫ１に同期して、出力端子ＱＨから出力されてシリアルデータとなる。先に説明した通り、クロック信号ＣＫ１は、ワンチップマイコン４０のシリアル入力ポートＳ１から出力され、シリアルデータＳＤＡＴＡ１は、１バイト毎にＣＰＵに取得される。

なお、この実施例では、シフトレジスタ６０のシリアル入力端子ＩＮＰＵＴと禁止端子ＩＮＨＩＢＩＴとは、Ｌレベルに固定されているので、シフトレジスタ６０に取得されたデータは、クロック信号ＣＫ１の立上りエッジに同期して出力される。そして、シリアル入力ポートＳ１は、自らが出力するクロック信号ＣＫ１の立下りエッジに同期して、シリアルスイッチ信号ＳＤＡＴＡ１を順番に取得する。

続いて、シリアルポートＳ０，Ｓ１について説明しておく。図５（ａ）に内部構成を図示する通り、シリアル出力ポートＳ０は、ＣＰＵコアから１バイトデータを受ける送信データレジスタＤＲと、送信データレジスタＤＲから１バイトデータの転送を受けて、設定データＳＤＡＴＡとしてシリアル出力する送信シフトレジスタＳＲと、シリアルポートの内部動作状態を管理する多数の制御レジスタＲＧと、カウンタ回路ＣＴの出力パルスΦを受けて制御レジスタＲＧが指定する分周比のクロック信号ＣＫ０を出力するボーレートジェネレータＢＧと、を有して構成されている。

シリアル出力ポートＳ０の場合、制御レジスタＲＧには、エンプティビットＥＭＰを含んだＲＥＡＤ可能な制御レジスタが含まれており、送信データレジスタＤＲが、新規データを受け入れ可能か否かを示している。すなわち、送信シフトレジスタＳＲの１バイトデータの送信が完了すると、エンプティビットＥＭＰがＨレベル（empty レベル）に遷移して、送信データレジスタＤＲに、新規データを書込むことができることが示される。したがって、ＣＰＵコア（以下、ＣＰＵと称す）は、エンプティビットＥＭＰがＨレベルであることを確認した上で、新規データを送信データレジスタＤＲに書込むことになる。

一方、シリアル入力ポートＳ１は、外部からシリアルデータＳＤＡＴＡ１を受けてパラレル変換する受信シフトレジスタＳＲ’と、受信シフトレジスタＳＲ’から１バイトデータの転送を受ける受信データレジスタＤＲ’と、ＣＰＵコアから１バイトデータを受ける送信データレジスタＤＲと、シリアルポートの内部動作状態を管理する多数の制御レジスタＲＧと、カウンタ回路ＣＴの出力パルスΦを受けて制御レジスタＲＧが指定する分周比のクロック信号ＣＫ１を出力するボーレートジェネレータＢＧと、を有して構成されている。なお、シリアルポートＳ０，Ｓ１の内部回路構成は実質的に同一であり、制御レジスタＲＧへの設定値の違いなど、使用態様の差異にもとづき、シリアル入力ポート、又はシリアル出力ポートとして機能する。

シリアル入力ポートＳ１の場合、制御レジスタＲＧには、受信データレジスタＤＲ’に１バイト長のデータが転送されたことを示す完了ビットＦＵＬＬも含まれており、ＣＰＵは、完了ビットＦＵＬＬがＨレベル（完了レベル）であることを確認した上で、受信データレジスタＤＲ’から受信データを取得することになる。

また、シリアルポートＳ０，Ｓ１の制御レジスタＲＧには、送信許可ビットＴＸＥや受信許可ビットＲＸＥを含んだＷＲＩＴＥ可能な制御レジスタが含まれている。そして、ＣＰＵが送信許可ビットＴＸＥをＯＮ（Ｈ）レベルに設定すると、シリアル出力ポートＳ０の送信動作が許可され、ＯＦＦレベルに設定すると送信動作が禁止される。そこで、本実施例では、ＣＰＵは、送信処理の開始時に送信許可ビットＴＸＥをＯＮ状態にセットし、送信処理の終了時に送信許可ビットＴＸＥをＯＦＦレベルにリセットしている。

一方、ＣＰＵが受信許可ビットＲＸＥをＯＮ（Ｈ）レベルに設定すると、シリアル入力ポートＳ１の受信動作が許可され、ＯＦＦレベルに設定すると受信動作が禁止されるので、ＣＰＵは、受信処理の開始時に受信許可ビットＲＸＥをＯＮ状態にセットし、受信処理の終了時に受信許可ビットＲＸＥをＯＦＦレベルにリセットしている。

図５（ｂ）は、シリアル出力ポートＳ０について、送信開始時の動作を示すタイムチャートである。図示の通り、シリアル出力ポートＳ０が送信禁止状態（ＴＸＥ＝Ｌ）である場合や、送信データレジスタＤＲのデータがシリアル出力された後は、クロック信号ＣＫが固定状態のＨレベルである。また、送信データレジスタＤＲは空であり、エンプティビットＥＭＰもＨレベル（empty レベル）である。

そして、ＣＰＵが送信許可ビットＴＸＥをＯＮ状態（送信許可状態）にセットした後、送信データレジスタＤＲに１バイト目の送信データを書込むと、エンプティビットＥＭＰがＬレベルに遷移すると共に、その後、所定時間（τ）経過後に、１バイト目の送信データが送信シフトレジスタＳＲに転送されて、シリアル送信動作が開始される。

また、送信データが送信シフトレジスタＳＲに転送されたことで、１ビット目のシリアル送信開始に対応して、その後は、エンプティビットＥＭＰがＨレベル（empty レベル）に遷移する。したがって、ＣＰＵは、ＨレベルのエンプティビットＥＭＰを確認した上で、２バイト目の送信データを、送信データレジスタＤＲに書込むことになる。

すると、送信データレジスタＤＲへのデータ書込み動作に対応して、エンプティビットＥＭＰがＬレベル（fullレベル）に遷移する。そして、その後、１バイト目の送信データが全て送信されると、送信データレジスタＤＲから送信シフトレジスタＳＲに２バイト目のデータが転送され、２バイト目のデータ送信が開始されて、エンプティビットＥＭＰがＨレベルに遷移する。

このエンプティビットＥＭＰは、送信データレジスタＤＲへの３バイト目のデータ書込み動作に対応して、Ｌレベルに変化するが、図示のように、新規データの書き込みがない場合にはＨレベルを維持する。また、全てのデータが送信された後は、クロック信号ＣＫがＨレベルを維持して変化しない。

特に限定されないが、この実施例では、モータドライバＤＶの内部動作に対応して、１バイトデータのＭＳＢ（Most Significant Bit）からＬＳＢ（Least Significant Bit ）に向けて、クロック信号ＣＫ０に同期して送信動作が実行されるよう設定され（ＭＳＢファースト）、該当する制御レジスタＲＧに適宜な設定値が設定される。また、クロック信号ＣＫ０の立下りエッジに同期して、送信動作が進行することも図示の通りである。なお、ここでは、ＣＰＵがエンプティビットＥＭＰのＨレベルを判定した上で、送信データレジスタＤＲに次の１バイトデータを書込むフラグセンス方式について説明したが、エンプティビットＥＭＰがＨレベルに遷移したことに対応して、割込み処理を起動させる割込み方式を採るのも好適である。

図５（ｃ）は、シリアル入力ポートＳ１について、データ受信動作を示すタイムチャートである。図示の場合、便宜上、受信データは全体で２バイト長であるが、シリアル入力ポートＳ１が受信禁止状態（ＲＸＥ＝Ｌ）である場合や、２バイト長の受信処理を終えた後は、クロック信号ＣＫ１が固定状態のＨレベルである。また、完了ビットＦＵＬＬもＬレベル（empty レベル）である。

そして、ＣＰＵが受信許可ビットＲＸＥをＯＮ状態にセットした後、送信データレジスタＤＲに１バイト目のダミーデータを書込むと、クロック信号ＣＫ１の出力が開始される。先に説明した通り、モータ駆動基板３０のシフトレジスタ６０は、取得信号ＬＯＡＤ＝Ｈの場合には、クロック信号ＣＫ１の立下りエッジに同期して、シリアルデータＳＤＡＴＡ１を出力する。そこで、シリアル入力ポートＳ１は、このシフトレジスタ６０の動作に対応して、自らが出力したクロック信号ＣＫ１の立上りエッジに同期して、シリアルデータＳＤＡＴＡ１を、１ビット毎に受信シフトレジスタＳＲ’に取得する。

このようにして、クロック信号ＣＫ１に同期して受信シフトレジスタＳＲ’に取得されたデータが８ビットに達すると、この８ビットの取得データが、受信シフトレジスタＳＲ’から受信データレジスタＤＲ’に転送されると共に、完了ビットＦＵＬＬがＨレベル（完了レベル）にセットされる。そこで、ＣＰＵは、Ｈレベルの完了ビットＦＵＬＬを確認した上で、受信データレジスタＤＲ’から１バイト目の受信データを取得することになる。すると、このＣＰＵの取得動作に対応して、完了ビットＦＵＬＬがＨレベルからＬレベル（empty レベル）に戻るので、ＣＰＵは、必要があれば、完了ビットＦＵＬＬが、再度、Ｈレベルになるのを待ち、２バイト目の受信データを取得することになる。

クロック信号ＣＫ１は、予め設定されたデータバイト数（この実施例は１バイト）の受信動作を終えるか、受信許可ビットＲＸＥがＯＦＦレベルに設定されることで、定常レベル（Ｈ）に戻るので、余分のデータがシリアル伝送されることはない。

但し、この実施例では、１ｍＳ毎に、取得信号ＬＯＡＤを出力し（図７（ｃ））、検査データＣＨＫの帰還データＲＴ（１ビット）を含んだ８ビット長のシリアルデータを繰り返し取得している。以下、この点も含め、演出制御部２２’の動作内容を説明する。

図８は、演出制御部２２’の動作内容を説明するフローチャートであり、ワンチップマイコン４０のＣＰＵによって実行される。演出制御部２２’の動作は、ＣＰＵリセット後に無限ループ状に実行されるメイン処理（図８（ａ））と、１ｍＳ毎に起動されるタイマ割込み処理（図８（ｂ））と、主制御部２１が送信する制御コマンドを受信する受信割込み処理（不図示）と、を含んで実現される。

タイマ割込み処理（図８（ｂ））では、最初に、演出モータＭＯｉ，Ｍｘの励磁データを更新するためのモータ更新処理を実行する（ＳＴ２０）。但し、演出モータＭＯｉ，Ｍｘの駆動データは、必要なタイミングに達する毎に更新されるので、事実上、ステップＳＴ２０の処理がスキップされる場合もある。

次に、駆動データが更新されたか否かに拘らず、その時の駆動データを含んだ複合データＳＤＡＴＡ０を、シリアル出力ポートＳ０から演出モータＭｘにシリアル送信する（ＳＴ２１）。なお、ステップＳＴ２１の処理では、演出モータＭＯｉに対しても、別のシリアル出力ポートを使用して、駆動データと検査データとを含んだ複合データが送信される。

演出モータＭｘに対するモータ出力処理は、図８（ｃ）に示す通りであり、先ず、ＣＰＵは、リセット信号ＲＥＳＥＴをパラレル出力ポートＰｏ’から出力する（ＳＴ３０）。その結果、ｎ＋１個のモータドライバＤＶに内蔵された合計４×（ｎ＋１）個のシフトレジスタＳＲのＱ出力が全てＬレベルとなる。但し、このタイミングでは、モータドライバＤＶに内蔵されたラッチ回路ＬＴ１〜ＬＴ４は動作しないので、演出モータＭｘや演出ソレノイドへの出力データは変化せず、それ以前のデータ値を維持する。

次に、ＣＰＵは、シリアル出力ポートＳ０を制御して複合データＳＤＡＴＡ０をクロック信号ＣＫ０に同期して出力する（ＳＴ３１）。先に説明した通り、複合データＳＤＡＴＡ０は、合計４×（ｎ＋１）ビットのシリアルデータであり、この実施例では、先頭の２ビットが検査データＣＨＫに割り当てられている。２ビット長の検査データＣＨＫは、例えば、０１又は１０であって、例えば、１秒毎に交互に切り替えられる。

検査データＣＨＫの構成は適宜であるが、何れにしても、（ｎ＋１）×４個のクロック信号ＣＫ０に同期して複合データＳＤＡＴＡ０が出力されることで（ＳＴ３１）、検査データＣＨＫは、ｎ個のモータドライバＤＶの内蔵シフトレジスタを全て経由して、最下流のモータドライバＤＶに転送される。したがって、ステップＳＴ３１の処理を終えたタイミングでは、全てのモータドライバＤＶの内蔵レジスタ（ＳＲ１〜ＳＲ４）には、合計４×（ｎ＋１）ビットの複合データが取得されることになる。

そこで、次に、ＣＰＵは、ラッチ信号ＬＡＴＣＨをパラレル出力ポートＰｏ’から出力する（ＳＴ３２）。その結果、全てのモータドライバＤＶの内蔵レジスタ（ＳＲ１〜ＳＲ４）のＱ出力のデータが、演出モータＭｘや演出ソレノイドに出力されることで、演出モータＭｘの歩進動作や、演出ソレノイドの通電／非通電動作が実現される。また、ステップＳＴ３２のタイミングでＸＯＲゲートＧｘへの入力値が新規の検査データＣＨＫで更新される。

先に説明した通り、この実施例の検査データは、０１又は１０であるが、何れの場合にも、新規の検査データが正常値であれば発光ダイオードＥＲが消灯状態を維持する。一方、ｎ個の演出モータと２個演出ソレノイドに対応する合計４×ｎ＋２個のシフトレジスタの何れかが故障している場合には、新規の検査データが００又は１１となるので、ＸＯＲゲートＧｘの出力がＬレベルとなり、異常報知用の発光ダイオードＥＲが点灯して、モータドライバＤＶの異常が報知される。

以上のようにしてモータ出力処理（ＳＴ２１）が終わると、次に、必要時に画像制御部２３’に制御コマンドＣＭＤ’を出力するコマンド出力処理（ＳＴ２２）を実行した後、帰還データＲＴや原点スイッチ信号ＳＮをシリアル信号として取得するシリアル信号取得処理（ＳＴ２３）を実行する。

シリアル信号取得処理（ＳＴ２３）の内容は、図８（ｄ）に示す通りであり、ＣＰＵは、先ず、取得信号ＬＯＡＤをパラレル出力ポートＰｏ’から出力する（ＳＴ４０）。その結果、ＰＳ変換回路ＣＶのシフトレジスタ６０は、７ビット長の原点スイッチ信号ＳＮと、１ビット長の帰還データＲＴを取得することになる。そこで、次に、ＣＰＵは、シリアル入力ポートＳ１を制御してクロック信号ＣＫ１の送信を開始する。すると、ＰＳ変換回路ＣＶのシフトレジスタ６０は、クロック信号ＣＫ１に同期して、８ビット長のシリアルデータＳＤＡＴＡ１（原点スイッチ信号ＳＮ＋帰還データＲＴ）を１ビットごとに出力する。そして、クロック信号ＣＫ１を８個出力すると、全てのシリアルデータＳＤＡＴＡ１がシリアル入力ポートＳ１に取得されパラレルデータに変換されるので、ＣＰＵは、この１バイトデータを適宜なワークエリアに記憶して、シリアル信号取得処理を終える（ＳＴ４１）。次にＣＰＵは、割込みカウンタのインクリメント処理（ＳＴ２４）を実行して、１ｍＳタイマ割込み処理を終える。

続いて、メイン処理（図８（ａ））について説明する。メイン処理では、１ｍＳタイマ割込み（図８（ｂ））の構成に対応して、最初に、ＣＰＵが割込みカウンタを繰り返しチェックして、割込みカウンタの値が１６になるのを待機する（ＳＴ１０）。上記したように、割込みカウンタは、１ｍＳ毎に更新されているので（ＳＴ２４）、ステップＳＴ１０では、前回のステップＳＴ１１の処理から、１６ｍＳ経過するまでの経過時間を待機することになる。したがって、この実施例では、ステップＳＴ１１〜ＳＴ１７のメイン処理が１６ｍＳ毎に繰り返されることになる。

次に、１６ｍＳの待機時間が経過した場合には、割込みカウンタをゼロクリアした上で（ＳＴ１１）、主制御部２１から送信された制御コマンドＣＭＤを解析する（ＳＴ１２）。制御コマンドＣＭＤには、変動パターンコマンド、予告演出コマンド、報知用制御コマンド、保留数コマンドなどが含まれている。

そこで、コマンド解析処理では、図８（ｃ）に示す通り、先ず、変動パターンコマンドを新規に受信したか否かを判定し（ＳＴ７０）、変動パターンコマンドを受信している場合には、演出内容を具体的に特定する演出抽選を実行する（ＳＴ７１）。そして、これから実行すべき演出シナリオについて初期設定処理を実行する（ＳＴ７３）。その他、予告演出コマンドを受信した場合にも、予告演出の演出シナリオについて初期設定をする（ＳＴ７２，ＳＴ７３）。予告演出には可動演出体ＡＭＵに対応する演出モータＭＯ１，ＭＯ２や、他の第１群の演出モータＭＯｉや、第２群の演出モータＭｘを回転させる演出が含まれている。そして、このようにして初期設定された演出シナリオは、１６ｍＳ間隔で管理されて進行される（ＳＴ１４）。

次に、演出ボタン１１などのスイッチ信号のレベルを判定した上で（ＳＴ１３）、開始設定された演出シナリオを更新する（ＳＴ１４）。そして、演出シナリオに対応して、音声再生動作を進行させる（ＳＴ１５）。なお、演出ボタン１１からのスイッチ信号は、シリアル信号取得処理（ＳＴ２３）で取得される。

続いて、各ランプ駆動基板３６，２９に接続されているＬＥＤ群について、更新された演出シナリオに基づいて、各ランプの輝度を規定した輝度データを更新して、ＬＥＤ出力バッファ（不図示）に輝度データを格納する（ＳＴ１６）。次に、ステップＳＴ１６の処理で更新された輝度データを含んだ設定データを、シリアル出力ポート（不図示）を経由して、各ランプ駆動基板３６，２９に伝送する（ＳＴ１７）。

ところで、本実施例の入力検知処理（ＳＴ１３）には、１ｍＳタイマ割込み処理のシリアル信号取得処理（ＳＴ２３）で取得した帰還データＲＴの値を判定する異常判定処理が含まれている。帰還データＲＴは検査データＣＨＫの最上位ビットであって、１秒毎に、その値を変化させているので、帰還データＲＴの値が適宜に変化しているか否かに基づいて、モータドライバＤＶの異常を判定することができる。したがって、１秒を超える相当の時間を経過しても帰還データＲＴの値が変化しない場合には、モータドライバＤＶの故障であると判定して、全ての演出モータＭｘの駆動を中止する、或いは、関連する部材への通電を禁止する、などの対策を採ることで、役物（可動演出体）からの発煙や発火を未然防止している（ＳＴ１８）。

以上、本発明の実施例について詳細に説明したが、具体的な記載内容、特に回路構成は、何ら本発明を限定しない。また、上記の実施例では検査データＣＨＫの最上位ビットだけを帰還データとして取得したが、検査データＣＨＫの複数のビットを帰還させて良い。また、図５の破線に示すように、ＸＯＲゲートＧｘの出力を帰還データＲＴとしても良い。このような構成を採れば、検査データＣＨＫを、時間的に０１⇔１０のように切り替える必要がないだけでなく、帰還データＲＴの時間的な推移を検討することなく、Ｌレベルの帰還データＲＴを取得したことに基づいて異常事態を検出することができる。

更にまた、実施例では、異常検出時に、所定の発光ダイオードＥＲを点灯させる構成を採ったが、これに代え、或いは、これに加えて、演出モータＭｘや演出ソレノイドへの給電を停止するのも好適である。この場合には、図８に示す異常対応処理（ＳＴ１８）や帰還データＲＴの受信処理を省略することもできる。

図９は、このような回路構成を例示したものであり、検査データＣＨＫのＸＯＲ出力を論理反転させて、各モータドライバＤＶのＥＮＢＬ端子に供給している。なお、この構成では、検査データＣＨＫは常に固定値（例えば０１）に維持される。そして、正常時には、検査データＣＨＫのＸＯＲ出力が１であって、各モータドライバＤＶのＥＮＢＬ端子＝０となるので、出力部ＯＵＴ１〜ＯＵＴ４は駆動データを正常に出力する。一方、異常時には検査データＣＨＫのＸＯＲ出力が０（ＥＮＢＬ端子＝１）となるので、全ての出力部ＯＵＴ１〜ＯＵＴ４がＯＦＦ状態になることで、演出モータや演出ソレノイドの通電が禁止される。したがって、役物からの発煙や発火のトラブルを確実に防止することができる。

ところで、一般に、モータドライバＤＶには電流制限回路が内蔵されており、全ての出力部ＯＵＴ１〜ＯＵＴ４の電流が最大定格値（例えば１Ａ）を超えると保護回路が自動的に機能するよう構成されている。しかし、本実施例によれば、全てのモータドライバＤＶ・・・ＤＶにおける、全ての出力部ＯＵＴ１〜ＯＵＴ４・・・ＯＵＴ１〜ＯＵＴ４が、最大定格値を超えない状態で、全て通電状態になる異常に迅速に対処できる利点がある。なお、転送中の検査データＣＨＫにビット化けが生じたことで、誤って、各モータドライバＤＶのＥＮＢＬ端子＝１となっても、本実施例では、短時間間隔で（１ｍＳ毎に）、検査データを繰り返し伝送しているので、短時間後にＥＮＢＬ端子＝０に復帰するので何の問題も生じない。すなわち、各モータドライバには所定のインダクタンス値を有するＬ性負荷が接続されているので、全ての出力部ＯＵＴ１〜ＯＵＴ４・・・ＯＵＴ１〜ＯＵＴ４が、数ｍＳ程度の間、誤ってＯＦＦ状態になっても、Ｌ性負荷のインダクタンス値のために電流が遮断状態となることはない。なお、通電を停止する構成は、図９の回路構成に限定されず、例えば、リレー回路によって演出モータや演出ソレノイドの電源ラインを遮断したのでも良い。

また、上記の各実施例では、もっぱら弾給遊技機について説明したが、本発明の適用は、弾球遊技機や回胴遊技機に限定されないのは勿論である。

ＧＭ 遊技機
２２’ 演出制御手段
２１ 他の制御手段
ＣＭＤ 制御コマンド
ＤＶ ドライバ
ＳＲ 記憶部
ＣＨＫ 検査データ
ＳＤＡＴＡ０ シリアルデータ
ＣＫ０ クロック信号

Claims (9)

1. 他の制御手段から受けた制御コマンドに基づいて、ランプ及び／又はモータを所定態様で制御するコンピュータ回路を有する演出制御手段を設けた遊技機であって、
   前記演出制御手段には、ランプ及び／又はモータを駆動可能な複数のドライバがカスケード接続された駆動回路が設けられ、
   前記駆動回路の各ドライバは、直列接続された複数ビット長の記憶部を内蔵し、外部から受けるクロック信号に同期して、各記憶部の記憶ビットが次々と転送されるよう構成されており、
   前記演出制御手段は、
   ランプ及び／又はモータを駆動する駆動データに加えて、所定ビット長の検査データを加えたシリアルデータをクロック信号に同期して出力するよう構成されていることを特徴とする遊技機。
2. 前記検査データの全部または一部を、前記演出制御手段に帰還させる帰還回路が設けられている請求項１に記載の遊技機。
3. 前記検査データは、カスケード接続された複数のドライバの最終段まで転送されるよう構成され、最終段のドライバの出力を受ける異常報知回路が設けられている請求項１又は２に記載の遊技機。
4. 所定ビット長の検査データを加えたシリアルデータをクロック信号に同期して出力する第１手段と、
   第１手段が機能した後、前記検査データの全部または一部を受信する第２手段と、
   第２手段の受信データに基づいて、異常判定をする第３手段と、
   を有して構成された請求項１〜３の何れかに記載の遊技機。
5. 第１手段、及び／又は、第２手段は、１０ｍＳ以内の時間間隔で繰り返し実行される請求項４に記載の遊技機。
6. 第２手段は、シリアル通信路を通して、必要なデータを受信する請求項４又は５に記載の遊技機。
7. 第１手段、及び／又は第２手段は、演出制御手段を実現するワンチップマイコンのシリアルポートによって実現される請求項４〜６の何れかに記載の遊技機。
8. 第３手段は、異常を検出した後、ランプ及び／又はモータの全部又は一部の通電を停止する請求項４〜７の何れかに記載の遊技機。
9. 前記検査データは、カスケード接続された複数のドライバの最終段まで転送されるよう構成され、
   最終段のドライバの出力を受ける異常対応回路が設けられ、
   前記異常対応回路は、異常検出時に、ランプ及び／又はモータの全部又は一部の通電を停止するよう構成されている請求項１〜８の何れかに記載の遊技機。

Images