JP2018019578A

JP2018019578A - 電力変換装置

Info

Publication number: JP2018019578A
Application number: JP2016150639A
Authority: JP
Inventors: 向志秋政; Hisashi Akimasa
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2016-07-29
Filing date: 2016-07-29
Publication date: 2018-02-01
Anticipated expiration: 2036-07-29
Also published as: JP6697679B2

Abstract

【課題】各ＤＣ／ＤＣコンバータの電流のアンバランスを抑制できる電力変換装置を提供する。
【解決手段】電力変換装置１において、複数のＤＣ／ＤＣコンバータ１０−１〜１０−４は、並列接続され、それぞれスイッチング素子Ｑ１，Ｑ２を有する。制御部３０は、複数のＤＣ／ＤＣコンバータ１０−１〜１０−４の共通の出力電圧Ｖｏｕｔが目標電圧に近づくように複数のＤＣ／ＤＣコンバータ１０−１〜１０−４のスイッチング素子Ｑ１，Ｑ２のスイッチング周波数を制御する。制御部３０は、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御する。
【選択図】図１

Description

本発明は、並列接続された複数のＤＣ／ＤＣコンバータを備える電力変換装置に関する。

並列接続された複数のＤＣ／ＤＣコンバータを備え、共通の負荷に電力を供給する電力変換装置が知られている（例えば、特許文献１参照）。各ＤＣ／ＤＣコンバータは、共通の出力電圧が目標電圧に近づくように入力電圧を昇圧する。

特開２０１５−１７１１７８号公報

このような電力変換装置では、各ＤＣ／ＤＣコンバータの素子のばらつきなどにより、各ＤＣ／ＤＣコンバータの出力電流などの電流にアンバランスが発生する恐れがある。過大な電流のアンバランスは好ましいものではない。

本発明はこうした状況に鑑みてなされたものであり、その目的は、各ＤＣ／ＤＣコンバータの電流のアンバランスを抑制できる電力変換装置を提供することにある。

上記課題を解決するために、本発明のある態様の電力変換装置は、それぞれスイッチング素子を有する並列接続された複数のＤＣ／ＤＣコンバータと、複数のＤＣ／ＤＣコンバータの共通の出力電圧が目標電圧に近づくように複数のＤＣ／ＤＣコンバータのスイッチング素子のスイッチング周波数を制御すると共に、各ＤＣ／ＤＣコンバータの出力電流に応じてスイッチング素子のオン時間を個別に制御する制御部と、を備える。

本発明によれば、各ＤＣ／ＤＣコンバータの電流のアンバランスを抑制できる。

本発明の実施形態に係る電力変換装置の構成を概略的に示す図である。図１のＤＣ／ＤＣコンバータの等価回路図である。図３（ａ）は、ＤＣ／ＤＣコンバータの出力電流が所定電流値未満の場合の図２の各部の信号を示す波形図であり、図３（ｂ）は、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合の図２の各部の信号を示す波形図である。

図１は、本発明の実施形態に係る電力変換装置１の構成を概略的に示す図である。電力変換装置１は、並列接続された複数のＤＣ／ＤＣコンバータ１０−１〜１０−４と、複数の電流センサ２０−１〜２０−４と、制御部３０と、を備える。ここでは４台のＤＣ／ＤＣコンバータが設けられている一例について説明するが、台数は特に限定されない。

ＤＣ／ＤＣコンバータ１０−１〜１０−４のそれぞれの入力端子Ｔ１は、入力端子ＴＩ１に共通に接続されている。ＤＣ／ＤＣコンバータ１０−１〜１０−４のそれぞれの入力端子Ｔ２は、入力端子ＴＩ２に共通に接続されている。入力端子ＴＩ１と入力端子ＴＩ２との間には、図示しない直流電源などから直流電圧である入力電圧Ｖｉｎが供給される。

ＤＣ／ＤＣコンバータ１０−１〜１０−４のそれぞれの出力端子Ｔ３は、出力端子ＴＯ１に共通に接続されている。ＤＣ／ＤＣコンバータ１０−１〜１０−４のそれぞれの出力端子Ｔ４は、出力端子ＴＯ２に共通に接続されている。出力端子ＴＯ１と出力端子ＴＯ２との間から、図示しない負荷に対して直流電圧である出力電圧Ｖｏｕｔが出力される。

ＤＣ／ＤＣコンバータ１０−１〜１０−４は、それぞれ、非対称ハーフブリッジ型のＬＬＣ方式ＤＣ／ＤＣコンバータであり、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに昇圧または降圧する。

ＤＣ／ＤＣコンバータ１０−１は、キャパシタＣｉｎと、スイッチング素子Ｑ１と、スイッチング素子Ｑ２と、キャパシタＣｒと、インダクタＬｒと、インダクタＬｍと、トランスＴｒと、キャパシタＣｄと、ダイオードＤ１と、ダイオードＤ２と、キャパシタＣｏｕｔと、駆動部１５とを含む。

キャパシタＣｉｎは、入力端子Ｔ１と入力端子Ｔ２との間に接続されている。スイッチング素子Ｑ１は、Ｎ型ＭＯＳトランジスタであり、入力端子Ｔ１に接続されたドレインと、駆動部１５から駆動信号Ｖｇ１が供給されるゲートと、ソースとを含む。スイッチング素子Ｑ２は、Ｎ型ＭＯＳトランジスタであり、スイッチング素子Ｑ１のソースに接続されたドレインと、駆動部１５から駆動信号Ｖｇ２が供給されるゲートと、入力端子Ｔ２に接続されたソースとを含む。スイッチング素子Ｑ１，Ｑ２は、ハーフブリッジ回路を構成している。

スイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインは、キャパシタＣｒの一端に接続されている。キャパシタＣｒの他端は、インダクタＬｒの一端に接続されている。インダクタＬｒの他端は、インダクタＬｍの一端に接続されている。インダクタＬｍの他端は、入力端子Ｔ２に接続されている。キャパシタＣｒとインダクタＬｒとインダクタＬｍは、ＬＬＣ共振回路を構成している。

トランスＴｒは、一次側コイルＣＯ１と、二次側コイルＣＯ２とを含む。一次側コイルＣＯ１の一端は、インダクタＬｍの一端に接続されている。一次側コイルＣＯ１の他端は、インダクタＬｍの他端に接続されている。

インダクタＬｒは、トランスＴｒの漏れインダクタンスであってもよいし、漏れインダクタンスにインダクタを組み合わせて構成してもよい。インダクタＬｍは、トランスＴｒの励磁インダクタンスであってもよいし、励磁インダクタンスにインダクタを組み合わせて構成してもよい。

二次側コイルＣＯ２の一端は、出力端子Ｔ３に接続されている。二次側コイルＣＯ２の他端は、キャパシタＣｄの一端に接続されている。キャパシタＣｄの他端は、ダイオードＤ１のアノードとダイオードＤ２のカソードとに接続されている。ダイオードＤ１のカソードは、出力端子Ｔ３に接続されている。ダイオードＤ２のアノードは、出力端子Ｔ４に接続されている。キャパシタＣｏｕｔは、出力端子Ｔ３と出力端子Ｔ４との間に接続されている。キャパシタＣｄと、ダイオードＤ１と、ダイオードＤ２と、キャパシタＣｏｕｔは、倍電圧整流回路を構成している。倍電圧整流回路は、二次側コイルＣＯ２の電圧を整流して出力電圧Ｖｏｕｔを生成する。

駆動部１５は、制御部３０から供給される周波数制御信号Ｓｆに従った周波数と、制御部３０から供給されるデューティ比制御信号Ｓｄ１に従ったデューティ比とを有する駆動信号Ｖｇ１，Ｖｇ２を生成し、駆動信号Ｖｇ１，Ｖｇ２によりスイッチング素子Ｑ１，Ｑ２を駆動する。駆動信号Ｖｇ１，Ｖｇ２は、矩形波である。

各ＤＣ／ＤＣコンバータ１０−２〜１０−４の構成は、ＤＣ／ＤＣコンバータ１０−１と同様であるため、図示および説明を省略する。

電流センサ２０−１〜２０−４は、対応するＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４をそれぞれ検出し、制御部３０に出力する。電流センサ２０−１〜２０−４は、例えば変流器(ＣＴ：Current Transformer)である。

制御部３０は、出力電圧Ｖｏｕｔと、電流センサ２０−１〜２０−４で検出された出力電流Ｉｏ１〜Ｉｏ４とに基づいて、ＤＣ／ＤＣコンバータ１０−１〜１０−４を制御する。制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４に同一の周波数制御信号Ｓｆを供給し、ＤＣ／ＤＣコンバータ１０−１〜１０−４にデューティ比制御信号Ｓｄ１〜Ｓｄ４を供給する。

制御部３０は、周波数制御信号Ｓｆによって、ＤＣ／ＤＣコンバータ１０−１〜１０−４の共通の出力電圧Ｖｏｕｔが目標電圧に近づくようにＤＣ／ＤＣコンバータ１０−１〜１０−４のスイッチング素子Ｑ１，Ｑ２のスイッチング周波数を制御する。ＤＣ／ＤＣコンバータ１０−１〜１０−４のそれぞれのスイッチング周波数は、実質的に等しい。

また、制御部３０は、デューティ比制御信号Ｓｄ１〜Ｓｄ４によって、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御する。即ち、制御部３０は、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１に応じてＤＣ／ＤＣコンバータ１０−１のスイッチング素子Ｑ１，Ｑ２のオン時間を制御する。制御部３０は、ＤＣ／ＤＣコンバータ１０−２の出力電流Ｉｏ２に応じてＤＣ／ＤＣコンバータ１０−２のスイッチング素子Ｑ１，Ｑ２のオン時間を制御する。制御部３０は、ＤＣ／ＤＣコンバータ１０−３の出力電流Ｉｏ３に応じてＤＣ／ＤＣコンバータ１０−３のスイッチング素子Ｑ１，Ｑ２のオン時間を制御する。制御部３０は、ＤＣ／ＤＣコンバータ１０−４の出力電流Ｉｏ４に応じてＤＣ／ＤＣコンバータ１０−４のスイッチング素子Ｑ１，Ｑ２のオン時間を制御する。

具体的には、制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合、当該ＤＣ／ＤＣコンバータの二次側コイルＣＯ２に電流が流れている期間に当該ＤＣ／ＤＣコンバータのスイッチング素子Ｑ１，Ｑ２がオフになるように当該スイッチング素子Ｑ１，Ｑ２のオン時間を制御する。所定電流値は、ＤＣ／ＤＣコンバータ１０−１〜１０−４の各素子の耐電流値などに基づいて、予め設定されている。

より詳しくは、制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値未満の場合、当該ＤＣ／ＤＣコンバータのスイッチング素子Ｑ１，Ｑ２のオンデューティ比を基準値に制御する。基準値は、例えば約５０％である。また、制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合、当該ＤＣ／ＤＣコンバータのスイッチング素子Ｑ１，Ｑ２のオンデューティ比を基準値未満の一定値に制御する。あるいは、制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合、出力電流が大きいほどオンデューティ比を小さく制御してもよい。従って、出力電流Ｉｏ１〜Ｉｏ４に依存して、ＤＣ／ＤＣコンバータ１０−１〜１０−４のスイッチング素子Ｑ１，Ｑ２のオンデューティ比は、それぞれ実質的に等しい場合もあれば、異なる場合もある。

制御部３０の構成は、ハードウェア資源とソフトウェア資源の協働、またはハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。

次に、電力変換装置１の動作について説明する。ＤＣ／ＤＣコンバータ１０−１〜１０−４は、それぞれ同じ動作原理で動作する。そこで、１つのＤＣ／ＤＣコンバータ１０−１の動作について図２および図３（ａ），（ｂ）を参照して説明する。

図２は、図１のＤＣ／ＤＣコンバータ１０−１の等価回路図である。図２では、スイッチング素子Ｑ１の寄生素子であるダイオードＤＱ１とキャパシタＣＱ１、および、スイッチング素子Ｑ２の寄生素子であるダイオードＤＱ２とキャパシタＣＱ２も図示されている。

図３（ａ）は、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１が所定電流値未満の場合の図２の各部の信号を示す波形図である。図３（ｂ）は、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１が所定電流値以上の場合の図２の各部の信号を示す波形図である。

まず、図３（ａ）に示す、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１が所定電流値未満の場合について説明する。この場合、制御部３０は、スイッチング素子Ｑ１，Ｑ２のオンデューティ比、即ち駆動信号Ｖｇ１，Ｖｇ２のオンデューティ比を約５０％に制御している。

時刻ｔ１において、駆動信号Ｖｇ１はローレベルからハイレベルに立ち上がり、駆動信号Ｖｇ２はハイレベルからローレベルに立ち下がる。これにより、スイッチング素子Ｑ１はオンし、スイッチング素子Ｑ２はオフする。したがって、スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１はほぼ０Ｖになり、スイッチング素子Ｑ２のドレイン・ソース間電圧Ｖｄｓ２は正の電圧になる。

このとき、図２に示すように、一次側の電流Ｉ１は、電源、スイッチング素子Ｑ１、キャパシタＣｒ、インダクタＬｒ、一次側コイルＣＯ１、電源の順番に流れる。二次側の電流ＩＣｄは、二次側コイルＣＯ２、キャパシタＣｏｕｔ、ダイオードＤ２、キャパシタＣｄ、二次側コイルＣＯ２の順番に流れる。

このときの一次側の電流Ｉ１と二次側の電流ＩＣｄは、共振電流である。そのため、スイッチング素子Ｑ１のドレイン電流Ｉｄ１と、電流ＩＣｄは、図３（ａ）に示すように正弦波状に変化する。また、このときインダクタＬｍには、図２に示す経路で励磁電流ＩＬｍが流れている。

次に、時刻ｔ２において、キャパシタＣｒとインダクタＬｒによる共振が終了し、共振電流が０になる。そのため、ドレイン電流Ｉｄ１は、インダクタＬｍの励磁電流と等しくなり、電流ＩＣｄは、ほぼ０になる。時刻ｔ２以降も励磁電流ＩＬｍが流れ続ける。

次に、時刻ｔ３において、駆動信号Ｖｇ１はハイレベルからローレベルに立ち下がり、駆動信号Ｖｇ２はローレベルからハイレベルに立ち上がる。これにより、スイッチング素子Ｑ１はオフし、スイッチング素子Ｑ２はオンする。したがって、スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１は正の電圧になり、スイッチング素子Ｑ２のドレイン・ソース間電圧Ｖｄｓ２はほぼ０Ｖになる。このとき、スイッチング素子Ｑ２のドレイン電流Ｉｄ２と、電流ＩＣｄは、図３（ａ）に示すように正弦波状に変化する。

次に、時刻ｔ４において、キャパシタＣｒとインダクタＬｒによる共振が終了し、共振電流が０になる。そのため、ドレイン電流Ｉｄ２は、インダクタＬｍの励磁電流と等しくなり、電流ＩＣｄは、ほぼ０になる。

時刻ｔ５以降は、時刻ｔ１以降と同様に動作する。このような動作により、入力電圧Ｖｉｎは異なる値の出力電圧Ｖｏｕｔに変換される。

続いて、図３（ｂ）に示す、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１が所定電流値以上の場合について説明する。この場合、制御部３０は、スイッチング素子Ｑ１，Ｑ２のオンデューティ比を５０％未満の一定値に制御する。なお、ここでの駆動信号Ｖｇ１，Ｖｇ２の周波数は、図３（ａ）の場合の周波数と等しい。

時刻ｔ１から、時刻ｔ２より前の時刻ｔ２ａまでの動作は、図３（ａ）と同じである。時刻ｔ２ａにおいて、駆動信号Ｖｇ１はハイレベルからローレベルに立ち下がる。即ち、駆動信号Ｖｇ１のオンデューティ比は、５０％未満になっている。これにより、二次側コイルＣＯ２に電流ＩＣｄが流れている期間にスイッチング素子Ｑ１がオンからオフに強制的に切り替わる。よって、共振電流が０になり、ドレイン電流Ｉｄ１は減少してインダクタＬｍの励磁電流と等しくなる。そのため、電流ＩＣｄは、時刻ｔ２ａにおいてほぼ０に減少する。

時刻ｔ２から、時刻ｔ４より前の時刻ｔ４ａまでの動作は、図３（ａ）と同じである。時刻ｔ４ａにおいて、駆動信号Ｖｇ２はハイレベルからローレベルに立ち下がる。即ち、駆動信号Ｖｇ２のオンデューティ比も、５０％未満になっている。これにより、二次側コイルＣＯ２に電流ＩＣｄが流れている期間にスイッチング素子Ｑ２がオンからオフに強制的に切り替わる。よって、共振電流が０になり、ドレイン電流Ｉｄ２は減少してインダクタＬｍの励磁電流と等しくなる。そのため、電流ＩＣｄは、時刻ｔ４ａにおいてほぼ０に減少する。

以上から、図３（ａ）と比較して、図３（ｂ）では電流ＩＣｄが流れる期間を短くすることができ、その結果、電流ＩＣｄの積分値を減少させ、出力電流Ｉｏ１を減少させることができる。したがって、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１が所定電流値以上の場合に、その出力電流Ｉｏ１を減少させることができ、出力電流Ｉｏ１〜Ｉｏ４のアンバランスを抑制できる。

このように本実施形態によれば、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御している。そのため、各ＤＣ／ＤＣコンバータ１０−１〜１０−４に素子のばらつきなどが存在していても、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４や電流Ｉ１，ＩＣｄのアンバランスを抑制できる。これにより、素子の耐電流を超えた電流による素子の破壊と、効率の低下などを抑制できる。

また、２つのスイッチング素子Ｑ１，Ｑ２のオン時間を制御しているので、スイッチング素子Ｑ１からトランスＴｒに供給されるエネルギーと、スイッチング素子Ｑ２からトランスＴｒに供給されるエネルギーとのバランスをとることができる。従って、トランスＴｒの偏磁現象を抑制できる。

以上、本発明について、実施形態をもとに説明した。この実施形態は例示であり、それらの各構成要素あるいは各処理プロセスの組合せにいろいろな変形例が可能なこと、また、そうした変形例も本発明の範囲にあることは当業者に理解されるところである。

例えば、以上の実施形態では、電流センサ２０−１〜２０−４は各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４を検出する一例について説明したが、これに限らない。例えば、電流センサ２０−１〜２０−４は、各ＤＣ／ＤＣコンバータ１０−１〜１０−４のトランスＴｒの二次側コイルＣＯ２に流れる電流ＩＣｄを検出してもよいし、トランスＴｒの一次側コイルＣＯ１に流れる電流Ｉ１を検出してもよい。そして、制御部３０は、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の電流ＩＣｄまたは電流Ｉ１に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御してもよい。ＤＣ／ＤＣコンバータ１０−１において電流ＩＣｄと電流Ｉ１は出力電流Ｉｏ１に対応している。他のＤＣ／ＤＣコンバータ１０−２〜１０−３においても同様である。そのため、制御部３０が各ＤＣ／ＤＣコンバータ１０−１〜１０−４の電流ＩＣｄまたは電流Ｉ１に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御することは、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御することと等価である。この変形例でも、以上の実施形態と同様の効果が得られる。

また、以上の実施形態では制御部３０はスイッチング素子Ｑ１とＱ２の両方のオンデューティ比を制御する一例について説明したが、これに限らない。例えば、制御部３０はスイッチング素子Ｑ１とＱ２の何れか一方のオンデューティ比を制御してもよい。この変形例では、より簡単に制御を行うことができる。

また、ＤＣ／ＤＣコンバータ１０−１〜１０−４において、駆動信号Ｖｇ１はそれぞれ同位相であり、駆動信号Ｖｇ２はそれぞれ同位相であってもよいし、駆動信号Ｖｇ１はそれぞれ所定の位相差を有し、駆動信号Ｖｇ２はそれぞれ所定の位相差を有してもよい。位相差を有する場合では、ＤＣ／ＤＣコンバータ１０−１〜１０−４において、各スイッチング素子Ｑ１がそれぞれ異なるタイミングでオンし、各スイッチング素子Ｑ２がそれぞれ異なるタイミングでオンする。そのため、出力電流Ｉｏ１〜Ｉｏ４がそれぞれ位相差を有するようになるので、出力電流Ｉｏ１〜Ｉｏ４の総和である出力電流Ｉｏｕｔの変動量の大きさを、同位相の場合よりも小さくすることができる。従って、各キャパシタＣｏｕｔの容量値を同位相の場合よりも小さくできる。

さらに、以上の実施形態ではＤＣ／ＤＣコンバータ１０−１〜１０−４の入力端子を共通に接続する一例について説明したが、これに限らない。ＤＣ／ＤＣコンバータ１０−１〜１０−４の入力端子を共通に接続せず、ＤＣ／ＤＣコンバータ１０−１〜１０−４にそれぞれ異なる直流電源を接続してもよい。この変形例では、直流電源としてマルチストリング型の太陽電池などを用いることができる。

また、ＤＣ／ＤＣコンバータ１０−１〜１０−４は、ＬＬＣ方式ＤＣ／ＤＣコンバータであれば具体的な回路形式は特に限定されない。即ち、スイッチング回路としてハーフブリッジ回路を用いた一例について説明したが、例えばフルブリッジ回路を用いてもよい。二次側の整流回路の回路形式も特に限定されない。スイッチング素子は、ＩＧＢＴなどの他のスイッチング素子でもよい。

また、制御部３０によるオンデューティ比の制御方法も特に限定されない。また、制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４の何れかに組み込んでもよいし、複数の制御部３０を設け、各制御部３０が対応するＤＣ／ＤＣコンバータを制御してもよい。これらの変形例では、独立した制御部３０を設ける必要がない。

なお、実施の形態は、以下の項目によって特定されてもよい。

［項目１］
それぞれスイッチング素子（Ｑ１，Ｑ２）を有する並列接続された複数のＤＣ／ＤＣコンバータ（１０−１〜１０−４）と、
前記複数のＤＣ／ＤＣコンバータ（１０−１〜１０−４）の共通の出力電圧（Ｖｏｕｔ）が目標電圧に近づくように前記複数のＤＣ／ＤＣコンバータ（１０−１〜１０−４）のスイッチング素子（Ｑ１，Ｑ２）のスイッチング周波数を制御すると共に、各ＤＣ／ＤＣコンバータ（１０−１〜１０−４）の出力電流（Ｉｏ１〜Ｉｏ４）に応じてスイッチング素子（Ｑ１，Ｑ２）のオン時間を個別に制御する制御部（３０）と、
を備えることを特徴とする電力変換装置（１）。
［項目２］
各ＤＣ／ＤＣコンバータ（１０−１〜１０−４）は、前記スイッチング素子（Ｑ１，Ｑ２）に接続された一次側コイル（ＣＯ１）と、前記出力電圧（Ｖｏｕｔ）を生成する整流回路（Ｃｄ，Ｄ１，Ｄ２，Ｃｏｕｔ）に接続される二次側コイル（ＣＯ２）とを含むトランス（Ｔｒ）を有し、
前記制御部（３０）は、ＤＣ／ＤＣコンバータ（１０−１〜１０−４）毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合、当該ＤＣ／ＤＣコンバータの二次側コイル（ＣＯ２）に電流が流れている期間に当該ＤＣ／ＤＣコンバータのスイッチング素子（Ｑ１，Ｑ２）がオフになるように当該スイッチング素子（Ｑ１，Ｑ２）のオン時間を制御する、ことを特徴とする項目１に記載の電力変換装置（１）。
［項目３］
各ＤＣ／ＤＣコンバータ（１０−１〜１０−４）は、ブリッジ回路を構成する複数のスイッチング素子（Ｑ１，Ｑ２）を有し、
前記制御部（３０）は、ＤＣ／ＤＣコンバータ（１０−１〜１０−４）毎に、ＤＣ／ＤＣコンバータの出力電流に応じて当該ＤＣ／ＤＣコンバータの少なくとも１つのスイッチング素子（Ｑ１，Ｑ２）のオン時間を制御する、ことを特徴とする項目１または２に記載の電力変換装置（１）。
［項目４］
対応するＤＣ／ＤＣコンバータ（１０−１〜１０−４）の出力電流（Ｉｏ１〜Ｉｏ４）をそれぞれ検出し、前記制御部（３０）に出力する複数の電流センサ（２０−１〜２０−４）を備えることを特徴とする項目１から３のいずれか一項目に記載の電力変換装置（１）。

１…電力変換装置、１０−１〜１０−４…ＤＣ／ＤＣコンバータ、２０−１〜２０−４…電流センサ、３０…制御部、Ｑ１…スイッチング素子、Ｑ２…スイッチング素子、ＣＯ１…一次側コイル、ＣＯ２…二次側コイル、Ｔｒ…トランス。

Claims

それぞれスイッチング素子を有する並列接続された複数のＤＣ／ＤＣコンバータと、
前記複数のＤＣ／ＤＣコンバータの共通の出力電圧が目標電圧に近づくように前記複数のＤＣ／ＤＣコンバータのスイッチング素子のスイッチング周波数を制御すると共に、各ＤＣ／ＤＣコンバータの出力電流に応じてスイッチング素子のオン時間を個別に制御する制御部と、
を備えることを特徴とする電力変換装置。
各ＤＣ／ＤＣコンバータは、前記スイッチング素子に接続された一次側コイルと、前記出力電圧を生成する整流回路に接続される二次側コイルとを含むトランスを有し、
前記制御部は、ＤＣ／ＤＣコンバータ毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合、当該ＤＣ／ＤＣコンバータの二次側コイルに電流が流れている期間に当該ＤＣ／ＤＣコンバータのスイッチング素子がオフになるように当該スイッチング素子のオン時間を制御する、ことを特徴とする請求項１に記載の電力変換装置。
各ＤＣ／ＤＣコンバータは、ブリッジ回路を構成する複数のスイッチング素子を有し、
前記制御部は、ＤＣ／ＤＣコンバータ毎に、ＤＣ／ＤＣコンバータの出力電流に応じて当該ＤＣ／ＤＣコンバータの少なくとも１つのスイッチング素子のオン時間を制御する、ことを特徴とする請求項１または２に記載の電力変換装置。
対応するＤＣ／ＤＣコンバータの出力電流をそれぞれ検出し、前記制御部に出力する複数の電流センサを備えることを特徴とする請求項１から３のいずれか一項に記載の電力変換装置。