JP2013188089A

JP2013188089A - フルブリッジ型ｄｃ／ｄｃコンバータ

Info

Publication number: JP2013188089A
Application number: JP2012053626A
Authority: JP
Inventors: Kyoken Kin; 亨権金
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2012-03-09
Filing date: 2012-03-09
Publication date: 2013-09-19
Anticipated expiration: 2032-03-09
Also published as: JP5888016B2

Abstract

【課題】簡単な回路構成で半導体スイッチング素子のスイッチング損失と余分な導通損失、及びトランスの損失を低減可能なフルブリッジ型ＤＣ／ＤＣコンバータを提供する。
【解決手段】本発明のＤＣ／ＤＣコンバータは、直流電源13と、フルブリッジＤＣ／ＤＣコンバータを構成する半導体スイッチング素子1〜4と、直列に接続される上記第１と第２の半導体スイッチング素子1,2の接続点と、直列に接続される半導体スイッチング素子3,4の接続点との間に、半導体スイッチング素子から構成される双方向半導体スイッチング素子5,6と、半導体スイッチング素子1〜6とそれぞれ逆並列に接続されるダイオード1a〜6aと、半導体スイッチング素子1〜4とそれぞれ並列に接続される共振用コンデンサ1b〜4bと、共振用コイル7と、トランス8、ダイオード整流回路9と、フィルタリアクトル10とフィルタコンデンサ11により構成される。
【選択図】図１

Description

本発明は、半導体スイッチング素子のスイッチング損失と導通損失及びトランスの損失を低減可能とするフルブリッジ型ＤＣ／ＤＣコンバータに関する。

半導体スイッチング素子のスイッチング動作において、スイッチング素子両端の電圧と流れる電流が一定の遅延と傾きを持って変化するため、スイッチングオン/オフ時に、電圧と電流が重なり、スイッチング損失を発生することになる。また、ＤＣ／ＤＣコンバータで使用されるトランスはスイッチング周波数が高いほど小型化が可能であるが、上記のスイッチング損失はスイッチング周波数に比例して増加するため、トランスの小型化と高周波スイッチングを両立することは困難である。

図４は、非特許文献１に示されている従来のフルブリッジ型ＤＣ／ＤＣコンバータの回路構成の第１の例を示す図であり、また図５は、特許文献１に示されている従来のフルブリッジ型ＤＣ／ＤＣコンバータの回路構成の第２の例を示す図であって、上記の問題点を解決するための方策をそれぞれ提示するものである。すなわち、図４に示した非特許文献１の回路方式は、ある時刻t0の直前において、スイッチング素子101と104がオンしていて、スイッチング素子102と103はオフの状態にあるものとする。この時、一次側の電流は直流電源113→スイッチング素子101→トランス108→スイッチング素子104→直流電源113の経路で流れ、トランス108の漏れインダクタンスにエネルギーが蓄積されると共に、トランス108を介して二次側の負荷112に電力が供給されている。

そしてある時刻t0で、スイッチング素子101と104がターンオフすると、トランスの一次側で流れていた電流が共振用コンデンサ101bと104bを充電すると共に、共振用コンデンサ102bと103bに蓄積されていた電荷を放電させることにより、スイッチング素子101と104をターンオフする。このターンオフはゼロ電圧スイッチングで行われる。そして共振用コンデンサ101bと104bの電圧が等しくなると、トランス108の二次側整流ダイオードがフィルタリアクトル110の電流により全オンとなり、トランス108の漏れインダクタンスに共振コンデンサ104bと共振コンデンサ101bの電圧差が逆印加され、一次側電流を減少させ、その後の時刻t1でスイッチング素子102と103をターンオンさせる。

そして時刻t1後の時刻t2で、スイッチング素子102と103がターンオフすると、トランス108の一次側に流れていた電流が共振用コンデンサ102bと103bを充電すると共に、共振用コンデンサ101bと104bに蓄積されている電荷を放電させることにより、スイッチング素子102と103はターンオフする。このターンオフもゼロ電圧スイッチングで行われる。共振用コンデンサ102bと103bの電圧が等しくなると、トランス108の二次側整流ダイオードがフィルタリアクトル110の電流により全オンとなり、トランス108の漏れインダクタンスに共振コンデンサ102bと共振コンデンサ103bの電圧差が逆印加され、一次側電流を減少させ、時刻t2後の時刻t3でスイッチング素子101と104がターンオンするようにさせる。これらの動作を繰り返すことでフルブリッジＤＣ／ＤＣコンバータ動作を行わせるようにしている。この回路方式は、トランス108の漏れインダクタンス及び半導体スイッチング素子101〜104の接合キャパシタンスなどの回路寄生要素を用いることによって、フルブリッジＤＣ／ＤＣコンバータを構成する全てのスイッチング素子をゼロ電圧スイッチングさせることができるようにされているものである。

また、図５に示した特許文献１の回路方式は、ある時刻t0の直前においてはIGBT(絶縁ゲートバイポーラトランジスタ)206a、206dに駆動信号が供給され、IGBT206a、206dがオンしているものとする。この場合、変圧器212の一次側電流は、直流電源202、IGBT206a、変圧器212の一次巻線212p、IGBT206dを介して流れている。そして変圧器212の二次巻線212s側では、ダイオード214aが導通しており、リアクトル220を介して負荷228に電流が流れる。ダイオード214b、224は逆バイアスされており、オフになっている。

そして時刻t0でIGBT206aをターンオフさせると、変圧器212の一次側電流は、コンデンサ210aを充電する電流と、コンデンサ210bから放電される電流として供給される。コンデンサ210aの充電は、スナバ効果によって緩やかに行われるので、IGBT206aのターンオフ損失を小さくすることができる。

時刻t0後でコンデンサ210aの充電が行われている途中の時刻t1において、変圧器212の二次側整流電圧が所定の値に達すると、密に結合されているリアクトル220、222を介してダイオード224が導通する。リアクトル220に蓄積されたエネルギーに基づく電流は、リアクトル220、負荷228、ダイオード224、リアクトル222を流れ始める。この電流は徐々に減少していく。同時に、変圧器212の一次巻線212pに流れる電流も、所定の傾きで減少していく。コンデンサ210aの充電が更に進み、時刻t1後の時刻t2において直流電源202の電圧Ｅに到達すると、ダイオード208bが導通する。変圧器212の一次巻線212pを流れる電流は、IGBT206d、ダイオード208bを流れる。このとき、一次巻線212pの両端間電圧は、零になる。

そしてダイオード208bが導通している期間中の、時刻t2後のある時刻t3にIGBT206bのゲートに駆動信号が供給される。この時刻t3と、IGBT206aへの駆動信号の供給が絶たれた時刻t1との間には、予め定めた時間tdaがある。一次巻線212pの両端間電圧が零になると、ダイオード214aを流れる電流が零になってダイオード214aが非導通状態になり、変圧器212の二次巻線212sの電流が零となる。これによって、リアクトル220からの全電流は、ダイオード224、リアクトル222を環流する。また、変圧器212の一次巻線212pを流れる電流は、変圧器212の励磁電流成分のみとなる。そのため、ダイオード208b、IGBT206dを環流する電流も励磁電流成分のみとなる。

IGBT206aへの駆動信号の供給が絶たれた時刻t1から予め定めた時間tθが経過した時刻t4には、IGBT206dへの駆動信号が遮断される。このとき、IGBT206dを流れる電流は、変圧器212の励磁電流のみの非常に小さい値であるので、IGBT206c、206dに並列に接続されているコンデンサ210c、210dが、IGBT206c、206dの寄生容量のみであっても、IGBT206dのターンオフ損失は充分に小さい。コンデンサ210dの電圧は、励磁インダクタンス212Lpの蓄積エネルギーによって緩やかに上昇する。そしてコンデンサ210dの電圧が上昇し、時刻t5において、所定の値に達すると、ダイオード214bが導通する。

IGBT206dへの駆動信号が遮断された時刻t4から予め定めた時間tdbが経過した時刻t6において、IGBT206cに駆動信号を供給して、IGBT206cを導通させる。なお、時刻t5においてダイオード214bが導通しているが、tdbの期間が短いので、時刻t5から時刻t6の期間は、殆ど無視できる。IGBT206cが導通したことにより、変圧器212の一次巻線212pを流れる電流は、IGBT206c、変圧器212の一次巻線212p、IGBT206bを流れ、その絶対値が増加していく。このとき、変圧器212には、漏れインダクタンス212Lsが存在しているので、電流の傾きは所定の傾きになるよう漏れインダクタンス212Lsによって制限されるので、IGBT206cのターンオン損失は小さい。また、IGBT206bは、ダイオード208bが導通している期間に既に駆動信号が供給されるので、IGBT206bのターンオン損失も小さい。ダイオード214bを流れる電流の絶対値も、上記電流と同じような傾きで増加する。他方、ダイオード224の電流は急激に減少していく。

なお、IGBT206cのターンオン時に、IGBT206cを介してコンデンサ210cの電荷を放電すると共に、コンデンサ210dを充電するので、コンデンサ210c、210dの充放電によるターンオン損失が発生するが、コンデンサ210c、210dは、IGBT206c、206dの寄生容量のみで構成されているので、小さな値であり、ターンオン損失が比較的小さい。

時刻t7において、ダイオード224の電流が零になってダイオード224が非導通となり、ダイオード214bからの電流は全てリアクトル220を介して負荷228に流れる。IGBT206bへの駆動信号が遮断されて、IGBT206bが非導通となる時刻t8において、半サイクルT/2が終了する。次の半サイクルも、回路の対称性により、同様に動作する。

上記のように、IGBT206cまたはIGBT206dのターンオン時に、コンデンサ210c、210dの充放電によりターンオン損失が若干生じるが、上述した従来の回路では必要であった可飽和リアクトルを省略しても、スイッチング損失の増加を最小限に抑えることができ、回路構成が簡略化され、低コストのＤＣ／ＤＣコンバータを実現できる。

このように図５に示した特許文献１の回路方式では、結合リアクトルなどの素子を用いて補助回路を構成し、フルブリッジＤＣ／ＤＣコンバータを構成する全てのスイッチング素子をゼロ電圧/ゼロ電流スイッチングさせ、スイッチング損失を低減するものである。また図示はしていないが、特許文献２に示される回路方式では、共振用コンデンサ・リアクトルなどの素子を用いて補助回路を構成し、特許文献１と同様に、フルブリッジＤＣ／ＤＣコンバータを構成する全てのスイッチング素子をゼロ電圧/ゼロ電流スイッチングさせ、スイッチング損失を低減するようにしている。

特開2004-056971号公報特開平09-224373号公報

Dhaval B.Dalal,"A 500kHz Multi-Output Converter with Zero Voltage Switching",APEC,1990

しかしながら、非特許文献１に示されている従来のフルブリッジ型ＤＣ／ＤＣコンバータの回路構成では、トランスが一次側から二次側へ電力を供給しない期間は、トランスの漏れインダクタンスに蓄積されたエネルギーによって、循環する電流がトランス及びスイッチング素子を介して流れるため、余分なデバイスの導通損失とトランスの損失が発生する。

また、特許文献１、２に示されている従来のフルブリッジ型ＤＣ／ＤＣコンバータの回路構成では、結合リアクトルや共振用コンデンサ・リアクトルなどの受動素子で構成される補助回路を用いてゼロ電圧(Zero Voltage Switching)/ゼロ電流スイッチング(Zero Current Switching)を実現しているため、回路構成が複雑で、場合によっては、上記の受動素子の損失が大きくなったり、コストが高くなったりする問題点がある。

そこで本発明の目的は、簡単な回路構成で半導体スイッチング素子のスイッチング損失と余分な導通損失、及びトランスの損失を低減可能なフルブリッジ型ＤＣ／ＤＣコンバータを提供することである。

上記課題を解決するために本発明は、直流電源と、ダイオードがそれぞれ逆並列に接続される第１ないし第４の半導体スイッチング素子と、前記第１と第２の半導体スイッチング素子が互いに直列に接続されると共に、前記第３と第４の半導体スイッチング素子が互いに直列に接続して構成するフルブリッジ型ＤＣ／ＤＣコンバータであって、該ＤＣ／ＤＣコンバータは、前記第１と第２の半導体スイッチング素子の接続点と、前記第３と第４の半導体スイッチング素子の接続点との間に、第５及び第６の半導体スイッチング素子から構成される双方向半導体スイッチング素子と、前記第１と第２の半導体スイッチング素子の接続点と、前記第３と第４の半導体スイッチング素子の接続点との間に、前記双方向半導体スイッチング素子と互いに直列に接続される共振用コイルと、前記第１と第２の半導体スイッチング素子の接続点と、前記第３と第４の半導体スイッチング素子の接続点との間に、前記共振用コイルと互いに直列に接続されるトランスと、前記第１ないし第４の半導体スイッチング素子とそれぞれ並列に接続される共振用コンデンサと、前記トランスの二次側出力を直流に整流して所定の直流電圧を負荷に出力する整流回路を備え、前記第５及び第６の半導体スイッチング素子は、デッド・タイム時間を挟んで交互にオンすると共に、前記第５及び第６の半導体スイッチング素子のいずれか一方がオフとなる直前に、前記第１と第４、もしくは第２と第３の半導体スイッチング素子をオフさせるよう構成したことを特徴とするものである。

本発明によれば、結合リアクトルや共振用コンデンサ・リアクトルなどの受動素子で構成される補助回路を使用することなく、シンプルな回路構成のみで、半導体スイッチング素子をゼロ電圧/ゼロ電流でスイッチングさせることが可能であると共に、トランスが一次側から二次側へ電力を供給しない期間は、一次側電流をゼロにリセットし、余分なデバイス素子の導通損失とトランスの損失を発生させないことが可能であり、ＤＣ／ＤＣコンバータ装置の高効率、小型・軽量化が期待できる。

本発明の第１の実施形態に係るフルブリッジ型ＤＣ／ＤＣコンバータの構成を示す図である。図１に示した本発明の第１の実施形態に係るフルブリッジ型ＤＣ／ＤＣコンバータの各部の動作波形及びタイムチャートを示す図である。本発明の第２の実施形態に係るフルブリッジ型ＤＣ／ＤＣコンバータの構成を示す図である。非特許文献１に示されている従来のフルブリッジ型ＤＣ／ＤＣコンバータの回路構成を示す図である。特許文献１に示されている従来のフルブリッジ型ＤＣ／ＤＣコンバータの回路構成を示す図である。

以下、本発明の実施の形態について、詳細に説明する。
［実施形態１］
図１は、本発明の第１の実施形態に係るフルブリッジ型ＤＣ／ＤＣコンバータの構成を示す図である。

図１において、本発明の第１の実施形態に係るフルブリッジ型ＤＣ／ＤＣコンバータは、直流電源13と、フルブリッジＤＣ／ＤＣコンバータを構成する第１〜第４の半導体スイッチング素子1〜4と、直列に接続される上記第１と第２の半導体スイッチング素子の接続点と、直列に接続される上記第３と第４の半導体スイッチング素子の接続点との間に、第５及び第６の半導体スイッチング素子から構成される双方向半導体スイッチング素子5，6と、上記第１〜第６の半導体スイッチング素子1〜6とそれぞれ逆並列に接続されるダイオード1a、2a、3a、4a、5a、6aと、上記第１〜第４の半導体スイッチング素子1〜4とそれぞれ並列に接続される共振用コンデンサ1b、2b、3b、4bと、共振用コイル7と、トランス8、ダイオード整流回路9と、フィルタリアクトル10とフィルタコンデンサ11から構成される。また上記共振用コイル7を削除し、上記トランス8の内部漏れインダクタンス成分のみで構成するようにしても良い。

図１に示した本発明の第１の実施形態に係るフルブリッジ型ＤＣ／ＤＣコンバータの動作を、図２を参照しながら説明する。図２は、図１に示した本発明の第１の実施形態に係るフルブリッジ型ＤＣ／ＤＣコンバータの各部の動作波形及びタイムチャートを示す図である。なお、半導体スイッチング素子1と4の電圧/電流波形、半導体スイッチング素子2と3の電圧/電流波形が同じであるので、それぞれ一つの電圧/電流波形で示すことにする。

図２において、時刻t0の直前では、スイッチング素子1と4と5がオンしている。またスイッチング素子6と並列になっているダイオード6aがオンしていて、スイッチング素子2と3と6はオフの状態にある。この時、一次側の電流は直流電源13→スイッチング素子1→スイッチング素子5→ダイオード6a→トランス8→共振用コイル7→スイッチング素子4→直流電源の経路で流れ、共振用コイル7とトランス8の漏れインダクタンスにエネルギーが蓄積されると共に、トランス8を介して二次側の負荷へ電力を供給する。

時刻t0で、スイッチング素子1と4がターンオフすると、トランス8の一次側で流れていた電流が共振用コンデンサ1bと4bを充電すると共に、共振用コンデンサ2bと3bに蓄積されている電荷を放電させることにより、スイッチング素子1と4はゼロ電圧でターンオフする。共振用コンデンサ1bと4bの電圧が等しくなると、トランス8の二次側整流ダイオードがフィルタリアクトル10の電流により全オンとなり、共振用コイル7及びトランス8の漏れインダクタンスに共振コンデンサ4bと共振コンデンサ1bの電圧差が逆印加され、一次側電流を減少させることになる。

この状態で時刻t1になると、共振コンデンサ1bと4bの電圧は直流電源電圧まで充電されると共に、共振コンデンサ2bと3bは0Vまで放電され、共振コイル7とトランス8の漏れインダクタンスに蓄積されたエネルギーによって、一次側電流がトランス8→共振コイル7→ダイオード3a→直流電源13→ダイオード2a→スイッチング素子5→ダイオード6aの→トランス8の経路で流れる。

次に、時刻t1〜t2の期間は、直流電源電圧が共振コイル7とトランス8の漏れインダクタンスに逆印加され、一次側電流が線形的に減少し続け、t2の時刻で0Aとなる。一次側電流が0Aになると、ダイオード6aが非導通状態になり、スイッチング素子6に直流電源電圧が印加されると共に、共振コイル7とトランス8への印加電圧が0Vとなる。

そして時刻t2〜t3の期間中、スイッチング素子5は一次側電流が0Aの状態でターンオフするため、ゼロ電流スイッチングとなる。スイッチング素子5がターンオフしてから、一定のデッド・タイム(dead time)Tdの後、t3の時刻でスイッチング素子2、3及び6を同時にターンオンする。この時、スイッチング素子2、3の両端電圧が0Vのため、ゼロ電圧スイッチングとなり、スイッチング素子6は、一次側電流が0Aのため、ゼロ電流スイッチングとなる。

次に、時刻t3〜t4の期間は、ダイオード整流回路9の出力電圧が0Vで、スイッチング素子2、3及び6とダイオード5aを通して、直流電源電圧が共振コイル7とトランス8の漏れインダクタンスに印加されるので、一次側電流が線形的に急激に増加することになる。t4の時刻で、一次側電流が負荷電流と等しくなると、トランス8の一次側に印加された電圧が、トランス8の巻数比に比例する電圧を二次側の巻線に出力し、一次側電力を負荷側へ供給することになる。

そして時刻t4〜t5の期間は、一次側電流は直流電源13→スイッチング素子3→共振コイル7→トランス8→スイッチング素子6→ダイオード5a→スイッチング素子2→直流電源の経路で流れ、共振用コイル7とトランス8の漏れインダクタンスにエネルギーが蓄積されると共に、トランス8を介して二次側の負荷へ電力を供給する。

また時刻t5で、スイッチング素子2と3がターンオフすると、トランス8の一次側で流れていた電流が共振用コンデンサ2bと3bを充電すると共に、共振用コンデンサ1bと4bに蓄積されている電荷を放電させることにより、スイッチング素子2と3はゼロ電圧でターンオフする。共振用コンデンサ2bと3bの電圧が等しくなると、トランス8の二次側整流ダイオードがフィルタリアクトル10の電流により全オンとなり、共振用コイル7及びトランス8の漏れインダクタンスに共振コンデンサ2bと共振コンデンサ3bの電圧差が逆印加され、一次側電流を減少させることになる。

この状態で時刻t6になると、共振コンデンサ2bと3bの電圧は直流電源電圧まで充電されると共に、共振コンデンサ1bと4bは0Vまで放電され、共振コイル7とトランス8の漏れインダクタンスに蓄積されたエネルギーによって、一次側電流がトランス8→スイッチング素子6→ダイオード5a→ダイオード1a→直流電源13→ダイオード4a→共振コイル7→トランス8の経路で流れる。

次に、時刻t6〜t7の期間は、直流電源電圧が共振コイル7とトランス8の漏れインダクタンスに逆印加され、一次側電流が線形的に減少し続け、t7の時刻で0Aとなる。一次側電流が0Aになると、ダイオード5aが非導通状態になり、スイッチング素子5に直流電源電圧が印加されると共に、共振コイル7とトランス8への印加電圧が0Vとなる。

そして時刻t7〜t8の期間中、スイッチング素子6は一次側電流が0Aの状態でターンオフするため、ゼロ電流スイッチングとなる。スイッチング素子6がターンオフしてから、一定のデッド・タイム(dead time)Tdの後、t8の時刻でスイッチング素子1、4及び5が同時にターンオンする。この時、スイッチング素子1、4の両端電圧が0Vのため、ゼロ電圧スイッチングとなり、スイッチング素子5は、一次側電流が0Aのため、ゼロ電流スイッチングとなる。

また時刻t8〜t9の期間は、ダイオード整流回路9の出力電圧が0Vで、スイッチング素子1、4及び5とダイオード6aを通して、直流電源電圧が共振コイル7とトランス8の漏れインダクタンスに印加されるので、一次側電流が線形的に急激に増加することになる。t9の時刻で、一次側電流が負荷電流と等しくなると、トランス8の一次側に印加された電圧が、トランス8の巻数比に比例する電圧を二次側の巻線に出力し、一次側電力を負荷側へ供給することになる。

また時刻t9〜t10の期間は、一次側の電流は直流電源13→スイッチング素子1→スイッチング素子5→ダイオード6a→トランス8→共振用コイル7→スイッチング素子4→直流電源の経路で流れ、共振用コイル7とトランス8の漏れインダクタンスにエネルギーが蓄積されると共に、トランス8を介して二次側の負荷へ電力を供給する。

以上の動作を繰り返すことで、スイッチング素子1、2、3、4は常にゼロ電圧スイッチング動作、スイッチング素子5及び6は常にゼロ電流スイッチングすることになり、スイッチング損失はきわめて小さくすることができる。また、二次側に電力が供給されない期間は、トランスの一次側電流をゼロにリセットし、余分な半導体スイッチング素子の導通損失とトランスの損失を発生させないようにすることができる。
［実施形態２］
図３は、本発明の第２の実施形態に係るフルブリッジ型ＤＣ／ＤＣコンバータの構成を示す図である。

図３において、本発明の第２の実施形態に係るフルブリッジ型ＤＣ／ＤＣコンバータは、直流電源13と、フルブリッジＤＣ／ＤＣコンバータを構成する四つのスイッチング素子1、2、3、4と、逆並列に接続されるスイッチング素子35及び36と、スイッチング素子1、2、3、4とそれぞれ逆並列に接続されているダイオード1a、2a、3a、4aと、四つの共振用コンデンサ1b、2b、3b、4bと、共振用コイル7及びトランス8と、ダイオード整流回路9と、フィルタリアクトル10とフィルタコンデンサ11から構成される。

上記において逆並列に接続されたスイッチング素子35及び36は、逆流阻止形半導体スイッチ素子を逆並列接続した双方向半導体スイッチング素子を構成している。
基本的な動作原理は、上記した第１の実施形態のフルブリッジ型ＤＣ／ＤＣコンバータと同じであり、スイッチング素子1、2、3、4は常にゼロ電圧スイッチング動作、スイッチング素子35、36は常にゼロ電流スイッチングすることになる。そして、上記した第１の実施形態のフルブリッジ型ＤＣ／ＤＣコンバータに比べて、一次側電流によるダイオード5a、6aの導通損失が低減できるので、さらに高効率化が期待できる。

2a，2b 平滑コンデンサ
1 〜4 スイッチング素子
1a〜6a ダイオード
1b〜4b 共振用コンデンサ
5 ，6 双方向半導体スイッチング素子
７共振トランス
８トランス
９ダイオード整流回路
10 フィルタ用リアクトル
11 フィルタ用コンデンサ
12 負荷
13 直流電源
35，36 双方向半導体スイッチング素子

Claims

直流電源と、ダイオードがそれぞれ逆並列に接続される第１ないし第４の半導体スイッチング素子と、前記第１と第２の半導体スイッチング素子が互いに直列に接続されると共に、前記第３と第４の半導体スイッチング素子が互いに直列に接続して構成するフルブリッジ型ＤＣ／ＤＣコンバータであって、該ＤＣ／ＤＣコンバータは、
前記第１と第２の半導体スイッチング素子の接続点と、前記第３と第４の半導体スイッチング素子の接続点との間に、第５及び第６の半導体スイッチング素子から構成される双方向半導体スイッチング素子と、
前記第１と第２の半導体スイッチング素子の接続点と、前記第３と第４の半導体スイッチング素子の接続点との間に、前記双方向半導体スイッチング素子と互いに直列に接続される共振用コイルと、
前記第１と第２の半導体スイッチング素子の接続点と、前記第３と第４の半導体スイッチング素子の接続点との間に、前記共振用コイルと互いに直列に接続されるトランスと、
前記第１ないし第４の半導体スイッチング素子とそれぞれ並列に接続される共振用コンデンサと、
前記トランスの二次側出力を直流に整流して所定の直流電圧を負荷に出力する整流回路を備え、
前記第５及び第６の半導体スイッチング素子は、デッド・タイム時間を挟んで交互にオンすると共に、前記第５及び第６の半導体スイッチング素子のいずれか一方がオフとなる直前に、前記第１と第４、もしくは第２と第３の半導体スイッチング素子をオフさせることを特徴とするフルブリッジ型ＤＣ／ＤＣコンバータ。
前記双方向半導体スイッチング素子は、ダイオードが逆並列接続された半導体スイッチング素子を逆直列接続したことを特徴とする請求項１に記載のフルブリッジ型ＤＣ／ＤＣコンバータ。
前記双方向半導体スイッチング素子は、逆流阻止形半導体スイッチ素子を逆並列接続して構成したことを特徴とする請求項１に記載のフルブリッジ型ＤＣ／ＤＣコンバータ。
前記トランスが二次側に電力を供給していない期間は、トランスの一次側電流をゼロにリセットすることを特徴とする請求項１に記載のフルブリッジ型ＤＣ／ＤＣコンバータ。