JP2018015376A - 遊技機 - Google Patents

Abstract

【課題】本発明は、複数の電源の立ち上がり動作および立ち下がり動作、並びに複数の電源の設定電圧の出力中の動作の安定化を図ることができる遊技機を提供することを目的とする。【解決手段】遊技機１００は、外部から入力される１２Ｖの直流電圧ＶＤＣ１２＿Ｌを用いて１．０５Ｖの電源を生成する１Ｖ系電源生成部４０１と、直流電圧ＶＤＣ１２＿Ｌを用いて３Ｖの電源を生成する３Ｖ系電源生成部４０２と、直流電圧ＶＤＣ１２＿Ｌの電圧値を監視する電源監視部４０３と、電源監視部４０３から入力される電源断予告信号／ＰＷＦＬ、及び１Ｖ系電源生成部４０１から入力される電源動作信号ＰＧを用いて３Ｖ系電源生成部４０２の動作状態を制御する電源動作制御部４０４とを備えている。【選択図】図５

Description

本発明は、弾球遊技機（パチンコ機）に代表される遊技機に関する。

特許文献１には、中央演算処理装置用電源を監視し、この電源が動作を開始した後にＩ／Ｏポート用電源を立ち上げることによりシステムの安定動作を可能とする遊技機が開示されている。特許文献１に開示された遊技機では、中央演算処理装置用電源の出力電圧の出力値が良好に実施されたことを示す信号がＩ／Ｏポート用電源に入力されるように構成されている。Ｉ／Ｏポート用電源は、この信号が入力されたことを条件に直流電流の生成を開始するように構成されている。

特開２０１３−１２１４１０号公報

複数の電源の立ち上がりシーケンスを実現させるために、先行して動作する電源から後続して動作する電源に信号が送信される場合、この信号にノイズが重畳すると、これらの電源の動作が不安定になるという問題がある。

本発明の目的は、複数の電源の立ち上がり動作および立ち下がり動作、並びに複数の電源の設定電圧の出力中の動作の安定化を図ることができる遊技機を提供することにある。

上記目的を達成するために、本発明の一態様による遊技機は、外部から入力される入力電源を用いて第一電圧系の電源を生成する第一電源生成部と、前記外部から入力される前記入力電源を用いて第二電圧系の電源を生成する第二電源生成部と、前記入力電源の電圧値を監視する電源監視部と、前記電源監視部から入力される電源監視信号、及び前記第一電源生成部から入力される電源動作信号を用いて前記第二電源生成部の動作状態を制御する電源動作制御部とを備えることを特徴とする。

本発明の一態様によれば、複数の電源の立ち上がり動作および立ち下がり動作、並びに複数の電源の設定電圧の出力中の動作の安定化を図ることができる。

本発明の一実施形態による遊技機１００を説明する図であって、遊技機１００に設けられた前枠１０６が開放された状態を示す斜視図である。 本発明の一実施形態による遊技機１００の正面図である。 本発明の一実施形態による遊技機１００のブロック図である。 本発明の一実施形態による遊技機１００に設けられた画像制御部３４０の構成を示すブロック図である。 本発明の一実施形態による遊技機１００に設けられた副制御電源部４０の構成を示すブロック図である。 本発明の一実施形態による遊技機１００の副制御電源部４０に設けられた電源監視部４０３の回路ブロック図である。 本発明の一実施形態による遊技機１００の副制御電源部４０に設けられた１Ｖ系電源生成部４０１、３Ｖ系電源生成部４０２及び電源動作制御部４０４の回路ブロック図である。 本発明の一実施形態による遊技機１００に設けられた副制御電源部４０の立ち上がりシーケンスを説明する図である。 本発明の一実施形態による遊技機１００に設けられた副制御電源部４０の立下りシーケンスを説明する図である。

以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値等は、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。

本発明の実施形態による遊技機の機械的構成および電気的構成を説明する。

図１は、本実施形態の遊技機１００の斜視図であり、扉が開放された状態を示している。図示のように、遊技機１００は、略矩形状に組まれた四辺によって囲繞空間が形成される外枠１０２と、外枠１０２にヒンジ機構によって開閉自在に取り付けられた中枠１０４と、中枠１０４に、ヒンジ機構によって開閉自在に取り付けられた前枠１０６と、を備えている。

中枠１０４は、外枠１０２と同様に、略矩形状に組まれた四辺によって囲繞空間が形成されており、この囲繞空間に遊技盤１０８が保持されている。また、前枠１０６には、ガラス製または樹脂製の透過板１１０が保持されている。そして、これら中枠１０４および前枠１０６を外枠１０２に対して閉じると、遊技盤１０８と透過板１１０とが所定の間隔を維持して略平行に対面するとともに、遊技機１００の正面側から、透過板１１０を介して遊技盤１０８が視認可能となる。

図２は、遊技機１００の正面図である。この図に示すように、前枠１０６の下部には、遊技機１００の正面側に突出する操作ハンドル１１２が設けられている。操作ハンドル１１２は、遊技者が回転操作可能に設けられており、遊技者が操作ハンドル１１２を回転させて発射操作を行うと、当該操作ハンドル１１２の回転角度に応じた強度で、不図示の発射機構によって遊技球が発射される。このようにして発射された遊技球は、遊技盤１０８に設けられたレール１１４ａ、１１４ｂ間を上昇して遊技領域１１６に導かれることとなる。

遊技領域１１６は、遊技盤１０８と透過板１１０との間隔に形成される空間であって、遊技球が流下または転動可能な領域である。遊技盤１０８には、多数の釘や風車が設けられており、遊技領域１１６に導かれた遊技球が釘や風車に衝突して、不規則な方向に流下、転動するようにしている。

遊技領域１１６は、発射機構の発射強度に応じて遊技球の進入度合いを互いに異にする第１遊技領域１１６ａおよび第２遊技領域１１６ｂを備えている。第１遊技領域１１６ａは、遊技機１００に正対した遊技者から見て遊技領域１１６の左側に位置し、第２遊技領域１１６ｂは、遊技機１００に正対した遊技者から見て遊技領域１１６の右側に位置している。レール１１４ａ、１１４ｂが遊技領域１１６の左側にあることから、発射機構によって所定の強度未満の発射強度で発射された遊技球は第１遊技領域１１６ａに進入し、所定の強度以上の発射強度で発射された遊技球は第２遊技領域１１６ｂに進入することとなる。

また、遊技領域１１６には、遊技球が入球可能な一般入賞口１１８、第１始動口１２０、第２始動口１２２が設けられており、これら一般入賞口１１８、第１始動口１２０、第２始動口１２２に遊技球が入球すると、それぞれ所定の賞球が遊技者に払い出される。遊技球の入球に基づいて払い出される賞球数は、入賞口毎に異なっていてもよい。

なお、詳しくは後述するが、第１始動口１２０内には第１始動領域が設けられ、また、第２始動口１２２内には第２始動領域が設けられている。そして、第１始動口１２０または第２始動口１２２に遊技球が入球して第１始動領域または第２始動領域に遊技球が進入すると、予め設けられた複数の特別図柄の中からいずれか１の特別図柄を決定するための抽選が行われる。各特別図柄には、遊技者にとって有利な大役遊技の実行可否や、以後の遊技状態をどのような遊技状態にするかといった種々の遊技利益が対応付けられている。したがって、遊技者は、第１始動口１２０または第２始動口１２２に遊技球が入球すると、所定の賞球を獲得するのと同時に、種々の遊技利益を受ける権利獲得の機会を獲得することとなる。

また、第２始動口１２２には、可動片１２２ｂが開閉可能に設けられており、可動片１２２ｂの状態に応じて、第２始動口１２２への遊技球の進入容易性が変化するようになっている。具体的には、可動片１２２ｂが閉状態にあるときには、第２始動口１２２への遊技球の入球が不可能となっている。これに対して、遊技領域１１６に設けられたゲート１２４内の進入領域を遊技球が通過すると、後述する普通図柄の抽選が行われ、この抽選によって当たりに当選すると、可動片１２２ｂが所定時間、開状態に制御される。このように、可動片１２２ｂが開状態になると、当該可動片１２２ｂが遊技球を第２始動口１２２に導く受け皿として機能し、第２始動口１２２への遊技球の入球が容易となる。なお、ここでは、第２始動口１２２が閉状態にあるときに、当該第２始動口１２２への遊技球の入球が不可能であることとしたが、第２始動口１２２が閉状態にある場合にも一定の頻度で遊技球が入球可能となるように構成してもよい。

さらに、遊技領域１１６には、遊技球が入球可能な大入賞口１２８が設けられている。大入賞口１２８には、開閉扉１２８ｂが開閉可能に設けられており、通常、開閉扉１２８ｂが大入賞口１２８を閉鎖して、大入賞口１２８への遊技球の入球が不可能となっている。これに対して、前述の大役遊技が実行されると、開閉扉１２８ｂが開放されて、大入賞口１２８への遊技球の入球が可能となる。そして、大入賞口１２８に遊技球が入球すると、所定の賞球が遊技者に払い出される。複数の大入賞口が設けられている場合、遊技球の入球に基づいて払い出される賞球数は、大入賞口ごとに異なっていてもよい。

なお、遊技領域１１６の最下部には、一般入賞口１１８、第１始動口１２０、第２始動口１２２、大入賞口１２８のいずれにも入球しなかった遊技球を、遊技領域１１６から遊技盤１０８の背面側に排出する排出口１３０が設けられている。

そして、遊技盤１０８には、遊技の進行中等に演出を行う演出装置として、液晶表示装置からなる演出表示装置２００、可動装置からなる演出役物装置２０２（図２では不図示）、さまざまな点灯態様や発光色に制御されるランプからなる演出照明装置２０４、スピーカからなる音声出力装置２０６、遊技者の操作を受け付ける演出操作装置２０８が設けられている。

演出表示装置２００は、画像を表示する画像表示部からなる演出表示部２００ａを備えており、演出表示部２００ａを、遊技盤１０８の略中央部分において、遊技機１００の正面側から視認可能に配置している。演出表示部２００ａには、図示のように演出図柄２１０ａ、２１０ｂ、２１０ｃが変動表示され、これら各演出図柄２１０ａ、２１０ｂ、２１０ｃの停止表示態様によって大役抽選結果が遊技者に報知される変動演出が実行されることとなる。

演出役物装置２０２は、演出表示部２００ａよりも前面に配置され、通常、遊技盤１０８の背面側に退避しているが、上記の演出図柄２１０ａ、２１０ｂ、２１０ｃの変動表示中などに、演出表示部２００ａの前面まで可動して、遊技者に大当たりの期待感を付与するものである。

演出照明装置２０４は、演出役物装置２０２や遊技盤１０８等に設けられており、演出表示部２００ａに表示される画像等に合わせて、さまざまに点灯制御される。

音声出力装置２０６は、前枠１０６の上部位置や外枠１０２の最下部位置に設けられ、演出表示部２００ａに表示される画像等に合わせて、遊技機１００の正面側に向けてさまざまな音声を出力する。

演出操作装置２０８は、遊技者の押下操作を受け付けるボタンで構成され、遊技機１００の幅方向略中央位置であって、かつ、透過板１１０よりも下方位置に設けられている。演出操作装置２０８は、演出表示部２００ａに表示される画像等に合わせて有効化されるものであり、操作有効時間内に遊技者の操作を受け付けると、当該操作に応じて、さまざまな演出が実行される。

演出操作装置２０８の後ろ側（遊技盤１０８側）には、遊技機１００から払い出される賞球や、遊技球貸出装置から貸し出される遊技球が導かれる上皿１３２が設けられており、上皿１３２が遊技球で一杯になると、遊技球は下皿１３４に導かれることとなる。また、下皿１３４の底面には、当該下皿１３４から遊技球を排出するための球抜き孔（不図示）が形成されている。この球抜き孔は、通常、開閉板（不図示）によって閉じられているが、球抜きつまみ１３４ａを図中左右方向にスライドさせることにより、当該球抜きつまみ１３４ａと一体となって開閉板がスライドし、球抜き孔から下皿１３４の下方に遊技球を排出することが可能となっている。

また、遊技盤１０８には、遊技領域１１６の外方であって、かつ、遊技者が視認可能な位置に、第１特別図柄表示器１６０、第２特別図柄表示器１６２、第１特別図柄保留表示器１６４、第２特別図柄保留表示器１６６、普通図柄表示器１６８、普通図柄保留表示器１７０、右打ち報知表示器１７２が設けられている。これら各表示器１６０〜１７２は、遊技に係る種々の状況を表示するための装置であるが、その詳細については後述する。

（制御手段の内部構成）
図３は、遊技の進行を制御する制御手段の内部構成を示すブロック図である。
図３に示すように、遊技機１００には、バックアップコンデンサなどが設けられた電源基板５０が設けられている。電源基板５０には、外部から入力される電源（交流２４Ｖ）の電圧を直流電圧（例えば３７Ｖ）に変換する交流／直流変換回路（不図示）が設けられている。電源基板５０は、例えば主制御基板３００及び副制御基板３０（いずれも詳細は後述する）に接続されている。電源基板５０で生成された直流電圧は、主制御基板３００及び副制御基板３０に入力される。

主制御基板３００は遊技の基本動作を制御する。主制御基板３００は、メインＣＰＵ３００ａ、メインＲＯＭ３００ｂ、メインＲＡＭ３００ｃを備えている。メインＣＰＵ３００ａは、各検出スイッチやタイマからの入力信号に基づいて、メインＲＯＭ３００ｂに格納されたプログラムを読み出して演算処理を行うとともに、各装置や表示器を直接制御したり、あるいは演算処理の結果に応じて他の基板にコマンドを送信したりする。メインＲＡＭ３００ｃは、メインＣＰＵ３００ａの演算処理時におけるデータのワークエリアとして機能する。

主制御基板３００には、一般入賞口１１８に遊技球が入球したことを検出する一般入賞口検出スイッチ１１８ｓ、第１始動口１２０に遊技球が入球したことを検出する第１始動口検出スイッチ１２０ｓ、第２始動口１２２に遊技球が入球したことを検出する第２始動口検出スイッチ１２２ｓ、ゲート１２４を遊技球が通過したことを検出するゲート検出スイッチ１２４ｓ、大入賞口１２８に遊技球が入球したことを検出する大入賞口検出スイッチ１２８ｓが接続されており、これら各検出スイッチから主制御基板３００に検出信号が入力されるようになっている。

また、主制御基板３００には、第２始動口１２２の可動片１２２ｂを作動する普通電動役物ソレノイド１２２ｃと、大入賞口１２８を開閉する開閉扉１２８ｂを作動する大入賞口ソレノイド１２８ｃと、が接続されており、主制御基板３００によって、第２始動口１２２および大入賞口１２８の開閉制御がなされるようになっている。

さらに、主制御基板３００には、第１特別図柄表示器１６０、第２特別図柄表示器１６２、第１特別図柄保留表示器１６４、第２特別図柄保留表示器１６６、普通図柄表示器１６８、普通図柄保留表示器１７０、右打ち報知表示器１７２が接続されており、主制御基板３００によって、これら各表示器の表示制御がなされるようになっている。

また、本実施形態の遊技機１００が実行する遊技は、主に第１始動口１２０または第２始動口１２２への遊技球の入球によって開始される特別遊技と、ゲート１２４を遊技球が通過することによって開始される普通遊技とに大別される。そして、主制御基板３００のメインＲＯＭ３００ｂには、特別遊技および普通遊技を進行するための種々のプログラムや、各種の遊技に必要なデータ、テーブルが記憶されている。

さらに、主制御基板３００には、主制御電源部３００ｄが設けられている。主制御電源部３００ｄは、電源基板５０から入力される直流１２Ｖの電圧を直流／直流変換して、複数の電圧値の電源電圧を生成する。主制御電源部３００ｄは、メインＣＰＵ３００ａ、メインＲＯＭ３００ｂおよびメインＲＡＭ３００ｃの各電源端子に接続されている。主制御電源部３００ｄで生成される電源電圧は、メインＣＰＵ３００ａ、メインＲＯＭ３００ｂおよびメインＲＡＭ３００ｃが動作するための電源となる。

また、主制御基板３００には、払出制御基板３１および副制御基板３０が接続されている。

払出制御基板３１には、払出制御部３１０および発射制御部３２０が設けられている。払出制御部３１０は、遊技球を発射させるための制御、および、賞球を払い出すための制御を行う。払出制御部３１０も、ＣＰＵ、ＲＯＭ、ＲＡＭを備えており、主制御基板３００に対して双方向に通信可能に接続されている。払出制御部３１０には遊技情報出力端子板３１２が接続されており、主制御基板３００から出力される遊技進行上の種々の情報が、払出制御部３１０および遊技情報出力端子板３１２を介して、遊技店のホールコンピュータ等に出力されることとなる。

また、払出制御部３１０には、貯留部に貯留された遊技球を賞球として遊技者に払い出すための払出モータ３１４が接続されている。払出制御部３１０は、主制御基板３００から送信された払出個数指定コマンドに基づいて払出モータ３１４を制御して所定の賞球を遊技者に払い出すように制御する。このとき、払い出された遊技球数が払出球計数スイッチ３１６ｓによって検出され、払い出すべき賞球が遊技者に払い出されたかが把握されるようになっている。

また、払出制御部３１０には、下皿１３４の満タン状態を検出する皿満タン検出スイッチ３１８ｓが接続されている。皿満タン検出スイッチ３１８ｓは、賞球として払い出される遊技球を下皿１３４に導く通路に設けられており、当該通路を遊技球が通過するたびに、遊技球検出信号が払出制御部３１０に入力されるようになっている。

そして、下皿１３４に所定量以上の遊技球が貯留されて満タン状態になると、下皿１３４に向かう通路内に遊技球が滞留し、皿満タン検出スイッチ３１８ｓから払出制御部３１０に向けて、遊技球検出信号が連続的に入力される。払出制御部３１０は、遊技球検出信号が所定時間連続して入力された場合に、下皿１３４が満タン状態であると判断し、皿満タンコマンドを主制御基板３００に送信する。一方、皿満タンコマンドを送信した後、遊技球検出信号の連続入力が途絶えた場合には、満タン状態が解除されたと判断し、皿満タン解除コマンドを主制御基板３００に送信する。

また、払出制御部３１０には、発射制御部３２０が双方向に通信可能に接続されている。発射制御部３２０は、払出制御部３１０から発射制御データを受信すると発射の許可を行う。発射制御部３２０には、操作ハンドル１１２に設けられ、操作ハンドル１１２に遊技者が触れたことを検出するタッチセンサ１１２ｓと、操作ハンドル１１２の操作角度を検出する操作ボリューム１１２ａと、が接続されている。そして、タッチセンサ１１２ｓおよび操作ボリューム１１２ａから信号が入力されると、発射制御部３２０において、遊技球発射装置に設けられた発射用ソレノイド１１２ｃを通電して遊技球を発射させる制御がなされる。

副制御基板３０には、副制御部３３０、画像制御部３４０、電飾制御部３５０および副制御電源部４０が設けられている。副制御電源部４０は、電源基板５０から入力される直流３７Ｖの電圧を直流／直流変換して、複数の電圧値（１８Ｖ、１２Ｖ、５Ｖ、３．３Ｖ、１．０５Ｖ）の電源電圧を生成する。副制御電源部４０は、副制御部３３０、画像制御部３４０および電飾制御部３５０の各電源端子に接続されている。副制御電源部４０で生成される電源電圧は、副制御部３３０、画像制御部３４０および電飾制御部３５０が動作するための電源となる。副制御電源部４０の詳細な構成については後述する。

副制御部３３０は、主に遊技中や待機中等の各演出を制御する。副制御部３３０は、サブＣＰＵ３３０ａ、サブＲＯＭ３３０ｂ、サブＲＡＭ３３０ｃを備えており、主制御基板３００に対して、主制御基板３００から副制御部３３０への一方向に通信可能に接続されている。サブＣＰＵ３３０ａは、主制御基板３００から送信されたコマンドやタイマからの入力信号等に基づいて、サブＲＯＭ３３０ｂに格納されたプログラムを読み出して演算処理を行うとともに、演出を実行するためのコマンドを、画像制御部３４０または電飾制御部３５０に送信する。このとき、サブＲＡＭ３３０ｃは、サブＣＰＵ３３０ａの演算処理時におけるデータのワークエリアとして機能する。

画像制御部３４０は、演出表示部２００ａに画像を表示させる画像表示制御を行うものであり、ＣＰＵ、ＣＧＲＯＭ、ＲＡＭ、ＶＲＡＭを備えている。画像制御部３４０のＣＧＲＯＭには、演出表示部２００ａに表示される図柄や背景等の画像データが多数格納されている。画像制御部３４０に備えられたＣＰＵは、副制御部３３０から送信されたコマンドに基づいて画像データをＣＧＲＯＭからＶＲＡＭに読み出して、演出表示部２００ａの画像表示を制御する。画像制御部３４０の詳細な構成については後述する。

電飾制御部３５０は、副制御部３３０から送信されたコマンドに基づいて、音声出力装置２０６から音声を出力させる音声出力制御を行う。また、電飾制御部３５０は、副制御部３３０から送信されるコマンドに基づいて、演出役物装置２０２を可動したり演出照明装置２０４を点灯制御したりする。さらには、演出操作装置２０８が押下操作されたことを検出する演出操作装置検出スイッチ２０８ｓから操作検出信号が入力された際に、所定のコマンドを副制御部３３０に送信する。

次に、画像制御部３４０の構成について図４を用いて説明する。図４に示すように、画像制御部３４０は、ＣＰＵ３４０ａ、ＣＧＲＯＭ３４０ｂ、ＲＡＭ３４０ｃ、ＶＤＰ（Video Display Processor）３４０ｄ、ＶＲＡＭ３４０ｅおよびＩ／Ｆ３４３，３４５を有している。ＣＰＵ３４０ａ、ＣＧＲＯＭ３４０ｂ、ＲＡＭ３４０ｃ、ＶＤＰ３４０ｄおよびＩ／Ｆ３４３は、バスライン３４１で相互にかつデータ授受可能に接続されている。Ｉ／Ｆ３４３には、副制御部３３０（図３参照）が接続されている。また、ＶＤＰ３４０ｄは、Ｉ／Ｆ３４５を介して演出表示装置２００の演出表示部２００ａ（図３参照）に接続されている。

画像制御部３４０のＣＧＲＯＭ３４０ｂには、演出表示装置２００の演出表示部２００ａに表示される図柄や背景等の画像データが多数格納されている。ＣＰＵ３４０ａは、副制御部３３０から送信されたコマンドに基づいて、画像データをＣＧＲＯＭ３４０ｂから読み出してＶＲＡＭ３４０ｅに書き込み、演出表示部２００ａでの画像表示を制御する。

次に、副制御電源部４０の詳細な構成について図５から図７を用いて説明する。
図５に示すように、副制御電源部４０は、入力される３７Ｖの直流電圧ＶＤＣ３７を演出照明装置２０４の電源とするために、電飾制御部３５０にそのまま出力するように構成されている。また、副制御電源部４０は、電源基板５０（図４参照）から入力される３７Ｖの直流電圧ＶＤＣ３７が入力される１８Ｖ系電源生成部４０６と、１２Ｖ系電源生成部４０７とを備えている。１８Ｖ系電源生成部４０６は、例えば降圧型の直流／直流変換回路（不図示）を有しており、入力される３７Ｖの直流電圧ＶＤＣ３７を降圧して１８Ｖの直流電圧ＶＤＣ１８を生成する。１８Ｖ系電源生成部４０６は、生成した直流電圧ＶＤＣ１８を電飾制御部３５０（図３参照）に出力する。

１２Ｖ系電源生成部４０７は、例えば降圧型の直流／直流変換回路（不図示）を有しており、入力される３７Ｖの直流電圧ＶＤＣ３７を降圧して１２Ｖの直流電圧ＶＤＣ１２を生成する。１２Ｖ系電源生成部４０７は、生成した直流電圧ＶＤＣ１２を電飾制御部３５０（図３参照）に出力する。電飾制御部３５０は、入力される直流電圧ＶＤＣ１８および直流電圧ＶＤＣ１２を電源として、演出役物装置２０２、演出照明装置２０４および音声出力装置２０６（図３参照）を駆動する。また、１２Ｖ系電源生成部４０７で生成される直流電圧ＶＤＣ１２は、演出表示装置２００のバックライトユニット（不図示）の電源としても用いられる。

図５に示すように、副制御電源部４０は、外部から入力される１２Ｖの直流電圧ＶＤＣ１２＿Ｌ（入力電源の一例）を用いて１Ｖ系（第一電圧系の一例）および５Ｖ系の電源を生成する１Ｖ系電源生成部（第一電源生成部の一例）４０１を備えている。また、副制御電源部４０は、直流電圧ＶＤＣ１２＿Ｌ（入力電源の一例）を用いて３Ｖ系（第二電圧系の一例）の電源を生成する３Ｖ系電源生成部（第二電源生成部の一例）４０２を備えている。

副制御電源部４０は、１２Ｖ系電源生成部４０７の出力端子に接続された陽極と、１Ｖ系電源生成部４０１及び３Ｖ系電源生成部４０２のそれぞれの入力端子に接続された陰極とを有するダイオードＤを備えている。ダイオードＤは、直流電圧ＶＤＣ１２＿Ｌを安定化するための電解コンデンサの電荷が１２Ｖ系電源生成部４０７が生成する直流電圧ＶＤＣ１２の消費電流で抜けてしまうことを防止するために設けられている。１Ｖ系電源生成部４０１及び３Ｖ系電源生成部４０２の外部から入力される入力電源は、ダイオードＤを介して１２Ｖ系電源生成部４０７から入力される直流電圧ＶＤＣ１２＿Ｌに相当する。

１Ｖ系電源生成部４０１は、入力される１２Ｖの直流電圧ＶＤＣ１２＿Ｌを降圧して１．０５Ｖの直流電圧ＶＤＣ１を生成する。１Ｖ系電源生成部４０１は、生成した直流電圧ＶＤＣ１を画像制御部３４０に出力する。画像制御部３４０に入力される直流電圧ＶＤＣ１は、ＣＰＵ３４０ａおよびＶＤＰ３４０ｄ（図４参照）のコア用電源として用いられる。また、１Ｖ系電源生成部４０１は、電源動作制御部４０４の電源などになる５Ｖの直流電圧ＶＤＣ５を生成する。１Ｖ系電源生成部４０１の構成については後述する。

３Ｖ系電源生成部４０２は、入力される１２Ｖの直流電圧ＶＤＣ１２＿Ｌを降圧して３．３Ｖの直流電圧ＶＤＣ３を生成する。３Ｖ系電源生成部４０２は、生成した直流電圧ＶＤＣ３を画像制御部３４０に出力する。画像制御部３４０に入力される直流電圧ＶＤＣ３は、ＣＰＵ３４０ａおよびＶＤＰ３４０ｄのＩ／Ｏ用電源として用いられる。３Ｖ系電源生成部４０２の構成については後述する。

図示は省略するが、３Ｖ系電源生成部４０２は、入力される１２Ｖの直流電圧ＶＤＣ１２＿Ｌから５Ｖの直流電圧を生成するようになっている。３Ｖ系電源生成部４０２は、生成した５Ｖの直流電圧を電飾制御部３５０や画像制御部３４０（図３参照）に出力する。電飾制御部３５０は、入力される５Ｖの直流電圧を電源として、演出役物装置２０２および演出照明装置２０４を駆動する。画像制御部３４０および電飾制御部３５０のそれぞれに設けられた各種ＩＣは、入力される５Ｖの直流電圧を電源として動作する。

図５に示すように、副制御電源部４０は、直流電圧ＶＤＣ１２＿Ｌの電圧値を監視する電源監視部４０３と、電源監視部４０３から入力される電源断予告信号／ＰＷＦＬ、及び１Ｖ系電源生成部４０１から入力される電源動作信号ＰＧを用いて３Ｖ系電源生成部４０２の動作状態を制御する電源動作制御部４０４とを備えている。電源動作制御部４０４は、３Ｖ系電源生成部４０２の立ち上がり及び立ち下がりのタイミングと、３Ｖ系電源生成部４０２の動作中における３．３Ｖの出力状態とを制御するようになっている。副制御電源部４０は、１Ｖ系電源生成部４０１が動作した後に３Ｖ系電源生成部４０２の動作を開始するという立ち上がりシーケンスを実現するために用いられる電源動作信号ＰＧを電源動作制御部４０４を介して３Ｖ系電源生成部４０２に入力するようになっている。これにより、遊技機１００は、１Ｖ系電源生成部４０１や３Ｖ系電源生成部４０２の動作中に電源動作信号ＰＧにノイズが重畳しても３Ｖ系電源生成部４０２が誤動作することを防止できるようになっている。電源監視部４０３および電源動作制御部４０４の構成については後述する。

次に、電源監視部４０３の構成について図６を用いて説明する。
図６に示すように、電源監視部４０３は、直流電圧ＶＤＣ１２＿Ｌを電源として動作する電源監視回路４０３ａを有している。電源監視回路４０３ａは、例えば集積回路で構成されている。電源監視回路４０３ａの電源端子ＶｃはダイオードＤ（図５参照）を介して１２Ｖ系電源生成部４０７の出力端子に電気的に接続され、直流電圧ＶＤＣ１２＿Ｌが入力されるようになっている。

電源監視回路４０３ａの第１電圧検出端子Ｖｄ１には、電圧検出回路４０３ｅが接続されている。電圧検出回路４０３ｅは、ダイオードＤを介して１２Ｖ系電源生成部４０７の出力端子に電気的に接続された一端子を有する抵抗Ｒ１と、抵抗Ｒ１の他端子に接続された一端子及び信号グランドに接続された他端子を有する抵抗Ｒ２とを備えている。第１電圧検出端子Ｖｄ１は、抵抗Ｒ１の他端子と抵抗Ｒ２の一端子との接続部に接続されている。第１電圧検出端子Ｖｄ１には、抵抗Ｒ１の一端子に入力される電圧を抵抗Ｒ１及び抵抗Ｒ２によって抵抗分割した電圧が入力される。抵抗Ｒ１及び抵抗Ｒ２のそれぞれの抵抗値は、１２Ｖ系電源生成部４０７の出力電圧が約５．８Ｖに低下したことを電源監視回路４０３ａが検出できるように設定されている。

電源監視回路４０３ａの第２電圧検出端子Ｖｄ２には、電圧検出回路４０３ｆが接続されている。電圧検出回路４０３ｆは、ダイオードＤを介して１２Ｖ系電源生成部４０７に電気的に接続された一端子を有する抵抗Ｒ３と、抵抗Ｒ３の他端子に接続された一端子及び信号グランドに接続された他端子を有する抵抗Ｒ４とを備えている。第２電圧検出端子Ｖｄ２は、抵抗Ｒ３の他端子と抵抗Ｒ４の一端子との接続部に接続されている。第２電圧検出端子Ｖｄ２には、抵抗Ｒ３の一端子に入力される電圧を抵抗Ｒ３及び抵抗Ｒ４によって抵抗分割した電圧が入力される。抵抗Ｒ３及び抵抗Ｒ４のそれぞれの抵抗値は、１２Ｖ系電源生成部４０７の出力電圧が約６．９Ｖに低下したことを電源監視回路４０３ａが検出できるように設定されている。抵抗Ｒ４及び抵抗Ｒ７は、電源監視回路４０３ｃを構成する構成要素である。

電源監視部４０３は、１２Ｖ系電源生成部４０７が出力する直流電圧ＶＤＣ１２の電圧値が所定値以下であることを検知すると電源断予告信号（電源監視信号の一例）／ＰＷＦＬを出力する電源断検知回路（電源検知回路の一例）４０３ｃを有している。電源断検知回路４０３ｃは、ベース端子Ｂが互いに接続されたトランジスタＱ７及びトランジスタＱ８を有している。トランジスタＱ７のコレクタ端子Ｃは抵抗Ｒ５の一端子に接続され、トランジスタＱ７のエミッタ端子Ｅは信号グランドに接続されている。抵抗Ｒ５の他端子は電源監視回路４０３ａの第２電圧検出端子Ｖｄ２に接続されている。トランジスタＱ８のコレクタ端子Ｃは抵抗Ｒ７の一端子に接続され、トランジスタＱ７のエミッタ端子Ｅは信号グランドに接続されている。抵抗Ｒ７の他端子は、３Ｖ系電源生成部４０２の出力端子に接続されている。

電源断検知回路４０３ｃは、ダイオードＤを介して１２Ｖ系電源生成部４０７の出力端子に電気的に接続された一端子と、トランジスタＱ７，Ｑ８のベース端子Ｂに接続された他端子とを有する抵抗Ｒ６を備えている。トランジスタＱ７，Ｑ８のベース端子Ｂには、電源監視回路４０３ａの出力端子Ｖｏｕｔが接続されている。

電源断検知回路４０３ｃは、トランジスタＱ８のコレクタ端子Ｃに接続された一方の入力端子と、３Ｖ系電源生成部４０２の出力端子に接続された他方の入力端子とを有する論理積回路４０３ｄを備えている。論理積回路４０３ｄは、３Ｖ系電源生成部４０２の出力端子から出力される出力電圧の電圧レベルと、トランジスタＱ８のコレクタ端子Ｃの電圧レベルとを論理演算した論理積信号を電源断予告信号／ＰＷＦＬとして出力端子から出力するようになっている。

電源断検知回路４０３ｃは、論理積回路４０３ｄの出力端子に接続された一端子を有する抵抗Ｒ１１を備えている。論理積回路４０３ｄの他端子は、サブＣＰＵ３３０ａの所定の入力端子に接続されている。

電源監視回路４０３ａは、第２電圧検出端子Ｖｄ２に入力される電圧の電圧値が１．２４５Ｖより高くなる、すなわち１２Ｖ系電源生成部４０７の出力電圧が６．９Ｖよりも高くなると、電圧レベルが低レベルの出力電圧を出力端子Ｖｏｕｔから出力するように構成されている。また、電源監視回路４０３ａは、第２電圧検出端子Ｖｄ２に入力される電圧の電圧値が１．２４５Ｖ以下になる、すなわち１２Ｖ系電源生成部４０７の出力電圧が６．９Ｖ以下になると、電圧レベルが高レベルの出力電圧を出力端子Ｖｏｕｔから出力するように構成されている。

このため、遊技機１００が正常動作していて１２Ｖ系電源生成部４０７が１２Ｖの直流電圧ＶＤＣ１２を出力している場合には、低レベルの電圧がトランジスタＱ８のベース端子Ｂに入力されベース端子Ｂにベース電流が流れない。このため、トランジスタＱ８はオフ状態となる。これにより、論理積回路４０３ｄの２つの入力端子にはそれぞれ３．３Ｖの直流電圧ＶＤＣ３が入力されるため、論理積回路４０３ｄは高レベルの電源断予告信号／ＰＷＦＬを出力する。

一方、遊技機１００の動作中に異常が発生し、１２Ｖ系電源生成部４０７が６．９Ｖ以下の直流電圧を出力すると、高レベルの電圧がトランジスタＱ８のベース端子Ｂに入力されベース端子Ｂにベース電流が流れる。このため、トランジスタＱ８はオン状態となる。これにより、論理積回路４０３ｄの２つの入力端子のうちのトランジスタＱ８のコレクタ端子Ｃに接続された入力端子は信号グランドに接続されるため、論理積回路４０３ｄは低レベルの電源断予告信号／ＰＷＦＬを出力する。詳細な説明は省略するが、論理積回路４０３ｄから出力されて抵抗Ｒ１１を介してサブＣＰＵ３３０ａに入力される電源断予告信号／ＰＷＦＬｃの電圧レベルが低レベルになることにより、サブＣＰＵ３３０ａは、電源断時退避処理を実行する。

図６に示すように、電源監視部４０３は、電源監視回路４０３ａのリセット端子ＲＳＴに接続された遅延回路４０３ｂを有している。遅延回路４０３ｂは、抵抗Ｒ８とコンデンサＣ１とを有している。抵抗Ｒ８の一端子はリセット端子ＲＳＴに接続され、抵抗Ｒ８の他端子はコンデンサＣ１の一方の電極に接続されている。コンデンサＣ１の他方の電極は信号グランドに接続されている。

図６に示すように、電源監視部４０３は、遅延回路４０３ｂの出力端子（すなわち抵抗Ｒ８の他端子及びコンデンサＣ１の一方の電極）に接続されたベース端子Ｂを有するトランジスタＱ１と、トランジスタＱ１のコレクタ端子Ｃに接続された一端子を有する抵抗Ｒ９とを備えている。トランジスタＱ１のエミッタ端子Ｅは信号グランドに接続されている。抵抗Ｒ９の他端子は、ダイオードＤを介して１２Ｖ系電源生成部４０７の出力端子に電気的に接続されている。

また、電源監視部４０３は、トランジスタＱ１のコレクタ端子Ｃ及び抵抗Ｒ９の一端子に接続されたベース端子Ｂを有するトランジスタＱ２を備えている。トランジスタＱ２のエミッタ端子Ｅは信号グランドに接続されている。トランジスタＱ２のコレクタ端子Ｃは、１Ｖ系電源生成部４０１に設けられたパルス幅変調制御回路４０１ａ（図６では不図示、詳細は後述する）に接続されている。

図６に示すように、電源監視部４０３は、遅延回路４０３ｂの入力端子（すなわち電源監視回路４０３ａのリセット端子ＲＳＴ及び抵抗Ｒ８の一端子）に接続されたベース端子Ｂを有するトランジスタＱ３と、トランジスタＱ３のコレクタ端子Ｃに接続された一端子を有する抵抗Ｒ１０とを備えている。トランジスタＱ３のエミッタ端子Ｅは信号グランドに接続されている。抵抗Ｒ１０の他端子は、ダイオードＤを介して１２Ｖ系電源生成部４０７の出力端子に電気的に接続されている。

また、電源監視部４０３は、トランジスタＱ３のコレクタ端子Ｃ及び抵抗Ｒ１０の一端子に接続されたベース端子Ｂを有するトランジスタＱ４を備えている。トランジスタＱ４のエミッタ端子Ｅは信号グランドに接続されている。トランジスタ４のコレクタ端子Ｃは、パルス幅変調制御回路４０１ａ及び電源動作制御部４０４に設けられたトランジスタＱ１１（図６では不図示、詳細は後述する）のベース端子Ｂに接続されている。

電源監視回路４０３ａは、第１電圧検出端子Ｖｄ１に入力される電圧の電圧値が１．２３Ｖより高くなる、すなわち１２Ｖ系電源生成部４０７の出力電圧が５．８Ｖよりも高くなると、電圧レベルが高レベルのリセット信号／ＲＥＳＥＴをリセット端子ＲＳＴから出力するように構成されている。また、電源監視回路４０３ａは、第１電圧検出端子Ｖｄ１に入力される電圧の電圧値が１．２３Ｖ以下になる、すなわち１２Ｖ系電源生成部４０７の出力電圧が５．８Ｖ以下になると、電圧レベルが低レベルのリセット信号／ＲＥＳＥＴをリセット端子ＲＳＴから出力するように構成されている。

このため、遊技機１００が正常動作していて１２Ｖ系電源生成部４０７が１２Ｖの直流電圧ＶＤＣ１２を出力している場合には、高レベルのリセット信号／ＲＥＳＥＴがトランジスタＱ１およびトランジスタＱ３のベース端子Ｂにそれぞれ入力され、それぞれのベース端子Ｂにベース電流が流れる。これにより、トランジスタＱ１およびトランジスタＱ３はオン状態となる。その結果、トランジスタＱ２は、トランジスタＱ１を介してベース端子Ｂが信号グランドに接続されるため、オフ状態となる。同様に、トランジスタＱ４は、トランジスタＱ３を介してベース端子Ｂが信号グランドに接続されるため、オフ状態となる。

一方、遊技機１００の動作中に異常が発生し、１２Ｖ系電源生成部４０７が５．８Ｖ以下の直流電圧ＶＤＣ１２を出力すると、低レベルのリセット信号／ＲＥＳＥＴがトランジスタＱ１およびトランジスタＱ３のベース端子Ｂにそれぞれ入力され、それぞれのベース端子Ｂにはベース電流が流れない。これにより、トランジスタＱ１およびトランジスタＱ３はオフ状態となる。その結果、トランジスタＱ２は、抵抗Ｒ９を介して１２Ｖ系電源生成部４０７の出力端子に電気的に接続されるため、オン状態となる。同様に、トランジスタＱ４は、抵抗Ｒ１０を介して１２Ｖ系電源生成部４０７の出力端子に電気的に接続されるため、オン状態となる。ただし、１２Ｖ系電源生成部４０７の出力電圧が所定値以下である場合には、トランジスタＱ２およびトランジスタＱ４はオフ状態となる。

トランジスタＱ１は遅延回路４０３ｂの出力端子に接続され、トランジスタＱ３は遅延回路４０３ｂの入力端子に接続されている。このため、リセット信号／ＲＥＳＥＴの電圧レベルが切り替わった場合、トランジスタＱ１は、トランジスタＱ３に対し、遅延回路４０３ｂで設定された遅延時間分だけ遅延してオン状態またはオフ状態に切り替わる。この遅延時間は、抵抗Ｒ８の抵抗値およびコンデンサＣ１の容量値で決定される時定数に相当する。

図６に示すように、電源監視部４０３は、トランジスタＱ１のコレクタ端子Ｃ、抵抗Ｒ９の一端子およびトランジスタＱ２のベース端子Ｂに接続されたベース端子Ｂを有するトランジスタＱ５と、トランジスタＱ５のコレクタ端子Ｃに接続された一端子を有する抵抗Ｒ１２とを備えている。トランジスタＱ５のエミッタ端子Ｅは信号グランドに接続されている。抵抗Ｒ１２の他端子は１Ｖ系電源生成部４０１の出力端子に接続されている。トランジスタＱ５は、リセット信号／ＲＥＳＥＴが低レベルの場合（すなわちトランジスタＱ１がオフ状態の場合）に、ベース端子Ｂが１２Ｖ系電源生成部４０７の出力端子に電気的に接続される。このため、トランジスタＱ５は、リセット信号／ＲＥＳＥＴが低レベルであって１２Ｖ系電源生成部４０７から出力される直流電圧ＶＤＣ１２の電圧値が所定値以上の場合にオン状態となる。トランジスタＱ５は、遊技機１００を立ち下げるときにオン状態となって、１Ｖ系電源生成部４０１の出力端子に接続されたバイパスコンデンサ（不図示）などに蓄積された電荷を放電するようになっている。

また、電源監視部４０３は、トランジスタＱ３のコレクタ端子Ｃ、抵抗Ｒ１０の一端子およびトランジスタＱ４のベース端子Ｂに接続されたベース端子Ｂを有するトランジスタＱ６と、トランジスタＱ６のコレクタ端子Ｃに接続された一端子を有する抵抗Ｒ１３とを備えている。トランジスタＱ６のエミッタ端子Ｅは信号グランドに接続されている。抵抗Ｒ１３の他端子は３Ｖ系電源生成部４０２の出力端子に接続されている。トランジスタＱ６は、リセット信号／ＲＥＳＥＴが低レベルの場合（すなわちトランジスタＱ３がオフ状態の場合）に、ベース端子Ｂが１２Ｖ系電源生成部４０７の出力端子に電気的に接続される。このため、トランジスタＱ６は、リセット信号／ＲＥＳＥＴが低レベルであって１２Ｖ系電源生成部４０７から出力される直流電圧ＶＤＣ１２の電圧値が所定値以上の場合にオン状態となる。トランジスタＱ６は、遊技機１００を立ち下げるときにオン状態となって、３Ｖ系電源生成部４０２の出力端子に接続されたバイパスコンデンサ（不図示）などに蓄積された電荷を放電するようになっている。

次に、１Ｖ系電源生成部４０１、３Ｖ系電源生成部４０２および電源動作制御部４０４の構成について図５および図６を参照しつつ図７を用いて説明する。図７に示すように、１Ｖ系電源生成部４０１は、パルス幅変調制御回路４０１ａと、パルス幅変調制御回路４０１ａによって制御される電圧出力部４０１ｂとを有している。１Ｖ系電源生成部４０１は、パルス幅変調制御回路４０１ａ及び電圧出力部４０１ｂによって構成される降圧型の直流／直流変換回路を有している。

パルス幅変調制御回路４０１ａの電源入力端子Ｖｃは、ダイオードＤ（図５参照）を介して１２Ｖ系電源生成部４０７の出力端子に接続されている。パルス幅変調制御回路４０１ａは、１２Ｖ系電源生成部４０７から出力される直流電圧ＶＤＣ１２＿Ｌを電源として動作するようになっている。

パルス幅変調制御回路４０１ａの動作制御端子ＥＮＰは、電源監視部４０３に設けられたトランジスタＱ２のコレクタ端子Ｃ（図６参照）に接続されている。パルス幅変調制御回路４０１ａは、動作制御端子ＥＮＰに入力される信号の電圧レベルが低レベルであると、１２Ｖの直流電圧ＶＤＣ１２＿Ｌが電源入力端子Ｖｃに入力されていたとしても非動作状態となる。このため、パルス幅変調制御回路４０１ａは、動作制御端子ＥＮＰに入力される信号の電圧レベルが低レベルの場合には、パルス幅変調信号を電圧出力部４０１ｂに出力しない。一方、動作制御端子ＥＮＰに入力される信号の電圧レベルが高レベルであると、パルス幅変調制御回路４０１ａは、動作状態となってパルス幅変調信号を電圧出力部４０１ｂに出力する。

上述のとおり、トランジスタＱ２は、電源監視回路４０３ａのリセット端子ＲＳＴから出力されるリセット信号／ＲＥＳＥＴが低レベル（すなわち遊技機１００の電源投入直前や電断時）であるとオン状態になるので、トランジスタＱ２のコレクタ端子Ｃの電圧は低レベル（信号グランドレベル）となる。このため、パルス幅変調制御回路４０１ａの動作制御端子ＥＮＰには、低レベルの出力信号／Ｐ＿ＣＯＲＥがトランジスタＱ２から入力される。これにより、パルス幅変調制御回路４０１ａは非動作状態になる。一方、トランジスタＱ２は、リセット信号／ＲＥＳＥＴが高レベル（すなわち遊技機１００が正常に動作している状態）であるとオフ状態になるので、トランジスタＱ２のコレクタ端子Ｃの電圧は高レベルとなる。このため、パルス幅変調制御回路４０１ａには高レベルの出力信号／Ｐ＿ＣＯＲＥがトランジスタＱ２から入力される。これにより、パルス幅変調制御回路４０１ａは動作状態になる。

パルス幅変調制御回路４０１ａの出力状態通知端子ＯＵＴＧは、電源監視部４０３に設けられたトランジスタＱ４（図６参照）のコレクタ端子Ｃに接続されている。また、出力状態通知端子ＯＵＴＧは、１Ｖ系電源生成部４０１に設けられた抵抗Ｒ１４の一端子に接続されている。出力状態通知端子ＯＵＴＧは、オープンコレクタ出力端子であり、パルス幅変調制御回路４０１ａがパルス幅制御信号を出力していない場合にはオン状態（低レベル出力状態）となり、パルス幅制御信号の出力を開始するとオフ状態（ハイインピーダンス状態）となる。なお、パルス幅変調制御回路４０１ａがパルス幅制御を行っていても、パルス幅制御信号が異常であると、出力状態通知端子ＯＵＴＧはオン状態（低レベル出力状態）となる。抵抗Ｒ１４の他端子は、パルス幅変調制御回路４０１ａの直流電圧出力端子Ｖｃｃに接続されている。パルス幅変調制御回路４０１ａは、電源入力端子Ｖｃに入力される１２Ｖの直流電圧ＶＤＣ１２＿Ｌを用いて５Ｖの直流電圧ＶＤＣ５を生成し、直流電圧出力端子Ｖｃｃから出力するようになっている。したがって、抵抗Ｒ１４は、５Ｖの直流電圧ＶＤＣ５にプルアップされる。

このため、遊技機１００の電源投入直後や電断時には、出力状態通知端子ＯＵＴＧの電圧レベルは低レベル（信号グランドレベル）となるとともに、トランジスタＱ２から低レベルの出力信号／Ｐ＿ＣＯＲＥが入力される。これにより、出力状態通知端子ＯＵＴＧから出力される電源動作信号ＰＧの電圧レベルは低レベルとなる。一方、遊技機１００が正常に動作している状態では、出力状態通知端子ＯＵＴＧは、抵抗Ｒ１４を介して１Ｖ系電源生成部４０１の直流電圧出力端子Ｖｃｃに電気的に接続されるとともに、トランジスタＱ２から高レベルの出力信号／Ｐ＿ＣＯＲＥが入力される。これにより、出力状態通知端子ＯＵＴＧから出力される電源動作信号ＰＧの電圧レベルは高レベルとなる。１Ｖ系電源生成部４０１は、動作状態である場合に高レベル（所定の電圧レベルの一例）の電源動作信号ＰＧを出力するようになっている。詳細は後述するが、電源動作信号ＰＧは、１Ｖ系電源生成部４０１と３Ｖ系電源生成部４０２との立ち上がりシーケンスを確保するための信号として用いられる。

図７に示すように、電圧出力部４０１ｂの電源入力端子Ｖｃは、ダイオードＤを介して１２Ｖ系電源生成部４０７の出力端子に接続されている。電圧出力部４０１ｂは、パルス幅変調制御回路４０１ａが出力するパルス幅変調信号に制御されてスイッチング動作するスイッチング素子（不図示）を有している。また、電圧出力部４０１ｂは、スイッチング素子のスイッチング動作に応じて１２Ｖ系電源生成部４０７から入力される１２Ｖの直流電圧ＶＤＣ１２＿Ｌを用いてエネルギーを蓄積したり放出したりするインダクタ（不図示）を有している。さらに、電圧出力部４０１ｂは、１２Ｖの直流電圧ＶＤＣ１２＿Ｌを降圧して生成された１．０５Ｖの直流電圧ＶＤＣ１を平滑化するコンデンサ（不図示）を有している。

図７に示すように、電源動作制御部４０４は、電源断予告信号／ＰＷＦＬが入力されるベース端子（制御端子の一例）Ｂを有するトランジスタ（第１トランジスタの一例）Ｑ１０を備えている。また、電源動作制御部４０４は、トランジスタＱ１０と並列接続され電源動作信号ＰＧが入力されるベース端子（制御端子の一例）Ｂを有するトランジスタ（第２トランジスタの一例）Ｑ１１を備えている。さらに、電源動作制御部４０４は、トランジスタＱ１０のコレクタ端子Ｃ及びトランジスタＱ１１のコレクタ端子Ｃの接続部（電源側の接続部の一例）に接続されたベース端子（制御端子の一例）Ｂと、３Ｖ系電源生成部４０２に接続されたコレクタ端子Ｃとを有するトランジスタ（第３トランジスタの一例）Ｑ１２を備えている。トランジスタＱ１０，Ｑ１１，Ｑ１２のそれぞれのエミッタ端子Ｅは信号グランドに接続されている。トランジスタＱ１１のベース端子Ｂは、パルス幅変調制御回路４０１ａの出力状態通知端子ＯＵＴＧと、電源監視部４０３に設けられたトランジスタＱ４のコレクタ端子Ｃとに接続されている。

電源動作制御部４０４は、トランジスタＱ１０，Ｑ１１のそれぞれのコレクタ端子ＣおよびトランジスタＱ１２のベース端子Ｂに接続された一端子と、パルス幅変調制御回路４０１ａの直流電圧出力端子Ｖｃｃに接続された他端子とを有する抵抗Ｒ１５を備えている。また、電源動作制御部４０４は、抵抗Ｒ１５の他端子および直流電圧出力端子Ｖｃｃに接続された一端子と、トランジスタＱ１２のコレクタ端子Ｃおよび３Ｖ系電源生成部４０２に接続された他端子とを有する抵抗Ｒ１６を備えている。

電源動作制御部４０４は、トランジスタＱ１０，Ｑ１１，Ｑ１２および抵抗Ｒ１５，Ｒ１６によって構成された論理和回路を有している。この論理和回路は、入力される電源断予告信号／ＰＷＦＬと、入力される電源動作信号ＰＧとを論理演算した論理和信号を３Ｖ系電源生成部４０２に出力するようになっている。電源動作制御部４０４は、電源断予告信号／ＰＷＦＬおよび電源動作信号ＰＧを論理演算した論理和信号を新たな電源動作信号ＮＰＧとして３Ｖ系電源生成部４０２に出力する。つまり、電源動作制御部４０４に設けられた論理和回路は、トランジスタＱ１０のベース端子ＢおよびトランジスタＱ１１のベース端子Ｂを入力端子とし、トランジスタＱ１２のコレクタ端子Ｃを出力端子とする。

図７に示すように、３Ｖ系電源生成部４０２は、レギュレータ回路４０２ａを有している。レギュレータ回路４０２ａは例えば集積回路で構成されて１チップ化されている。レギュレータ回路４０２ａの電源入力端子Ｖｃは、ダイオードＤを介して１２Ｖ系電源生成部４０７の出力端子に接続されている。３Ｖ系電源生成部４０２は、レギュレータ回路４０２ａに接続された抵抗およびコンデンサ（いずれも不図示）を有している。３Ｖ系電源生成部４０２は、レギュレータ回路４０２ａに接続される抵抗の抵抗値やコンデンサの容量値を予め定められた所定値に設定することにより、１２Ｖの直流電圧ＤＣＶ１２＿Ｌを用いて３．３Ｖの直流電圧ＤＣＶ３を生成し出力するようになっている。

レギュレータ回路４０２ａは、動作制御端子ＥＮＲを有している。レギュレータ回路４０２ａは、動作制御端子ＥＮＲに入力される信号の電圧レベルが低レベルであると、１２Ｖの直流電圧ＶＤＣ１２＿Ｌが電源入力端子Ｖｃに入力されていたとしても非動作状態となる。一方、レギュレータ回路４０２ａは、動作制御端子ＥＮＲに入力される信号の電圧レベルが高レベルであると動作状態となる。動作制御端子ＥＮＲは、電源動作制御部４０４に設けられたトランジスタＱ１２のコレクタ端子Ｃ及び抵抗１６の他端子に接続されている。このため、レギュレータ回路４０２ａは、トランジスタＱ１２のコレクタ端子Ｃから入力される電源動作信号ＮＰＧの電圧レベルの高低に応じて動作状態か非動作状態のいずれかの状態となる。

より具体的に、トランジスタＱ１０は、電源断検知回路４０３ｃが出力する電源断予告信号／ＰＷＦＬの電圧レベルが低レベルであるとオフ状態となり、電源断予告信号／ＰＷＦＬの電圧レベルが高レベルであるとオン状態となる。また、トランジスタＱ１１は、パルス幅変調制御回路４０１ａの出力状態通知端子ＯＵＴＧから出力される電源動作信号ＰＧの電圧レベルが低レベルであるとオフ状態となり、電源動作信号ＰＧの電圧レベルが高レベルであるとオン状態となる。

このため、電源断予告信号／ＰＷＦＬおよび電源動作信号ＰＧのいずれの電圧レベルも低レベルであると、トランジスタＱ１２のベース端子Ｂには、５Ｖの直流電圧ＶＤＣ５が入力され、トランジスタＱ１２のベース端子Ｂにはベース電流が流れるので、トランジスタＱ１２はオン状態となる。その結果、トランジスタＱ１２のコレクタ端子Ｃの電圧レベルは低レベル（信号グランドレベル）となるので、レギュレータ回路４０２ａの動作制御端子ＥＮＲには、低レベルの電源動作信号ＮＰＧが入力される。これにより、レギュレータ回路４０２ａは、非動作状態になって３．３Ｖの直流電圧ＶＤＣ３を出力しない。

一方、電源断予告信号／ＰＷＦＬおよび電源動作信号ＰＧのいずれか一方の電圧レベルが高レベルであると、トランジスタＱ１２のベース端子Ｂは、トランジスタＱ１０およびトランジスタＱ１１のうちオン状態となったトランジスタを介して信号グランドに接続され、トランジスタＱ１２のベース端子Ｂにはベース電流が流れない。これにより、トランジスタＱ１２はオフ状態となる。その結果、トランジスタＱ１２のコレクタ端子Ｃの電圧レベルは高レベル（直流電圧ＶＤＣ５の電圧レベル）となるので、レギュレータ回路４０２ａの動作制御端子ＥＮＲには、高レベルの電源動作信号ＮＰＧが入力される。これにより、レギュレータ回路４０２ａは、動作して３．３Ｖの直流電圧ＶＤＣ３を出力する。

遊技機１００が正常に動作している場合、電源断予告信号／ＰＷＦＬの電圧レベルは高レベルであるため、トランジスタＱ１０はオン状態を維持する。このため、遊技機１００が正常に動作している場合に電源動作信号ＰＧにノイズが重畳しトランジスタＱ１１がオン状態からオフ状態に切り替わっても、トランジスタＱ１２のベース端子ＢはトランジスタＱ１０を介して信号グランドに接続された状態が維持される。このため、トランジスタＱ１２はオフ状態を維持する。これにより、トランジスタＱ１２のコレクタ端子Ｃは、５Ｖの直流電圧ＶＤＣ５の電圧レベルを維持するので、電源動作制御部４０４は、電圧レベルが高レベルの電源動作信号ＮＰＧをレギュレータ回路４０２ａの動作制御端子ＥＮＲに入力することができる。その結果、３Ｖ系電源生成部４０２は、遊技機１００が正常に動作している場合に電源動作信号ＰＧにノイズが重畳したとしても、３．３Ｖの直流電圧ＶＤＣ３を安定して出力し続けることができる。

次に、副制御電源部４０の立ち上がりおよび立ち下がりシーケンスについて図５から図７を参照しつつ図８および図９を用いて説明する。図８および図９中の１段目に示す「１２Ｖ系」は、１２Ｖ系電源生成部４０７が出力する出力電圧の電圧波形を示している。図８および図９中の２段目に示す「５Ｖ系」は、１Ｖ系電源生成部４０１が直流電圧出力端子Ｖｃｃから出力する出力電圧の電圧波形を示している。図８および図９中の３段目に示す「１Ｖ系」は、１Ｖ系電源生成部４０１が出力する出力電圧の電圧波形を示している。図８および図９中の４段目に示す「３Ｖ系」は、３Ｖ系電源生成部４０２が出力する出力電圧の電圧波形を示している。

また、図８および図９中の５段目に示す「／ＲＥＳＥＴ」は、電源監視回路４０３ａのリセット端子ＲＳＴから出力されるリセット信号／ＲＥＳＥＴの電圧波形を示している。図８中の６段目に示す「ＰＧ」は、パルス幅変調制御回路４０１ａの出力状態通知端子ＯＵＴＧから出力される電源動作信号ＰＧの電圧波形を示している。図９中の６段目に示す「／Ｐ＿ＥＴＣ」は、電源監視部４０３に設けられたトランジスタＱ２のコレクタ端子Ｃから出力される出力信号／Ｐ＿ＥＴＣの電圧波形を示している。図８および図９中の７段目に示す「／Ｐ＿ＣＯＲＥ」は、電源監視部４０３に設けられたトランジスタＱ２のコレクタ端子Ｃから出力される出力信号／Ｐ＿ＣＯＲＥの電圧波形を示している。図８および図９中の８段目に示す「／ＰＷＦＬ」は、電源監視部４０３に設けられた電源断検知回路４０３ｃが出力する電源断予告信号／ＰＷＦＬの電圧波形を示している。

また、図８および図９中の９段目に示す「Ｑ１０」は、電源動作制御部４０４に設けられたトランジスタＱ１０の動作状態を示している。図８および図９中の１０段目に示す「Ｑ１１」は、電源動作制御部４０４に設けられたトランジスタＱ１１の動作状態を示している。図８および図９中の１１段目に示す「Ｑ１２」は、電源動作制御部４０４に設けられたトランジスタＱ１２の動作状態を示している。また、図８および図９中に示す「ＯＮ」はトランジスタＱ１０，Ｑ１１，Ｑ１２がオン状態であることを示し、「ＯＦＦ」はトランジスタＱ１０，Ｑ１１，Ｑ１２がオフ状態であることを示している。図８および図９中、左から右に向かって時の経過が表されている。

図８に示すように、副制御電源部４０の立ち上がり動作では、時刻ｔ１において１２Ｖ系電源生成部４０７の動作が開始される。

時刻ｔ１から所定時間が経過すると、１Ｖ系電源生成部４０１のパルス幅変調制御回路４０１ａは、直流電圧出力端子Ｖｃｃから直流電圧ＶＤＣ５の出力を開始し、時刻ｔ２において、直流電圧ＶＤ５の電圧値が５Ｖに到達する。

時刻ｔ２において、トランジスタＱ１０およびトランジスタＱ１１がオフ状態であり、かつ直流電圧ＶＤＣ５の電圧値が５Ｖに到達したことに基づいて、トランジスタＱ１２がオン状態に移行する。

時刻ｔ１から時刻ｔ２の間の所定時刻において、１２Ｖ系電源生成部４０７の出力電圧の電圧値が５．８Ｖよりも高くなる。１２Ｖ系電源生成部４０７の出力電圧の電圧値が５．８Ｖよりも高くなる時刻では、１２Ｖ系電源生成部４０７の出力電圧の電圧値が小さいため、電源監視部４０３はこの時刻の直前の状態を維持する。１２Ｖ系電源生成部４０７の出力電圧の電圧値が５．８Ｖよりも高くなった時刻から所定時間が経過した時刻ｔ３において、リセット信号／ＲＥＳＥＴの電圧レベルが低レベルから高レベルに切り替わる。

時刻ｔ３から所定時間が経過した時刻ｔ４において、１２Ｖ系電源生成部４０７の出力電圧の電圧値が１２Ｖに到達し、１２Ｖ系電源生成部４０７は１２Ｖの直流電圧ＶＤＣ１２の出力を開始する。

時刻ｔ４から所定時間が経過した時刻ｔ５において、１２Ｖ系電源生成部４０７が１２Ｖの直流電圧ＶＤＣ１２を出力し、かつリセット信号／ＲＥＳＥＴの電圧レベルが高レベルであることに基づき、電源監視部４０３に設けられたトランジスタＱ１がオン状態に移行しトランジスタＱ２がオフ状態に移行する。これにより、トランジスタＱ２は、電圧レベルが高レベルの出力信号／Ｐ＿ＣＯＲＥを１Ｖ系電源生成部４０１に設けられたパルス幅変調制御回路４０１ａの動作制御端子ＥＮＰに出力する。これにより、パルス幅変調制御回路４０１ａは非動作状態から動作状態への移行を開始し、１Ｖ系電源生成部４０１の動作が開始する。

時刻ｔ５よりも所定時間前（電源監視部４０３に設けられた遅延回路４０３ｂで設定された遅延時間分だけ前）の時刻において、電源監視部４０３に設けられたトランジスタＱ３がオン状態に移行しトランジスタＱ４がオフ状態に移行する。このため、トランジスタＱ４は、電圧レベルが高レベルの出力信号／Ｐ＿ＥＴＣを出力状態通知端子ＯＵＴＧに出力する。しかしながら、時刻ｔ５よりも所定時間前の時刻では、パルス幅変調制御回路４０１ａは非動作状態であるため、電源動作信号ＰＧの電圧レベルは低レベルで維持される。

時刻ｔ５から所定時間が経過した時刻ｔ６において、１Ｖ系電源生成部４０１の出力電圧の電圧値が１．０５Ｖに到達し、１Ｖ系電源生成部４０１は１．０５Ｖの直流電圧ＶＤＣ１の出力を開始する。

時刻ｔ６から所定時間が経過した時刻ｔ７において、１Ｖ系電源生成部４０１が安定動作を開始した状態で１．０５Ｖの直流電圧ＶＤＣ１の出力を開始し始めると、オープンコレクタ出力端子である出力状態通知端子ＯＵＴＧがオフ状態となってハイインピーダンス状態に切り替わる。これにより、出力状態通知端子ＯＵＴＧから出力される電源動作信号ＰＧの電圧レベルは、低レベルから高レベルに切り替わる。

電源動作信号ＰＧの電圧レベルが高レベルに切り替わることにより、トランジスタＱ１１がオフ状態からオン状態に移行するので、トランジスタＱ１２はオン状態からオフ状態に移行する。これにより、トランジスタＱ１２は、電圧レベルが高レベルの電源動作信号ＮＰＧを３Ｖ系電源生成部４０２に設けられたレギュレータ回路４０２ａの動作制御端子ＥＮＲに出力する。

１２Ｖ系電源生成部４０７が１２Ｖの直流電圧ＶＤＣ１２を出力し、かつ電源動作信号ＮＰＧの電圧レベルが高レベルであることに基づき、レギュレータ回路４０２ａは非動作状態から動作状態への移行を開始し、３Ｖ系電源生成部４０２の動作が開始する。

時刻ｔ７から所定時間が経過した時刻ｔ８において、３Ｖ系電源生成部４０２が出力する出力電圧の電圧値が３．３Ｖに到達し、３Ｖ系電源生成部４０２は３．３Ｖの直流電圧ＶＤＣ３の出力を開始する。これにより、電源断検知回路４０３ｃに設けられた論理積回路４０３ｄの論理演算結果が高レベルとなるので、電源断検知回路４０３ｃが出力する電源断予告信号／ＰＷＦＬの電圧レベルが低レベルから高レベルに切り替わる。

電源断予告信号／ＰＷＦＬの電圧レベルが低レベルから高レベルに切り替わることによって、トランジスタＱ１０はオフ状態からオン状態に移行する。トランジスタＱ１２は、時刻ｔ７においてすでにオフ状態に移行しており、トランジスタＱ１０がオン状態に移行しても、オフ状態を維持した状態で動作する。

このように、本実施形態による遊技機１００は、１Ｖ系電源生成部４０１から出力される電源動作信号ＰＧの電圧レベルの切り替わりを契機として３Ｖ系電源生成部４０２の立ち上がり動作を開始できる。これにより、遊技機１００は、電源投入時において１Ｖ系電源生成部４０１を立ち上げた後に３Ｖ系電源生成部４０２を立ち上げるという電源シーケンスを担保できる。

副制御電源部４０の各出力電圧が安定化した後の一定期間である時刻ｔ９から時刻ｔ１０において、パルス幅変調制御回路４０１ａの出力状態通知端子ＯＵＴＧと電源動作制御部４０４に設けられたトランジスタＱ１１のベース端子Ｂとを接続する配線部にノイズが混入したとする。この配線部にノイズが混入することにより、電源動作信号ＰＧの電圧レベルは、不安定な状態（図８では電圧レベルが不安定な状態を網掛けを付した長方形で表している）となる。この配線部にノイズが混入しても、電源断予告信号／ＰＷＦＬは高レベルの電圧レベルを維持しているので、トランジスタＱ１０はオン状態を維持し、かつトランジスタＱ１２はオフ状態を維持する。その結果、電源動作信号ＮＰＧは高レベルの電圧レベルを維持するので、レギュレータ回路４０２ａは安定動作を続け、３Ｖ系電源生成部４０２は、３．３Ｖの電圧レベルの直流電圧ＶＤＣ３を出力し続ける。

このように、遊技機１００は、動作中にノイズが発生して電源動作信号ＰＧの電圧レベルが不安定な状態になっても、３．３Ｖの電圧レベルが維持された出力電圧を３Ｖ系電源生成部４０２から出力し続けることができる。

次に、副制御電源部４０の立ち下がりシーケンスについて説明する。
図９に示すように、副制御電源部４０の立ち下がり動作では、時刻ｔ１において１２Ｖ系電源生成部４０７の立ち下げ動作が開始され、１２Ｖ系電源生成部４０７が出力する直流電圧ＶＤＣ１２の電圧値が時間の経過とともに徐々に低下する。

時刻ｔ１から所定時間が経過した時刻ｔ２において、１２Ｖ系電源生成部４０７が出力する直流電圧ＶＤＣ１２の電圧値が６．８Ｖになると、電源監視部４０３に設けられた電源監視回路４０３ａは、電圧レベルが高レベルの出力信号を出力端子Ｖｏｕｔから出力する。これにより、電源監視部４０３に設けられたトランジスタＱ７およびトランジスタＱ８はオフ状態からオン状態に移行するので、トランジスタＱ８のコレクタ端子Ｃの電圧レベルは低レベル（信号グランドレベル）となる。このため、トランジスタＱ８のコレクタ端子Ｃに接続された論理積回路４０３ｄの入力端子には低レベルの直流電圧が入力されるため、論理積回路４０３ｄは低レベルの電源断予告信号／ＰＷＦＬを出力する。

電源断予告信号／ＰＷＦＬの電圧レベルが高レベルから低レベルに切り替わることによって、電源動作制御部４０４に設けられたトランジスタＱ１０はオン状態からオフ状態に移行する。時刻ｔ２において、電源動作制御部４０４に設けられたトランジスタＱ１１はオン状態であるため、トランジスタＱ１０がオフ状態に移行しても、電源動作制御部４０４に設けられたトランジスタＱ１２はオフ状態を維持し続ける。

時刻ｔ２から所定時間が経過した時刻ｔ３において、１２Ｖ系電源生成部４０７が出力する出力電圧の電圧値が５．８Ｖになると、電源監視回路４０３ａは、電圧レベルが低レベルのリセット信号／ＲＥＳＥＴをリセット端子ＲＳＴから出力する。このため、電源監視部４０３に設けられたトランジスタＱ３がオン状態からオフ状態に移行し、電源監視部４０３に設けられたトランジスタＱ４がオフ状態からオン状態に移行する。これにより、トランジスタＱ４のコレクタ端子Ｃの電圧レベルが低レベル（信号グランドレベル）となる。これにより、時刻ｔ３において、トランジスタＱ１１のベース端子Ｂに入力される出力信号／Ｐ＿ＥＴＣの電圧レベルは、高レベルから低レベル（信号グランドレベル）に移行する。１Ｖ系電源生成部４０１に設けられたパルス幅変調制御回路４０１ａのオープンコレクタ出力端子である出力状態通知端子ＯＵＴＧはオフ状態である。このため、トランジスタＱ１１はオン状態からオフ状態に移行する。

時刻ｔ３において、トランジスタＱ１０およびトランジスタＱ１１のいずれもオフ状態となるため、トランジスタＱ１２は、オフ状態からオン状態に移行する。これにより、トランジスタＱ１２のコレクタ端子Ｃの電圧レベルは低レベル（信号グランドレベル）となる。このため、３Ｖ系電源生成部４０２に設けられたレギュレータ回路４０２ａの動作制御端子ＥＮＲには、電圧レベルが低レベルの電源動作信号ＮＰＧが入力される。その結果、レギュレータ回路４０２ａは動作状態から非動作状態への移行を開始し、３Ｖ系電源生成部４０２の立ち下がり動作が開始される。

時刻ｔ３から所定時間が経過（電源監視部４０３に設けられた遅延回路４０３ｂで設定された遅延時間だけ経過）した時刻ｔ４において、電源監視部４０３に設けられたトランジスタＱ１がオン状態からオフ状態に移行し、電源監視部４０３に設けられたトランジスタＱ２がオフ状態からオン状態に移行する。これにより、トランジスタＱ２のコレクタ端子Ｃの電圧レベルが低レベル（信号グランドレベル）となり、出力信号／Ｐ＿ＣＯＲＥの電圧レベルは高レベルから低レベル（信号グランドレベル）に移行する。パルス幅変調制御回路４０１ａの動作制御端子ＥＮＰには、トランジスタＱ２のコレクタ端子Ｃから電圧レベルが低レベルの出力信号／Ｐ＿ＣＯＲＥが入力される。その結果、パルス幅変調制御回路４０１ａは動作状態から非動作状態への移行を開始し、１Ｖ系電源生成部４０１の立ち下がり動作が開始される。

また、時刻ｔ４において、パルス幅変調制御回路４０１ａの直流電圧出力端子Ｖｃｃから出力される５Ｖの直流電圧ＶＤＣ５の立ち下がり動作が開始される。直流電圧ＶＤＣ５は、電源動作制御部４０４の電源電圧として用いられている。電源動作制御部４０４が３Ｖ系電源生成部４０２の立ち下がり動作の開始時に安定して動作できるように、直流電圧出力端子Ｖｃｃから出力される直流電圧ＶＤＣ５の立ち下がり動作の開始タイミングは、３Ｖ系電源生成部４０２の立ち下がり動作の立ち下がりタイミングよりも遅くなるように設定されている。

時刻ｔ４から所定時間が経過した時刻ｔ５において、３Ｖ系電源生成部４０２の出力電圧の電圧値が０Ｖとなる。

時刻ｔ５から所定時間が経過した時刻ｔ６において、１２Ｖ系電源生成部４０７、直流電圧出力端子Ｖｃｃおよび１Ｖ系電源生成部４０１のそれぞれの出力電圧の電圧値が０Ｖとなる。これにより、副制御電源部４０の立ち下げ動作が終了する。

このように、遊技機１００の電源遮断時に、１２Ｖ系電源生成部４０７の直流電圧ＶＤＣ１２＿Ｌの電圧値が６．９Ｖ以下になると電断予告信号／ＰＷＦＬが低レベルになってトランジスタＱ１０がオフ状態となる。その後、電源動作信号ＰＧ（出力信号／Ｐ＿ＥＴＣ）および出力信号／Ｐ＿ＣＯＲＥがこの順で低レベルとなる。これにより、本実施形態による遊技機１００は、副制御電源部４０を立ち下げるときに、３Ｖ系電源生成部４０２の立ち下げを開始した後に１Ｖ系電源生成部４０１の立ち下げを開始できるので、遮断時の動作シーケンスを担保できる。

以上説明したように、本実施形態による遊技機１００は、外部から入力される１２Ｖの直流電圧ＶＤＣ１２＿Ｌを用いて１．０５Ｖの電源を生成する１Ｖ系電源生成部４０１と、直流電圧ＶＤＣ１２＿Ｌを用いて３Ｖの電源を生成する３Ｖ系電源生成部４０２と、直流電圧ＶＤＣ１２＿Ｌの電圧値を監視する電源監視部４０３と、電源監視部４０３から入力される電源断予告信号／ＰＷＦＬ、及び１Ｖ系電源生成部４０１から入力される電源動作信号ＰＧを用いて３Ｖ系電源生成部４０２の動作状態を制御する電源動作制御部４０４とを備えている。このような構成を備えた遊技機１００によれば、複数の電源（例えば１Ｖ系電源生成部４０１および３Ｖ系電源生成部４０２）の立ち上がり動作および立ち下がり動作、並びに複数の電源の設定電圧の出力中の動作の安定化を図ることができる。

本発明の上記実施の形態に限らず、種々の変形が可能である。
上記実施形態による遊技機１００に備えられた副制御電源部４０は、バイポーラトランジスタで構成されたトランジスタＱ１〜Ｑ１２を有しているが、本発明はこれに限られない。副制御電源部４０は、電界効果トランジスタで構成されたトランジスタＱ１〜Ｑ１２を有していても、上記実施形態と同様の効果が得られる。

上記実施形態による遊技機１００に備えられた１Ｖ系電源生成部４０１は、スイッチング電源で構成されているが、リニアレギュレータで構成されていてもよい。また、上記実施形態による遊技機１００に備えられた３Ｖ系電源生成部４０２は、リニアレギュレータで構成されているが、スイッチング電源で構成されていてもよい。１Ｖ系電源生成部４０１および３Ｖ系電源生成部４０２は、このような構成であっても、上記実施形態と同様の効果が得られる。

本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。

３０ 副制御基板
４０ 副制御電源部
１００ 遊技機
３３０ａ サブＣＰＵ
３３０ｂ サブＲＯＭ
３３０ｃ サブＲＡＭ
４０１ １Ｖ系電源生成部
４０１ａ パルス幅変調制御回路
４０１ｂ 電圧出力部
４０２ ３Ｖ系電源生成部
４０２ａ レギュレータ回路
４０３ 電源監視部
４０３ａ 電源監視回路
４０３ｂ 遅延回路
４０３ｃ 電源断検知回路
４０４ 電源動作制御部
４０６ １８Ｖ系電源生成部
４０７ １２Ｖ系電源生成部

Claims (6)

1. 外部から入力される入力電源を用いて第一電圧系の電源を生成する第一電源生成部と、
   前記外部から入力される前記入力電源を用いて第二電圧系の電源を生成する第二電源生成部と、
   前記入力電源の電圧値を監視する電源監視部と、
   前記電源監視部から入力される電源監視信号、及び前記第一電源生成部から入力される電源動作信号を用いて前記第二電源生成部の動作状態を制御する電源動作制御部と
   を備えることを特徴とする遊技機。
2. 前記電源動作制御部は、入力される前記電源監視信号及び前記電源動作信号を論理演算した論理和信号を前記第二電源生成部に出力する論理和回路を有すること
   を特徴とする請求項１記載の遊技機。
3. 前記電源動作制御部は、
   前記電源監視信号が入力される制御端子を有する第１トランジスタと、
   前記第１トランジスタと並列接続され前記電源動作信号が入力される制御端子を有する第２トランジスタと、
   前記第１トランジスタ及び前記第２トランジスタの電源側の接続部に接続された制御端子、及び前記第二電源生成部に接続された端子を有する第３トランジスタと
   を有することを特徴とする請求項１又は２に記載の遊技機。
4. 前記電源監視部は、前記入力電源が出力する電圧の電圧値が所定値以下であることを検知すると前記電源監視信号を出力する電源検知回路を有すること
   を特徴とする請求項１から３までのいずれか一項に記載の遊技機。
5. 前記第一電源生成部は、動作状態である場合に所定の電圧レベルの前記電源動作信号を出力すること
   を特徴とする請求項１から４までのいずれか一項に記載の遊技機。
6. 前記電源動作制御部は、前記第二電源生成部の立ち上がり及び立ち下がりのタイミングと、前記第二電源生成部の動作中における前記第二電圧系の出力維持の状態とを制御すること
   を特徴とする請求項１から５までのいずれか一項に記載の遊技機。

Images