JP2018014472A - Manufacturing method for semiconductor element - Google Patents
Manufacturing method for semiconductor element Download PDFInfo
- Publication number
- JP2018014472A JP2018014472A JP2016144850A JP2016144850A JP2018014472A JP 2018014472 A JP2018014472 A JP 2018014472A JP 2016144850 A JP2016144850 A JP 2016144850A JP 2016144850 A JP2016144850 A JP 2016144850A JP 2018014472 A JP2018014472 A JP 2018014472A
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- layer
- active layer
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor element.
アモルファス状態でａ−Ｓｉ以上の移動度を示すＩｎＧａＺｎＯ４（ａ−ＩＧＺＯ）薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の発表をきっかけとして、世界中で酸化物半導体の研究開発が精力的に進められている。しかしながら、これら酸化物半導体材料の殆どは、電子をキャリアとするｎ型酸化物半導体である。 Research and development of oxide semiconductors has been energetically promoted around the world with the announcement of an InGaZnO 4 (a-IGZO) thin film transistor (Thin Film Transistor: TFT) that exhibits a mobility higher than a-Si in an amorphous state. . However, most of these oxide semiconductor materials are n-type oxide semiconductors using electrons as carriers.
ｐ型酸化物半導体としては、１価のＣｕを含む酸化物や（例えば、特許文献１参照）、２価のＳｎを含む酸化物（例えば、非特許文献１参照）を中心に開発が進められている。しかしながら、これらのｐ型酸化物半導体を活性層とするトランジスタの特性は、ｎ型酸化物のトランジスタ特性と同程度のレベルには達しておらず、従ってｎ型とｐ型の両方の活性層を酸化物で形成した相補型の動作を有する半導体素子の開発は進んでいない。 As p-type oxide semiconductors, development is proceeding mainly with oxides containing monovalent Cu (for example, see Patent Document 1) and oxides containing divalent Sn (for example, see Non-Patent Document 1). ing. However, the characteristics of the transistors having these p-type oxide semiconductors as active layers have not reached the same level as the transistor characteristics of n-type oxides. Development of a semiconductor device having a complementary operation formed of an oxide has not progressed.
本発明は、ｐ型酸化物半導体とｎ型酸化物半導体とを有する半導体素子を制御性良く製造できる半導体素子の製造方法を提供することを目的とする。 An object of this invention is to provide the manufacturing method of the semiconductor element which can manufacture the semiconductor element which has a p-type oxide semiconductor and an n-type oxide semiconductor with sufficient controllability.
前記課題を解決するための手段としては、以下の通りである。
即ち、本発明の半導体素子の製造方法は、
ｐ型酸化物半導体からなる第一の活性層と、ｎ型酸化物半導体からなる第二の活性層とを有する半導体素子の製造方法であって、
前記第一の活性層とするための第一の酸化物層と、前記第二の活性層とするための第二の酸化物層と、前記第二の酸化物層を覆う絶縁層とを有する半導体素子前駆体を還元雰囲気中で加熱する加熱工程を含み、
前記加熱工程において、前記第一の酸化物層が前記還元雰囲気に接し、前記第二の酸化物層が前記還元雰囲気に接しないことを特徴とする。
Means for solving the problems are as follows.
That is, the method for manufacturing a semiconductor device of the present invention includes:
A method of manufacturing a semiconductor device having a first active layer made of a p-type oxide semiconductor and a second active layer made of an n-type oxide semiconductor,
A first oxide layer for forming the first active layer; a second oxide layer for forming the second active layer; and an insulating layer covering the second oxide layer. Including a heating step of heating the semiconductor element precursor in a reducing atmosphere;
In the heating step, the first oxide layer is in contact with the reducing atmosphere, and the second oxide layer is not in contact with the reducing atmosphere.
本発明によると、ｐ型酸化物半導体とｎ型酸化物半導体とを有する半導体素子を制御性良く製造できる。 According to the present invention, a semiconductor element having a p-type oxide semiconductor and an n-type oxide semiconductor can be manufactured with good controllability.
本発明の実施形態を説明する前に、本発明に関連する技術について説明する。
透明導電膜として用いられるＩＴＯ（ＳｎドープＩｎ２Ｏ３）や薄膜トランジスタの活性層として用いられるＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等に代表されるｎ型の酸化物半導体では、キャリアである電子の輸送パスとなる伝導帯下端が主に空間的に広がった金属元素のｓ軌道で構成されており、これによって高いキャリア移動度を実現している。一方ｐ型の場合は、キャリアであるホールの輸送パスが価電子帯上端となる。多くの酸化物ではこの価電子帯上端が局在した酸素の２ｐ軌道で構成されており、この場合は高い移動度が得られない。
Prior to describing embodiments of the present invention, techniques related to the present invention will be described.
In an n-type oxide semiconductor typified by ITO (Sn-doped In 2 O 3 ) used as a transparent conductive film or IGZO (In—Ga—Zn—O) used as an active layer of a thin film transistor, electrons that are carriers The lower end of the conduction band serving as a transport path is mainly composed of s orbitals of metal elements that are spatially widened, thereby realizing high carrier mobility. On the other hand, in the case of the p-type, the transport path of holes as carriers is the upper end of the valence band. In many oxides, the upper end of the valence band is composed of oxygen 2p orbitals, and in this case, high mobility cannot be obtained.
そこで、従来技術においては、Ｃｕ２Ｏ、ＳｒＣｕ２Ｏ２、ＣｕＡＯ２（Ａ＝Ｂ，Ａｌ，Ｇａ，Ｉｎ）といった１価のＣｕを含む酸化物がｐ型半導体として開発の対象とされてきた。これらの酸化物では、価電子帯上端が酸素の２ｐとＣｕの３ｄの混成軌道によって構成されており、局在性が弱められていることで移動度の向上が見込まれる。また、他のｐ型酸化物として２価のＳｎを含む酸化物（ＳｎＯ）が知られているが、この場合は価電子帯上端が局在性の弱いＳｎの５ｓ軌道で構成される。いずれのｐ型酸化物においても、キャリアとなるホールは酸素過剰のノンストイキオメトリにより生成される。すなわち、キャリア密度を制御して所望の導電率のｐ型半導体を得るには、酸化物を形成するプロセスにおいて酸化物中の酸素量を制御する必要がある。 Therefore, in the prior art, oxides containing monovalent Cu such as Cu 2 O, SrCu 2 O 2 , and CuAO 2 (A = B, Al, Ga, In) have been developed as p-type semiconductors. . In these oxides, the upper end of the valence band is constituted by a hybrid orbit of 2p of oxygen and 3d of Cu, and the mobility is expected to be improved by weakening the localization. As another p-type oxide, an oxide containing divalent Sn (SnO) is known. In this case, the upper end of the valence band is composed of a 5s orbit of Sn with weak localization. In any p-type oxide, holes serving as carriers are generated by oxygen-excess nonstoichiometry. That is, in order to obtain a p-type semiconductor having a desired conductivity by controlling the carrier density, it is necessary to control the amount of oxygen in the oxide in the process of forming the oxide.
特開２０１０−２１２２８５号公報には、室温で酸素量を制御しながらＳｎＯを含む膜であるアモルファスＳｎＯ膜を形成し（第１の工程）、次いで前記アモルファスＳｎＯ膜の上にＳｉＯ２等の絶縁膜を形成し（第２の工程）、その後、これらの積層膜に対して熱処理を行う（第３の工程）ことによって、ｐ型半導体を形成する方法が開示されている。また、第２の工程で絶縁膜を形成した領域は第３の工程によってｐ型半導体となり、前記絶縁膜を形成しなかった領域はｎ型半導体となることを利用して、相補型半導体素子を形成する方法が開示されている。ｐ型半導体の形成に関して、第２の工程は第３の工程における酸素量の制御を不要とし、アモルファスＳｎＯ膜からの酸素の脱離あるいはアモルファスＳｎＯへの酸素の取り込みを防ぐ効果を有し、これにより、容易にＳｎＯ多結晶単相膜を得ることができると述べられている。
しかし、この方法では、ｐ型半導体の導電率の制御が難しいという課題が存在する。特開２０１０−２１２２８５号公報において述べられているように、第３の工程ではアモルファスＳｎＯ膜からの酸素の脱離及び取り込みが絶縁膜の存在によって抑制されているため、この工程においてＳｎＯ膜の酸素量を制御することはできない。すなわち、加熱の結果として得られる膜のキャリア密度を制御する手段が無い。
In JP 2010-212285 A, an amorphous SnO film, which is a film containing SnO, is formed while controlling the amount of oxygen at room temperature (first step), and then an insulating material such as SiO 2 is formed on the amorphous SnO film. A method is disclosed in which a p-type semiconductor is formed by forming a film (second step) and then performing heat treatment on these stacked films (third step). Further, the region where the insulating film is formed in the second step becomes a p-type semiconductor by the third step, and the region where the insulating film is not formed becomes an n-type semiconductor. A method of forming is disclosed. Regarding the formation of the p-type semiconductor, the second step makes it unnecessary to control the amount of oxygen in the third step, and has the effect of preventing the desorption of oxygen from the amorphous SnO film or the incorporation of oxygen into the amorphous SnO. Therefore, it is stated that an SnO polycrystalline single phase film can be easily obtained.
However, this method has a problem that it is difficult to control the conductivity of the p-type semiconductor. As described in Japanese Patent Application Laid-Open No. 2010-212285, in the third step, the desorption and incorporation of oxygen from the amorphous SnO film is suppressed by the presence of the insulating film. The amount cannot be controlled. That is, there is no means for controlling the carrier density of the film obtained as a result of heating.
本発明者らは、基板上に、ｐ型酸化物半導体からなる活性層（第一の活性層）とｎ型酸化物半導体からなる活性層（第二の活性層）とを制御性良く形成する方法を検討した。
その結果、前記第一の活性層とするための第一の酸化物層と、前記第二の活性層とするための第二の酸化物層と、前記第二の酸化物層を覆う絶縁層とを有する半導体素子前駆体を還元雰囲気中で加熱する加熱工程を含み、前記加熱工程において、前記第一の酸化物層が前記還元雰囲気に接し、前記第二の酸化物層が前記還元雰囲気に接しないことが有効であることを見出した。
The inventors of the present invention form an active layer (first active layer) made of a p-type oxide semiconductor and an active layer (second active layer) made of an n-type oxide semiconductor with good controllability on a substrate. The method was examined.
As a result, a first oxide layer for forming the first active layer, a second oxide layer for forming the second active layer, and an insulating layer covering the second oxide layer And heating the semiconductor element precursor in a reducing atmosphere, wherein the first oxide layer is in contact with the reducing atmosphere and the second oxide layer is in the reducing atmosphere. It was found that it is effective not to touch.
（半導体素子の製造方法）
本発明の半導体素子の製造方法は、加熱工程を少なくとも含み、好ましくは、酸化物層形成工程を含み、更に必要に応じて、その他の工程を含む。
前記半導体素子の製造方法は、ｐ型酸化物半導体からなる第一の活性層と、ｎ型酸化物半導体からなる第二の活性層とを有する半導体素子を製造する方法である。
(Semiconductor element manufacturing method)
The method for producing a semiconductor device of the present invention includes at least a heating step, preferably includes an oxide layer forming step, and further includes other steps as necessary.
The method for manufacturing a semiconductor element is a method for manufacturing a semiconductor element having a first active layer made of a p-type oxide semiconductor and a second active layer made of an n-type oxide semiconductor.
＜加熱工程＞
前記加熱工程は、前記第一の活性層とするための第一の酸化物層と、前記第二の活性層とするための第二の酸化物層と、前記第二の酸化物層を覆う絶縁層とを有する半導体素子前駆体を還元雰囲気中で加熱する工程である。
前記加熱工程においては、前記第一の酸化物層は前記還元雰囲気に接し、前記第二の酸化物層は前記還元雰囲気に接しない。
<Heating process>
The heating step covers a first oxide layer for forming the first active layer, a second oxide layer for forming the second active layer, and the second oxide layer. In this step, a semiconductor element precursor having an insulating layer is heated in a reducing atmosphere.
In the heating step, the first oxide layer is in contact with the reducing atmosphere, and the second oxide layer is not in contact with the reducing atmosphere.
前記加熱工程においては、第一の酸化物層を還元雰囲気に接触させて還元してｐ型の導電特性を発現させ、第一の活性層に転換する。
一方、第二の酸化物層は、前記加熱工程において還元雰囲気に触れない状態となっている。そうすることによって、第二の酸化物層が還元されて酸素欠損量が増加しキャリア過剰になることを防止している。即ち、前記第二の酸化物層は、それ自体の酸化度が変化せず前記第二の活性層となる。
In the heating step, the first oxide layer is brought into contact with a reducing atmosphere and reduced to develop p-type conductive characteristics, and converted into the first active layer.
On the other hand, the second oxide layer is not in a reducing atmosphere in the heating step. By doing so, the second oxide layer is reduced and the amount of oxygen vacancies is increased to prevent the carrier from becoming excessive. That is, the second oxide layer becomes the second active layer without changing its own degree of oxidation.
前記還元雰囲気としては、水素ガスを含む混合ガスを用いることができる。例えば、加熱チャンバーに水素を１％〜５％含む窒素ガスを流しながら加熱を行う。水素ガスの濃度によって還元の度合いを制御することもできる。 As the reducing atmosphere, a mixed gas containing hydrogen gas can be used. For example, heating is performed while flowing a nitrogen gas containing 1% to 5% of hydrogen into the heating chamber. The degree of reduction can also be controlled by the concentration of hydrogen gas.
前記還元雰囲気として、不活性ガスを主成分とし、不純物である酸素の濃度が制御され、酸素分圧が１０−５Ｐａ以下である雰囲気を用いることも有効である。酸素分圧が１０−１０Ｐａ以下であることによって充分な還元作用が得られ、その値によって還元の度合いを制御することができる。この場合、加熱チャンバーに酸素濃度の制御された不活性ガスを所定の量流す方法が好ましい形態である。 It is also effective to use an atmosphere containing an inert gas as a main component, the concentration of oxygen as an impurity, and an oxygen partial pressure of 10 −5 Pa or less as the reducing atmosphere. When the oxygen partial pressure is 10 −10 Pa or less, a sufficient reducing action is obtained, and the degree of reduction can be controlled by the value. In this case, a method of flowing a predetermined amount of an inert gas whose oxygen concentration is controlled to the heating chamber is a preferable mode.
ガスの流量はマスフローコントローラー等で制御し、チャンバー内の圧力や酸素分圧は随時モニターしておくことが好ましい。チャンバー内の酸素分圧が所定の値で保たれるよう不活性ガスの流量や不活性ガス中の酸素濃度をフィードバック制御することは、プロセスの制御性を高める点で有効である。 The gas flow rate is preferably controlled by a mass flow controller or the like, and the pressure in the chamber and the partial pressure of oxygen are preferably monitored as needed. Feedback control of the flow rate of the inert gas and the oxygen concentration in the inert gas so as to maintain the oxygen partial pressure in the chamber at a predetermined value is effective in improving process controllability.
チャンバー内の圧力が例えば１０ｋＰａで酸素分圧が１０−５Ｐａの時、不活性ガスの酸素濃度は０．００１ｐｐｍである。このような極めて酸素濃度の低い不活性ガスを得るためには、酸素を除去できる酸素ポンプを用いると良い。酸素ポンプとしては例えば、固体電解質として酸化ジルコニウムを有する酸素ポンプを用いることができる。不活性ガスとしては特に限定されないが、例えばＡｒやＮ２を用いることができる。 For example, when the pressure in the chamber is 10 kPa and the oxygen partial pressure is 10 −5 Pa, the oxygen concentration of the inert gas is 0.001 ppm. In order to obtain such an inert gas having an extremely low oxygen concentration, an oxygen pump that can remove oxygen is preferably used. As the oxygen pump, for example, an oxygen pump having zirconium oxide as a solid electrolyte can be used. No particular limitation is imposed on the inert gas can be used, for example Ar or N 2.
前記加熱工程における加熱温度としては、還元が効率良く且つ制御性良く進む条件として、１００℃以上５００℃以下であることが好ましい。 The heating temperature in the heating step is preferably 100 ° C. or more and 500 ° C. or less as a condition that the reduction proceeds efficiently and with good controllability.
前記第一の活性層と、前記第二の活性層とは、同一の金属酸化物を主成分とし、前記第二の活性層の酸化度が、前記第一の活性層の酸化度よりも高いことが好ましい。
同一の金属酸化物とは、例えば、錫酸化物、タリウム酸化物のいずれか或いはこれらが混合した酸化物である。同一の金属酸化物が錫酸化物の場合は、第一の活性層がＳｎＯ、第二の活性層がＳｎＯ２となる。同一の金属酸化物がタリウム酸化物の場合は、第一の活性層がＴｌ２Ｏ、第二の活性層がＴｌ２Ｏ３となる。
ここで、主成分とは、半導体特性を発現する成分を意味する。
ここで、酸化度とは、金属酸化物における金属の酸化数と対応する。即ち、「第二の活性層の酸化度が、第一の活性層の酸化度よりも高い」とは、「第二の活性層の主成分の金属酸化物の金属の酸化数が、第一の活性層の主成分の金属酸化物の金属の酸化数よりも大きい」ことを意味する。また、酸化数においては、負の整数よりも０が大きく、０よりも正の整数が大きいとする。
The first active layer and the second active layer are mainly composed of the same metal oxide, and the oxidation degree of the second active layer is higher than the oxidation degree of the first active layer. It is preferable.
The same metal oxide is, for example, tin oxide, thallium oxide, or an oxide in which these are mixed. When the same metal oxide is tin oxide, the first active layer is SnO and the second active layer is SnO 2 . When the same metal oxide is thallium oxide, the first active layer is Tl 2 O and the second active layer is Tl 2 O 3 .
Here, the main component means a component that exhibits semiconductor characteristics.
Here, the oxidation degree corresponds to the oxidation number of the metal in the metal oxide. That is, “the oxidation degree of the second active layer is higher than the oxidation degree of the first active layer” means that “the metal oxidation number of the main component metal oxide of the second active layer is the first It is greater than the oxidation number of the metal oxide of the main component of the active layer. In addition, in the oxidation number, 0 is larger than a negative integer, and a positive integer is larger than 0.
また、例えば、錫酸化物を第一の活性層に用いる場合、ｎ型のＳｎＯ２の方がｐ型のＳｎＯよりも遥かに安定である。そのため、最初に第一の酸化物層としてはＳｎＯ２層を形成する方が容易で安定したプロセスとなる。これを還元雰囲気中で加熱し、第一の活性層であるＳｎＯを得る。更に、前記加熱工程における雰囲気の還元性の度合いや温度と加熱時間を適宜選択することにより、第一の活性層であるＳｎＯ層中の酸素量を制御して所望の導電率を有する第一の活性層を得ることができる。 For example, when tin oxide is used for the first active layer, n-type SnO 2 is much more stable than p-type SnO. Therefore, it is easier and more stable to form the SnO 2 layer as the first oxide layer first. This is heated in a reducing atmosphere to obtain SnO as the first active layer. Furthermore, by appropriately selecting the degree of reducing atmosphere, the temperature and the heating time in the heating step, the oxygen amount in the SnO layer, which is the first active layer, is controlled to have a desired conductivity. An active layer can be obtained.
第二の活性層として、置換ドープされているｎ型酸化物半導体を用いることも好ましい形態である。置換ドープされているｎ型酸化物半導体においては、酸素欠損量ではなくドーピング量によってキャリア密度を制御できる。前記加熱工程では、第二の活性層とするための第二の酸化物層を雰囲気に触れない状態で加熱するため、ここの工程で酸素量を調整することは困難であるが、第二の活性層とするための第二の酸化物層を形成する際に予め必要な量の置換ドーパントを入れておくことにより所望の導電率を有する第二の活性層を形成することが容易となる。 It is also preferable to use a substitution-doped n-type oxide semiconductor as the second active layer. In a substitution-doped n-type oxide semiconductor, the carrier density can be controlled not by the amount of oxygen deficiency but by the doping amount. In the heating step, the second oxide layer for forming the second active layer is heated in a state that does not come into contact with the atmosphere. Therefore, it is difficult to adjust the amount of oxygen in this step. It becomes easy to form a second active layer having a desired conductivity by adding a necessary amount of substitution dopant in advance when forming the second oxide layer for forming the active layer.
前記絶縁層としては、特に制限はなく、目的に応じて適宜選択することができるが、絶縁性を有する酸化物層が好ましい。前記絶縁性を有する酸化物層としては、例えば、ＳｉＯ２層などが挙げられる。 There is no restriction | limiting in particular as said insulating layer, Although it can select suitably according to the objective, The oxide layer which has insulation is preferable. Examples of the insulating oxide layer include a SiO 2 layer.
前記第一の酸化物層と、前記第二の酸化物層とを形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）等の真空成膜法などが挙げられる。或いは、金属化合物と溶媒とを含む組成物をスピンコート、ダイコート、インクジェット等の印刷法によって塗布した後、乾燥や焼成といった熱処理を施して形成しても良い。
前記第一の酸化物層と、前記第二の酸化物層とは、別々に形成してもよいし、同時に形成してもよい。
前記第一の酸化物層と、前記第二の酸化物層とを形成する方法は、以下の酸化物層形成工程が好ましい。
There is no restriction | limiting in particular as a method of forming said 1st oxide layer and said 2nd oxide layer, According to the objective, it can select suitably, For example, sputtering, chemical vapor deposition (CVD) ), Vacuum film forming methods such as atomic layer deposition (ALD), and the like. Alternatively, it may be formed by applying a composition containing a metal compound and a solvent by a printing method such as spin coating, die coating, or inkjet, and then performing a heat treatment such as drying or baking.
The first oxide layer and the second oxide layer may be formed separately or simultaneously.
The method for forming the first oxide layer and the second oxide layer is preferably the following oxide layer forming step.
＜酸化物層形成工程＞
前記酸化物層形成工程は、同一の金属酸化物材料を用いて、前記第一の酸化物層と、前記第二の酸化物層とを同時に形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、以下の工程（ｉ）、（ｉｉ）などが挙げられる。
工程（ｉ）所定の開口を有するマスクを介して、金属酸化物材料を真空成膜法を用いて形成することで、前記第一の酸化物層と、前記第二の酸化物層とを同時に形成する工程
工程（ｉｉ）金属酸化物材料を用いて酸化物層を形成した後、エッチングにより前記酸化物層を分割して、前記第一の酸化物層と、前記第二の酸化物層とを同時に形成する工程
<Oxide layer forming step>
The oxide layer forming step is not particularly limited as long as it is a step of simultaneously forming the first oxide layer and the second oxide layer using the same metal oxide material. Can be appropriately selected according to the following, and examples thereof include the following steps (i) and (ii).
Step (i) A metal oxide material is formed using a vacuum film formation method through a mask having a predetermined opening, so that the first oxide layer and the second oxide layer are simultaneously formed. Step (ii) After forming an oxide layer using a metal oxide material, the oxide layer is divided by etching, and the first oxide layer, the second oxide layer, The process of forming
本発明の前記半導体素子の製造方法を用い、前記酸化物層形成工程を経て製造された半導体素子においては、前記第一の活性層と、前記第二の活性層とが、同一の金属酸化物材料を原材料として製造されていることから、前記第一の活性層と、前記第二の活性層とにおける金属の密度、層の厚さなどは、同じとなる。そのため、例えば、ある半導体素子において、ｐ型酸化物半導体からなる第一の活性層と、ｎ型酸化物半導体からなる第二の活性層とが金属の密度、層の厚さなどにおいて同じ場合には、本発明の半導体素子の製造方法が使用されている可能性が高い。
例えば、前記第一の活性層と、前記第二の活性層とが、前記酸化物層形成工程を経て製造されたことは、ＥＰＭＡ等の定量分析や断面ＴＥＭを用いた膜厚評価により確認できる。
In the semiconductor device manufactured through the oxide layer forming step using the method for manufacturing a semiconductor device of the present invention, the first active layer and the second active layer are the same metal oxide. Since the material is manufactured as a raw material, the metal density, the layer thickness, and the like in the first active layer and the second active layer are the same. Therefore, for example, in a certain semiconductor element, when the first active layer made of a p-type oxide semiconductor and the second active layer made of an n-type oxide semiconductor have the same metal density, layer thickness, etc. The method of manufacturing a semiconductor device of the present invention is likely to be used.
For example, the fact that the first active layer and the second active layer are manufactured through the oxide layer forming step can be confirmed by quantitative analysis such as EPMA or film thickness evaluation using a cross-sectional TEM. .
前記半導体素子の製造方法により製造される半導体素子としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＣＭＯＳなどが挙げられる。ＣＭＯＳは、相補型（Ｃｏｍｐｌｅｍｅｎｔａｒｙ）ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の略である。 There is no restriction | limiting in particular as a semiconductor element manufactured by the manufacturing method of the said semiconductor element, According to the objective, it can select suitably, For example, CMOS etc. are mentioned. CMOS is an abbreviation for Complementary MOS (Metal Oxide Semiconductor).
ここで、本発明の半導体素子の製造方法の一例を、図を用いて説明する。
まず、基板１上に、２つのゲート電極２Ａ、２Ｂと、ゲート電極２Ａ、２Ｂを覆うように形成されたゲート絶縁層３とを有する構造体を用意する（図１Ａ）。この構造体は公知の方法により形成できる。
次に、ゲート絶縁層３上に、第一の酸化物層４Ａ、及び第二の酸化物層４Ｂを形成する（図１Ｂ）。第一の酸化物層４Ａ、及び第二の酸化物層４Ｂは、例えば、同一の金属酸化物材料を用いて、同時に形成する。
次に、ゲート絶縁層３上に、第一の酸化物層４Ａに接するソース電極５Ａ、第二の酸化物層４Ｂに接するソース電極５Ｃ、並びに、第一の酸化物層４Ａ及び第二の酸化物層４Ｂに接するドレイン電極５Ｂを形成する（図１Ｃ）。これらの電極は、例えば、真空蒸着法を用いてＡｌ膜を形成し、それをメタルマスクを介してパターニングすることで形成できる。
次に、第二の酸化物層４Ｂ上に絶縁層６を形成する（図１Ｄ）。そうすることで、第二の酸化物層４Ｂは、ゲート絶縁層３、ソース電極５Ｃ、ドレイン電極５Ｂ、及び絶縁層６によって覆われ、次の加熱工程における還元雰囲気に接しないようになる。
次に、上記手順で作製された半導体素子前駆体を還元雰囲気下で加熱する。その際、酸素分圧を１０−５Ｐａ以下とすることが好ましい。還元雰囲気は、第一の酸化物層４Ａには接するが、第二の酸化物層４Ｂには接しない。したがって、第一の酸化物層４Ａは還元され、ｎ型酸化物半導体である第一の活性層４ｐとなり、第二の酸化物層４Ｂは、そのままでｎ型酸化物半導体である第二の活性層４ｎとなる（図１Ｅ）。
以上により、ＣＭＯＳ型の半導体素子が得られる。
Here, an example of the manufacturing method of the semiconductor element of this invention is demonstrated using figures.
First, a structure having two gate electrodes 2A and 2B and a gate insulating layer 3 formed so as to cover the gate electrodes 2A and 2B is prepared on the substrate 1 (FIG. 1A). This structure can be formed by a known method.
Next, a first oxide layer 4A and a second oxide layer 4B are formed on the gate insulating layer 3 (FIG. 1B). The first oxide layer 4A and the second oxide layer 4B are formed simultaneously using, for example, the same metal oxide material.
Next, the source electrode 5A in contact with the first oxide layer 4A, the source electrode 5C in contact with the second oxide layer 4B, and the first oxide layer 4A and the second oxidation are formed on the gate insulating layer 3. A drain electrode 5B in contact with the physical layer 4B is formed (FIG. 1C). These electrodes can be formed, for example, by forming an Al film using a vacuum deposition method and patterning the film through a metal mask.
Next, the insulating layer 6 is formed on the second oxide layer 4B (FIG. 1D). By doing so, the second oxide layer 4B is covered with the gate insulating layer 3, the source electrode 5C, the drain electrode 5B, and the insulating layer 6, and does not come into contact with the reducing atmosphere in the next heating step.
Next, the semiconductor element precursor produced by the above procedure is heated in a reducing atmosphere. At that time, the oxygen partial pressure is preferably 10 −5 Pa or less. The reducing atmosphere contacts the first oxide layer 4A but does not contact the second oxide layer 4B. Accordingly, the first oxide layer 4A is reduced to become the first active layer 4p that is an n-type oxide semiconductor, and the second oxide layer 4B is left as it is as the second active layer that is an n-type oxide semiconductor. It becomes layer 4n (FIG. 1E).
As described above, a CMOS type semiconductor element can be obtained.
図には示していないが、第一の活性層４ｐが大気中の酸素や水分に触れて特性が変化するのを防ぐため、第一の活性層４ｐを覆う保護層を形成することも好ましい形態である。その際、保護層は第一の活性層４ｐ上だけではなく絶縁層６上に積層され、第二の活性層４ｎに対する保護の効果を高めても良い。また、半導体素子の上に層間絶縁膜を設け、その上に表示素子等の別の素子を形成するような場合は、この層間絶縁膜によって第二の活性層４ｎと絶縁層６が覆われている構造を取ることも好ましい。 Although not shown in the figure, it is also preferable to form a protective layer covering the first active layer 4p in order to prevent the first active layer 4p from touching oxygen or moisture in the atmosphere and changing its characteristics. It is. At that time, the protective layer may be laminated not only on the first active layer 4p but also on the insulating layer 6 to enhance the protection effect on the second active layer 4n. When an interlayer insulating film is provided on the semiconductor element and another element such as a display element is formed thereon, the second active layer 4n and the insulating layer 6 are covered with the interlayer insulating film. It is also preferable to take the structure.
（実施例１）
＜ＣＭＯＳインバータの作製＞
−ゲート電極の形成−
ガラス基板上に、１００ｎｍの厚みになるようにＡｌを蒸着し、フォトリソグラフィを行ってライン状にパターニングすることによって、ゲート電極を形成した。
Example 1
<Production of CMOS inverter>
-Formation of gate electrode-
On the glass substrate, Al was vapor-deposited so as to have a thickness of 100 nm, and a gate electrode was formed by performing photolithography and patterning in a line shape.
−ゲート絶縁層の形成−
プラズマＣＶＤにより、原料にＳｉＨ４ガスとＮ２Ｏガスを用い、２００℃の温度で２００ｎｍの厚みのＳｉＯＮを成膜した。これをゲート絶縁層とする。
-Formation of gate insulation layer-
Using plasma CVD, SiH 4 gas and N 2 O gas were used as raw materials, and a 200 nm thick SiON film was formed at a temperature of 200 ° C. This is a gate insulating layer.
−第一及び第二の活性層とするための酸化物層の形成−
チャンバー内にアルゴン（Ａｒ）と酸素（Ｏ２）ガスを導入し、ＳｎＯ２焼結体ターゲットを用いて、常温でＲＦスパッタ法を行うことにより、ＳｎＯ２膜を成膜した。成膜時にチャンバー内に導入するガスの流量における酸素比率は、全流量（アルゴンガスと酸素ガスの流量の和）に対し酸素１０．０％とした。パターニングはメタルマスクを介して成膜することで行い、第一の活性層とするための第一の酸化物層と、第二の活性層とするための第二の酸化物層とが分離したパターンを得た。
-Formation of oxide layer for forming first and second active layers-
Argon (Ar) and oxygen (O 2 ) gas was introduced into the chamber, and an SnO 2 sintered body target was used to perform an RF sputtering method at room temperature to form a SnO 2 film. The oxygen ratio in the flow rate of the gas introduced into the chamber during film formation was set to 10.0% oxygen with respect to the total flow rate (sum of the flow rates of argon gas and oxygen gas). Patterning is performed by forming a film through a metal mask, and the first oxide layer for forming the first active layer and the second oxide layer for forming the second active layer are separated. Got a pattern.
−ソース電極及びドレイン電極の形成−
前記ゲート絶縁層上において、第一の活性層とするための第一の酸化物層に接するソース電極及びドレイン電極を形成した。また、同時に、第二の活性層とするための第二の酸化物層に接するソース電極及びドレイン電極を形成した。
電極は、真空蒸着法を用いて厚みが１００ｎｍのＡｌ膜を形成し、それをメタルマスクを介してパターニングすることで形成した。ここで、第一の活性層とするための第一の酸化物層に接続したドレイン電極と、第二の活性層とするための第二の酸化物層に接続したドレイン電極は電気的に導通している。それぞれのソース・ドレイン電極によって作られるチャネル領域の大きさは、幅が２００μｍ、チャネル長が５０μｍであった。
-Formation of source and drain electrodes-
On the gate insulating layer, a source electrode and a drain electrode in contact with a first oxide layer for forming a first active layer were formed. At the same time, a source electrode and a drain electrode in contact with the second oxide layer for forming the second active layer were formed.
The electrode was formed by forming an Al film having a thickness of 100 nm using a vacuum deposition method and patterning it through a metal mask. Here, the drain electrode connected to the first oxide layer for forming the first active layer and the drain electrode connected to the second oxide layer for forming the second active layer are electrically conductive. doing. The size of the channel region formed by each source / drain electrode was 200 μm in width and 50 μm in channel length.
−第二の活性層とするための第二の酸化物層上への絶縁層の形成−
チャンバー内にアルゴン（Ａｒ）と酸素（Ｏ２）ガスを導入し、ＳｉＯ２ターゲットを用いて、常温でＲＦスパッタ法を行うことにより、ＳｉＯ２絶縁層を成膜した。成膜時にチャンバー内に導入するガスの流量における酸素比率は、全流量に対し酸素２５．０％とした。パターニングはメタルマスクを介して成膜することで行い、第二の活性層とするための第二の酸化物層を覆う領域に形成した。これにより、第二の活性層とするための第二の酸化物層は、ゲート絶縁層、ソース電極、ドレイン電極、ＳｉＯ２絶縁層によって周囲を囲まれ、外気には触れない状態となった。
-Formation of an insulating layer on the second oxide layer to form a second active layer-
Argon (Ar) and oxygen (O 2 ) gas was introduced into the chamber, and a SiO 2 insulating layer was formed by performing RF sputtering at room temperature using a SiO 2 target. The oxygen ratio in the flow rate of the gas introduced into the chamber during film formation was 25.0% of oxygen with respect to the total flow rate. Patterning was performed by forming a film through a metal mask, and was formed in a region covering the second oxide layer for forming the second active layer. As a result, the second oxide layer for forming the second active layer was surrounded by the gate insulating layer, the source electrode, the drain electrode, and the SiO 2 insulating layer and was not in contact with the outside air.
−還元雰囲気中での加熱工程−
基板を密閉性の高いチャンバー内の加熱ステージ上に設置し、これを３００℃で４時間加熱した。温度はステージに取り付けた熱電対で計測し、フィードバック制御することで一定に保った。加熱中は、酸素ポンプによって酸素濃度を低減したＧ２グレードのＡｒガスをチャンバー炉内へ導入した。Ａｒの流量はマスフローコントローラーで制御し、チャンバー炉内の圧力を１０ｋＰａとした。また、酸素ポンプの出力を制御してチャンバー炉内の酸素分圧を１×１０−１０Ｐａに保った。
-Heating process in reducing atmosphere-
The substrate was placed on a heating stage in a highly sealed chamber and heated at 300 ° C. for 4 hours. The temperature was measured with a thermocouple attached to the stage and kept constant by feedback control. During the heating, G2 grade Ar gas having an oxygen concentration reduced by an oxygen pump was introduced into the chamber furnace. The flow rate of Ar was controlled by a mass flow controller, and the pressure in the chamber furnace was 10 kPa. Further, the oxygen partial pressure in the chamber furnace was maintained at 1 × 10 −10 Pa by controlling the output of the oxygen pump.
以上のプロセスにより、図１Ｅに類似の、第二の活性層を有するｎ型の電界効果型トランジスタと第一の活性層を有するｐ型の電界効果型トランジスタとからなるＣＭＯＳインバータを作製した。図１Ｅには図示されていないが、第一の活性層下のゲート電極と第二の活性層下のゲート電極とは導通しており、ここに入力電圧（Ｖｉｎ）を印加する。また、第一の活性層に接続したドレイン電極と第二の活性層に接続したドレイン電極とは導通しており、ここの電圧が出力（Ｖｏｕｔ）となる図２のような回路構成となっている。 By the above process, a CMOS inverter composed of an n-type field effect transistor having a second active layer and a p-type field effect transistor having a first active layer, similar to FIG. 1E, was produced. Although not shown in FIG. 1E, the gate electrode under the first active layer and the gate electrode under the second active layer are electrically connected, and an input voltage (Vin) is applied thereto. Further, the drain electrode connected to the first active layer and the drain electrode connected to the second active layer are electrically connected, and the circuit configuration as shown in FIG. 2 is obtained in which the voltage here becomes the output (Vout). Yes.
＜特性の測定＞
得られたＣＭＯＳインバータについて特性評価を実施した。Ｖｄｄを１０Ｖとし、Ｖｉｎを０Ｖから１０Ｖまで変化させてＶｏｕｔを計測したところ、Ｖｉｎ＝０ＶではＶｏｕｔ＝１０Ｖ、Ｖｉｎ＝１０ＶではＶｏｕｔ＝０Ｖとなり、出力が反転する動作が確認できた。
<Measurement of characteristics>
Characteristic evaluation was implemented about the obtained CMOS inverter. When V dd was 10 V and V in was changed from 0 V to 10 V, V out was measured. When V in = 0V, V out = 10 V, and when V in = 10 V, V out = 0 V, and the output was inverted. It could be confirmed.
本発明の態様は、例えば、以下のとおりである。
＜１＞ ｐ型酸化物半導体からなる第一の活性層と、ｎ型酸化物半導体からなる第二の活性層とを有する半導体素子の製造方法であって、
前記第一の活性層とするための第一の酸化物層と、前記第二の活性層とするための第二の酸化物層と、前記第二の酸化物層を覆う絶縁層とを有する半導体素子前駆体を還元雰囲気中で加熱する加熱工程を含み、
前記加熱工程において、前記第一の酸化物層が前記還元雰囲気に接し、前記第二の酸化物層が前記還元雰囲気に接しないことを特徴とする半導体素子の製造方法である。
＜２＞ 前記還元雰囲気が、水素ガスを含む前記＜１＞に記載の半導体素子の製造方法。
＜３＞ 前記還元雰囲気の酸素分圧が、１０−５Ｐａ以下である前記＜１＞から＜２＞のいずれかに記載の半導体素子の製造方法である。
＜４＞ 前記加熱工程における加熱温度が、１００℃以上５００℃以下である前記＜１＞から＜３＞のいずれかに記載の半導体素子の製造方法である。
＜５＞ 前記第一の活性層と、前記第二の活性層とが、同一の金属酸化物を主成分とし、前記第二の活性層の酸化度が、前記第一の活性層の酸化度よりも高い前記＜１＞から＜４＞のいずれかに記載の半導体素子の製造方法である。
＜６＞ 前記同一の金属酸化物が、錫酸化物、タリウム酸化物、又はこれらが混合した酸化物である前記＜５＞に記載の半導体素子の製造方法である。
＜７＞ 同一の金属酸化物材料を用いて、前記第一の酸化物層と、前記第二の酸化物層とを同時に形成する酸化物層形成工程を含む前記＜１＞から＜６＞のいずれかに記載の半導体素子の製造方法である。
＜８＞ 前記ｎ型酸化物半導体が、置換ドーパントを含む前記＜１＞から＜６＞のいずれかに記載の半導体素子の製造方法である。
＜９＞ 前記絶縁層が、絶縁性を有する酸化物層である前記＜１＞から＜８＞のいずれかに記載の半導体素子の製造方法である。
＜１０＞ 前記半導体素子が、ＣＭＯＳである前記＜１＞から＜９＞のいずれかに記載の半導体素子の製造方法である。
Aspects of the present invention are as follows, for example.
<1> A method for producing a semiconductor element, comprising a first active layer made of a p-type oxide semiconductor and a second active layer made of an n-type oxide semiconductor,
A first oxide layer for forming the first active layer; a second oxide layer for forming the second active layer; and an insulating layer covering the second oxide layer. Including a heating step of heating the semiconductor element precursor in a reducing atmosphere;
In the heating step, the first oxide layer is in contact with the reducing atmosphere, and the second oxide layer is not in contact with the reducing atmosphere.
<2> The method for manufacturing a semiconductor element according to <1>, wherein the reducing atmosphere includes hydrogen gas.
<3> The method for producing a semiconductor element according to any one of <1> to <2>, wherein an oxygen partial pressure in the reducing atmosphere is 10 −5 Pa or less.
<4> The method for producing a semiconductor element according to any one of <1> to <3>, wherein a heating temperature in the heating step is 100 ° C. or higher and 500 ° C. or lower.
<5> The first active layer and the second active layer are mainly composed of the same metal oxide, and the oxidation degree of the second active layer is the oxidation degree of the first active layer. It is a manufacturing method of the semiconductor element in any one of said <1> to <4> higher than.
<6> The method for producing a semiconductor element according to <5>, wherein the same metal oxide is tin oxide, thallium oxide, or an oxide obtained by mixing them.
<7> From <1> to <6>, including an oxide layer forming step of simultaneously forming the first oxide layer and the second oxide layer using the same metal oxide material It is a manufacturing method of the semiconductor device in any one.
<8> The method for producing a semiconductor element according to any one of <1> to <6>, wherein the n-type oxide semiconductor includes a substituted dopant.
<9> The method for manufacturing a semiconductor element according to any one of <1> to <8>, wherein the insulating layer is an oxide layer having an insulating property.
<10> The method for manufacturing a semiconductor element according to any one of <1> to <9>, wherein the semiconductor element is a CMOS.
本発明によれば、従来における前記諸問題を解決し、ｐ型酸化物半導体とｎ型酸化物半導体とを有する半導体素子を制御性良く製造できる半導体素子の製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the said various problems in the past can be solved, and the manufacturing method of the semiconductor element which can manufacture the semiconductor element which has a p-type oxide semiconductor and an n-type oxide semiconductor with sufficient controllability can be provided.
１ 基板
２Ａ ゲート電極
２Ｂ ゲート電極
３ ゲート絶縁層
４Ａ 第一の酸化物層
４Ｂ 第二の酸化物層
４ｐ 第一の活性層
４ｎ 第二の活性層
５Ａ ソース電極
５Ｂ ドレイン電極
５Ｃ ソース電極
６ 絶縁層
1 substrate 2A gate electrode 2B gate electrode 3 gate insulating layer 4A first oxide layer 4B second oxide layer 4p first active layer 4n second active layer 5A source electrode 5B drain electrode 5C source electrode 6 insulating layer
Claims (10)
前記第一の活性層とするための第一の酸化物層と、前記第二の活性層とするための第二の酸化物層と、前記第二の酸化物層を覆う絶縁層とを有する半導体素子前駆体を還元雰囲気中で加熱する加熱工程を含み、
前記加熱工程において、前記第一の酸化物層が前記還元雰囲気に接し、前記第二の酸化物層が前記還元雰囲気に接しないことを特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device having a first active layer made of a p-type oxide semiconductor and a second active layer made of an n-type oxide semiconductor,
A first oxide layer for forming the first active layer; a second oxide layer for forming the second active layer; and an insulating layer covering the second oxide layer. Including a heating step of heating the semiconductor element precursor in a reducing atmosphere;
In the heating step, the first oxide layer is in contact with the reducing atmosphere, and the second oxide layer is not in contact with the reducing atmosphere.
The method for manufacturing a semiconductor element according to claim 1, wherein the semiconductor element is a CMOS.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016144850A JP6942943B2 (en) | 2016-07-22 | 2016-07-22 | Manufacturing method of semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016144850A JP6942943B2 (en) | 2016-07-22 | 2016-07-22 | Manufacturing method of semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018014472A true JP2018014472A (en) | 2018-01-25 |
| JP6942943B2 JP6942943B2 (en) | 2021-09-29 |
Family
ID=61019565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016144850A Active JP6942943B2 (en) | 2016-07-22 | 2016-07-22 | Manufacturing method of semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6942943B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020177145A1 (en) * | 2019-03-01 | 2020-09-10 | 深圳市华星光电半导体显示技术有限公司 | Display panel and manufacturing method therefor, and etching system |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081362A (en) * | 2005-09-14 | 2007-03-29 | Samsung Sdi Co Ltd | Transparent thin film transistor and its manufacturing method |
| WO2010010802A1 (en) * | 2008-07-24 | 2010-01-28 | 独立行政法人科学技術振興機構 | P-CHANNEL THIN-FILM TRANSISTOR AND PROCESS FOR PRODUCING THE p-CHANNEL THIN-FILM TRANSISTOR |
| JP2010212285A (en) * | 2009-03-06 | 2010-09-24 | Canon Inc | Method for forming semiconductor element and semiconductor element |
| JP2015144240A (en) * | 2013-12-26 | 2015-08-06 | 株式会社リコー | P-type oxide semiconductor, composition for manufacturing p-type oxide semiconductor, method for manufacturing p-type oxide semiconductor, semiconductor element, display element, image display device and system |
| US20150325605A1 (en) * | 2013-12-24 | 2015-11-12 | Boe Technology Group Co., Ltd. | Complementary thin film transistor driving back plate and preparing method thereof, and display device |
| WO2016109118A1 (en) * | 2014-12-30 | 2016-07-07 | Qualcomm Mems Technologies, Inc. | Atomic layer deposition of p-type oxide semiconductor thin films |
-
2016
- 2016-07-22 JP JP2016144850A patent/JP6942943B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081362A (en) * | 2005-09-14 | 2007-03-29 | Samsung Sdi Co Ltd | Transparent thin film transistor and its manufacturing method |
| WO2010010802A1 (en) * | 2008-07-24 | 2010-01-28 | 独立行政法人科学技術振興機構 | P-CHANNEL THIN-FILM TRANSISTOR AND PROCESS FOR PRODUCING THE p-CHANNEL THIN-FILM TRANSISTOR |
| JP2010212285A (en) * | 2009-03-06 | 2010-09-24 | Canon Inc | Method for forming semiconductor element and semiconductor element |
| US20150325605A1 (en) * | 2013-12-24 | 2015-11-12 | Boe Technology Group Co., Ltd. | Complementary thin film transistor driving back plate and preparing method thereof, and display device |
| JP2015144240A (en) * | 2013-12-26 | 2015-08-06 | 株式会社リコー | P-type oxide semiconductor, composition for manufacturing p-type oxide semiconductor, method for manufacturing p-type oxide semiconductor, semiconductor element, display element, image display device and system |
| WO2016109118A1 (en) * | 2014-12-30 | 2016-07-07 | Qualcomm Mems Technologies, Inc. | Atomic layer deposition of p-type oxide semiconductor thin films |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020177145A1 (en) * | 2019-03-01 | 2020-09-10 | 深圳市华星光电半导体显示技术有限公司 | Display panel and manufacturing method therefor, and etching system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6942943B2 (en) | 2021-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6296463B2 (en) | Thin film transistor and manufacturing method thereof | |
| TWI514584B (en) | Semiconductor device, measurement apparatus, and measurement method of relative permittivity | |
| JP2010016163A (en) | Thin-film transistor and display device | |
| JP2008199005A (en) | Thin film transistor and manufacturing method of the same | |
| JP2014078645A (en) | Oxide semiconductor thin film and thin film transistor | |
| JP5552440B2 (en) | Method for manufacturing transistor | |
| JPWO2010098101A1 (en) | Transistor, transistor manufacturing method and manufacturing apparatus thereof | |
| JP2012238763A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| TW201332120A (en) | Method for forming a semiconductive oxynitride compound and a method of fabricating a thin film transistor using the same | |
| CN115210850A (en) | Tellurium oxide and thin film transistor including tellurium oxide as channel layer | |
| WO2010018875A1 (en) | Process for producing field effect transistor | |
| JPWO2010098100A1 (en) | Transistor, transistor manufacturing method and manufacturing apparatus thereof | |
| JP2011216574A (en) | Thin film transistor and method for manufacturing the same | |
| JP6942943B2 (en) | Manufacturing method of semiconductor element | |
| CN109461772B (en) | Tunneling transistor and phase inverter based on graphene and preparation method thereof | |
| JP6308583B2 (en) | Thin film transistor, thin film transistor manufacturing method, and semiconductor device | |
| WO2015115330A1 (en) | Thin-film transistor, oxide semiconductor, and method for producing same | |
| KR101417932B1 (en) | Thin film transistor having double layered semiconductor channel and method of manufacturing the thin film transistor | |
| KR102524882B1 (en) | Thin film transistor including crystalline izto oxide semiconductor and fabrication method for the same | |
| JP6252903B2 (en) | Thin film transistor and manufacturing method thereof | |
| KR101934165B1 (en) | Oxide thin film, method of manufacturing the same and oxide thin film transistor the same | |
| KR101659815B1 (en) | Carbon nanotube transistor array and Manufacturing Method of Carbon nanotube transistor | |
| JP6252904B2 (en) | Oxide semiconductor and its production method | |
| JP2015103677A (en) | Thin-film transistor and method of manufacturing the same | |
| KR20150128322A (en) | Method for manufacturing thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210701 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210701 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210709 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210823 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6942943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |