JP6942943B2 - Manufacturing method of semiconductor element - Google Patents
Manufacturing method of semiconductor element Download PDFInfo
- Publication number
- JP6942943B2 JP6942943B2 JP2016144850A JP2016144850A JP6942943B2 JP 6942943 B2 JP6942943 B2 JP 6942943B2 JP 2016144850 A JP2016144850 A JP 2016144850A JP 2016144850 A JP2016144850 A JP 2016144850A JP 6942943 B2 JP6942943 B2 JP 6942943B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- layer
- oxide layer
- manufacturing
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は、半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
アモルファス状態でa−Si以上の移動度を示すInGaZnO4(a−IGZO)薄膜トランジスタ(Thin Film Transistor:TFT)の発表をきっかけとして、世界中で酸化物半導体の研究開発が精力的に進められている。しかしながら、これら酸化物半導体材料の殆どは、電子をキャリアとするn型酸化物半導体である。 With the announcement of the InGaZnO 4 (a-IGZO) thin film transistor (TFT), which exhibits mobility of a-Si or higher in the amorphous state, research and development of oxide semiconductors are being energetically promoted all over the world. .. However, most of these oxide semiconductor materials are n-type oxide semiconductors having electrons as carriers.
p型酸化物半導体としては、1価のCuを含む酸化物や(例えば、特許文献1参照)、2価のSnを含む酸化物(例えば、非特許文献1参照)を中心に開発が進められている。しかしながら、これらのp型酸化物半導体を活性層とするトランジスタの特性は、n型酸化物のトランジスタ特性と同程度のレベルには達しておらず、従ってn型とp型の両方の活性層を酸化物で形成した相補型の動作を有する半導体素子の開発は進んでいない。 Development of p-type oxide semiconductors has been promoted mainly on oxides containing monovalent Cu (see, for example, Patent Document 1) and oxides containing divalent Sn (see, for example, Non-Patent Document 1). ing. However, the characteristics of transistors using these p-type oxide semiconductors as active layers do not reach the same level as the transistor characteristics of n-type oxides, and therefore both n-type and p-type active layers are used. The development of semiconductor devices formed of oxides and having complementary operations has not progressed.
本発明は、p型酸化物半導体とn型酸化物半導体とを有する半導体素子を制御性良く製造できる半導体素子の製造方法を提供することを目的とする。 An object of the present invention is to provide a method for manufacturing a semiconductor device capable of manufacturing a semiconductor device having a p-type oxide semiconductor and an n-type oxide semiconductor with good controllability.
前記課題を解決するための手段としては、以下の通りである。
即ち、本発明の半導体素子の製造方法は、
p型酸化物半導体からなる第一の活性層と、n型酸化物半導体からなる第二の活性層とを有する半導体素子の製造方法であって、
前記第一の活性層とするための第一の酸化物層と、前記第二の活性層とするための第二の酸化物層と、前記第二の酸化物層を覆う絶縁層とを有する半導体素子前駆体を還元雰囲気中で加熱する加熱工程を含み、
前記加熱工程において、前記第一の酸化物層が前記還元雰囲気に接し、前記第二の酸化物層が前記還元雰囲気に接しないことを特徴とする。
The means for solving the above-mentioned problems are as follows.
That is, the method for manufacturing a semiconductor device of the present invention is
A method for manufacturing a semiconductor device having a first active layer made of a p-type oxide semiconductor and a second active layer made of an n-type oxide semiconductor.
It has a first oxide layer for forming the first active layer, a second oxide layer for forming the second active layer, and an insulating layer covering the second oxide layer. Including a heating step of heating the semiconductor device precursor in a reducing atmosphere,
In the heating step, the first oxide layer is in contact with the reducing atmosphere, and the second oxide layer is not in contact with the reducing atmosphere.
本発明によると、p型酸化物半導体とn型酸化物半導体とを有する半導体素子を制御性良く製造できる。 According to the present invention, a semiconductor device having a p-type oxide semiconductor and an n-type oxide semiconductor can be manufactured with good controllability.
本発明の実施形態を説明する前に、本発明に関連する技術について説明する。
透明導電膜として用いられるITO(SnドープIn2O3)や薄膜トランジスタの活性層として用いられるIGZO(In−Ga−Zn−O)等に代表されるn型の酸化物半導体では、キャリアである電子の輸送パスとなる伝導帯下端が主に空間的に広がった金属元素のs軌道で構成されており、これによって高いキャリア移動度を実現している。一方p型の場合は、キャリアであるホールの輸送パスが価電子帯上端となる。多くの酸化物ではこの価電子帯上端が局在した酸素の2p軌道で構成されており、この場合は高い移動度が得られない。
Prior to explaining embodiments of the present invention, techniques related to the present invention will be described.
In n-type oxide semiconductors such as ITO (Sn-doped In 2 O 3 ) used as a transparent conductive film and IGZO (In-Ga-Zn-O) used as an active layer of a thin film transistor, electrons are carriers. The lower end of the conduction band, which is the transport path of the metal element, is mainly composed of spatially expanded s orbitals of metal elements, which realizes high carrier mobility. On the other hand, in the case of the p-type, the transport path of the hole, which is a carrier, is the upper end of the valence band. Many oxides are composed of 2p orbitals of oxygen in which the upper end of this valence band is localized, and in this case, high mobility cannot be obtained.
そこで、従来技術においては、Cu2O、SrCu2O2、CuAO2(A=B,Al,Ga,In)といった1価のCuを含む酸化物がp型半導体として開発の対象とされてきた。これらの酸化物では、価電子帯上端が酸素の2pとCuの3dの混成軌道によって構成されており、局在性が弱められていることで移動度の向上が見込まれる。また、他のp型酸化物として2価のSnを含む酸化物(SnO)が知られているが、この場合は価電子帯上端が局在性の弱いSnの5s軌道で構成される。いずれのp型酸化物においても、キャリアとなるホールは酸素過剰のノンストイキオメトリにより生成される。すなわち、キャリア密度を制御して所望の導電率のp型半導体を得るには、酸化物を形成するプロセスにおいて酸化物中の酸素量を制御する必要がある。 Therefore, in the prior art, oxides containing monovalent Cu such as Cu 2 O, SrCu 2 O 2 , and CuAO 2 (A = B, Al, Ga, In) have been targeted for development as p-type semiconductors. .. In these oxides, the upper end of the valence band is composed of a hybrid orbital of 2p of oxygen and 3d of Cu, and the mobility is expected to be improved by weakening the localization. Further, an oxide (SnO) containing divalent Sn is known as another p-type oxide, but in this case, the upper end of the valence band is composed of 5s orbitals of Sn having weak localization. In any p-type oxide, carrier holes are generated by oxygen-excessive non-stoichiometry. That is, in order to control the carrier density and obtain a p-type semiconductor having a desired conductivity, it is necessary to control the amount of oxygen in the oxide in the process of forming the oxide.
特開2010−212285号公報には、室温で酸素量を制御しながらSnOを含む膜であるアモルファスSnO膜を形成し(第1の工程)、次いで前記アモルファスSnO膜の上にSiO2等の絶縁膜を形成し(第2の工程)、その後、これらの積層膜に対して熱処理を行う(第3の工程)ことによって、p型半導体を形成する方法が開示されている。また、第2の工程で絶縁膜を形成した領域は第3の工程によってp型半導体となり、前記絶縁膜を形成しなかった領域はn型半導体となることを利用して、相補型半導体素子を形成する方法が開示されている。p型半導体の形成に関して、第2の工程は第3の工程における酸素量の制御を不要とし、アモルファスSnO膜からの酸素の脱離あるいはアモルファスSnOへの酸素の取り込みを防ぐ効果を有し、これにより、容易にSnO多結晶単相膜を得ることができると述べられている。
しかし、この方法では、p型半導体の導電率の制御が難しいという課題が存在する。特開2010−212285号公報において述べられているように、第3の工程ではアモルファスSnO膜からの酸素の脱離及び取り込みが絶縁膜の存在によって抑制されているため、この工程においてSnO膜の酸素量を制御することはできない。すなわち、加熱の結果として得られる膜のキャリア密度を制御する手段が無い。
In Japanese Patent Application Laid-Open No. 2010-212285, an amorphous SnO film which is a film containing SnO is formed while controlling the amount of oxygen at room temperature (first step), and then insulation such as SiO 2 is formed on the amorphous SnO film. A method of forming a p-type semiconductor by forming a film (second step) and then heat-treating these laminated films (third step) is disclosed. Further, by utilizing the fact that the region in which the insulating film is formed in the second step becomes a p-type semiconductor in the third step and the region in which the insulating film is not formed becomes an n-type semiconductor, a complementary semiconductor element is formed. The method of forming is disclosed. Regarding the formation of the p-type semiconductor, the second step eliminates the need to control the amount of oxygen in the third step, and has the effect of preventing the desorption of oxygen from the amorphous SnO film or the uptake of oxygen into the amorphous SnO. Therefore, it is stated that a SnO polycrystalline monophasic film can be easily obtained.
However, this method has a problem that it is difficult to control the conductivity of the p-type semiconductor. As described in JP-A-2010-212285, since the desorption and uptake of oxygen from the amorphous SnO film is suppressed by the presence of the insulating film in the third step, oxygen in the SnO film is suppressed in this step. The amount cannot be controlled. That is, there is no means to control the carrier density of the film obtained as a result of heating.
本発明者らは、基板上に、p型酸化物半導体からなる活性層(第一の活性層)とn型酸化物半導体からなる活性層(第二の活性層)とを制御性良く形成する方法を検討した。
その結果、前記第一の活性層とするための第一の酸化物層と、前記第二の活性層とするための第二の酸化物層と、前記第二の酸化物層を覆う絶縁層とを有する半導体素子前駆体を還元雰囲気中で加熱する加熱工程を含み、前記加熱工程において、前記第一の酸化物層が前記還元雰囲気に接し、前記第二の酸化物層が前記還元雰囲気に接しないことが有効であることを見出した。
The present inventors form an active layer made of a p-type oxide semiconductor (first active layer) and an active layer made of an n-type oxide semiconductor (second active layer) on a substrate with good controllability. The method was examined.
As a result, the first oxide layer for forming the first active layer, the second oxide layer for forming the second active layer, and the insulating layer covering the second oxide layer. In the heating step, the first oxide layer is in contact with the reducing atmosphere, and the second oxide layer is brought into the reducing atmosphere. We found that it is effective not to touch.
(半導体素子の製造方法)
本発明の半導体素子の製造方法は、加熱工程を少なくとも含み、好ましくは、酸化物層形成工程を含み、更に必要に応じて、その他の工程を含む。
前記半導体素子の製造方法は、p型酸化物半導体からなる第一の活性層と、n型酸化物半導体からなる第二の活性層とを有する半導体素子を製造する方法である。
(Manufacturing method of semiconductor element)
The method for producing a semiconductor device of the present invention includes at least a heating step, preferably includes an oxide layer forming step, and further includes other steps, if necessary.
The method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device having a first active layer made of a p-type oxide semiconductor and a second active layer made of an n-type oxide semiconductor.
<加熱工程>
前記加熱工程は、前記第一の活性層とするための第一の酸化物層と、前記第二の活性層とするための第二の酸化物層と、前記第二の酸化物層を覆う絶縁層とを有する半導体素子前駆体を還元雰囲気中で加熱する工程である。
前記加熱工程においては、前記第一の酸化物層は前記還元雰囲気に接し、前記第二の酸化物層は前記還元雰囲気に接しない。
<Heating process>
The heating step covers the first oxide layer for forming the first active layer, the second oxide layer for forming the second active layer, and the second oxide layer. This is a step of heating a semiconductor device precursor having an insulating layer in a reducing atmosphere.
In the heating step, the first oxide layer is in contact with the reducing atmosphere, and the second oxide layer is not in contact with the reducing atmosphere.
前記加熱工程においては、第一の酸化物層を還元雰囲気に接触させて還元してp型の導電特性を発現させ、第一の活性層に転換する。
一方、第二の酸化物層は、前記加熱工程において還元雰囲気に触れない状態となっている。そうすることによって、第二の酸化物層が還元されて酸素欠損量が増加しキャリア過剰になることを防止している。即ち、前記第二の酸化物層は、それ自体の酸化度が変化せず前記第二の活性層となる。
In the heating step, the first oxide layer is brought into contact with the reducing atmosphere and reduced to exhibit p-type conductive properties, and the first oxide layer is converted into the first active layer.
On the other hand, the second oxide layer is in a state where it does not come into contact with the reducing atmosphere in the heating step. By doing so, the second oxide layer is reduced to prevent an increase in oxygen deficiency and an excess of carriers. That is, the second oxide layer becomes the second active layer without changing the degree of oxidation of itself.
前記還元雰囲気としては、水素ガスを含む混合ガスを用いることができる。例えば、加熱チャンバーに水素を1%〜5%含む窒素ガスを流しながら加熱を行う。水素ガスの濃度によって還元の度合いを制御することもできる。 As the reducing atmosphere, a mixed gas containing hydrogen gas can be used. For example, heating is performed while flowing nitrogen gas containing 1% to 5% of hydrogen through the heating chamber. The degree of reduction can also be controlled by the concentration of hydrogen gas.
前記還元雰囲気として、不活性ガスを主成分とし、不純物である酸素の濃度が制御され、酸素分圧が10−5Pa以下である雰囲気を用いることも有効である。酸素分圧が10−10Pa以下であることによって充分な還元作用が得られ、その値によって還元の度合いを制御することができる。この場合、加熱チャンバーに酸素濃度の制御された不活性ガスを所定の量流す方法が好ましい形態である。 As the reducing atmosphere, it is also effective to use an atmosphere containing an inert gas as a main component, the concentration of oxygen as an impurity is controlled, and the oxygen partial pressure is 10-5 Pa or less. When the oxygen partial pressure is 10-10 Pa or less, a sufficient reducing action can be obtained, and the degree of reduction can be controlled by the value. In this case, a method of flowing a predetermined amount of an inert gas having a controlled oxygen concentration through the heating chamber is a preferable form.
ガスの流量はマスフローコントローラー等で制御し、チャンバー内の圧力や酸素分圧は随時モニターしておくことが好ましい。チャンバー内の酸素分圧が所定の値で保たれるよう不活性ガスの流量や不活性ガス中の酸素濃度をフィードバック制御することは、プロセスの制御性を高める点で有効である。 It is preferable to control the gas flow rate with a mass flow controller or the like and monitor the pressure in the chamber and the oxygen partial pressure at any time. Feedback control of the flow rate of the inert gas and the oxygen concentration in the inert gas so that the partial pressure of oxygen in the chamber is maintained at a predetermined value is effective in improving the controllability of the process.
チャンバー内の圧力が例えば10kPaで酸素分圧が10−5Paの時、不活性ガスの酸素濃度は0.001ppmである。このような極めて酸素濃度の低い不活性ガスを得るためには、酸素を除去できる酸素ポンプを用いると良い。酸素ポンプとしては例えば、固体電解質として酸化ジルコニウムを有する酸素ポンプを用いることができる。不活性ガスとしては特に限定されないが、例えばArやN2を用いることができる。 When the pressure in the chamber is, for example, 10 kPa and the oxygen partial pressure is 10-5 Pa, the oxygen concentration of the inert gas is 0.001 ppm. In order to obtain such an inert gas having an extremely low oxygen concentration, it is preferable to use an oxygen pump capable of removing oxygen. As the oxygen pump, for example, an oxygen pump having zirconium oxide as a solid electrolyte can be used. The inert gas is not particularly limited, but for example, Ar or N 2 can be used.
前記加熱工程における加熱温度としては、還元が効率良く且つ制御性良く進む条件として、100℃以上500℃以下であることが好ましい。 The heating temperature in the heating step is preferably 100 ° C. or higher and 500 ° C. or lower as a condition for the reduction to proceed efficiently and with good controllability.
前記第一の活性層と、前記第二の活性層とは、同一の金属酸化物を主成分とし、前記第二の活性層の酸化度が、前記第一の活性層の酸化度よりも高いことが好ましい。
同一の金属酸化物とは、例えば、錫酸化物、タリウム酸化物のいずれか或いはこれらが混合した酸化物である。同一の金属酸化物が錫酸化物の場合は、第一の活性層がSnO、第二の活性層がSnO2となる。同一の金属酸化物がタリウム酸化物の場合は、第一の活性層がTl2O、第二の活性層がTl2O3となる。
ここで、主成分とは、半導体特性を発現する成分を意味する。
ここで、酸化度とは、金属酸化物における金属の酸化数と対応する。即ち、「第二の活性層の酸化度が、第一の活性層の酸化度よりも高い」とは、「第二の活性層の主成分の金属酸化物の金属の酸化数が、第一の活性層の主成分の金属酸化物の金属の酸化数よりも大きい」ことを意味する。また、酸化数においては、負の整数よりも0が大きく、0よりも正の整数が大きいとする。
The first active layer and the second active layer contain the same metal oxide as a main component, and the degree of oxidation of the second active layer is higher than the degree of oxidation of the first active layer. Is preferable.
The same metal oxide is, for example, an oxide of either tin oxide or thallium oxide, or a mixture thereof. When the same metal oxide is tin oxide, the first active layer is SnO and the second active layer is SnO 2 . When the same metal oxide is thallium oxide, the first active layer is Tl 2 O and the second active layer is Tl 2 O 3 .
Here, the principal component means a component that expresses semiconductor characteristics.
Here, the degree of oxidation corresponds to the oxidation number of the metal in the metal oxide. That is, "the degree of oxidation of the second active layer is higher than the degree of oxidation of the first active layer" means that "the oxidation number of the metal of the metal oxide as the main component of the second active layer is the first. It means that it is larger than the oxidation number of the metal of the metal oxide which is the main component of the active layer. Further, in terms of the oxidation number, it is assumed that 0 is larger than a negative integer and a positive integer is larger than 0.
また、例えば、錫酸化物を第一の活性層に用いる場合、n型のSnO2の方がp型のSnOよりも遥かに安定である。そのため、最初に第一の酸化物層としてはSnO2層を形成する方が容易で安定したプロセスとなる。これを還元雰囲気中で加熱し、第一の活性層であるSnOを得る。更に、前記加熱工程における雰囲気の還元性の度合いや温度と加熱時間を適宜選択することにより、第一の活性層であるSnO層中の酸素量を制御して所望の導電率を有する第一の活性層を得ることができる。 Further, for example, when tin oxide is used as the first active layer, the n-type SnO 2 is much more stable than the p-type SnO. Therefore, it is easier and more stable to form the SnO 2 layer as the first oxide layer first. This is heated in a reducing atmosphere to obtain SnO, which is the first active layer. Further, by appropriately selecting the degree of reducing property of the atmosphere in the heating step, the temperature, and the heating time, the amount of oxygen in the SnO layer, which is the first active layer, is controlled to have a desired conductivity. An active layer can be obtained.
第二の活性層として、置換ドープされているn型酸化物半導体を用いることも好ましい形態である。置換ドープされているn型酸化物半導体においては、酸素欠損量ではなくドーピング量によってキャリア密度を制御できる。前記加熱工程では、第二の活性層とするための第二の酸化物層を雰囲気に触れない状態で加熱するため、ここの工程で酸素量を調整することは困難であるが、第二の活性層とするための第二の酸化物層を形成する際に予め必要な量の置換ドーパントを入れておくことにより所望の導電率を有する第二の活性層を形成することが容易となる。 It is also a preferable form to use a substitution-doped n-type oxide semiconductor as the second active layer. In the substitution-doped n-type oxide semiconductor, the carrier density can be controlled by the doping amount instead of the oxygen deficiency amount. In the heating step, since the second oxide layer for forming the second active layer is heated in a state where it does not come into contact with the atmosphere, it is difficult to adjust the amount of oxygen in this step, but the second By adding a necessary amount of the substitution dopant in advance when forming the second oxide layer for forming the active layer, it becomes easy to form the second active layer having a desired conductivity.
前記絶縁層としては、特に制限はなく、目的に応じて適宜選択することができるが、絶縁性を有する酸化物層が好ましい。前記絶縁性を有する酸化物層としては、例えば、SiO2層などが挙げられる。 The insulating layer is not particularly limited and may be appropriately selected depending on the intended purpose, but an oxide layer having an insulating property is preferable. Examples of the oxide layer having an insulating property include a SiO 2 layer and the like.
前記第一の酸化物層と、前記第二の酸化物層とを形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着(CVD)、原子層蒸着(ALD)等の真空成膜法などが挙げられる。或いは、金属化合物と溶媒とを含む組成物をスピンコート、ダイコート、インクジェット等の印刷法によって塗布した後、乾燥や焼成といった熱処理を施して形成しても良い。
前記第一の酸化物層と、前記第二の酸化物層とは、別々に形成してもよいし、同時に形成してもよい。
前記第一の酸化物層と、前記第二の酸化物層とを形成する方法は、以下の酸化物層形成工程が好ましい。
The method for forming the first oxide layer and the second oxide layer is not particularly limited and may be appropriately selected depending on the intended purpose. For example, sputtering and chemical vapor deposition (CVD) ), Vacuum film formation method such as atomic layer deposition (ALD), and the like. Alternatively, the composition containing the metal compound and the solvent may be applied by a printing method such as spin coating, die coating, or inkjet, and then heat-treated such as drying or firing to form the composition.
The first oxide layer and the second oxide layer may be formed separately or at the same time.
The following oxide layer forming step is preferable as the method for forming the first oxide layer and the second oxide layer.
<酸化物層形成工程>
前記酸化物層形成工程は、同一の金属酸化物材料を用いて、前記第一の酸化物層と、前記第二の酸化物層とを同時に形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、以下の工程(i)、(ii)などが挙げられる。
工程(i)所定の開口を有するマスクを介して、金属酸化物材料を真空成膜法を用いて形成することで、前記第一の酸化物層と、前記第二の酸化物層とを同時に形成する工程
工程(ii)金属酸化物材料を用いて酸化物層を形成した後、エッチングにより前記酸化物層を分割して、前記第一の酸化物層と、前記第二の酸化物層とを同時に形成する工程
<Oxide layer formation process>
The oxide layer forming step is not particularly limited as long as it is a step of forming the first oxide layer and the second oxide layer at the same time using the same metal oxide material. It can be appropriately selected according to the above, and examples thereof include the following steps (i) and (ii).
Step (i) By forming a metal oxide material using a vacuum film forming method through a mask having a predetermined opening, the first oxide layer and the second oxide layer are simultaneously formed. Step of Forming Step (ii) After forming an oxide layer using a metal oxide material, the oxide layer is divided by etching to obtain the first oxide layer and the second oxide layer. Steps to form at the same time
本発明の前記半導体素子の製造方法を用い、前記酸化物層形成工程を経て製造された半導体素子においては、前記第一の活性層と、前記第二の活性層とが、同一の金属酸化物材料を原材料として製造されていることから、前記第一の活性層と、前記第二の活性層とにおける金属の密度、層の厚さなどは、同じとなる。そのため、例えば、ある半導体素子において、p型酸化物半導体からなる第一の活性層と、n型酸化物半導体からなる第二の活性層とが金属の密度、層の厚さなどにおいて同じ場合には、本発明の半導体素子の製造方法が使用されている可能性が高い。
例えば、前記第一の活性層と、前記第二の活性層とが、前記酸化物層形成工程を経て製造されたことは、EPMA等の定量分析や断面TEMを用いた膜厚評価により確認できる。
In a semiconductor device manufactured through the oxide layer forming step using the method for manufacturing the semiconductor device of the present invention, the first active layer and the second active layer are the same metal oxide. Since the material is used as a raw material, the metal density, layer thickness, and the like in the first active layer and the second active layer are the same. Therefore, for example, in a certain semiconductor device, when the first active layer made of a p-type oxide semiconductor and the second active layer made of an n-type oxide semiconductor are the same in terms of metal density, layer thickness, and the like. Is highly likely that the method for manufacturing a semiconductor device of the present invention is used.
For example, the fact that the first active layer and the second active layer were produced through the oxide layer forming step can be confirmed by quantitative analysis such as EPMA and film thickness evaluation using a cross-sectional TEM. ..
前記半導体素子の製造方法により製造される半導体素子としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、CMOSなどが挙げられる。CMOSは、相補型(Complementary)MOS(Metal Oxide Semiconductor)の略である。 The semiconductor device manufactured by the method for manufacturing a semiconductor device is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include CMOS. CMOS is an abbreviation for Complementary MOS (Metal Oxide Semiconductor).
ここで、本発明の半導体素子の製造方法の一例を、図を用いて説明する。
まず、基板1上に、2つのゲート電極2A、2Bと、ゲート電極2A、2Bを覆うように形成されたゲート絶縁層3とを有する構造体を用意する(図1A)。この構造体は公知の方法により形成できる。
次に、ゲート絶縁層3上に、第一の酸化物層4A、及び第二の酸化物層4Bを形成する(図1B)。第一の酸化物層4A、及び第二の酸化物層4Bは、例えば、同一の金属酸化物材料を用いて、同時に形成する。
次に、ゲート絶縁層3上に、第一の酸化物層4Aに接するソース電極5A、第二の酸化物層4Bに接するソース電極5C、並びに、第一の酸化物層4A及び第二の酸化物層4Bに接するドレイン電極5Bを形成する(図1C)。これらの電極は、例えば、真空蒸着法を用いてAl膜を形成し、それをメタルマスクを介してパターニングすることで形成できる。
次に、第二の酸化物層4B上に絶縁層6を形成する(図1D)。そうすることで、第二の酸化物層4Bは、ゲート絶縁層3、ソース電極5C、ドレイン電極5B、及び絶縁層6によって覆われ、次の加熱工程における還元雰囲気に接しないようになる。
次に、上記手順で作製された半導体素子前駆体を還元雰囲気下で加熱する。その際、酸素分圧を10−5Pa以下とすることが好ましい。還元雰囲気は、第一の酸化物層4Aには接するが、第二の酸化物層4Bには接しない。したがって、第一の酸化物層4Aは還元され、n型酸化物半導体である第一の活性層4pとなり、第二の酸化物層4Bは、そのままでn型酸化物半導体である第二の活性層4nとなる(図1E)。
以上により、CMOS型の半導体素子が得られる。
Here, an example of the method for manufacturing the semiconductor device of the present invention will be described with reference to the drawings.
First, a structure having two
Next, the
Next, on the
Next, the insulating
Next, the semiconductor device precursor produced by the above procedure is heated in a reducing atmosphere. At that time, the oxygen partial pressure is preferably 10-5 Pa or less. The reducing atmosphere is in contact with the
From the above, a CMOS type semiconductor element can be obtained.
図には示していないが、第一の活性層4pが大気中の酸素や水分に触れて特性が変化するのを防ぐため、第一の活性層4pを覆う保護層を形成することも好ましい形態である。その際、保護層は第一の活性層4p上だけではなく絶縁層6上に積層され、第二の活性層4nに対する保護の効果を高めても良い。また、半導体素子の上に層間絶縁膜を設け、その上に表示素子等の別の素子を形成するような場合は、この層間絶縁膜によって第二の活性層4nと絶縁層6が覆われている構造を取ることも好ましい。
Although not shown in the figure, it is also preferable to form a protective layer covering the first
(実施例1)
<CMOSインバータの作製>
−ゲート電極の形成−
ガラス基板上に、100nmの厚みになるようにAlを蒸着し、フォトリソグラフィを行ってライン状にパターニングすることによって、ゲート電極を形成した。
(Example 1)
<Manufacturing of CMOS inverter>
-Formation of gate electrode-
A gate electrode was formed by depositing Al on a glass substrate so as to have a thickness of 100 nm, performing photolithography, and patterning in a line shape.
−ゲート絶縁層の形成−
プラズマCVDにより、原料にSiH4ガスとN2Oガスを用い、200℃の温度で200nmの厚みのSiONを成膜した。これをゲート絶縁層とする。
-Formation of gate insulating layer-
By plasma CVD, SiH 4 gas and N 2 O gas were used as raw materials, and a SiON film having a thickness of 200 nm was formed at a temperature of 200 ° C. This is used as a gate insulating layer.
−第一及び第二の活性層とするための酸化物層の形成−
チャンバー内にアルゴン(Ar)と酸素(O2)ガスを導入し、SnO2焼結体ターゲットを用いて、常温でRFスパッタ法を行うことにより、SnO2膜を成膜した。成膜時にチャンバー内に導入するガスの流量における酸素比率は、全流量(アルゴンガスと酸素ガスの流量の和)に対し酸素10.0%とした。パターニングはメタルマスクを介して成膜することで行い、第一の活性層とするための第一の酸化物層と、第二の活性層とするための第二の酸化物層とが分離したパターンを得た。
-Formation of oxide layer to be the first and second active layers-
Argon (Ar) and oxygen (O 2 ) gas were introduced into the chamber, and a SnO 2 film was formed by performing an RF sputtering method at room temperature using a SnO 2 sintered body target. The oxygen ratio in the flow rate of the gas introduced into the chamber at the time of film formation was 10.0% of oxygen with respect to the total flow rate (sum of the flow rates of argon gas and oxygen gas). The patterning was performed by forming a film through a metal mask, and the first oxide layer for forming the first active layer and the second oxide layer for forming the second active layer were separated. I got a pattern.
−ソース電極及びドレイン電極の形成−
前記ゲート絶縁層上において、第一の活性層とするための第一の酸化物層に接するソース電極及びドレイン電極を形成した。また、同時に、第二の活性層とするための第二の酸化物層に接するソース電極及びドレイン電極を形成した。
電極は、真空蒸着法を用いて厚みが100nmのAl膜を形成し、それをメタルマスクを介してパターニングすることで形成した。ここで、第一の活性層とするための第一の酸化物層に接続したドレイン電極と、第二の活性層とするための第二の酸化物層に接続したドレイン電極は電気的に導通している。それぞれのソース・ドレイン電極によって作られるチャネル領域の大きさは、幅が200μm、チャネル長が50μmであった。
-Formation of source and drain electrodes-
On the gate insulating layer, a source electrode and a drain electrode in contact with the first oxide layer for forming the first active layer were formed. At the same time, a source electrode and a drain electrode in contact with the second oxide layer for forming the second active layer were formed.
The electrodes were formed by forming an Al film having a thickness of 100 nm using a vacuum thin-film deposition method and patterning it through a metal mask. Here, the drain electrode connected to the first oxide layer for forming the first active layer and the drain electrode connected to the second oxide layer for forming the second active layer are electrically conductive. doing. The size of the channel region created by each source / drain electrode was 200 μm in width and 50 μm in channel length.
−第二の活性層とするための第二の酸化物層上への絶縁層の形成−
チャンバー内にアルゴン(Ar)と酸素(O2)ガスを導入し、SiO2ターゲットを用いて、常温でRFスパッタ法を行うことにより、SiO2絶縁層を成膜した。成膜時にチャンバー内に導入するガスの流量における酸素比率は、全流量に対し酸素25.0%とした。パターニングはメタルマスクを介して成膜することで行い、第二の活性層とするための第二の酸化物層を覆う領域に形成した。これにより、第二の活性層とするための第二の酸化物層は、ゲート絶縁層、ソース電極、ドレイン電極、SiO2絶縁層によって周囲を囲まれ、外気には触れない状態となった。
-Formation of an insulating layer on the second oxide layer to serve as the second active layer-
Argon (Ar) and oxygen (O 2 ) gases were introduced into the chamber, and a SiO 2 insulating layer was formed by performing an RF sputtering method at room temperature using a SiO 2 target. The oxygen ratio in the flow rate of the gas introduced into the chamber at the time of film formation was 25.0% oxygen with respect to the total flow rate. The patterning was performed by forming a film through a metal mask, and formed in a region covering a second oxide layer for forming a second active layer. As a result, the second oxide layer used as the second active layer was surrounded by the gate insulating layer, the source electrode, the drain electrode, and the SiO 2 insulating layer, and was not exposed to the outside air.
−還元雰囲気中での加熱工程−
基板を密閉性の高いチャンバー内の加熱ステージ上に設置し、これを300℃で4時間加熱した。温度はステージに取り付けた熱電対で計測し、フィードバック制御することで一定に保った。加熱中は、酸素ポンプによって酸素濃度を低減したG2グレードのArガスをチャンバー炉内へ導入した。Arの流量はマスフローコントローラーで制御し、チャンバー炉内の圧力を10kPaとした。また、酸素ポンプの出力を制御してチャンバー炉内の酸素分圧を1×10−10Paに保った。
-Heating process in reducing atmosphere-
The substrate was placed on a heating stage in a highly airtight chamber and heated at 300 ° C. for 4 hours. The temperature was measured with a thermocouple attached to the stage and kept constant by feedback control. During heating, G2 grade Ar gas whose oxygen concentration was reduced by an oxygen pump was introduced into the chamber furnace. The flow rate of Ar was controlled by a mass flow controller, and the pressure in the chamber furnace was set to 10 kPa. In addition, the output of the oxygen pump was controlled to maintain the partial pressure of oxygen in the chamber furnace at 1 × 10 -10 Pa.
以上のプロセスにより、図1Eに類似の、第二の活性層を有するn型の電界効果型トランジスタと第一の活性層を有するp型の電界効果型トランジスタとからなるCMOSインバータを作製した。図1Eには図示されていないが、第一の活性層下のゲート電極と第二の活性層下のゲート電極とは導通しており、ここに入力電圧(Vin)を印加する。また、第一の活性層に接続したドレイン電極と第二の活性層に接続したドレイン電極とは導通しており、ここの電圧が出力(Vout)となる図2のような回路構成となっている。 Through the above process, a CMOS inverter similar to FIG. 1E, consisting of an n-type field-effect transistor having a second active layer and a p-type field-effect transistor having a first active layer, was produced. Although not shown in FIG. 1E, the gate electrode under the first active layer and the gate electrode under the second active layer are conductive, and an input voltage (Vin) is applied thereto. Further, the drain electrode connected to the first active layer and the drain electrode connected to the second active layer are conductive, and the circuit configuration as shown in FIG. 2 in which the voltage here is the output (Vout) is formed. There is.
<特性の測定>
得られたCMOSインバータについて特性評価を実施した。Vddを10Vとし、Vinを0Vから10Vまで変化させてVoutを計測したところ、Vin=0VではVout=10V、Vin=10VではVout=0Vとなり、出力が反転する動作が確認できた。
<Measurement of characteristics>
The characteristics of the obtained CMOS inverter were evaluated. The V dd and 10V, was to measure the V out by changing the V in from 0V to 10V, V in = In 0V V out = 10V, V in = 10V in the V out = 0V, and the operation in which the output is inverted It could be confirmed.
本発明の態様は、例えば、以下のとおりである。
<1> p型酸化物半導体からなる第一の活性層と、n型酸化物半導体からなる第二の活性層とを有する半導体素子の製造方法であって、
前記第一の活性層とするための第一の酸化物層と、前記第二の活性層とするための第二の酸化物層と、前記第二の酸化物層を覆う絶縁層とを有する半導体素子前駆体を還元雰囲気中で加熱する加熱工程を含み、
前記加熱工程において、前記第一の酸化物層が前記還元雰囲気に接し、前記第二の酸化物層が前記還元雰囲気に接しないことを特徴とする半導体素子の製造方法である。
<2> 前記還元雰囲気が、水素ガスを含む前記<1>に記載の半導体素子の製造方法。
<3> 前記還元雰囲気の酸素分圧が、10−5Pa以下である前記<1>から<2>のいずれかに記載の半導体素子の製造方法である。
<4> 前記加熱工程における加熱温度が、100℃以上500℃以下である前記<1>から<3>のいずれかに記載の半導体素子の製造方法である。
<5> 前記第一の活性層と、前記第二の活性層とが、同一の金属酸化物を主成分とし、前記第二の活性層の酸化度が、前記第一の活性層の酸化度よりも高い前記<1>から<4>のいずれかに記載の半導体素子の製造方法である。
<6> 前記同一の金属酸化物が、錫酸化物、タリウム酸化物、又はこれらが混合した酸化物である前記<5>に記載の半導体素子の製造方法である。
<7> 同一の金属酸化物材料を用いて、前記第一の酸化物層と、前記第二の酸化物層とを同時に形成する酸化物層形成工程を含む前記<1>から<6>のいずれかに記載の半導体素子の製造方法である。
<8> 前記n型酸化物半導体が、置換ドーパントを含む前記<1>から<6>のいずれかに記載の半導体素子の製造方法である。
<9> 前記絶縁層が、絶縁性を有する酸化物層である前記<1>から<8>のいずれかに記載の半導体素子の製造方法である。
<10> 前記半導体素子が、CMOSである前記<1>から<9>のいずれかに記載の半導体素子の製造方法である。
Aspects of the present invention are, for example, as follows.
<1> A method for manufacturing a semiconductor device having a first active layer made of a p-type oxide semiconductor and a second active layer made of an n-type oxide semiconductor.
It has a first oxide layer for forming the first active layer, a second oxide layer for forming the second active layer, and an insulating layer covering the second oxide layer. Including a heating step of heating the semiconductor device precursor in a reducing atmosphere,
A method for manufacturing a semiconductor device, characterized in that, in the heating step, the first oxide layer is in contact with the reducing atmosphere and the second oxide layer is not in contact with the reducing atmosphere.
<2> The method for manufacturing a semiconductor device according to <1>, wherein the reducing atmosphere contains hydrogen gas.
<3> The method for manufacturing a semiconductor device according to any one of <1> to <2>, wherein the oxygen partial pressure in the reducing atmosphere is 10-5 Pa or less.
<4> The method for manufacturing a semiconductor device according to any one of <1> to <3>, wherein the heating temperature in the heating step is 100 ° C. or higher and 500 ° C. or lower.
<5> The first active layer and the second active layer contain the same metal oxide as a main component, and the degree of oxidation of the second active layer is the degree of oxidation of the first active layer. The method for manufacturing a semiconductor device according to any one of <1> to <4>, which is higher than the above.
<6> The method for manufacturing a semiconductor device according to <5>, wherein the same metal oxide is a tin oxide, a thallium oxide, or an oxide obtained by mixing these.
<7> The steps <1> to <6> including an oxide layer forming step of simultaneously forming the first oxide layer and the second oxide layer using the same metal oxide material. The method for manufacturing a semiconductor element according to any one of the above.
<8> The method for manufacturing a semiconductor device according to any one of <1> to <6>, wherein the n-type oxide semiconductor contains a substitution dopant.
<9> The method for manufacturing a semiconductor device according to any one of <1> to <8>, wherein the insulating layer is an oxide layer having an insulating property.
<10> The method for manufacturing a semiconductor element according to any one of <1> to <9>, wherein the semiconductor element is CMOS.
本発明によれば、従来における前記諸問題を解決し、p型酸化物半導体とn型酸化物半導体とを有する半導体素子を制御性良く製造できる半導体素子の製造方法を提供できる。 According to the present invention, it is possible to provide a method for manufacturing a semiconductor device capable of solving the above-mentioned problems in the past and manufacturing a semiconductor device having a p-type oxide semiconductor and an n-type oxide semiconductor with good controllability.
1 基板
2A ゲート電極
2B ゲート電極
3 ゲート絶縁層
4A 第一の酸化物層
4B 第二の酸化物層
4p 第一の活性層
4n 第二の活性層
5A ソース電極
5B ドレイン電極
5C ソース電極
6 絶縁層
1
Claims (8)
第一の酸化物層と、第二の酸化物層と、前記第二の酸化物層を覆う絶縁層とを有する半導体素子前駆体を還元雰囲気中で加熱することで、前記第一の酸化物層を前記第一の活性層とし、前記第二の酸化物層を前記第二の活性層とする加熱工程を含み、
前記加熱工程は、前記第一の酸化物層が前記還元雰囲気に接し、前記第二の酸化物層が前記還元雰囲気に接しないように加熱され、
前記第一の酸化物層と、前記第二の酸化物層とは、同一の金属酸化物であり、
前記同一の金属酸化物が、錫酸化物、タリウム酸化物、又はこれらが混合した酸化物であることを特徴とする半導体素子の製造方法。 A method for manufacturing a semiconductor device having a first active layer made of a p-type oxide semiconductor and a second active layer made of an n-type oxide semiconductor.
By heating a semiconductor device precursor having a first oxide layer, a second oxide layer, and an insulating layer covering the second oxide layer in a reducing atmosphere, the first oxide Including a heating step in which the layer is the first active layer and the second oxide layer is the second active layer.
In the heating step, the first oxide layer is heated so as to be in contact with the reducing atmosphere, and the second oxide layer is heated so as not to be in contact with the reducing atmosphere.
The first oxide layer and the second oxide layer are the same metal oxide.
A method for producing a semiconductor device, wherein the same metal oxide is a tin oxide, a thallium oxide, or an oxide obtained by mixing these.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016144850A JP6942943B2 (en) | 2016-07-22 | 2016-07-22 | Manufacturing method of semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016144850A JP6942943B2 (en) | 2016-07-22 | 2016-07-22 | Manufacturing method of semiconductor element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018014472A JP2018014472A (en) | 2018-01-25 |
JP6942943B2 true JP6942943B2 (en) | 2021-09-29 |
Family
ID=61019565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016144850A Active JP6942943B2 (en) | 2016-07-22 | 2016-07-22 | Manufacturing method of semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6942943B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109830461A (en) * | 2019-03-01 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | Display panel and preparation method thereof, etch system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100729043B1 (en) * | 2005-09-14 | 2007-06-14 | 삼성에스디아이 주식회사 | Transparent Thin Film Transistor and Fabrication Method for the same |
JP5168605B2 (en) * | 2008-07-24 | 2013-03-21 | 独立行政法人科学技術振興機構 | P-channel thin film transistor and manufacturing method thereof |
JP5506213B2 (en) * | 2009-03-06 | 2014-05-28 | キヤノン株式会社 | Method for forming semiconductor device |
CN103681515B (en) * | 2013-12-24 | 2016-06-22 | 京东方科技集团股份有限公司 | A kind of complementary thin-film transistor drives backboard and preparation method thereof, display device |
JP6547273B2 (en) * | 2013-12-26 | 2019-07-24 | 株式会社リコー | p-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system |
US9685542B2 (en) * | 2014-12-30 | 2017-06-20 | Qualcomm Incorporated | Atomic layer deposition of P-type oxide semiconductor thin films |
-
2016
- 2016-07-22 JP JP2016144850A patent/JP6942943B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018014472A (en) | 2018-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ide et al. | Electronic defects in amorphous oxide semiconductors: A review | |
TWI394282B (en) | Thin film transistors using multiple active channel layers | |
Kim et al. | Low-temperature solution processing of AlInZnO/InZnO dual-channel thin-film transistors | |
US9530893B2 (en) | Semiconductor device, measurement apparatus, and measurement method of relative permittivity | |
Lu et al. | A comparative study on fluorination and oxidation of indium–gallium–zinc oxide thin-film transistors | |
KR101927579B1 (en) | Transition metal dichalcogenide thin film transistor and method of manufacturing the same | |
JPWO2011039853A1 (en) | Thin film transistor | |
Lu et al. | A bottom-gate indium-gallium-zinc oxide thin-film transistor with an inherent etch-stop and annealing-induced source and drain regions | |
JP2010016163A (en) | Thin-film transistor and display device | |
KR20070102939A (en) | Amorphous zno based thin film transistor and method of manufacturing the same | |
US9396940B2 (en) | Thin film semiconductors made through low temperature process | |
Jallorina et al. | Significant mobility improvement of amorphous In-Ga-Zn-O thin-film transistors annealed in a low temperature wet ambient environment | |
Ko et al. | Interface tailoring through the supply of optimized oxygen and hydrogen to semiconductors for highly stable top-gate-structured high-mobility oxide thin-film transistors | |
JP2013140866A (en) | Semiconductor device, and method of manufacturing the same | |
JP2016111324A (en) | Thin film transistor | |
JP2012238763A (en) | Semiconductor device and method of manufacturing semiconductor device | |
Takenaka et al. | Fabrication of high-performance InGaZnOx thin film transistors based on control of oxidation using a low-temperature plasma | |
JP5168599B2 (en) | Thin film transistor manufacturing method | |
JP5291105B2 (en) | Method for manufacturing field effect transistor | |
Kim et al. | Selectively nitrogen doped ALD-IGZO TFTs with extremely high mobility and reliability | |
Kim et al. | Improvement in the negative bias temperature stability of ZnO based thin film transistors by Hf and Sn doping | |
JP6942943B2 (en) | Manufacturing method of semiconductor element | |
JP2016225505A (en) | Thin film transistor, method of manufacturing the same, and sputtering target | |
JP2016201458A (en) | Microcrystalline oxide semiconductor thin film and thin film transistor using the same | |
KR101417932B1 (en) | Thin film transistor having double layered semiconductor channel and method of manufacturing the thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210701 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210701 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210709 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210823 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6942943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |