JP2018014468A - 磁気メモリ - Google Patents
磁気メモリ Download PDFInfo
- Publication number
- JP2018014468A JP2018014468A JP2016144743A JP2016144743A JP2018014468A JP 2018014468 A JP2018014468 A JP 2018014468A JP 2016144743 A JP2016144743 A JP 2016144743A JP 2016144743 A JP2016144743 A JP 2016144743A JP 2018014468 A JP2018014468 A JP 2018014468A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- electrode
- wiring
- magnetic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】実施形態によれば、磁気メモリは、第1磁性層と導電層とを含む構造体と、第2磁性層と、中間層と、第3磁性層と、第4磁性層とを備える。
前記第1磁性層は前記第2磁性層と前記導電層との間に設けられる。前記中間層は前記第2磁性層と、前記第1磁性層との間に設けられる。前記第3磁性層は前記第2電極と前記中間層の間に設けられる。前記第4磁性層は前記第1電極と前記中間層の間に設けられる。
また、磁気メモリは前記第1電極と電気的に接続された第1導電形の第1半導体層と、前記第2磁性層と電気的に接続された第1導電形の第2半導体層と、前記第1半導体層および前記第2半導体層と電気的に接続された第2導電形の第3半導体層とを含む。
【選択図】図1
Description
図1は、第1実施形態に係る磁気メモリを示す模式的断面図である。
図2は、第1実施形態に係る磁気メモリの一部の特性を示す模式図である。
図2は、回路素子120の電流−電圧特性を示している。
図2に示すように、回路素子120は、正しきい値Vth、および負しきい値−Vthを持つ。第1配線130aと第2配線130bとの間に与えられる電圧を“配線間電圧V”とする。配線間電圧Vが“−Vth<V<Vth”の範囲にあり、かつ、“V<|Vth|”であるとき、回路素子120には電流Iが流れない。
読み出し動作は、配線間電圧Vrを“Vr<|Vth|”として行う。使用する外部端子は、例えば、第1外部端子140aおよび第2外部端子140bである。読み出し動作のとき、第1外部端子140aおよび第2外部端子140bに第1電位差が与えられる。配線間電圧Vrは、第1電位差に基づいて、“Vr<|Vth|”に設定される。
図3は、磁気メモリ100の読み出し動作R/Oを例示している。
図3には、第1配線130aに正電位を与え、第2配線130bに第1配線130aよりも低い電圧、例えば、接地電位(0V)を与えた場合が示されている。配線間電圧Vrは“0V≦Vr<Vth”とされる。この場合には、電流Iが、メモリセルMCを介して第1配線130aから第2配線130bに向かって流れる。電流Iの値は、メモリセルMCの抵抗値に応じて変化する。メモリセルMCの抵抗値が低いと電流Iの値は大きくなり、メモリセルMCの抵抗値が高いと電流Iの値は小さくなる。メモリセルMCに記録されていた情報は、電流Iの値の大小に基づいて、例えば、“1”であるのか“0”であるのかが判断される。
書き込み動作は、配線間電圧Vwを、書き込む情報に応じて“Vth≦Vw”、又は“−Vw≦−Vth”として行う使用する外部端子は、例えば、第1外部端子140aおよび第2外部端子140bである。書き込み動作のとき、第1外部端子140aおよび第2外部端子140bに第2電位差が与えられる。配線間電圧Vwは、第2電位差に基づいて、“Vth≦Vw”、又は“−Vw≦−Vth”に設定される。
図4は、磁気メモリ100の書き込み動作W/Oを例示している。図4には、配線間電圧Vwを“Vth≦Vw”とする場合が示されている。
図5は、磁気メモリ100の書き込み動作W/Oを例示している。図5には、配線間電圧Vwを“−Vw≦−Vth”とする場合が示されている。
第2実施形態は、第1実施形態に係る磁気メモリ100を、磁壁移動メモリに適用する場合の一例に関する。
読み出し動作R/Oは、配線間電圧Vrを“Vr<|Vth|”として行う。
図7は、磁気メモリ300の読み出し動作R/Oを例示している。
図7に示すように、読み出し動作R/Oは、第1実施形態に係る磁気メモリ100と同様である。配線間電圧Vrを“Vr<|Vth|”とする。磁気記録層(第1磁性層2)に記録されていた情報は、読み出しヘッド62に流れる電流Iの値の大小に応じて、例えば“1”であるのか“0”であるのかが判断される。あるいは読み出しヘッド62に電流Iが流れるか流れないかで、例えば“1”であるのか“0”であるのかが判断される。使用する外部端子は、第1外部端子140aおよび第2外部端子140bである。
書き込み動作W/Oは、配線間電圧Vwを、書き込む情報に応じて“Vth≦Vw”又は“−Vw≦−Vth”として行う。
図8は、磁気メモリ300の書き込み動作W/Oを例示している。
図8に示すように、書き込み動作W/Oは、第1実施形態に係る磁気メモリ100と同様である。配線間電圧Vwを、書き込む情報に応じて“Vth≦Vw”又は“−Vw≦−Vth”とする。“Vth≦Vw”は、第1配線130aの電位を第2配線130bよりも高くした場合である。“−Vw≦−Vth”は、第1配線130aの電位を第2配線130bよりも低くした場合である。第2配線130bの電位を、例えば接地電位(例えば0V)に固定し、第1配線130aの電位を、書き込む情報に応じて正電位又は負電位とする。あるいは第2配線130bの電位と第1配線130aの電位とを、書き込む情報に応じて入れ換える。これにより、書き込みヘッド63において、磁区61a〜61dのいずれかに導電層3からスピンが注入され、磁化の向きが決定される。磁化の向きは、導電層3に流れる電流Iの向きで決定される。
シフト動作は、配線間電圧Vsfを、情報をシフトさせる方向に応じて“Vw<Vsf”、又は“−Vsf<−Vw”として行う。配線間電圧Vsfは、第2配線130bと第3配線130cとの間の電圧である。使用する外部端子は、第2外部端子140bおよび第3外部端子140cである。例えば、シフト動作のとき、第2外部端子140bおよび第3外部端子140cに第3電位差が与えられる。配線間電圧Vsfは、第3電位差に基づいて、“Vw<Vsf”、又は“−Vsf<−Vw”に設定される。
図9は、磁気メモリ300のシフト動作S/Oを例示している。図9には、配線間電圧Vsfを“Vw<Vsf”とする場合が示されている。
図10は、第2実施形態の第1変形例に係る磁気メモリを示す模式的断面図である。
図11は、第2実施形態の第2変形例に係る磁気メモリを示す模式的断面図である。
Claims (20)
- 第1磁性層と導電層とを含む構造体と、
第2磁性層であって、前記第2磁性層と前記導電層との間に前記第1磁性層が配置される、前記第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられた中間層と、
前記構造体の第1部分と電気的に接続された第1電極と、
前記構造体の第2部分と電気的に接続された第2電極と、
前記第2電極と前記中間層の間に設けられた第3磁性層と、
前記第1電極と前記中間層の間に設けられた第4磁性層と、
前記第1電極と電気的に接続された第1導電形の第1半導体層と、
前記第2磁性層と電気的に接続された第1導電形の第2半導体層と、
前記第1半導体層および前記第2半導体層と電気的に接続された第2導電形の第3半導体層と、
を備えた磁気メモリ。 - 前記第1電極と前記中間層と前記第2電極と前記第3磁性層と前記第4磁性層は第1方向において並ぶ請求項1記載の磁気メモリ。
- 前記導電層による第1抵抗部と、前記第1磁性層による第2抵抗部であって前記第1抵抗部と並列に接続された前記第2抵抗部と、を含む並列回路により、前記第1電極は、前記第2電極と接続された、請求項1記載の磁気メモリ。
- 前記第1抵抗部の抵抗値は、前記第2抵抗部の抵抗値よりも低い、請求項2または3記載の磁気メモリ。
- 前記導電層は、非磁性である、請求項1乃至4のいずれか1つに記載の磁気メモリ。
- 前記第3磁性層は、前記第1磁性層に磁界を加える、請求項1乃至5のいずれか1つに記載の磁気メモリ。
- 前記第2磁性層および前記第2半導体層と電気的に接続された第1配線と、
前記第2電極と電気的に接続された第2配線と、
をさらに備えた、請求項1乃至6のいずれか1つに記載の磁気メモリ。 - 前記第1電極と電気的に接続された第1導電形の第1半導体層と、
前記第2磁性層と電気的に接続された第1導電形の第2半導体層と、
前記第1半導体層および前記第2半導体層と電気的に接続された第2導電形の第3半導体層とを含む回路素子をさらに備え、
前記回路素子は、正しきい値電圧Vthおよび負しきい値電圧−Vthを持ち、
読み出し動作のとき、
前記第1配線と前記第2配線との間の電圧Vrは、
Vr<|Vth|であり、
書き込み動作のとき、
前記第1配線と前記第2配線との間の電圧Vwは、
Vth≦Vw、又は−Vw≦−Vthである、請求項7記載の磁気メモリ。 - 第1外部端子と、
第2外部端子と、
をさらに備え、
前記第1外部端子は、前記第1配線と電気的に接続され、
前記第2外部端子は、前記第2配線と電気的に接続され、
前記読み出し動作のとき、前記第1外部端子および前記第2外部端子に第1電位差が与えられ、
前記書き込み動作のとき、前記第1外部端子および前記第2外部端子に第2電位差が与えられる、請求項8記載の磁気メモリ。 - 前記構造体の第3部分と電気的に接続された第3電極をさらに備えた、請求項1乃至9のいずれか1つに記載の磁気メモリ。
- 前記第3電極と電気的に接続された第3配線をさらに備えた、請求項10記載の磁気メモリ。
- 第1情報および第2情報が、前記第1磁性層に書き込まれる、請求項11記載の磁気メモリ。
- 前記第1磁性層は、第1磁区と、第2磁区とを含み、
前記第1情報は前記第1磁区に書き込まれ、前記第2情報は前記第2磁区に書き込まれる、請求項12記載の磁気メモリ。 - 前記第1磁性層中を、前記第1磁区および前記第2磁区がシフトする、請求項13記載の磁気メモリ。
- 第3外部端子をさらに備え、
前記第3外部端子は、前記第3配線と電気的に接続され、
前記第1磁区および前記第2磁区の前記シフトの際に、前記第2外部端子および前記第3外部端子に第3電位差が与えられる、請求項14記載の磁気メモリ。 - 前記構造体は、前記第1電極と前記第3電極との間の領域を含み、
前記第1磁区および前記第2磁区は、前記構造体の前記領域内をシフトする、請求項14または15に記載の磁気メモリ。 - 前記構造体の前記領域は、前記第3磁性層から離れている、請求項16記載の磁気メモリ。
- 第1磁性層と導電層とを含む構造体と、
第2磁性層であって、前記第2磁性層と前記導電層との間に前記第1磁性層が配置される、前記第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられた中間層と、
前記構造体の第1部分と電気的に接続された第1電極と、
前記構造体の第2部分と電気的に接続された第2電極と、
前記第2電極と前記中間層の間に設けられた第3磁性層と、
前記第1電極と電気的に接続された第1導電形の第1半導体層と、
前記第2磁性層と電気的に接続された第1導電形の第2半導体層と、
前記第1半導体層および前記第2半導体層と電気的に接続された第2導電形の第3半導体層と、
を備えた磁気メモリ。 - 前記第1電極と前記中間層と前記第2電極と前記第3磁性層は第1方向において並ぶ請求項18記載の磁気メモリ。
- 前記第3磁性層は反強磁性を含む請求項1乃至請求項19のいずれか1つに記載の磁気メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016144743A JP2018014468A (ja) | 2016-07-22 | 2016-07-22 | 磁気メモリ |
US15/443,299 US10127958B2 (en) | 2016-07-22 | 2017-02-27 | Magnetic memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016144743A JP2018014468A (ja) | 2016-07-22 | 2016-07-22 | 磁気メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018014468A true JP2018014468A (ja) | 2018-01-25 |
Family
ID=60990008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016144743A Pending JP2018014468A (ja) | 2016-07-22 | 2016-07-22 | 磁気メモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US10127958B2 (ja) |
JP (1) | JP2018014468A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022158545A1 (ja) * | 2021-01-20 | 2022-07-28 | 国立大学法人東京大学 | フォトニックスピンレジスタ、情報書き込み方法、及び情報読み出し方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004288844A (ja) | 2003-03-20 | 2004-10-14 | Sony Corp | 磁気記憶素子及びこれを用いた磁気記憶装置 |
US8345473B2 (en) | 2008-04-21 | 2013-01-01 | Kyoto University | Ferromagnetic thin wire element |
JP5486731B2 (ja) | 2011-03-22 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 磁気メモリ |
JP6397773B2 (ja) | 2015-01-30 | 2018-09-26 | 東芝メモリ株式会社 | 磁気記憶装置及び磁気記憶方法 |
-
2016
- 2016-07-22 JP JP2016144743A patent/JP2018014468A/ja active Pending
-
2017
- 2017-02-27 US US15/443,299 patent/US10127958B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022158545A1 (ja) * | 2021-01-20 | 2022-07-28 | 国立大学法人東京大学 | フォトニックスピンレジスタ、情報書き込み方法、及び情報読み出し方法 |
Also Published As
Publication number | Publication date |
---|---|
US10127958B2 (en) | 2018-11-13 |
US20180025763A1 (en) | 2018-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6956257B2 (en) | Magnetic memory element and memory device including same | |
US9536583B2 (en) | Magnetic memory, spin element, and spin MOS transistor | |
US7414879B2 (en) | Semiconductor memory device | |
US8331136B2 (en) | Recording method of nonvolatile memory and nonvolatile memory | |
JP5404683B2 (ja) | 抵抗変化メモリ | |
JP2017112359A (ja) | 積層体内セレクタを有する上部固定sot−mramアーキテクチャ | |
US9831423B2 (en) | Magnetic memory and method for manufacturing same | |
CN107204201A (zh) | 磁存储器 | |
JP2017059595A (ja) | 磁気メモリ | |
KR101386742B1 (ko) | 자기 저항 효과 소자, 다이오드 및 트랜지스터를 사용한 자기 랜덤 액세스 메모리 | |
JP2013243336A (ja) | Mtj素子及びその製法、並びにmramデバイス | |
KR102266211B1 (ko) | 자기 터널 접합(mtj) 메모리용 판독 회로 | |
US9620189B2 (en) | Magnetic memory | |
JP2005526351A (ja) | 読み出し信号が最大で且つ電磁妨害を低減するmramセルおよびアレイ構造 | |
US11676661B2 (en) | Storage device | |
US9858974B1 (en) | Magnetic memory | |
US10706914B2 (en) | Static random access memory | |
JP5723311B2 (ja) | 磁気トンネル接合素子および磁気メモリ | |
JP2020042879A (ja) | 磁気記憶装置 | |
JP2009176383A (ja) | 磁気型不揮発性半導体記憶装置 | |
US7539045B2 (en) | Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device | |
JP2018014468A (ja) | 磁気メモリ | |
CN113451355B (zh) | 基于自旋轨道矩的磁性存储器件 | |
US20230410868A1 (en) | Magnetic memory device | |
US20220085277A1 (en) | Magnetic memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170220 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180907 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20180907 |