JP2018011089A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2018011089A JP2018011089A JP2017204728A JP2017204728A JP2018011089A JP 2018011089 A JP2018011089 A JP 2018011089A JP 2017204728 A JP2017204728 A JP 2017204728A JP 2017204728 A JP2017204728 A JP 2017204728A JP 2018011089 A JP2018011089 A JP 2018011089A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- wiring
- semiconductor device
- isolation well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 238000002955 isolation Methods 0.000 claims abstract description 118
- 239000004020 conductor Substances 0.000 claims abstract description 115
- 239000011229 interlayer Substances 0.000 claims abstract description 52
- 239000002344 surface layer Substances 0.000 claims abstract description 8
- 238000005192 partition Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 35
- 238000009413 insulation Methods 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 description 23
- 239000012535 impurity Substances 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
特許文献1は、素子形成領域を分離するp型ウェル領域と、素子形成領域に形成されたDMOSトランジスタを含む半導体装置を開示している。半導体装置は、p型のシリコン基板と、シリコン基板の表面に選択的に形成され、フィールド酸化膜により互いに素子分離されたn型のソース領域とドレイン領域と、ゲート酸化膜を介してシリコン基板上に形成されたゲート電極とを含む。p型ウェル領域上には、フィールド酸化膜が形成されている。
特許文献1のように素子分離構造を有する半導体装置では、DMOSトランジスタは、他の素子と混載されることがある。このような半導体装置では、DMOSトランジスタに電気的に接続される配線だけでなく、他の素子に電気的に接続される配線が複数形成される。そして、複数の配線には、各素子に合わせた様々な電圧が印加されることとなる。
ここで、配線がフィールド絶縁膜の近くを通過していたり、フィールド絶縁膜と交差していたりすると、配線からの電界により半導体基板中の陰イオンがフィールド絶縁膜直下の領域(すなわち、素子形成領域を分離するp型ウェル領域の表面)に引き寄せられて、p型ウェル領域でフィールド反転が生じる。そのため、フィールド反転した領域がリークパスとなってリーク電流が発生し、素子分離不良が生じる。配線からの電界によるこのようなリーク電流の発生は、配線に印加される電圧が高くなるにつれてより顕著となる。
In a semiconductor device having an element isolation structure as in
Here, when the wiring passes near the field insulating film or crosses the field insulating film, an anion in the semiconductor substrate is caused by an electric field from the wiring to a region immediately below the field insulating film (that is, an element formation region). Is attracted to the surface of the p-type well region separating the two, and field inversion occurs in the p-type well region. Therefore, the field-inverted region serves as a leak path, and a leak current is generated, resulting in element isolation failure. The occurrence of such a leakage current due to the electric field from the wiring becomes more prominent as the voltage applied to the wiring increases.
この問題を回避するため、配線に印加される電圧に応じて、フィールド絶縁膜から一定の距離を空けて配線を形成するという設計規則を作り、それに従ってデバイス設計を行うこともできる。しかしながら、この方法では半導体チップ面積を有効に活用することができないばかりか、半導体チップの高シュリンク化の妨げになる。
そこで、本発明の一実施形態は、フィールド反転の発生を抑制し、安定した素子分離を実現できる半導体装置を提供することを一つの目的とする。
In order to avoid this problem, it is possible to create a design rule for forming a wiring at a certain distance from the field insulating film according to the voltage applied to the wiring, and to design the device accordingly. However, this method cannot effectively utilize the area of the semiconductor chip but also hinders the high shrinkage of the semiconductor chip.
Accordingly, an object of one embodiment of the present invention is to provide a semiconductor device that can suppress the occurrence of field inversion and realize stable element isolation.
本発明の一実施形態は、半導体素子を有する素子領域を含む半導体層と、前記素子領域を区画するように前記半導体層の表層部に形成された素子分離ウェルと、前記素子分離ウェルを覆うように前記半導体層の上に形成されたフィールド絶縁膜と、前記半導体層の上に形成された層間絶縁膜と、平面視において前記素子領域を横切るように前記層間絶縁膜の上に形成された配線と、前記フィールド絶縁膜において前記配線と対向する領域を横切るように前記フィールド絶縁膜の上に形成され、前記素子分離ウェルの幅以下の幅を有する導体膜と、を含む、半導体装置を提供する。 In one embodiment of the present invention, a semiconductor layer including an element region having a semiconductor element, an element isolation well formed in a surface layer portion of the semiconductor layer so as to partition the element region, and covering the element isolation well A field insulating film formed on the semiconductor layer, an interlayer insulating film formed on the semiconductor layer, and a wiring formed on the interlayer insulating film so as to cross the element region in plan view And a conductor film formed on the field insulating film so as to cross a region facing the wiring in the field insulating film and having a width equal to or smaller than the width of the element isolation well. .
この構成によれば、配線からの電界による影響を導体膜によって軽減することができる。具体的には、一定の電位に固定された導体膜が素子分離ウェルよりも配線に近い位置に配置されているので、配線からの電界を、導体膜によって効果的に終端させることができる。これにより、配線からの電界によって素子分離ウェル中のイオンがフィールド絶縁膜の直下の領域に引き寄せられてフィールド反転が発生することを抑制することができる。その結果、素子分離ウェルを横切るリークパスが形成されてリーク電流が発生することを抑制できるので、安定した素子分離を実現できる半導体装置を提供することができる。 本発明の一実施形態は、低基準電圧で動作する低電圧素子を有する低電圧素子領域、および、前記低基準電圧よりも高い高基準電圧で動作する高電圧素子を有する高電圧素子領域を含む半導体層と、前記低電圧素子領域および前記高電圧素子領域を電気的に分離するように前記半導体層の表層部に形成された素子分離ウェルと、前記素子分離ウェルを覆うように前記半導体層の上に形成されたフィールド絶縁膜と、前記半導体層の上に形成された層間絶縁膜と、前記層間絶縁膜の上に形成され、前記高電圧素子領域に電気的に接続された配線と、前記層間絶縁膜および前記フィールド絶縁膜の間に形成され、前記フィールド絶縁膜を挟んで前記素子分離ウェルに対向する導体膜と、を含む、半導体装置を提供する。 According to this configuration, the influence of the electric field from the wiring can be reduced by the conductor film. Specifically, since the conductor film fixed at a constant potential is disposed closer to the wiring than the element isolation well, the electric field from the wiring can be effectively terminated by the conductor film. Thereby, it is possible to suppress the occurrence of field inversion due to the ions in the element isolation well being attracted to the region immediately below the field insulating film by the electric field from the wiring. As a result, it is possible to suppress the occurrence of a leak current due to the formation of a leak path that crosses the element isolation well, so that a semiconductor device that can realize stable element isolation can be provided. One embodiment of the present invention includes a low voltage element region having a low voltage element operating at a low reference voltage, and a high voltage element region having a high voltage element operating at a high reference voltage higher than the low reference voltage. A semiconductor layer; an element isolation well formed in a surface layer portion of the semiconductor layer so as to electrically isolate the low voltage element region and the high voltage element region; and the semiconductor layer so as to cover the element isolation well A field insulating film formed thereon, an interlayer insulating film formed on the semiconductor layer, a wiring formed on the interlayer insulating film and electrically connected to the high-voltage element region; There is provided a semiconductor device including a conductor film formed between an interlayer insulating film and the field insulating film and facing the element isolation well with the field insulating film interposed therebetween.
この構成によれば、配線からの電界による影響を導体膜によって軽減することができる。具体的には、一定の電位に固定された導体膜が素子分離ウェルよりも配線に近い位置に配置されているので、配線からの電界を、導体膜によって効果的に終端させることができる。これにより、配線からの電界によって素子分離ウェル中のイオンがフィールド絶縁膜の直下の領域に引き寄せられてフィールド反転が発生することを抑制することができる。その結果、素子分離ウェルを横切るリークパスが形成されてリーク電流が発生することを抑制できるので、安定した素子分離を実現できる半導体装置を提供することができる。 According to this configuration, the influence of the electric field from the wiring can be reduced by the conductor film. Specifically, since the conductor film fixed at a constant potential is disposed closer to the wiring than the element isolation well, the electric field from the wiring can be effectively terminated by the conductor film. Thereby, it is possible to suppress the occurrence of field inversion due to the ions in the element isolation well being attracted to the region immediately below the field insulating film by the electric field from the wiring. As a result, it is possible to suppress the occurrence of a leak current due to the formation of a leak path that crosses the element isolation well, so that a semiconductor device that can realize stable element isolation can be provided.
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の第1実施形態に係る半導体装置1の模式的な平面図である。また、図2は、図1の切断面線II−IIから見た断面図である。
半導体装置1は、半導体層の一例としてのエピタキシャル基板45と、エピタキシャル基板45の表層部に、電気的にフローティングされた素子形成領域の一例としての低電圧素子領域2を区画する素子分離ウェル7とを含む。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic plan view of a
The
より具体的には、エピタキシャル基板45はp型のシリコン基板4および当該シリコン基板4上に形成されたn−型エピタキシャル層5を含んでいて、平面視で閉曲線を描く帯状のp型の素子分離ウェル7が、n−型エピタキシャル層5の表面からシリコン基板4に達するように形成されている。n−型エピタキシャル層5の層厚は、たとえば、5.0μm〜10μmである。
More specifically, the
この素子分離ウェル7は、この実施形態では、図1に示すように平面視で四角環状に形成されているが、たとえば、円環状、三角環状等の他の閉曲線構造であってもよい。また、素子分離ウェル7は、上側に配置されたp+型ウェル領域8と、下側に配置されたp−型ローアイソレーション(L/I)領域9との2層構造からなり、これらの領域8,9の境界がn−型エピタキシャル層5の厚さ方向途中部に設定されている。たとえば、領域8,9の境界は、エピタキシャル層5の表面から1.0μm〜2.0μmの深さ位置に設定されている。
In this embodiment, the element isolation well 7 is formed in a quadrangular ring shape in a plan view as shown in FIG. 1, but may be another closed curve structure such as an annular shape or a triangular ring shape. The element isolation well 7 has a two-layer structure of a p +
これにより、エピタキシャル基板45には、シリコン基板4上において素子分離ウェル7によって取り囲まれたn−型エピタキシャル層5の一部からなる低電圧素子領域2が区画されている。
この低電圧素子領域2には、n+型の埋め込み層(B/L)6が選択的に形成されている。埋め込み層6は、エピタキシャル基板45において、シリコン基板4とn−型エピタキシャル層5との境界を跨ぐように形成されている。埋め込み層6の膜厚は、たとえば、2.0μm〜3.0μmである。
As a result, the low-
An n + type buried layer (B / L) 6 is selectively formed in the low
また、エピタキシャル基板45において、低電圧素子領域2の外周領域には、低電圧素子領域2と同じく電気的にフローティングされた素子形成領域の一例としての高電圧素子領域3が区画されている。高電圧素子領域3は、素子分離ウェル7を隔てて低電圧素子領域2と隣接して形成されていてもよいし、図1に示すように、低電圧素子領域2から離れた領域において、図示しない素子分離構造(たとえば、素子分離ウェル7と同様のウェル)によって形成されていてもよい。
In addition, in the
なお、低電圧素子領域2は、低基準電圧を基準に動作する領域であり、たとえば、5V〜100V程度の電圧が印加される。また、高電圧素子領域3は、たとえば、400V〜600V程度の高電圧が印加される。
素子分離ウェル7の表面には、閉曲線を描く帯状のフィールド絶縁膜10が形成されている。フィールド絶縁膜10は、素子分離ウェル7と同様に、低電圧素子領域2の周囲を取り囲むように平面視で四角環状に形成されている。フィールド絶縁膜10は、素子分離ウェル7よりも幅広で、素子分離ウェル7を完全に覆うように形成されている。フィールド絶縁膜10は、たとえば、n−型エピタキシャル層5の表面を選択的に酸化させて形成したLOCOS膜である。
The low
On the surface of the element isolation well 7, a strip-shaped
フィールド絶縁膜10上には、フィールド絶縁膜10を介して素子分離ウェル7と対向する導体膜11が形成されている。導体膜11は、素子分離ウェル7と同様に、閉曲線を描く帯状に形成されている。すなわち、導体膜11は、低電圧素子領域2の周囲を取り囲むように平面視で四角環状に形成されている。導体膜11は、たとえば、ポリシリコン、アルミニウム等の導電材料を含み、その膜厚は、たとえば、0.4μm〜1.0μmである。導体膜11は、たとえば、後述する第1層間絶縁膜21、第2層間絶縁膜25等の層間絶縁膜上に形成された配線を介して、一定の電位に固定されている。この実施形態では、導体膜11は、グランド電位に固定されている。この場合、導体膜11は、後述するソース配線29に接続することによって、グランド電位に固定することができる。
A
低電圧素子領域2には、DMOS(Double-Diffused MOSFET)35が形成されている。
DMOS35は、n−型エピタキシャル層5の表面に、互いに間隔を空けて形成されたn−型ウェル領域13とp−型ウェル領域15とを含む。n−型ウェル領域13は、p−型ウェル領域15を取り囲むように、フィールド絶縁膜10に沿って平面視環状に形成されている。
A DMOS (Double-Diffused MOSFET) 35 is formed in the low
The
n−型ウェル領域13の表面には、n−型ウェル領域13よりも高い不純物濃度を有するn+型ドレイン領域14が形成されている。また、p−型ウェル領域15の表面には、p−型ウェル領域15よりも高い不純物濃度を有するp+型不純物領域16を取り囲むようにn+型ソース領域17が形成されている。
n+型ソース領域17の外周縁は、p−型ウェル領域15の外周縁から内側に一定の距離を空けた位置に配置されている。n+型ソース領域17は、たとえば、n+型ドレイン領域14と同一濃度および同一深さで形成されている。また、p+型不純物領域16は、n+型ソース領域17と同一深さで形成されている。
the n - the surface of the
The outer peripheral edge of the n + -type source region 17 is arranged at a position spaced a certain distance inward from the outer peripheral edge of the p − -type well region 15. The n + type source region 17 is formed, for example, with the same concentration and the same depth as the n +
n−型エピタキシャル層5の表面には、n−型ウェル領域13とp−型ウェル領域15との間の部分に、環状のフィールド絶縁膜12が形成されている。フィールド絶縁膜12は、前述のフィールド絶縁膜10と同一工程で平面視四角環状に形成されたLOCOS膜である。
フィールド絶縁膜12の外周縁は、n+型ドレイン領域14の周縁上に配置され、フィールド絶縁膜12の内周縁は、p−型ウェル領域15の外周縁から外側に一定の間隔を空けた位置に配置されている。n+型ドレイン領域14は、フィールド絶縁膜12の外周縁とフィールド絶縁膜10とによって挟まれた領域に形成されている。
An annular
The outer peripheral edge of the
また、n−型エピタキシャル層5の表面には、n−型エピタキシャル層5とp−型ウェル領域15との間に跨るようにゲート絶縁膜18が形成されている。そして、ゲート絶縁膜18を介してゲート電極19が形成されている。ゲート電極19は、ゲート絶縁膜18の一部およびフィールド絶縁膜12の一部を選択的に覆うように形成されている。
ゲート電極19は、たとえば、前述の導体膜11と同一材料および同一の膜厚で形成されている。ゲート絶縁膜18は、たとえば、n−型エピタキシャル層5の表面を酸化させて形成したシリコン酸化膜である。
Further, n - the surface of the
The
ゲート電極19がゲート絶縁膜18を介してp−型ウェル領域15と対向する領域が、DMOS35のチャネル領域20である。チャネル領域20のチャネルの形成は、ゲート電極19によって制御されている。
そして、低電圧素子領域2全体を覆うように第1〜第4層間絶縁膜21,25,27,36が形成されている。第1〜第4層間絶縁膜21,25,27,36は、たとえば、酸化膜、窒化膜等の絶縁膜によって形成されている。なお、この実施形態では、第1〜第4層間絶縁膜21,25,27,36が形成されているが、第4層間絶縁膜36の上層にさらに第5、第6またはそれ以上の層間絶縁膜が形成された構成であってもよい。
A region where the
Then, first to fourth
第1層間絶縁膜21には、低電圧用コンタクト23,24が形成されている。低電圧用コンタクト23,24は、第1層間絶縁膜21を貫通して形成されたドレイン用コンタクト23と、ソース用コンタクト24とを含む。以下では、ドレイン用コンタクト23およびソース用コンタクト24をまとめて低電圧用コンタクト23,24ということがある。ドレイン用コンタクト23は、n+型ドレイン領域14と電気的に接続され、ソース用コンタクト24は、p+型不純物領域16およびn+型ソース領域17と電気的に接続されている。低電圧用コンタクトは、ゲート電極19に電気的に接続された図示しないゲート用コンタクトを含んでいてもよい。
第1層間絶縁膜21上には、低電圧用コンタクト23,24を覆うように第2層間絶縁膜25と第3層間絶縁膜27とがこの順に形成されている。そして、第3層間絶縁膜27上には、低電圧用コンタクト23,24と電気的に接続された配線の一例としての低電圧配線28,29が選択的に形成されている。
低電圧配線28,29は、図1に示すようにドレイン配線28と、ソース配線29とを含む。以下では、ドレイン配線28およびソース配線29をまとめて低電圧配線28,29ということがある。ドレイン配線28は、ドレイン用コンタクト23を介してn+型ドレイン領域14と電気的に接続され、ソース配線29は、ソース用コンタクト24を介してn+型ソース領域17と電気的に接続されている。低電圧配線は、ゲート用コンタクトを介してゲート電極19に電気的に接続される図示しないゲート配線を含んでいてもよい。
On the first
The
ドレイン配線28およびソース配線29は、この実施形態では、外周領域から素子分離ウェル7を幅方向に横切って、ドレイン用コンタクト23およびソース用コンタクト24上に引き回され、当該コンタクト23,24にそれぞれ接続されている。
ソース配線29は、一定の電位、たとえばグランド電位に固定されることが好ましい。ソース配線29は、たとえば、導体膜11に接続されていてもよい。また、ドレイン配線28には、たとえば、5V〜100V程度の電圧が印加され、ゲート配線(図示せず)には、たとえば、0V〜30V程度の電圧が印加される。このように、低電圧配線は比較的に低い電圧が印加される低圧配線である。そして、第3層間絶縁膜27上に形成された低電圧配線28,29を覆うように、第4層間絶縁膜36が第3層間絶縁膜27上に形成されている。
In this embodiment, the
第4層間絶縁膜36上には、配線の一例としての高電圧配線30が形成されている。高電圧配線30は、低電圧配線28,29よりも比較的に高い電圧(たとえば、400V〜600V)が印加される高圧配線である。高電圧配線30は、この実施形態では、低電圧素子領域2を二分割するように素子分離ウェル7を幅方向に横切る直線状に形成されており、高電圧素子領域3の各部(たとえば、図示しない高電圧素子領域3のドレインコンタクト等)に接続されている。
On the fourth
次に、図3A〜図3Cを参照して、導体膜11のレイアウトについて、より具体的に説明する。図3A〜図3Cは、図1の導体膜11のレイアウトの一例を示す拡大平面図である。
図3Aのレイアウトを参照すれば、導体膜11は、素子分離ウェル7と高電圧配線30とが交差する交差部31とフィールド絶縁膜10との間に介在している。このとき、フィールド絶縁膜10の幅W1は、たとえば、5.0μm〜10μmである。また、導体膜11の幅W2は、フィールド絶縁膜10の幅W1よりも幅狭に形成されており、たとえば、2.0μm〜3.0μmである。
Next, the layout of the
Referring to the layout of FIG. 3A, the
素子分離ウェル7が交差部31で高電圧配線30と交差する方向(素子分離ウェル7の延びる方向)に関して、導体膜11の長さは、当該交差部31の長さL1以上に形成されている。
高電圧配線30が交差部31で素子分離ウェル7と交差する方向(高電圧配線30の延びる方向)に関して、導体膜11の長さ(つまり、導体膜11の幅W2)は、交差部31の長さL2よりも短い(すなわち、W2<L2)。換言すれば、導体膜11は、導体膜11と高電圧配線30とが交差する交差部34の面積S1(この実施形態では、W2×L1)が、素子分離ウェル7と高電圧配線30とが交差する交差部31の面積S2(この実施形態では、L1×L2)よりも小さく(すなわち、S1<S2)なるように形成されている。
With respect to the direction in which the element isolation well 7 intersects the
With respect to the direction in which the
次に、図3Bのレイアウトを参照すれば、導体膜11の幅W2は、前述の図3Aの場合と異なり、高電圧配線30の延びる方向に関して、フィールド絶縁膜10の内側の領域に、交差部31の長さL2以上(すなわち、W2≧L2)に形成されている。このとき、導体膜11の幅W2は、フィールド絶縁膜10の幅W1とほぼ等しくなるように形成されていてもよい。
Next, referring to the layout of FIG. 3B, the width W 2 of the
また、導体膜11は、導体膜11と高電圧配線30とが交差する交差部34の面積S1(この実施形態では、W2×L1)が、素子分離ウェル7と高電圧配線30とが交差する交差部31の面積S2(この実施形態では、L1×L2)以上(すなわち、S1≧S2)になるように形成されていることが好ましい。このような構成であれば、導体膜11は、フィールド絶縁膜10を介して素子分離ウェル7が形成された領域を確実、かつ完全に覆うことができる。
Further, the
次に、図3Cのレイアウトを参照すれば、導体膜11は、閉曲線を描く帯状に形成されておらず、高電圧配線30と素子分離ウェル7とが交差する領域およびその周辺部にのみ形成されている点で前述の図3Aおよび図3Bと異なる。
この場合、導体膜11は、素子分離ウェル7の延びる方向に関して、導体膜11の長さL3が交差部31の長さL1以上(L3≧L1)になるように形成されていることが好ましい。また、図3Cでは、導体膜11の幅W2は、高電圧配線30の延びる方向に関して、交差部31の長さL2以下(すなわち、W2≦L2)に形成されている構成を示しているが、図3Bの場合と同様に、交差部31の長さL2以上(すなわち、W2≧L2)に形成されていることが好ましい。
Next, referring to the layout of FIG. 3C, the
In this case, the
つまり、導体膜11が形成される領域の面積S3(この実施形態では、W2×L3)は、図3Cに示すように導体膜11と高電圧配線30との交差部34の面積S1(この実施形態では、W2×L1)よりも大きく形成されていることが好ましい。このような構成であれば、高電圧配線30直下の素子分離ウェル7だけでなく、高電圧配線30から離れた領域に位置する素子分離ウェル7も確実に覆うことができる。導体膜11が形成される領域の面積S3(この実施形態では、W2×L3)は、交差部34の面積S1(この実施形態では、W1×L1)と同面積(すなわちS1=S3)であってもよいし、交差部31の面積S2(この実施形態では、L1×L2)と同面積(すなわちS2=S3)であってもよい。
That is, the area S 3 (W 2 × L 3 in this embodiment) of the region where the
なお、図3A〜図3Cでは、高電圧配線30および導体膜11のレイアウトの一例を示したが、これらのレイアウトは、高電圧配線30に限定されるものではなく、たとえば、低電圧配線28,29にも適用できる。
このように、半導体装置1では、高電圧配線30と低電圧配線28,29とが素子分離ウェル7と交差している。したがって、各配線28,29,30と素子分離ウェル7とが交差していない場合に比べて、素子分離ウェル7と各配線28,29,30との距離は近くなる。さらに、高電圧配線30は、低電圧配線28,29よりも高い電圧が印加されるため、低電圧配線28,29よりも相対的に高い電界が発生する。したがって、このような構造の下では、フィールド絶縁膜10の直下の領域、すなわち、素子分離ウェル7においてフィールド反転が比較的に生じやすい。
3A to 3C show an example of the layout of the
Thus, in the
しかし、半導体装置1によれば、低電圧配線28,29および高電圧配線30からの電界による影響を導体膜11によって軽減することができる。具体的には、グランド電位に固定された導体膜11が素子分離ウェル7よりも低電圧配線28,29および高電圧配線30に近い位置に配置されているので、高電圧配線30および低電圧配線28,29の両方からの電界を、導体膜11によって効果的に終端させることができる。
However, according to the
これにより、低電圧配線28,29および高電圧配線30の両方からの電界によって素子分離ウェル7中のイオンがフィールド絶縁膜10の直下の領域に引き寄せられてフィールド反転が発生することを抑制することができる。その結果、素子分離ウェル7を横切るリークパスが形成されてリーク電流が発生することを抑制できるので、より安定した素子分離を実現できる半導体装置を提供することができる。
As a result, it is possible to suppress the occurrence of field inversion due to the ions in the element isolation well 7 being attracted to the region immediately below the
また、導体膜11が閉曲線を描く帯状に形成される場合(図3Aおよび図3Bの構成)には、フィールド絶縁膜10上の領域において、素子分離ウェル7の直上には導体膜11が必ず配置されている。したがって、素子分離ウェル7と低電圧配線28,29および高電圧配線30が交差していても、低電圧配線28,29および高電圧配線30による電界を導体膜11によって良好に終端させることができる。
In addition, when the
その結果、低電圧配線28,29および高電圧配線30の配線規則に依らず、素子分離ウェル7におけるフィールド反転の発生を抑制することができるので、設計規則の自由度をさらに高めることができる。その結果、半導体チップ面積を有効に活用することができ、半導体チップを高シュリンク化することができる。
次に、図4A〜図4Hを参照して、半導体装置1の製造工程について説明する。
As a result, the occurrence of field inversion in the element isolation well 7 can be suppressed regardless of the wiring rules of the low-
Next, a manufacturing process of the
図4A〜図4Hは、半導体装置1の製造工程の一例を説明するための断面図である。なお、図4A〜図4Hは、それぞれ図2に対応している。
半導体装置1を製造するには、図4Aに示すように、p−型のシリコン基板4が用意される。次に、シリコン基板4の表面にn型の不純物とp型の不純物とが選択的に注入される。そして、たとえば1100℃以上の温度下で、n型の不純物を添加しながらシリコン基板4のシリコンをエピタキシャル成長させる。これにより、図4Bに示すように、シリコン基板4とn−型エピタキシャル層5とを含むエピタキシャル基板45が形成される。
4A to 4H are cross-sectional views for explaining an example of the manufacturing process of the
To manufacture the
シリコン基板4のエピタキシャル成長に際して、シリコン基板4に注入されたn型の不純物およびp型の不純物は、n−型エピタキシャル層5の成長方向に拡散する。これにより、シリコン基板4とn−型エピタキシャル層5との境界を跨ぐ埋め込み層6とp−型ローアイソレーション領域9とが形成される。なお、p型の不純物としては、たとえば、B(ホウ素),Al(アルミニウム)等を挙げることができ、n型の不純物としては、たとえば、P(リン),As(砒素)等を挙げることができる。
During epitaxial growth of the
次に、図4Cに示すように、p+型ウェル領域8を形成すべき領域に選択的に開口を有するイオン注入マスク(図示せず)がn−型エピタキシャル層5上に形成される。そして、当該イオン注入マスクを介してp型の不純物がn−型エピタキシャル層5に注入される。これにより、p+型ウェル領域8とp−型ローアイソレーション領域9との2層構造からなる素子分離ウェル7が形成される。素子分離ウェル7が形成された後、イオン注入マスクは除去される。
Next, as shown in FIG. 4C, an ion implantation mask (not shown) having an opening selectively in a region where the p +
次に、フィールド絶縁膜10,12を形成すべき領域に選択的に開口を有するハードマスク32がn−型エピタキシャル層5上に形成される。そして、ハードマスク32を介してn−型エピタキシャル層5の表面に熱酸化処理が施されてLOCOS膜からなるフィールド絶縁膜10,12が形成される。その後、ハードマスク32は除去される。
次に、図4Dに示すように、n−型エピタキシャル層5の表面に熱酸化処理が施されてゲート絶縁膜18が形成される。このとき、ゲート絶縁膜18はフィールド絶縁膜10,12と連なるように形成される。次に、導体膜11およびゲート電極19用のポリシリコンがn−型エピタキシャル層5上に堆積されて、ポリシリコン層33が形成される。
Next, a
Next, as shown in FIG. 4D, the surface of the n −
次に、図4Eに示すように、導体膜11およびゲート電極19を形成すべき領域に選択的に開口を有するレジストマスク(図示せず)がポリシリコン層33上に形成される。そして、当該レジストマスクを介してポリシリコン層33の不要な部分がエッチングによって除去される。これにより、導体膜11とゲート電極19とが同時に形成される。なお、このとき、レジストマスクのレイアウトを変更するだけで、図3A〜図3Cに示した各導体膜11のレイアウトを得ることができる。その後、レジストマスクは除去される。
Next, as shown in FIG. 4E, a resist mask (not shown) having an opening selectively in a region where the
次に、ゲート絶縁膜18の不要な部分を除去するため、選択的に開口を有するハードマスク(図示せず)がn−型エピタキシャル層5上に形成される。そして、当該ハードマスクを介してゲート絶縁膜18の不要な部分にエッチング処理が施される。これにより、所定のゲート絶縁膜18が形成される。ゲート絶縁膜18を形成した後、ハードマスクは除去される。
Next, in order to remove an unnecessary portion of the
次に、図4Fに示すように、n−型ウェル領域13とp−型ウェル領域15とが形成される。n−型ウェル領域13を形成するには、まず、n−型ウェル領域13を形成すべき領域に選択的に開口を有するイオン注入マスク(図示せず)が形成される。そして、当該イオン注入マスクを介してn型の不純物がn−型エピタキシャル層5に注入される。これにより、n−型ウェル領域13が形成される。n−型ウェル領域13が形成された後、イオン注入マスクは、除去される。また、同様の手順で、p−型ウェル領域15を形成すべき領域に選択的に開口を有するイオン注入マスク(図示せず)が形成される。そして、当該イオン注入マスクを介してp型の不純物がn−型エピタキシャル層5に注入される。これにより、p−型ウェル領域15が形成される。p−型ウェル領域15が形成された後、イオン注入マスクは、除去される。
Next, as shown in FIG. 4F, an n −
次に、p−型ウェル領域15の内方領域にp+型不純物領域16が形成される。p+型不純物領域16を形成するには、まず、p+型不純物領域16を形成すべき領域に選択的に開口を有するイオン注入マスク(図示せず)が形成される。そして、当該イオン注入マスクを介してp型の不純物がp−型ウェル領域15に注入される。これにより、p−型ウェル領域15の内方領域にp+型不純物領域16が形成される。p+型不純物領域16が形成された後、イオン注入マスクは、除去される。 Next, a p + type impurity region 16 is formed in the inner region of the p − type well region 15. In order to form the p + -type impurity region 16, first, an ion implantation mask (not shown) having an opening selectively in a region where the p + -type impurity region 16 is to be formed is formed. Then, a p-type impurity is implanted into the p − -type well region 15 through the ion implantation mask. As a result, ap + type impurity region 16 is formed in the inner region of the p − type well region 15. After the p + -type impurity region 16 is formed, the ion implantation mask is removed.
次に、n−型ウェル領域13およびp−型ウェル領域15の各内方領域にn+型ドレイン領域14およびn+型ソース領域17がそれぞれ選択的に形成される。n+型ドレイン領域14およびn+型ソース領域17を形成するには、まず、n+型ドレイン領域14およびn+型ソース領域17を形成すべき領域に選択的に開口を有するイオン注入マスク(図示せず)が形成される。そして、当該イオン注入マスクを介してn型の不純物がn−型ウェル領域13およびp−型ウェル領域15に注入される。これにより、n+型ドレイン領域14およびn+型ソース領域17が形成される。n+型ドレイン領域14およびn+型ソース領域17が形成された後、イオン注入マスクは、除去される。
Next, n + -
次に、図4Gに示すように、導体膜11およびゲート電極19を覆うように絶縁材料が堆積されて第1層間絶縁膜21が形成される。次に、第1層間絶縁膜21を貫通するようにドレイン用コンタクト23とソース用コンタクト24を含む低電圧用コンタクトが形成されて、n+型ドレイン領域14およびn+型ソース領域17とそれぞれ電気的に接続される。次に、ドレイン用コンタクト23とソース用コンタクト24を覆うように第2層間絶縁膜25および第3層間絶縁膜27がこの順で第1層間絶縁膜21上に形成される。
Next, as shown in FIG. 4G, an insulating material is deposited so as to cover the
次に、図4Hに示すように、ドレイン用コンタクト23とソース用コンタクト24と電気的に接続されるドレイン配線28、ソース配線29を含む低電圧配線(図1参照)が第3層間絶縁膜27上に選択的に形成される。低電圧配線28,29を形成するには、低電圧配線28,29を形成すべき領域に所定の開口を有するレジストマスクを形成する。そして、当該レジストマスクを介して電極材料を堆積させることによって、低電圧配線28,29を形成することができる。
Next, as shown in FIG. 4H, a low voltage wiring (see FIG. 1) including a
次に、低電圧配線28,29を覆うように第4層間絶縁膜36が第3層間絶縁膜27上に形成される。次に、第4層間絶縁膜36上に、高電圧素子領域3と電気的に接続される高電圧配線30が形成される。以上の工程を経て、第1実施形態に係る半導体装置1が製造される。
以上のように、半導体装置1の製造方法によれば、DMOS35のゲート電極19を形成する工程と同一の工程で導体膜11を形成することができる。すなわち、半導体装置1の製造工程(図4E参照)においてレジストマスクのレイアウトを変更するだけでDMOS35のゲート電極19と導体膜11とを形成することができる。よって、新たな製造工程を追加する必要がないので、工程数の増加を防止することができる。
Next, a fourth
As described above, according to the method for manufacturing the
また、図4Eの製造工程時において、素子分離ウェル7の延びる方向に関して、導体膜11の長さを交差部31の長さL1以上に形成することによって(図3A〜図3C参照)、素子分離ウェル7の延びる方向に沿って低電圧配線28,29および高電圧配線30の位置ずれ(アライメントずれ)が生じても、導体膜11と低電圧配線28,29および高電圧配線30とを確実に交差させることができる。その結果、交差部31におけるフィールド絶縁膜10の直下の素子分離ウェル7でのフィールド反転の発生を効果的に抑制することができる半導体装置1を製造することができる。
Further, during the manufacturing process of FIG. 4E, with respect to the extending direction of element isolation well 7, (see Fig. 3A~ diagram 3C) by forming the length of the
次に、図5を参照して、本発明の第2実施形態の半導体装置41について説明する。図5は、本発明の第2実施形態に係る半導体装置41の模式的な断面図である。
第2実施形態に係る半導体装置41が、前述の第1実施形態に係る半導体装置1と異なる点は、第1層間絶縁膜21上に導体膜42が形成されている点である。すなわち、フィールド反転を抑制するための導体膜は、フィールド絶縁膜10の表面に接するように形成されている必要はなく、フィールド絶縁膜10上の層間絶縁膜上に形成されていてもよい。その他の構成は、前述の第1実施形態に係る半導体装置1と同様の構成である。図5において、前述の図2に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
Next, a
The
導体膜42は、この実施形態では、第1層間絶縁膜21上にドレイン用コンタクト23およびソース用コンタクト24と同一の層に形成されている。このとき、導体膜42は、第1層間絶縁膜21およびフィールド絶縁膜10を介して素子分離ウェル7と対向している。導体膜42のレイアウトとしては、前述の第1実施形態の図3A〜図3Cで説明した各レイアウトと同様のレイアウトを適用することができる。
In this embodiment, the
導体膜42は、たとえば、ドレイン用コンタクト23およびソース用コンタクト24と同一材料および同一膜厚で形成されている。導体膜42の材料としては、たとえば、アルミニウム、銅、タングステン等を挙げることができ、また、その膜厚は、たとえば、0.4μm〜2.0μmである。導体膜42は、たとえば、ソース配線29と同電位(たとえば、グランド電位)に固定されている。この場合、導体膜42は、ソース配線29と一体的に連なるように形成されていてもよい。
For example, the
以上のように、第2実施形態に係る半導体装置41によっても、前述の第1実施形態に係る半導体装置1と同様の効果を奏することができる。
また、半導体装置41では、低電圧用コンタクト23,24を形成する工程と同一工程で導体膜42を形成することができる。すなわち、半導体装置41の製造工程(図4Hの工程参照)においてレジストマスクのレイアウトを変更するだけで低電圧用コンタクト23,24と導体膜42とを形成することができる。よって、新たな製造工程を追加する必要がないので、工程数の増加を防止することができる。
As described above, the
In the
次に、図6を参照して、本発明の第3実施形態に係る半導体装置51について説明する。
図6は、本発明の第3実施形態に係る半導体装置51の模式的な平面図である。第3実施形態に係る半導体装置51が、前述の第1実施形態に係る半導体装置1と異なる点は、高電圧配線30に替えて、高電圧配線52が形成されている点である。その他の構成は、前述の半導体装置1と同様である。図6において、前述の図1に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
Next, a
FIG. 6 is a schematic plan view of a
高電圧配線52は、低電圧素子領域2から一定の距離を空けた位置において、素子分離ウェル7に沿うように形成されている。
このように、素子分離ウェル7と高電圧配線52とが交差しない構成によっても、高電圧配線52からの電界による影響を導体膜11によって軽減することができる。なお、この実施形態では、前述の第1実施形態と同様に、平面視四角環状に導体膜11が形成されているが、導体膜11は、少なくとも高電圧配線52が形成されている領域に沿うように形成されていればよい。
The
Thus, even if the element isolation well 7 and the
より具体的には、図6のように、低電圧素子領域2から一定距離を空けて高電圧配線52が形成される場合には、高電圧配線52に隣接している素子分離ウェル7が電界の影響を受けやすい。したがって、少なくとも高電圧配線52に隣接している素子分離ウェル7を覆うように、導体膜11を形成すればよい。これにより、素子分離ウェル7におけるフィールド反転の発生を効果的に抑制することができる。
More specifically, as shown in FIG. 6, when the
次に、図7を参照して、本発明の第4実施形態に係る半導体装置61について説明する。
図7は、本発明の第4実施形態に係る半導体装置61の模式的な平面図である。第4実施形態に係る半導体装置61が、前述の第1実施形態に係る半導体装置1と異なる点は、高電圧配線30に替えて、高電圧配線62が形成されている点である。その他の構成は、前述の半導体装置1と同様である。図7において、前述の図1に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
Next, a
FIG. 7 is a schematic plan view of a
高電圧配線62は、フィールド絶縁膜10が形成されている領域に沿って、フィールド絶縁膜10の一部を完全に覆うように形成されている。つまり、高電圧配線62は、フィールド絶縁膜10が形成された領域(素子分離ウェル7が形成された領域)に倣って、フィールド絶縁膜10を覆うように形成されている。
このような構成によっても、高電圧配線62からの電界による影響を導体膜11によって軽減することができる。なお、この実施形態では、前述の第1実施形態と同様に、平面視四角環状に導体膜11が形成されているが、導体膜11は、少なくとも高電圧配線62と素子分離ウェル7とが対向する領域に形成されていればよい。したがって、導体膜11は、高電圧配線62が形成されている領域の直下のフィールド絶縁膜10上に高電圧配線62と対向するように形成されていればよい。
The
Also with such a configuration, the influence of the electric field from the
これにより、高電圧配線62がフィールド絶縁膜10が形成された領域に沿って、フィールド絶縁膜10の一部を完全に覆うように形成されている場合であっても、素子分離ウェル7におけるフィールド反転の発生を確実に抑制することができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の第1実施形態では、導体膜11がフィールド絶縁膜10の中央部上に形成された構成を示しているが、導体膜11は、素子分離ウェル7におけるフィールド反転を抑制できる範囲で、素子分離ウェル7が形成された領域の一部または全部を覆うように形成されていれば、高電圧配線30の延びる方向にずれた位置に形成されていてもよい。
As a result, even if the
As mentioned above, although embodiment of this invention was described, this invention can also be implemented with another form.
For example, in the first embodiment described above, a configuration in which the
また、前述の第1〜第4実施形態では、半導体素子の一例としてDMOS35が低電圧素子領域2に形成された構成について説明したが、これに限定されるものではない。したがって、DMOS35の他に、CMOS(Complementary MOS),BJT(BipolarJunctionTransistor),IGBT(Insulated Gate Bipolar Transistor),JFET(Junction Field Effect Transistor)、コントロールゲートおよびフローティングゲートを有する不揮発性メモリ等が形成された構成であってもよい。
In the first to fourth embodiments described above, the configuration in which the
また、低電圧素子領域2には、コンデンサ、抵抗等の各種回路素子が形成されていてもよい。さらに、これらの半導体素子および回路素子等の組み合わせによって、LSI(Large Scale Integration)、SSI(Small Scale Integration)、MSI(Medium Scale Integration)、VLSI(Very Large Scale Integration)、ULSI(Ultra-Very Large Scale Integration)等の集積回路を構成していてもよい。
Various circuit elements such as capacitors and resistors may be formed in the low
また、前述の第1〜第4実施形態では、p型のシリコン基板4が形成されているが、導電型を反転させたn型のシリコン基板4が形成された構成であってもよい。この場合、他の不純物領域等の導電型も反転された構成となる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
In the first to fourth embodiments described above, the p-
In addition, various design changes can be made within the scope of matters described in the claims.
この明細書および図面から抽出される特徴の例を以下に示す。
[項1]低基準電圧を基準に動作する低電圧素子が形成された低電圧素子領域、および、前記低基準電圧よりも高い高基準電圧を基準に動作する高電圧素子が形成された高電圧素子領域を含む第1導電型の半導体層を、その表層部に有する半導体基板と、前記低電圧素子領域を区画し、かつ、前記高電圧素子領域から前記低電圧素子領域を電気的に分離するように前記半導体基板の表層部に形成された第2導電型の素子分離ウェルと、前記素子分離ウェルの表面を覆うフィールド絶縁膜と、前記半導体基板上に形成された層間絶縁膜と、平面視において前記低電圧素子領域を横切るように前記層間絶縁膜上に形成され、かつ、前記高電圧素子領域内の前記高電圧素子に電気的に接続された高電圧配線と、前記フィールド絶縁膜において前記高電圧配線と対向する領域を横切るように前記フィールド絶縁膜の上に形成され、かつ、前記低基準電圧に固定された導体膜とを含む、半導体装置。
Examples of features extracted from this specification and drawings are shown below.
[Item 1] A low voltage element region in which a low voltage element that operates based on a low reference voltage is formed, and a high voltage in which a high voltage element that operates based on a high reference voltage higher than the low reference voltage is formed. A semiconductor substrate having a first conductivity type semiconductor layer including an element region in a surface layer portion thereof and the low voltage element region are partitioned, and the low voltage element region is electrically separated from the high voltage element region. As described above, the second conductivity type element isolation well formed in the surface layer portion of the semiconductor substrate, the field insulating film covering the surface of the element isolation well, the interlayer insulating film formed on the semiconductor substrate, and a plan view A high-voltage wiring formed on the interlayer insulating film so as to cross the low-voltage element region and electrically connected to the high-voltage element in the high-voltage element region; and High Wherein formed on the field insulating film so as to cross the-pressure line and the opposing area, and includes a conductive film, wherein fixed to the low reference voltage, the semiconductor device.
この構成によれば、高電圧配線からの電界による影響を低基準電圧に固定された導体膜によって軽減することができる。具体的には、低基準電圧に固定された導体膜が素子分離ウェルよりも高電圧配線に近い位置に配置されているので、高電圧配線からの電界を、導体膜によって効果的に終端させることができる。これにより、高電圧配線からの電界によって素子分離ウェル中のイオンがフィールド絶縁膜の直下の領域に引き寄せられてフィールド反転が発生することを抑制することができる。その結果、素子分離ウェルを横切るリークパスが形成されてリーク電流が発生することを抑制できるので、より安定した素子分離を実現できる半導体装置を提供することができる。 According to this configuration, the influence of the electric field from the high voltage wiring can be reduced by the conductor film fixed to the low reference voltage. Specifically, the conductor film fixed at the low reference voltage is disposed at a position closer to the high voltage wiring than the element isolation well, so that the electric field from the high voltage wiring is effectively terminated by the conductor film. Can do. Thereby, it is possible to suppress the occurrence of field inversion due to the ions in the element isolation well being attracted to the region immediately below the field insulating film by the electric field from the high voltage wiring. As a result, it is possible to suppress the occurrence of a leak current due to the formation of a leak path that crosses the element isolation well, so that a semiconductor device that can realize more stable element isolation can be provided.
したがって、高電圧配線をフィールド絶縁膜に近づけたり交差させたりすることができるので、高電圧配線の設計規則が緩やかになり、設計の自由度を高めることができる。その結果、半導体チップ面積を有効に活用することができ、半導体チップを高シュリンク化することができる。
高電圧素子領域に接続された高電圧配線の場合、低電圧素子領域に接続される配線に比べて当該高電圧配線による電界の大きさが相対的に大きくなるので、素子分離ウェルでのフィールド反転が生じやすい。したがって、この構成によれば、素子分離ウェル上のフィールド絶縁膜の近くを通過したり、フィールド絶縁膜と交差したりする高電圧配線が高電圧素子領域に接続されていて、比較的フィールド反転が生じやすい条件下でも、当該高電圧配線による電界を、導体膜によって効果的に終端させることができる。
Therefore, since the high voltage wiring can be brought close to or crossed with the field insulating film, the design rule of the high voltage wiring becomes loose, and the degree of design freedom can be increased. As a result, the area of the semiconductor chip can be used effectively, and the semiconductor chip can be highly shrunk.
In the case of a high-voltage wiring connected to a high-voltage element region, the electric field generated by the high-voltage wiring is relatively larger than that of a wiring connected to a low-voltage element region. Is likely to occur. Therefore, according to this configuration, the high voltage wiring that passes near the field insulating film on the element isolation well or intersects the field insulating film is connected to the high voltage element region, so that the field inversion is relatively low. Even under conditions that tend to occur, the electric field generated by the high-voltage wiring can be effectively terminated by the conductor film.
高電圧配線が素子分離ウェルに交差している場合、交差していない場合に比べて当該高電圧配線と素子分離ウェルとの距離が短くなるので、素子分離ウェルは当該高電圧配線による電界の影響を受けやすくなってフィールド反転を生じやすい。したがって、この構成によれば、高電圧配線が素子分離ウェルに交差していて、比較的にフィールド反転が生じやすい条件下でも、当該高電圧配線による電界を、導体膜によって効果的に終端させることができる。さらに、高電圧配線を素子分離ウェルと交差させることによって、半導体チップ面積をより有効に活用することもできる。 When the high voltage wiring intersects with the element isolation well, the distance between the high voltage wiring and the element isolation well becomes shorter than when the high voltage wiring does not intersect with the element isolation well. It becomes easy to receive, and it is easy to produce field inversion. Therefore, according to this configuration, even when the high voltage wiring intersects the element isolation well and the field inversion is relatively likely to occur, the electric field due to the high voltage wiring is effectively terminated by the conductor film. Can do. Furthermore, the semiconductor chip area can be utilized more effectively by crossing the high voltage wiring with the element isolation well.
[項2]平面視において前記フィールド絶縁膜を横切るように前記層間絶縁膜内に形成され、かつ、前記低電圧素子領域内の前記低電圧素子に電気的に接続された低電圧配線をさらに含み、前記導体膜は、前記フィールド絶縁膜において前記低電圧配線と対向する領域を横切るように前記フィールド絶縁膜の上に形成されている、項1に記載の半導体装置。
[Item 2] The semiconductor device further includes a low voltage wiring formed in the interlayer insulating film so as to cross the field insulating film in a plan view and electrically connected to the low voltage element in the low voltage element region. 2. The semiconductor device according to
[項3]前記素子分離ウェルは、平面視において前記高電圧配線と交差する交差部を含み、前記素子分離ウェルが前記交差部で前記高電圧配線と交差する方向に関して、前記導体膜の長さが前記交差部の長さ以上である、項1または2に記載の半導体装置。 この構成によれば、高電圧配線の形成時に、素子分離ウェルの延びる方向に沿って高電圧配線の位置ずれ(アライメントずれ)が生じても、導体膜と高電圧配線とを確実に交差させることができる。そのため、交差部におけるフィールド絶縁膜の直下の素子分離ウェルでのフィールド反転の発生を効果的に抑制することができる。
[Item 3] The element isolation well includes an intersection that intersects the high-voltage wiring in a plan view, and the length of the conductor film with respect to a direction in which the element isolation well intersects the high-voltage wiring at the intersection.
[項4]前記素子分離ウェルは、平面視において前記高電圧配線と交差する交差部を含み、前記高電圧配線が前記交差部で前記素子分離ウェルと交差する方向に関して、前記導体膜の長さが前記交差部の長さよりも短い、項1〜3のいずれか一項に記載の半導体装置。
[項5]前記素子分離ウェルは、平面視において前記高電圧配線と交差する交差部を含み、前記高電圧配線が前記交差部で前記素子分離ウェルと交差する方向に関して、前記導体膜の長さが前記交差部の長さ以上である、項1〜3のいずれか一項に記載の半導体装置。 この構成によれば、高電圧配線の延びる方向において、フィールド絶縁膜を介して素子分離ウェルを導体膜によって完全に覆うことができる。これにより、フィールド絶縁膜の直下の素子分離ウェルでのフィールド反転の発生を効果的に抑制することができる。
[Item 4] The element isolation well includes an intersection that intersects the high-voltage wiring in a plan view, and the length of the conductor film with respect to a direction in which the high-voltage wiring intersects the element isolation well at the intersection. The semiconductor device according to any one of
[Item 5] The element isolation well includes an intersection that intersects with the high voltage wiring in a plan view, and the length of the conductor film with respect to a direction in which the high voltage wiring intersects the element isolation well at the intersection. The semiconductor device according to any one of
[項6]前記素子分離ウェルが、前記低電圧素子領域の周縁に沿う帯状に形成されており、前記フィールド絶縁膜が、前記低電圧素子領域の周縁に沿う帯状に形成されており、前記導体膜が、前記低電圧素子領域の周縁に沿う帯状に形成されている、項1〜5のいずれか一項に記載の半導体装置。 この構成によれば、フィールド絶縁膜上の領域において、素子分離ウェルの直上には導体膜が必ず配置されている。したがって、素子分離ウェルに対する高電圧配線の位置関係が交差関係、近傍関係等いかなる場合であろうと、高電圧配線による電界を導体膜によって良好に終端させることができる。その結果、高電圧配線の配線規則に依らず、素子分離ウェルにおけるフィールド反転の発生を抑制することができるので、設計規則の自由度をさらに高めることができる。
[Item 6] The element isolation well is formed in a strip shape along the periphery of the low voltage element region, the field insulating film is formed in a strip shape along the periphery of the low voltage element region, and the
[項7]前記素子分離ウェルが、前記低電圧素子領域を取り囲む環状に形成されており、前記フィールド絶縁膜が、前記低電圧素子領域を取り囲む環状に形成されており、前記導体膜が、前記低電圧素子領域を取り囲む環状に形成されている、項1〜6のいずれか一項に記載の半導体装置。
[項8]前記低電圧素子領域には、MOSトランジスタが前記低電圧素子として形成されており、前記導体膜は、前記MOSトランジスタのソースと同電位を成している、項1〜7のいずれか一項に記載の半導体装置。
[Item 7] The element isolation well is formed in an annular shape surrounding the low-voltage element region, the field insulating film is formed in an annular shape surrounding the low-voltage element region, and the conductor film is
[Item 8] In any one of
[項9]前記導体膜が、前記MOSトランジスタのゲートと同じ層に前記ゲートと同じ材料で形成されている、項8に記載の半導体装置。 この構成によれば、MOSトランジスタのゲートを形成する工程と同一の工程で導体膜を形成することができる。すなわち、半導体装置の製造工程においてレジストマスクのレイアウトを変更するだけでMOSトランジスタのゲートと導体膜とを同時に形成することができる。よって、新たな製造工程を追加する必要がないので、工程数の増加を防止することができる。
[Item 9] The semiconductor device according to
[項10]前記ゲートおよび前記導体膜がポリシリコンからなる、項9に記載の半導体装置。
[項11]前記層間絶縁膜が配線層を含み、前記導体膜が、前記配線層に配置された配線膜によって形成されている、項1〜10のいずれか一項に記載の半導体装置。
[Item 10] The semiconductor device according to
[Item 11] The semiconductor device according to any one of
1 半導体装置
2 低電圧素子領域
3 高電圧素子領域
4 シリコン基板
5 n−型エピタキシャル層
7 素子分離ウェル
10 フィールド絶縁膜
11 導体膜
12 フィールド絶縁膜
21 第1層間絶縁膜
25 第2層間絶縁膜
27 第3層間絶縁膜
30 高電圧配線
31 交差部
35 DMOS
36 第4層間絶縁膜
41 半導体装置
42 導体膜
45 エピタキシャル基板
51 半導体装置
52 高電圧配線
61 半導体装置
62 高電圧配線
1
36 Fourth
Claims (17)
前記素子領域を区画するように前記半導体層の表層部に形成された素子分離ウェルと、
前記素子分離ウェルを覆うように前記半導体層の上に形成されたフィールド絶縁膜と、
前記半導体層の上に形成された層間絶縁膜と、
平面視において前記素子領域を横切るように前記層間絶縁膜の上に形成された配線と、
前記フィールド絶縁膜において前記配線と対向する領域を横切るように前記フィールド絶縁膜の上に形成され、前記素子分離ウェルの幅以下の幅を有する導体膜と、を含む、半導体装置。 A semiconductor layer including an element region having a semiconductor element;
An element isolation well formed in a surface layer portion of the semiconductor layer so as to partition the element region;
A field insulating film formed on the semiconductor layer so as to cover the element isolation well;
An interlayer insulating film formed on the semiconductor layer;
Wiring formed on the interlayer insulating film so as to cross the element region in plan view;
A semiconductor device, comprising: a conductor film formed on the field insulating film so as to cross a region facing the wiring in the field insulating film and having a width equal to or smaller than a width of the element isolation well.
前記素子分離ウェルは、前記低電圧素子領域および前記高電圧素子領域を互いに電気的に分離するように、前記低電圧素子領域および前記高電圧素子領域を区画している、請求項1に記載の半導体装置。 The element region includes a low voltage element region in which a low voltage element that operates based on a low reference voltage is formed, and a high voltage element that operates on a basis of a high reference voltage that is higher than the low reference voltage. Including the voltage element region,
2. The device isolation well according to claim 1, wherein the device isolation well partitions the low voltage device region and the high voltage device region so as to electrically isolate the low voltage device region and the high voltage device region from each other. Semiconductor device.
前記導体膜は、前記フィールド絶縁膜において前記低電圧配線と対向する領域を横切っている、請求項2または3に記載の半導体装置。 The wiring includes a low voltage wiring electrically connected to the low voltage element,
The semiconductor device according to claim 2, wherein the conductor film crosses a region facing the low-voltage wiring in the field insulating film.
前記導体膜は、前記フィールド絶縁膜において前記高電圧配線と対向する領域を横切っている、請求項2〜4のいずれか一項に記載の半導体装置。 The wiring includes a high voltage wiring electrically connected to the high voltage element,
The semiconductor device according to claim 2, wherein the conductor film crosses a region facing the high-voltage wiring in the field insulating film.
前記導体膜は、前記MOSトランジスタのソースと同電位を成している、請求項2〜5のいずれか一項に記載の半導体装置。 In the low voltage element region, a MOS transistor as the low voltage element is formed,
The semiconductor device according to claim 2, wherein the conductor film has the same potential as the source of the MOS transistor.
前記配線が前記交差部で前記素子分離ウェルと交差する方向に関して、前記導体膜の長さが前記交差部の長さ以下である、請求項1〜8のいずれか一項に記載の半導体装置。 The wiring includes an intersection that intersects the element isolation well in plan view,
The semiconductor device according to claim 1, wherein a length of the conductor film is equal to or less than a length of the intersecting portion with respect to a direction in which the wiring intersects the element isolation well at the intersecting portion.
前記素子分離ウェルが前記交差部で前記配線と交差する方向に関して、前記導体膜の長さが前記交差部の長さ以上である、請求項1〜8のいずれか一項に記載の半導体装置。 The wiring includes an intersection that intersects the element isolation well in plan view,
The semiconductor device according to claim 1, wherein a length of the conductor film is equal to or longer than a length of the intersecting portion with respect to a direction in which the element isolation well intersects the wiring at the intersecting portion.
前記フィールド絶縁膜が、前記素子領域の周縁に沿う帯状に形成されており、
前記導体膜が、前記素子領域の周縁に沿う帯状に形成されている、請求項1〜10のいずれか一項に記載の半導体装置。 The element isolation well is formed in a strip shape along the periphery of the element region;
The field insulating film is formed in a strip shape along the periphery of the element region,
The semiconductor device according to claim 1, wherein the conductor film is formed in a strip shape along a periphery of the element region.
前記フィールド絶縁膜が、前記素子領域を取り囲む環状に形成されており、
前記導体膜が、前記素子領域を取り囲む環状に形成されている、請求項1〜11のいずれか一項に記載の半導体装置。 The element isolation well is formed in an annular shape surrounding the element region;
The field insulating film is formed in an annular shape surrounding the element region;
The semiconductor device according to claim 1, wherein the conductor film is formed in an annular shape surrounding the element region.
前記導体膜が、前記配線層に配置された配線膜によって形成されている、請求項1〜12のいずれか一項に記載の半導体装置。 The interlayer insulating film includes a wiring layer;
The semiconductor device according to claim 1, wherein the conductor film is formed of a wiring film disposed in the wiring layer.
前記低電圧素子領域および前記高電圧素子領域を電気的に分離するように前記半導体層の表層部に形成された素子分離ウェルと、
前記素子分離ウェルを覆うように前記半導体層の上に形成されたフィールド絶縁膜と、
前記半導体層の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成され、前記高電圧素子領域に電気的に接続された配線と、
前記層間絶縁膜および前記フィールド絶縁膜の間に形成され、前記フィールド絶縁膜を挟んで前記素子分離ウェルに対向する導体膜と、を含む、半導体装置。 A semiconductor layer including a low voltage element region having a low voltage element operating at a low reference voltage, and a high voltage element region having a high voltage element operating at a high reference voltage higher than the low reference voltage;
An element isolation well formed in a surface layer portion of the semiconductor layer so as to electrically isolate the low voltage element region and the high voltage element region;
A field insulating film formed on the semiconductor layer so as to cover the element isolation well;
An interlayer insulating film formed on the semiconductor layer;
A wiring formed on the interlayer insulating film and electrically connected to the high voltage element region;
And a conductor film formed between the interlayer insulating film and the field insulating film and facing the element isolation well with the field insulating film interposed therebetween.
前記導体膜は、前記MOSトランジスタの前記ゲート電極と同種の材料によって形成されている、請求項14に記載の半導体装置。 The low voltage element includes a MOS transistor having a gate electrode;
The semiconductor device according to claim 14, wherein the conductor film is formed of a material similar to that of the gate electrode of the MOS transistor.
前記導体膜は、前記低電圧素子領域外の領域において前記フィールド絶縁膜の上に形成されており、
前記ゲート電極は、前記低電圧素子領域において前記第2フィールド絶縁膜の上に形成されている、請求項15に記載の半導体装置。 A second field insulating film formed on the semiconductor layer in the low-voltage element region;
The conductor film is formed on the field insulating film in a region outside the low voltage element region,
The semiconductor device according to claim 15, wherein the gate electrode is formed on the second field insulating film in the low-voltage element region.
The semiconductor device according to claim 14, wherein the conductor film is in contact with the field insulating film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017204728A JP6533266B2 (en) | 2017-10-23 | 2017-10-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017204728A JP6533266B2 (en) | 2017-10-23 | 2017-10-23 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013134001A Division JP6234715B2 (en) | 2013-06-26 | 2013-06-26 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018011089A true JP2018011089A (en) | 2018-01-18 |
JP6533266B2 JP6533266B2 (en) | 2019-06-19 |
Family
ID=60995903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017204728A Active JP6533266B2 (en) | 2017-10-23 | 2017-10-23 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6533266B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021182211A1 (en) * | 2020-03-13 | 2021-09-16 | ローム株式会社 | Semiconductor device and method for manufacturing same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03235367A (en) * | 1990-02-13 | 1991-10-21 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
JPH07115126A (en) * | 1993-10-15 | 1995-05-02 | Fuji Xerox Co Ltd | Semiconductor integrated circuit device |
JPH09213895A (en) * | 1996-02-06 | 1997-08-15 | Fuji Electric Co Ltd | High withstand voltage lateral semiconductor device |
JP2000260891A (en) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | Semiconductor device |
JP2001250921A (en) * | 1999-12-27 | 2001-09-14 | Seiko Epson Corp | Semiconductor device |
JP2006310719A (en) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | Semiconductor device |
JP2007109873A (en) * | 2005-10-13 | 2007-04-26 | Seiko Epson Corp | Semiconductor device |
-
2017
- 2017-10-23 JP JP2017204728A patent/JP6533266B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03235367A (en) * | 1990-02-13 | 1991-10-21 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
JPH07115126A (en) * | 1993-10-15 | 1995-05-02 | Fuji Xerox Co Ltd | Semiconductor integrated circuit device |
JPH09213895A (en) * | 1996-02-06 | 1997-08-15 | Fuji Electric Co Ltd | High withstand voltage lateral semiconductor device |
JP2000260891A (en) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | Semiconductor device |
JP2001250921A (en) * | 1999-12-27 | 2001-09-14 | Seiko Epson Corp | Semiconductor device |
JP2006310719A (en) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | Semiconductor device |
JP2007109873A (en) * | 2005-10-13 | 2007-04-26 | Seiko Epson Corp | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021182211A1 (en) * | 2020-03-13 | 2021-09-16 | ローム株式会社 | Semiconductor device and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP6533266B2 (en) | 2019-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6591312B2 (en) | Semiconductor device | |
TW201712874A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5426112B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20130132216A (en) | Embedded jfets for high voltage applications | |
KR20100027415A (en) | Bipolar junction transistor of poly-emitter type, bipolar cmos dmos device, manufacturing method of bipolar junction transistor of poly-emitter type and manufacturing method of bipolar cmos dmos device | |
CN104916637B (en) | Semiconductor devices and its manufacturing method | |
TWI532166B (en) | Lateral-diffused metal oxide semiconductor device (ldmos) and fabrication method thereof | |
US9711642B2 (en) | Semiconductor device and manufacturing method thereof | |
US8227857B2 (en) | Planar extended drain transistor and method of producing the same | |
US10236284B2 (en) | Semiconductor device for preventing field inversion | |
KR20110078621A (en) | Semiconductor device, and fabricating method thereof | |
US9012979B2 (en) | Semiconductor device having an isolation region separating a lateral double diffused metal oxide semiconductor (LDMOS) from a high voltage circuit region | |
JP5983122B2 (en) | Semiconductor device | |
JP3354127B2 (en) | High voltage element and method of manufacturing the same | |
JP6533266B2 (en) | Semiconductor device | |
JP2003303962A (en) | Semiconductor device and manufacturing method thereof | |
JP6188205B2 (en) | Bipolar transistor with high breakdown voltage | |
TWI708364B (en) | Semiconductor device and manufacturing method thereof | |
JP2017163013A (en) | Semiconductor device and manufacturing method of the same | |
TWI672766B (en) | Isolation structure and method for fabricating the same | |
KR20130117698A (en) | Semiconductor device | |
CN112652665A (en) | Device with fully silicided gate and method of making the same | |
KR20100051220A (en) | Bipolar junction transistor of poly-emitter type, bipolar cmos dmos device, manufacturing method of bipolar junction transistor of poly-emitter type and manufacturing method of bipolar cmos dmos device | |
JP2003318393A (en) | Insulated gate type semiconductor device and manufacturing method therefor | |
JP2003309129A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6533266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |