JP2018006588A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2018006588A
JP2018006588A JP2016132229A JP2016132229A JP2018006588A JP 2018006588 A JP2018006588 A JP 2018006588A JP 2016132229 A JP2016132229 A JP 2016132229A JP 2016132229 A JP2016132229 A JP 2016132229A JP 2018006588 A JP2018006588 A JP 2018006588A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
wafer
film
processing method
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016132229A
Other languages
English (en)
Inventor
智隆 田渕
Tomotaka Tabuchi
智隆 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2016132229A priority Critical patent/JP2018006588A/ja
Priority to TW106118066A priority patent/TW201802906A/zh
Priority to KR1020170079901A priority patent/KR20180004661A/ko
Priority to CN201710505905.8A priority patent/CN107579043A/zh
Publication of JP2018006588A publication Critical patent/JP2018006588A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

【課題】本発明の課題は、デバイスの品質を低下させることなくプラズマエッチングを実行することができるウエーハの加工方法を提供することにある。【解決手段】本発明によれば、表面にパシベーション膜が積層されたデバイスが分割予定ラインによって区画されて半導体基板の表面に複数形成されたウエーハを個々のデバイスに分割するウエーハの加工方法であって、分割予定ラインに切削ブレードを位置付けて、分割予定ラインに積層されたパシベーション膜、又は金属膜を除去し半導体基板を分割予定ラインに沿って露出させる半導体基板露出工程と、該デバイスを覆うパシベーション膜を遮蔽膜として分割予定ラインに露出した半導体基板をプラズマエッチングによって分割する分割工程と、から少なくとも構成されるウエーハの加工方法が提供される。【選択図】図３

Description

本発明は、いわゆるプラズマエッチングによりウエーハを個々のデバイスに分割するウエーハの加工方法に関する。
ＩＣ、ＬＳＩ等の複数のデバイスが分割予定ラインによって区画され半導体基板の表面に形成されたウエーハは、ダイシング装置、レーザー加工装置等によって個々のデバイスに分割され、携帯電話、パソコン等の電気機器に利用される。
また、デバイスの抗折強度を向上させることに加え、ウエーハを一度に個々のデバイスに分割できる生産性が良好な分割方法として、プラズマエッチングの技術が提案されている（例えば、特許文献１を参照。）。
特開２００２−０９３７５２号公報
上記特許文献１に記載されたプラズマエッチングの技術によれば、生産効率が良く、分割されたデバイスの抗折強度が良好になることが期待されるものの、ウエーハの表面にデバイスを保護するためのレジスト膜を均一な厚みに形成することが比較的困難であり、塗布したレジスト膜（１〜５μｍ）がプラズマエッチングを実行する際にレジスト膜が薄い部分においてエッチングが進行すると、部分的にデバイスが露出し、デバイスの品質が低下するという問題がある。また、分割予定ラインにＴＥＧ（テスト エレメント グループ）を含む金属膜が積層されている場合は、プラズマエッチングが遮蔽されてプラズマエッチングでは分割できないという問題もある。
本発明は、上記事実に鑑みなされたものであり、その主たる技術課題は、デバイスの品質を低下させることなくプラズマエッチングを実行することができるウエーハの加工方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、表面にパシベーション膜が積層されたデバイスが分割予定ラインによって区画されて半導体基板の表面に複数形成されたウエーハを個々のデバイスに分割するウエーハの加工方法であって、分割予定ラインに切削ブレードを位置付けて、分割予定ラインに積層されたパシベーション膜、又は金属膜を除去し半導体基板を分割予定ラインに沿って露出させる半導体基板露出工程と、該デバイスを覆うパシベーション膜を遮蔽膜として分割予定ラインに露出した半導体基板をプラズマエッチングによって分割する分割工程と、から少なくとも構成されるウエーハの加工方法が提供される。
該パシベーション膜を、ＳｉＯ２膜、Ｓｉ３Ｎ４膜、ポリイミド膜のいずれかにより形成し、半導体基板はシリコン基板であり、プラズマエッチングで使用するガスをフッ素系ガスとして上記ウエーハの加工方法を実施することができる。
本発明に係わるウエーハの加工方法は、表面にパシベーション膜が積層されたデバイスが分割予定ラインによって区画されて半導体基板の表面に複数形成されたウエーハを個々のデバイスに分割するウエーハの加工方法であって、分割予定ラインに切削ブレードを位置付けて、分割予定ラインに積層されたパシベーション膜、又は金属膜を除去し半導体基板を分割予定ラインに沿って露出させる半導体基板露出工程と、該デバイスを覆うパシベーション膜を遮蔽膜として分割予定ラインに露出した半導体基板をプラズマエッチングによって分割する分割工程と、から少なくとも構成されることにより、プラズマエッチングを実行する際に障害となる分割予定ライン上のパシベーション膜、またはＴＥＧを含み構成される金属膜が予め除去されて、デバイスの表面に積層されているパシベーション膜をプラズマエッチングの際の遮蔽膜として利用することから、均一に塗布することが比較的困難なレジスト膜（１〜５μｍ）を形成する必要がなく、該レジスト膜を遮蔽膜としてプラズマエッチングを実施する際の品質の低下も抑制される。
本発明のウエーハ加工方法において加工されるウエーハを説明する説明図である。 本発明における半導体基板露出工程を説明するための説明図である。 本発明における分割工程を実施するためのプラズマエッチング装置の概略を説明するための説明図である。
以下、本発明によるウエーハの加工方法の好適な実施形態について添付図面を参照して、詳細に説明する。
図１に示されているように、本実施形態において加工されるウエーハ１０は、半導体基板（シリコン基板）１０ａと、該半導体基板１０ａの表面側の複数の分割予定ライン１２によって区画された領域に形成されたデバイス１４とからなり、さらに、図１（ａ）に一部拡大断面図で示されているように、該デバイス１４が形成された表面側の全域には、外部からの汚染や不純物等の進入からデバイス１４を保護する役割を有するパシベーション膜１６（例えば、二酸化ケイ素膜（ＳｉＯ２））が形成されている。該パシベーション膜１６は、プラズマＣＶＤ法で積層されることが知られており、ここではその詳細は省略する。なお、本発明に基づくウエーハの加工方法によって加工されるウエーハとしては、必ずしも図１（ａ）に示したものに限定されず、例えば、分割予定ライン１２上にパシベーション膜を形成せず、ＴＥＧ（テスト エレメント グループ）を含む金属膜１８が形成されたウエーハを対象とすることもできる（図１（ｂ）を参照。）。
被加工物となる該ウエーハ１０を用意したならば、図２に示すダイシング装置２０（一部のみを示す。）を用いて半導体基板１０ａを分割予定ライン１２に沿って露出させる半導体基板露出工程を実施する。ダイシング装置２０には、図示しない回転スピンドルによって高速回転させられる切削ブレード２２が備えられている。作業者は、該ダイシング装置２０の保持手段２４上に用意したウエーハ１０のパシベーション膜１６で被覆した表面側を上にして載置し、図示しない吸引手段を作動させて吸引保持する。
作業者が、ダイシング装置２０の切削ブレード２２の位置とウエーハ１０の分割予定ライン１２との位置合わせを行うアライメントを実施したならば、該分割予定ライン１２の一端部に切削ブレード２２を位置付け、回転スピンドルを駆動して切削ブレード２２を回転させ、保持手段２４を矢印Ｘで示す方向で相対的に移動させて分割予定ライン１２に沿って切削する。これにより、図２に一部拡大断面図として示すように、ウエーハ１０の分割予定ライン１２に沿って、少なくともパシベーション膜１６（又は金属膜１８）の厚み（本実施形態においては５μｍ）に相当し、且つウエーハ１０の半導体基板１０ａが露出する深さになるように切削加工を実行する。切削ブレード２２が分割予定ライン１２の他端部に達したならば、保持手段２４を適宜移動、回転させて、切削位置を未加工の分割予定ライン１２の位置になるように調整し、すべての分割予定ライン１２に対して同様の切削加工を施し、半導体基板１０ａを露出させる。これにより、分割予定ライン１２に沿ってパシベーション膜１６が除去され、あるいはＴＥＧを含む金属膜１８が形成されていた場合は、該金属膜１８が除去され、すべての分割予定ライン１２に沿って半導体基板１０ａが露出した状態となる。
上述のように半導体基板露出工程を実施したならば、ウエーハ１０を個々のデバイスに分割するためのプラズマエッチングを行う分割工程を実施する。係るプラズマエッチングには、例えば、図３に簡略化して示すプラズマエッチング装置４０を用いることができる。このプラズマエッチング装置４０は、フッ素系ガスを供給するガス供給部４１を備え、内部でエッチング処理を行うチャンバ４２を備えている。ガス供給部４１からは、該チャンバ４２内に、フッ素系ガスとして、例えば、ＳＦ６、Ｃ４Ｆ８が供給される。
図に示すように、プラズマエッチングが行われるチャンバ４２の上部側には、ガス供給部４１に接続されたエッチングガス供給手段４３が配設され、下部側には、エッチングされる被加工物としてのウエーハ１０を保持するチャックテーブル４４が配設されている。
エッチングガス供給手段４３は、内部にガス流通経路４３ａを備えており、チャックテーブル４４に保持されるウエーハ１０の露出面側(デバイス１４が形成された側。）に向けてポーラス部材で形成された下面４３ｂを介してエッチングガスを供給する機能を有している。さらに、エッチングガス供給手段４３は、チャンバ４２内部において図示しない移動手段により駆動されて上下に昇降自在に構成されている。
他方、チャックテーブル４４は、その軸部がチャンバ４２により回動可能に支持されており、図示しない吸引源が、吸引経路４４ａを介して通気性を有するように構成された上面４４ｂに接続されている。チャンバ４２の底部には、図示しないガス排出部に接続される排気口４５が備えられており、排気口４５は、チャンバ内を減圧したり、使用済みのガスを排出したりする機能を奏する。また、エッチングガス供給手段４３、チャックテーブル４４には高周波電源４６が接続されており、高周波電圧を供給して、チャンバ４２内のエッチングガスをプラズマ化することができる。本実施形態におけるプラズマエッチング装置４０は、概略以上のように構成されており、プラズマエッチング装置４０により実行される分割工程について以下に説明する。
先ず、半導体基板露出工程が実施されたウエーハ１０を、粘着性、および可撓性を有する保護テープＴを介してフレームＦに保持する。該ウエーハ１０は、図示しないチャンバ４２の搬入搬出口からチャンバ４２内に搬入される。チャンバ４２内に搬入されたウエーハ１０は、エッチング加工において遮蔽膜として機能するパシベーション膜１６が形成された表面側を上方に向けチャックテーブル４４上に載置し吸引固定される。ウエーハ１０がチャックテーブル４４上に載置されたならば、チャンバ４２を密閉空間とした後、内部空気を排気し減圧する。
チャンバ４２内が減圧された後、エッチングガス供給手段４３を図示しない移動手段により下降させてウエーハ１０との距離を調整しながら、ガス供給部４１からエッチングガス供給手段４３を介してエッチングガス（ＳＦ６）をチャンバ４２内に噴出させるとともに、高周波電源４６を作動させてエッチングガス供給手段４３とチャックテーブル４４との間に高周波電圧を印加し、チャンバ４２内に供給されたエッチングガス（ＳＦ６）をプラズマ化させる。そして、プラズマのエッチング効果によりウエーハ１０の表面のうち、パシベーション膜１６（又は金属膜１８）が除去された半導体基板露出領域１０ｂの底部が所定時間エッチングされる。このようにして半導体露出領域１０ｂの底部が所定量削られた後、今度はガス供給部４１から供給されるエッチングガスを、もう一方のエッチングガスであるＣ４Ｆ８に切り替え、高周波電源を作動させて新たに供給されたエッチングガスをプラズマ化させる。これにより半導体基板露出領域１０ｂの低壁が削られるとともに、側壁にプラズマ重合により積層された保護膜が順次形成される。その後、同様にしてＳＦ６、Ｃ４Ｆ８の供給を繰り返しながらエッチングを進行させる。このようにして１０〜１５分エッチングを実行することにより、図３（ｂ）に概略断面図で示すような異方性エッチングが実行されて、下方に向け垂直に延びる良好な分割溝１０ｃが形成される。そして、半導体基板１０ａの厚さ分だけエッチングされることで、ウエーハ１０は、個々のデバイス１４に分割され、分割工程が完了する。なお、当該プラズマエッチング方法は、ボッシュプロセスとして一般的に広く知られており、図に示すプラズマエッチング装置は概略図であって、その他の構成は省略されている。
該分割工程により全ての分割予定ライン１２に沿って分割溝が形成された後、該ウエーハ１０を保持したフレームＦを図示しないピックアップ工程に移送する。そして、保護テープＴを半径方向に拡張する図示しない拡張手段により、該保護テープを拡張し、個々に分割されたデバイス１４容易にピックアップすることが可能になる。
本発明に基づくウエーハの加工方法は、上記した実施形態により実施されるが、本発明はこれに限定されるものではない。本実施形態では、半導体基板の材料としてシリコンを採用したが、これに限定されず、ガリウムヒ素（ＧａＡｓ）等、他の半導体基板を採用することができる。
また、本実施形態としては、パシベーション膜１６として二酸化ケイ素膜（ＳｉＯ２）を採用したが、これに限定されず、ポリイミド膜、窒化珪素膜（Ｓｉ３Ｎ４）を選択することができる。さらに、本実施形態のプラズマエッチングでは、ＳＦ６、Ｃ４Ｆ８を交互に供給する所謂ボッシュプロセスとして知られるエッチング方法により分割工程を実行したが、これに限定されず、一般的に知られた他のプラズマエッチング法も採用できる。プラズマエッチングを実行する際には、異方性エッチングとなるエッチング条件を選択することが好ましく、半導体基板１０ａの厚み（例えば、２００〜３００μｍ）と、遮蔽膜として機能するパシベーション膜１６の部材として選択された膜材とのエッチングレートの比（例えば、Ｓｉ：ＳｉＯ２膜＝７００：１、Ｓｉ：ポリイミド膜、Ｓｉ：窒化珪素膜（Ｓｉ３Ｎ４）＝１００：１等）を考慮して半導体基板１０ａが分割されるまで遮蔽膜として機能するパシベーション膜厚（例えば、１〜５μｍ）を選択し、エッチング条件を適宜調整することができる。なお、プラズマエッチングについては周知技術であるので、ここではそれ以上の詳細な説明は省略する。
１０：ウエーハ
１０ａ：半導体基板
１０ｂ：半導体基板露出領域
１０ｃ：分割溝
１２：分割予定ライン
１４：デバイス
１６：パシベーション膜
１８：金属膜
２０：切削装置
２２：切削ブレード
４０：プラズマエッチング装置
４１：ガス供給部
４２：チャンバ
４３：エッチングガス供給手段
４４：チャックテーブル
４５：排気口
４６：高周波電源

Claims (2)

  1. 表面にパシベーション膜が積層されたデバイスが分割予定ラインによって区画されて半導体基板の表面に複数形成されたウエーハを個々のデバイスに分割するウエーハの加工方法であって、
    分割予定ラインに切削ブレードを位置付けて、分割予定ラインに積層されたパシベーション膜、又は金属膜を除去し半導体基板を分割予定ラインに沿って露出させる半導体基板露出工程と、
    該デバイスを覆うパシベーション膜を遮蔽膜として分割予定ラインに露出した半導体基板をプラズマエッチングによって分割する分割工程と、
    から少なくとも構成されるウエーハの加工方法。
  2. 該パシベーション膜は、ＳｉＯ２膜、Ｓｉ３Ｎ４膜、ポリイミド膜のいずれかであり、半導体基板はシリコン基板であり、プラズマエッチングで使用するガスはフッ素系ガスである請求項１に記載のウエーハの加工方法。
JP2016132229A 2016-07-04 2016-07-04 ウエーハの加工方法 Pending JP2018006588A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016132229A JP2018006588A (ja) 2016-07-04 2016-07-04 ウエーハの加工方法
TW106118066A TW201802906A (zh) 2016-07-04 2017-06-01 晶圓的加工方法
KR1020170079901A KR20180004661A (ko) 2016-07-04 2017-06-23 웨이퍼의 가공 방법
CN201710505905.8A CN107579043A (zh) 2016-07-04 2017-06-28 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016132229A JP2018006588A (ja) 2016-07-04 2016-07-04 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
JP2018006588A true JP2018006588A (ja) 2018-01-11

Family

ID=60946530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016132229A Pending JP2018006588A (ja) 2016-07-04 2016-07-04 ウエーハの加工方法

Country Status (4)

Country Link
JP (1) JP2018006588A (ja)
KR (1) KR20180004661A (ja)
CN (1) CN107579043A (ja)
TW (1) TW201802906A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
JP5509057B2 (ja) * 2010-12-20 2014-06-04 パナソニック株式会社 半導体チップの製造方法
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes

Also Published As

Publication number Publication date
TW201802906A (zh) 2018-01-16
CN107579043A (zh) 2018-01-12
KR20180004661A (ko) 2018-01-12

Similar Documents

Publication Publication Date Title
KR20180105571A (ko) 웨이퍼의 가공 방법
JP6320505B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP6450763B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP2020501359A (ja) 半導体ウエハーをプラズマ・ダイシングするための方法および装置
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
JP6302644B2 (ja) ウェーハの加工方法
JP2019197899A (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP2009176793A (ja) ウエーハの分割方法
JP6377449B2 (ja) ウエーハの分割方法
JP6387131B2 (ja) プラズマ加工方法及びこの方法を用いて製造された基板
JP2015133438A (ja) ウェーハの分割方法
JP2015133459A (ja) ウェーハの分割方法
JP2019009198A (ja) ウェーハの加工方法
JP6314047B2 (ja) ウエーハの加工方法
JP2015133460A (ja) ウェーハの分割方法
US11990371B2 (en) Device chip manufacturing method
JP2018006587A (ja) ウエーハの加工方法
JP2018006588A (ja) ウエーハの加工方法
JP2018137483A (ja) プラズマ加工方法及びこの方法を用いて製造された基板
CN109979879B (zh) 半导体芯片制造方法
JP2015103655A (ja) ウエーハの加工方法
KR20160018385A (ko) 가공 방법
JP2016025267A (ja) ウェーハの加工方法
JP2015220366A (ja) ウェーハの加工方法
JP6161365B2 (ja) 被加工物のエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200901