JP2017537491A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017537491A5 JP2017537491A5 JP2017517250A JP2017517250A JP2017537491A5 JP 2017537491 A5 JP2017537491 A5 JP 2017537491A5 JP 2017517250 A JP2017517250 A JP 2017517250A JP 2017517250 A JP2017517250 A JP 2017517250A JP 2017537491 A5 JP2017537491 A5 JP 2017537491A5
- Authority
- JP
- Japan
- Prior art keywords
- input
- values
- size
- value
- conversion stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000006243 chemical reaction Methods 0.000 claims 28
- 230000017105 transposition Effects 0.000 claims 20
- 238000000034 method Methods 0.000 claims 8
- 230000009466 transformation Effects 0.000 claims 3
- 238000013139 quantization Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
Claims (15)
- 入力値を備える入力ブロックに画像変換を適用するためのプロセッサであって、
所定のサイズKのグループで前記入力値を受けるように動作可能であり、前記入力値を前記入力ブロックに関連付けられた中間値へと反復的に変換するように更に動作可能である第1の変換段と、ここにおいて、各入力値を中間値へと反復的に変換することは、複数の部分和を合計することを備え、各部分和は、前記所定のサイズKの入力値の前記グループのうちの1つから生成されている、
前記中間値を受けるように動作可能である転置バッファと、前記転置バッファは、前記入力ブロックのサイズよりも小さいサイズを有する、
前記所定のサイズKのグループで前記中間値を受けるように動作可能であり、前記中間値を出力値へと反復的に変換するように更に動作可能である第2の変換段と、ここにおいて、各中間値を出力値へと反復的に変換することは、複数の部分和を合計することを備え、各部分和は、前記所定のサイズKの中間値の前記グループのうちの1つから生成されている、
を備え、
ここにおいて、前記第2の変換段は、前記第1の変換段が、前記入力ブロックの前記入力値の全てを変換し終える前に、前記入力ブロックに関連付けられた前記中間値のうちの少なくとも幾つかを変換し始めるように動作可能である、プロセッサ。 - 前記転置バッファはピンポンバッファであり、前記第2の変換段が前記転置バッファから読み取っている間に、前記第1の変換段が前記転置バッファに書き込むように動作可能である、請求項1に記載のプロセッサ。
- 前記転置バッファは、2×8×4中間値のサイズを有する、請求項2に記載のプロセッサ。
- 前記第1の変換段は、行変換処理モジュールであり、前記第2の変換段は、列変換処理モジュールである、請求項1に記載のプロセッサ。
- 前記第1の変換段及び前記第2の変換段は、離散コサイン変換(DCT)を少なくとも部分的に実現する、又は、前記第1の変換段及び前記第2の変換段は、逆離散コサイン変換(IDCT)を少なくとも部分的に実現する、請求項1に記載のプロセッサ。
- 前記第2の変換段は、前記転置バッファが前記第1の変換段から所定のサイズの中間値のフルブロックを受けてあるとき、前記転置バッファから中間値を読み取るように動作可能であり、前記所定のサイズは、前記入力ブロックの前記サイズよりも小さい、請求項1−5のうちのいずれか一項に記載のプロセッサ。
- 前記転置バッファは、前記転置バッファが前記第1の変換段から前記所定のブロックサイズの中間値を受けるたびに、前記転置バッファが、前記第2の変換段が前記転置バッファから前記中間値を読み取ることができるように、前記所定のブロックサイズの中間値を前記転置バッファの他方側に移動するように動作可能である、請求項6に記載のプロセッサ。
- 前記所定のブロックサイズは、8×4中間値である、請求項6又は請求項7に記載のプロセッサ。
- ビデオデータストリームを符号化するためのビデオエンコーダであって、
入力値を備える入力ブロックに画像変換を適用するための変換モジュールと、前記変換モジュールは、請求項1に記載のプロセッサを備える、
前記出力値を量子化値へと量子化するように動作可能である量子化モジュールと、
前記ビデオデータストリーム上で出力される符号化値へと前記量子化値をエントロピー符号化するように動作可能であるエントロピー符号化モジュールと
を備えるビデオエンコーダ。 - ビデオデータストリームを復号するためのビデオデコーダであって、
前記ビデオデータストリームから受けた値を復号値へとエントロピー復号するように動作可能であるエントロピー復号モジュールと、
前記復号値を逆量子化するように動作可能である逆量子化モジュールと、これは、後続の段のための入力値を備える入力ブロックの形成を可能にする、
前記入力値を備える前記入力ブロックに画像変換を適用するための逆変換モジュールと、前記逆変換モジュールは、請求項1に記載のプロセッサを備える、
を備えるビデオデコーダ。 - 入力値を備える入力ブロックに画像変換を適用する方法であって、
入力バッファが、前記入力ブロックの前記入力値を格納することと、
第1の変換段が、所定のサイズKのグループで前記入力値を受けることと、
前記第1の変換段が、反復技法を使用して、前記入力値を中間値へと変換することと、ここにおいて、各入力値を中間値へと反復的に変換することは、複数の部分和を合計することを備え、各部分和は、前記所定のサイズKの入力値の前記グループのうちの1つから生成されている、
転置バッファが、前記中間値を受けることと、前記転置バッファは、前記入力ブロックのサイズよりも小さいサイズを有する、
第2の変換段が、前記所定のサイズKのグループで前記中間値を受けることと、
前記第2の変換段が、反復技法を使用して、前記中間値を出力値へと変換することと、ここにおいて、各中間値を出力値へと反復的に変換することは、複数の部分和を合計することを備え、各部分和は、前記所定のサイズKの中間値の前記グループのうちの1つから生成されている、
を備え、
ここにおいて、前記第2の変換段は、前記第1の変換段が、前記入力ブロックの前記入力値の全てを変換し終える前に、前記入力ブロックに関連付けられた前記中間値のうちの少なくとも幾つかを変換し始めるように動作可能である、方法。 - 前記第2の変換段は、前記転置バッファが前記第1の変換段から所定のサイズの中間値のフルブロックを受けていたとき、前記転置バッファから中間値を読み取るように動作可能であり、前記所定のサイズは、前記入力ブロックの前記サイズよりも小さい、請求項11に記載の方法。
- 前記転置バッファが前記第1の変換段から前記所定のブロックサイズの中間値を受けるたびに、前記転置バッファは、前記第2の変換段が前記転置バッファから前記中間値を読み取ることができるように、前記所定のブロックサイズの中間値を前記転置バッファの他方側に移動する、請求項12に記載の方法。
- 前記所定のサイズは、8×4中間値である、請求項12又は請求項13に記載の方法。
- 前記入力ブロックは、32×32入力値のサイズを有する、請求項11−14のうちのいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/503,920 | 2014-10-01 | ||
US14/503,920 US10356440B2 (en) | 2014-10-01 | 2014-10-01 | Scalable transform hardware architecture with improved transpose buffer |
PCT/US2015/045880 WO2016053495A1 (en) | 2014-10-01 | 2015-08-19 | Scalable transform hardware architecture with improved transpose buffer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017537491A JP2017537491A (ja) | 2017-12-14 |
JP2017537491A5 true JP2017537491A5 (ja) | 2018-09-13 |
Family
ID=54066191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017517250A Ceased JP2017537491A (ja) | 2014-10-01 | 2015-08-19 | 改善された転置バッファを有するスケーラブルな変換ハードウェアアーキテクチャ |
Country Status (5)
Country | Link |
---|---|
US (1) | US10356440B2 (ja) |
EP (1) | EP3202149A1 (ja) |
JP (1) | JP2017537491A (ja) |
CN (1) | CN106688234B (ja) |
WO (1) | WO2016053495A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102144154B1 (ko) * | 2014-11-12 | 2020-08-13 | 에이치에프아이 이노베이션 인크. | 인덱스 맵 코딩에서의 이스케이프 픽셀 코딩의 방법들 |
CN109076243B (zh) * | 2016-05-04 | 2022-01-25 | 夏普株式会社 | 用于对变换数据进行编码的系统和方法 |
KR102414583B1 (ko) * | 2017-03-23 | 2022-06-29 | 삼성전자주식회사 | 머신 러닝을 수행하는 전자 장치 및 머신 러닝 수행 방법 |
EP4011080A4 (en) * | 2019-09-12 | 2023-04-12 | ByteDance Inc. | USING PALETTE PREDICTION IN VIDEO CODING |
WO2023019001A1 (en) * | 2021-08-13 | 2023-02-16 | Meta Platforms, Inc. | Hardware pipelines for rate–distortion optimization (rdo) that support multiple codecs |
US11683498B2 (en) | 2021-08-13 | 2023-06-20 | Meta Platforms, Inc. | Hardware pipelines for rate-distortion optimization (RDO) that support multiple codecs |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4464726A (en) * | 1981-09-08 | 1984-08-07 | Massachusetts Institute Of Technology | Charge domain parallel processing network |
US4791598A (en) * | 1987-03-24 | 1988-12-13 | Bell Communications Research, Inc. | Two-dimensional discrete cosine transform processor |
US5299025A (en) * | 1989-10-18 | 1994-03-29 | Ricoh Company, Ltd. | Method of coding two-dimensional data by fast cosine transform and method of decoding compressed data by inverse fast cosine transform |
US5594812A (en) * | 1990-04-19 | 1997-01-14 | Ricoh Corporation | Apparatus and method for compressing still images |
US5875266A (en) * | 1990-07-31 | 1999-02-23 | Fujitsu Limited | Image data processing a method and apparatus |
US5345408A (en) * | 1993-04-19 | 1994-09-06 | Gi Corporation | Inverse discrete cosine transform processor |
US5583803A (en) * | 1993-12-27 | 1996-12-10 | Matsushita Electric Industrial Co., Ltd. | Two-dimensional orthogonal transform processor |
US5550765A (en) * | 1994-05-13 | 1996-08-27 | Lucent Technologies Inc. | Method and apparatus for transforming a multi-dimensional matrix of coefficents representative of a signal |
US5867414A (en) * | 1994-08-17 | 1999-02-02 | Industrial Technology Research Institute | Compact pipelined matrix multiplier utilizing encoding and shifting circuit configurations |
US5805482A (en) * | 1995-10-20 | 1998-09-08 | Matsushita Electric Corporation Of America | Inverse discrete cosine transform processor having optimum input structure |
US5818532A (en) * | 1996-05-03 | 1998-10-06 | Lsi Logic Corporation | Micro architecture of video core for MPEG-2 decoder |
US6026217A (en) | 1996-06-21 | 2000-02-15 | Digital Equipment Corporation | Method and apparatus for eliminating the transpose buffer during a decomposed forward or inverse 2-dimensional discrete cosine transform through operand decomposition storage and retrieval |
JP3466032B2 (ja) * | 1996-10-24 | 2003-11-10 | 富士通株式会社 | 動画像符号化装置および復号化装置 |
TW364269B (en) * | 1998-01-02 | 1999-07-11 | Winbond Electronic Corp | Discreet cosine transform/inverse discreet cosine transform circuit |
US6757343B1 (en) * | 1999-06-16 | 2004-06-29 | University Of Southern California | Discrete wavelet transform system architecture design using filterbank factorization |
US6507614B1 (en) * | 1999-10-19 | 2003-01-14 | Sony Corporation | Efficient de-quantization in a digital video decoding process using a dynamic quantization matrix for parallel computations |
US7292730B1 (en) * | 1999-12-09 | 2007-11-06 | Intel Corporation | Two-dimensional inverse discrete cosine transforming |
KR100754167B1 (ko) | 2004-10-06 | 2007-09-03 | 삼성전자주식회사 | 다양한 크기의 블록에 대한 변환/역변환 방법 및 그 장치 |
US20060104521A1 (en) * | 2004-11-15 | 2006-05-18 | Shu-Wen Teng | Image processing devices and methods |
JP4804107B2 (ja) * | 2004-12-14 | 2011-11-02 | キヤノン株式会社 | 画像符号化装置、画像符号化方法及びそのプログラム |
US7730116B2 (en) * | 2004-12-14 | 2010-06-01 | Stmicroelectronics, Inc. | Method and system for fast implementation of an approximation of a discrete cosine transform |
CN101223789A (zh) | 2005-07-15 | 2008-07-16 | 松下电器产业株式会社 | 图像编码装置以及图像编码方法 |
US20070047655A1 (en) * | 2005-08-26 | 2007-03-01 | Vannerson Eric F | Transpose buffering for video processing |
US7983335B2 (en) * | 2005-11-02 | 2011-07-19 | Broadcom Corporation | AVC I—PCM data handling and inverse transform in a video decoder |
US8654833B2 (en) | 2007-09-26 | 2014-02-18 | Qualcomm Incorporated | Efficient transformation techniques for video coding |
US8977064B2 (en) | 2008-02-13 | 2015-03-10 | Qualcomm Incorporated | Rotational transcoding for JPEG or other coding standards |
US9131210B2 (en) * | 2012-03-16 | 2015-09-08 | Texas Instruments Incorporated | Low-complexity two-dimensional (2D) separable transform design with transpose buffer management |
US9538174B2 (en) * | 2012-08-10 | 2017-01-03 | Mediatek Inc. | Method and apparatus for inverse scan of transform coefficients in HEVC |
JP2014078891A (ja) | 2012-10-11 | 2014-05-01 | Canon Inc | 画像処理装置、画像処理方法 |
-
2014
- 2014-10-01 US US14/503,920 patent/US10356440B2/en active Active
-
2015
- 2015-08-19 WO PCT/US2015/045880 patent/WO2016053495A1/en active Application Filing
- 2015-08-19 JP JP2017517250A patent/JP2017537491A/ja not_active Ceased
- 2015-08-19 EP EP15760545.2A patent/EP3202149A1/en not_active Withdrawn
- 2015-08-19 CN CN201580050810.0A patent/CN106688234B/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017537491A5 (ja) | ||
RU2020107177A (ru) | Устройство и способ обработки изображений | |
JP2018535609A5 (ja) | ||
JP2013051741A5 (ja) | ||
JP2015507424A5 (ja) | ||
JP2018521554A5 (ja) | ||
CN103597838B (zh) | 对末位有效系数的位置进行编码和解码的方法和设备 | |
RU2011141590A (ru) | Деревья построения для адаптивного кодирования изображений и видеоизображений с использованием установленного разделения в обобщенных иерархических деревьях, обладающих направленностью | |
JP2008148326A5 (ja) | ||
JP2007520948A5 (ja) | ||
JP2016517229A5 (ja) | ||
JP2012138883A5 (ja) | ||
JP2007151131A5 (ja) | ||
JP2013219727A5 (ja) | ||
JP2012073994A5 (ja) | ||
JP2015512222A5 (ja) | ||
HRP20230620T1 (hr) | Aparat za kodiranje slika, postupak za kodiranje slika, aparat za dekodiranje slika, postupak za dekodiranje slika i medij za pohranu | |
JP2015530830A5 (ja) | ||
JP5843224B2 (ja) | Hevcにおける係数符号化の調和 | |
RU2017100690A (ru) | Способ кодирования и декодирования изображений, устройство кодирования и декодирования и соответствующие компьютерные программы | |
JP2012533963A5 (ja) | ||
JP2014131172A5 (ja) | ||
JP2013522957A5 (ja) | ||
JP2013038768A5 (ja) | ||
JP2007507789A5 (ja) |