JP2017535955A - 光構成要素の高速較正およびプログラミング - Google Patents

Abstract

波長可変レーザを較正し制御するための方法および装置を開示する。本明細書で開示する複数の方法論は、単独または組み合わせて使用することができ、この方法論によって、較正時間が著しく速まり、したがって波長可変レーザを較正する際に、既存技術に対する著しい利点をもたらす。ある方法論では、２つ以上の光ファセットを出力部に連結するという波長可変レーザの独特の設計から恩恵を受けている。波長可変レーザには、２つ以上のサンプルグレーティング分布ブラッグ反射（ＳＧＤＢＲ）型ミラーを装備することができ、ＳＧＤＢＲ型ミラーの後ろに半導体光増幅器（ＳＯＡ）を含むことができる。【選択図】図２１

Description

米国特許法第１１９条に基づく優先権の主張
本特許出願は、「Ｍｅｔｈｏｄ ａｎｄ ａｐｐａｒａｔｕｓ ｆｏｒ ｆａｓｔ ｃａｌｉｂｒａｔｉｏｎ ａｎｄ ｐｒｏｇｒａｍｍｉｎｇ ｔｕｎａｂｌｅ ｌａｓｅｒｓ ａｎｄ ａｓｓｏｃｉａｔｅｄ ｔｒａｎｓｍｉｔｔｅｒｓ ａｎｄ ｏｐｔｉｃａｌ ｓｕｂａｓｓｅｍｂｌｉｅｓ」と題され、２０１４年１０月３１日に出願された米国仮特許出願第６２／０７３，７１３号の利益を主張するものであり、この米国仮特許出願の全開示が全体として参照により本明細書に援用される。

今日の光ファイバをベースとしたネットワークは、電子機器と光ファイバ上を伝搬する光信号との間のインターフェースとして、および電子形態と光学形態との間で情報を変換するネットワーク内の他のポイントで、送受信機を使用する。

フォトニックデバイスおよび／または光電子デバイス、ならびに光ファイバ上での送信のために光データを送信し、符号化し、受信し、復号するために使用される構成要素を含む光通信デバイスは、これらの部品を制御するため、ならびに、送信側および受信側で電子形態のデータをインターフェース接続し、電子データを符号化および復号し、クロック修復および誤り訂正のような他の機能を実行し、温度を含む様々な電子回路の環境を制御するために要求される機能を実現するために使用される様々な電子回路にインターフェース接続される。

波長可変レーザ、モジュール、および／またはサブアセンブリに対して今日存在する課題は、波長可変レーザに基づいて言うと、部分的には、印加された制御信号（例えば、電圧、電流、温度、またはこれらの任意の組合せ）に応答して、出力部の出力特性、具体的には光周波数（または波長）を較正する際の複雑性および必要となる時間にある。レーザの設計および同調の物理特性次第で、制御方法および制御信号は、大きく変化する可能性がある。広範囲の同調、例えば通信システムに関するＣバンドまたはＯバンド、に関して、（いくつかの特定精度の範囲内で）任意の所望波長に同調することができる設計を含む、波長可変レーザのいくつかのクラスが存在する。

波長可変レーザを製造し、その波長較正を高速かつ堅牢にするためにかかる費用は、固定波長レーザを波長可変レーザに交換する際、ならびに新しい用途および市場を開拓する際に重要である。単一のファイバ上に多くの波長またはチャネルを送信するシステムにおいて、波長可変レーザに移行する必要性が、経済的かつ実用的に必要なものになってきた。というのは、全ての固定波長レーザのインベントリを伝送すると、このインベントリを特定し、かつ伝送することをサポートする必要があるインフラストラクチャ、ならびに、不適切な波長のレーザを現場に出荷した際に利用不能および犯された誤りによるチャネルの稼働停止時間を抱えるためにかかる費用が、それぞれのファイバが４０、８０、９６、１２８またはこれ以上の波長を伝送できる今日の大容量ネットワークにとって、重要な因子になるからである。

さらに、１００ギガビット／秒（Ｇｂｐｓ）、２００Ｇｂｐｓ、４００Ｇｂｐｓ、およびさらに高速にデータを送信するように構成された新しいモジュールにかかる費用によって、１つのモジュール形式を使用して、ファイバチャネル上の任意のチャネルにアクセスできるような波長可変レーザを使用することが必要となる。これらの新しい大容量システムに対して、固定波長レーザを伴うこれらのインターフェースを導入する費用が非常に高くなってきており、当産業界は、単一波長で高ビットレートのモジュールおよびインターフェースに関連した波長可変レーザの方向に移行しつつある。

全体として参照により本明細書に援用される米国特許仮出願第６１／７４８，４１５号に記載されたものなどの、フォトニック集積回路（ＰＩＣ：ｐｈｏｔｏｎｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）上にモノリシックに集積することができる波長可変レーザの１つの広く使用されているクラスは、制御信号と波長の間にマッピングされる一連の制御信号でレーザの多数のセクションを制御する必要がある制御システムによって任意の所望波長に到達できるレーザとして定義される、レーザの準連続同調クラスに属する。制御信号と出力波長の間の複雑な関係を考えると、しばしば、準連続レーザを同調するために使用される制御方法は複雑になることがあり、したがって、較正時間中に全ての制御信号と所望波長に関する完全同調マップが格納されている参照テーブルのような技法を利用する。準連続レーザ型は、全ての出力周波数または波長を通じて掃引できる単一のノブまたは単一の制御信号の調節によってレーザを連続的に同調でき、較正の制御およびしばしば時間が、準連続レーザに対して単純化されている連続レーザ型とは区別される

しかし、波長可変レーザ、具体的には、米国特許仮出願第６１／７４８，４１５号に記載されたような準連続レーザに関する主要な問題点は、制御信号および出力波長の観点から波長可変レーザを完全に較正するためにかかる時間である。この較正は高速でなければならず、製造工程の妨げになってはならず、さもなければ、レーザの費用および製造能力を大きく引き上げることになるが、較正の堅牢性、ある程度のプロセスオートメーション、および、制御回路および光学素子、処理の変化ならびにレーザの操作の変化および経時変化を取り巻く、設計トレランスに対する堅牢性にも影響を及ぼす。

波長可変レーザおよび他の構成要素は、（例えば、光データ変調器および波長ロッカのように）いっそう密に集積されつつあるので、高速な較正時間ならびに関連する方法および装置は、費用、他のサブアセンブリおよびシステムへのレーザの集積という点で、波長可変レーザの大規模な導入にとって重要になる。さらに、レーザ波長較正の速度は、較正が行われる可能性がある場所に影響を及ぼすことがあり、高速技術は、レーザの製造者において較正することだけでなく、レーザをベースとした構成要素をシステムに組み込む機器製造業者において較正することにも、および現場でのシステム内のレーザの再較正にさえ、可能性を開いたままである。

今日の技術の態様は、波長可変レーザの較正のために、マイクロプロセッサおよび／またはステートマシン上で実行する線形モノリシックコードを、較正ルーチンに対して使用し、その後、較正の結果を、所望出力波長に対する制御信号をマッピングするために使用される参照テーブルに格納することができるというものである。しかし、この手法に関していくつかの欠点が存在し、１つは、較正ルーチンおよび制御を実行するために、ならびにツールおよび機器の全て、および較正される波長可変レーザまたはデバイスとインターフェース接続をするために、パーソナルコンピュータ（ＰＣ）またはマイクロプロセッサによる手法を使用する際の効率性（速度の欠如）である。もう１つの欠点は、最終的に較正データをＦＰＧＡに格納できる製造の一貫性、および製造中に較正ルーチンを実行する能力であり、一旦、波長可変レーザをベースとした製品が通信システムで利用されると、波長較正のために別のマイクロプロセッサを必要とする。製造ラインおよび較正ラインならびに導入ラインにおけるコードの一貫性、コードの調節性、ハードウェアの一貫性が、既存技術に対する経済的な効率性および他の効率性につながる。

既存の波長較正方法および装置の主要な欠点は、較正処理、ならびに較正の自動化およびソフトウェア制御を可能にするレーザの設計および技法に部分的に関係している。これらの較正の欠点が、製造に対する費用、時間および複雑性の増加、ならびに製品にインストールする間の、または現場に導入する間の再較正に対する制限によって、波長可変レーザ、ならびにこのようなレーザを用いる光サブアセンブリおよび通信モジュールの市場を制限している。

したがって、製造にかかる費用および時間、ならびにシステム、通信システムおよびネットワークにこのような波長可変レーザを組み込むことに関してさらなる自動化を行うことにかかる費用および時間を低減するために、新しい高速な波長可変レーザ較正の技術、アルゴリズムおよび実装が必要である。

本開示によれば、本明細書で開示されたのは、光通信のための波長可変レーザの波長較正のための装置および方法である。波長可変レーザは、光出力部において複数のミラーの多数のファセットにアクセスするように構成され、それぞれのミラーは、異なるサンプルグレーティング周期を有する。波長可変レーザの所望波長に複数のミラーを同調するために必要とされるミラー電流は、電子回路を介して、波長可変レーザの利得セクションの利得電圧マップ、半導体光増幅器（ＳＯＡ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｐｔｉｃａｌ ａｍｐｌｉｆｉｅｒ）光電流マップ、複数のミラーのミラー反射スペクトル、および波長可変レーザのモードホッピングのうちの少なくとも１つに基づいて決定することができる。

本開示の１つの態様では、電子回路を介して、ミラー電流の全範囲に渡って、波長可変レーザの利得セクションの電圧値をモニタすることができ、電子回路を介して、電圧降下または最低値のポイントを決定することができ、電圧降下または最低値のポイントは、波長可変レーザが１組のミラー電流において最大強度を出力していることを表している。

本開示の別の態様では、電子回路を介して、複数のミラーのそれぞれのファセットからの出力強度を、光検出器として動作する複数のＳＯＡを使用して決定する。さらに、１つのＳＯＡのＳＯＡ光電流マップを、変化するミラー電流および波長可変レーザからの光出力に基づいて決定し、このＳＯＡは、波長可変レーザに関連した複数のＳＯＡのうちの１つである。また、電子回路による画像処理を介して、決定されたＳＯＡ光電流マップの輪郭の中心位置を決定する。

本開示の１つの態様では、電子回路を介して、複数のＳＯＡのうちの１つに、順バイアスをかけることができ、複数のＳＯＡのうちの残りの他のＳＯＡに逆バイアスをかけることができる。

本開示の１つの態様では、複数のミラーの反射スペクトルは、ミラー電流の全範囲に渡って、取得される。また、複数のミラーの反射スペクトルの分析に基づいて、波長可変レーザの個別の波長に複数のミラーを同調するために必要とされるミラー電流を決定する。

本開示の別の態様では、複数のミラーに対するミラー電流におけるミラーのピークに関するグラフを作り出すことができ、最大範囲における全波長に対するミラー電流を取得することができる。

本開示の１つの態様では、個別の波長に対するミラー電流の値は、参照テーブルとしてメモリ内に格納することができる。

本開示の別の態様では、利得セクション（例えば、レーザダイオード（ＬＤ：ｌａｓｅｒ ｄｉｏｄｅ）セクション）の利得電圧同調マップを生成することができ、画像処理を介して、利得電圧同調マップの最低値を決定することができる。さらに、画像処理を介して、最低値に対応する制御ポイントに関連した波長出力を決定することができる。

本開示の１つの態様では、複数の半導体光増幅器（ＳＯＡ）のうちの１つに、順バイアスをかけることができ、複数のＳＯＡのうちの残りの他のＳＯＡに逆バイアスをかけることができる。

本開示の別の態様では、複数のＳＯＡの光出力に関するデータを収集することができ、収集データに基づいて、ミラーの電流限界の全範囲に渡って、光スペクトルを決定することができる。

本開示の別の態様では、光増幅器（例えばＳＯＡ）のＳＯＡ光電流マップを取得することができ、画像処理を介して、取得されたＳＯＡ光電流マップ上でエッジを検出することができる。

さらに、画像処理を介して、ＳＯＡ光電流マップ上で輪郭を決定することができ、ＳＯＡ光電流マップ上で検出された輪郭の中心の位置を決定することができる。検出された輪郭の、決定された中心の位置は、波長可変レーザの波長を同調するための操作点に関するミラー電流に対してマッピングすることができる。

本開示の１つの態様では、複数のミラーからのミラー反射スペクトルを計測することができ、計測されたミラー反射スペクトルに基づいてピーク波長を決定することができる。

本開示の１つの態様では、潜在増幅自然放出（ＡＳＥ：ａｍｐｌｉｆｉｅｄ ｓｐｏｎｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）を決定することができ、計測されたミラー反射スペクトルに対して平均化操作を適用することができ、平均化されたミラー反射スペクトルから潜在増幅自然放出を差し引くことができる。

本開示の１つの態様では、複数のミラー電流に対する決定されたピーク波長の複数の追跡を含むデータに多項式フィッティングを適用することができ、多項式フィッティングされたデータを参照テーブルとしてメモリ内に格納することができる。

本開示の１つの態様では、波長ホップの１つまたは複数の開始点を発見することができ、複数のミラーのミラー電流の１次元の線に沿って波長ホップを追跡することができ、所望波長に対するミラー電流の操作設定を決定することができる。さらに、所望波長の微調整として働く波長可変レーザのキャビティモードの位置の最適化を図ることができる。

本開示の別の態様では、光通信デバイスに対する波長較正のために装置が提供される。この装置は、光出力部において複数のミラーの多数のファセットにアクセスするように構成され、それぞれのミラーが、異なるサンプルグレーティング周期を有する波長可変レーザ、および波長可変レーザおよびホストコントローラに連結された電子回路を含む。さらに、電子回路は、波長可変レーザの利得セクションの利得電圧マップ、半導体光増幅器（ＳＯＡ）光電流マップ、複数のミラーの反射スペクトル、および波長可変レーザのモードホッピングのうちの少なくとも１つに基づいて、波長可変レーザの所望波長に複数のミラーを同調するために必要とされるミラー電流を決定するように構成される。

本開示の１つの態様では、さらに、この装置の電子回路は、ミラー電流の全範囲に渡って、波長可変レーザの利得セクションの電圧値をモニタし、電圧降下または最低値のポイントを決定するように構成され、電圧降下または最低値のポイントは、波長可変レーザが１組のミラー電流において最大強度を出力していることを表している。

本開示の別の態様では、さらに、この装置の電子回路は、光検出器として動作するように構成された複数のＳＯＡを介して複数のミラーのそれぞれのファセットからの出力強度をモニタし、変化するミラー電流および波長可変レーザからの光出力に基づいてＳＯＡ光電流マップを決定し、このＳＯＡ光電流マップは、複数のＳＯＡのうちの１つに関係し、ＳＯＡ光電流マップに対する画像処理を介して、決定されたＳＯＡ光電流マップの輪郭の中心位置を決定するように構成される。

本開示の１つの態様では、さらに、この装置の電子回路は、複数のＳＯＡのうちの１つに順バイアスをかけ、複数のＳＯＡの残りの他のＳＯＡに逆バイアスをかけるように構成される。

本開示の１つの態様では、さらに、この装置の電子回路は、ミラー電流の全範囲に渡って、複数のミラーの反射スペクトルを取得し、複数のミラーの反射スペクトルの分析に基づいて、波長可変レーザの所望波長に複数のミラーを同調するために必要とされるミラー電流を決定するように構成される。

本開示の１つの態様では、さらに、この装置の電子回路は、波長ホップの１つまたは複数の開始点を発見し、複数のミラーのミラー電流の１次元の線に沿って波長ホップを追跡し、所望波長に対するミラー電流の操作設定を決定し、波長可変レーザの微調整として働く波長可変レーザのキャビティモードの位置の最適化を図るように構成される。

本開示の１つの態様では、複数のミラーは、それぞれ、サンプルグレーティング分布ブラッグ反射型ミラーを含むことができる。

本開示の１つの態様では、電子回路は、プロセッサ、マイクロコントローラ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）のうちの少なくとも１つを含むことができる。

本開示の１つの態様では、この装置は、複数のミラーに対応した複数の半導体光増幅器（ＳＯＡ）を含むことができる。

本開示の１つの態様では、さらに、電子回路は、ＳＯＡ光電流マップを取得し、画像処理を介して、取得したＳＯＡ光電流マップ上で、エッジを検出し、画像処理を介して、ＳＯＡ光電流マップ上で、輪郭を検出し、画像処理を介して、ＳＯＡ光電流マップ上の検出された輪郭の中心の位置を決定し、波長可変レーザの波長を所望波長に同調するための操作点に関するミラー電流に対して、検出された輪郭の決定された中心の位置をマッピングするように構成される。

本開示の１つの態様では、この装置は、電子回路に連結され、波長可変レーザの所望波長に対するミラー電流を格納するように構成されたメモリを含むことができる。

本開示のこれら、および他の態様は、以下に続く、発明を実施するための形態の検討でさらに完全に理解されるであろう。

さらに詳細な理解は、添付の図面と共に以下の説明から取得することができる。

本開示の１つの態様による、波長可変レーザの前後のミラーの電流を変化させた波長同調マップの例を示した図である。 本開示の１つの態様による、利得電圧同調マップの例を示した図である。 本開示の１つの態様による、半導体光増幅器（ＳＯＡ）光電流マップの例を示した図である。 本開示の１つの態様による、波長を抽出する例を示した流れ図である。 本開示の１つの態様による、ＳＯＡマップの例を示した図である。 本開示の別の態様による、波長可変レーザの構成例を示したブロック図である。 本開示の１つの態様による、ミラー反射スペクトルの例を示したグラフである。 本開示の１つの態様による、ミラー反射スペクトルの例を示したグラフである。 本開示の１つの態様による、ミラー反射スペクトルの例を示したグラフである。 本開示の１つの態様による、ミラー反射スペクトルの例を示したグラフである。 本開示の１つの態様による、同調電流に対する波長の例を示したグラフである。 本開示の１つの態様による、同調電流に対する波長の例を示したグラフである。 本開示の１つの態様による、ミラー反射スペクトルの例を示したグラフである。 本開示の１つの態様による、モードホップ追跡のための処理の例を示した流れ図である。 本開示の１つの態様による、モードホップ追跡のための処理の例を示した流れ図である。 本開示の１つの態様による、波長較正の例を示したグラフである。 本開示の１つの態様による、波長較正処理の一部を示したグラフである。 本開示の１つの態様による、波長較正処理の一部を示したグラフである。 本開示の１つの態様による、波長較正処理の一部を示したグラフである。 本開示の１つの態様による、波長較正処理の一部を示したグラフである。 本開示の１つの態様による、波長較正処理の一部を示したグラフである。 本開示の１つの態様による、波長較正処理の一部を示したグラフである。 本開示の１つの態様による、システムの例を示した図である。 本開示の１つの態様による、システムの例を示した図である。

次に、図示の例の詳細な説明を、様々な図と関連付けて以下に示す。以下の説明は、例示的なものであり、特許請求された発明の範囲をなんら限定するものではない。可能な実装形態の詳細な例を提供するが、本明細書で説明する概念を実践できるただ１つの構成を表すものではない。したがって、詳細な説明は、様々な概念を十分に理解するために具体的詳細を含むが、これらの具体的詳細なしに、これらの概念を実践できるということに留意されたい。いくつかの例では、このような概念が不明瞭になるのを防ぐために、よく知られた構造および構成要素は、ブロック図の形式で示している。

本発明に従って、光構成要素の高速較正およびプログラミングのための方法および装置が提供され、波長可変レーザならびに関連する送信機および光サブアセンブリの高速較正およびプログラミングのための方法および装置を含む。１つの実施形態では、光送受信機、光モジュールおよび光サブアセンブリ、ならびにレーザ送信機および受信機を含む、光デバイスが提供される。光デバイスは、光変調器および半導体光増幅器、非集積型の光部品および光電子部品、ならびに他の計測および制御のためのデバイスおよび部品と共に、同一基板上に集積された、広範に同調可能な半導体レーザのような多数の部品を内蔵する集積型の電子機器とフォトニック集積回路との組合せを用いる。本発明による方法および装置によって、多段処理を通じた光構成要素の全体的な較正処理の速度が増加し、これによって較正時間が著しく減少する。

波長可変レーザの較正における既存技術は、レーザまたはレーザセクションを全ての可能な値に徐々に調節し、レーザ出力を調節値と共に記録する直接的な検索を必要とする。波長可変レーザの光出力は、波長、光強度、光サイドモード抑圧比（ＳＭＳＲ：ｏｐｔｉｃａｌ ｓｉｄｅ−ｍｏｄｅ−ｓｕｐｐｒｅｓｓｉｏｎ−ｒａｔｉｏ）などのパラメータに関してモニタされる。このような力ずくの手法に伴う問題の１つは、それぞれの制御パラメータの値に、同調チャネル出力を逃さないように十分に高い解像度を与える必要があり、今日のモノリシックに集積された半導体レーザには、制御し、かつ同調しなければならない多数のセクションが存在するというものである。したがって、波長可変レーザを同調するためのデータ点の数が、極めて大きな、数万程度になることがある。印加された制御信号に応答してレーザ出力を記録するのに必要である試験機器は、数ミリ秒から数秒までのレスポンス時間を有することがあり、これまでの状況から見て較正処理を数１０時間まで増加させる。

２つの制御可能なミラーを利用する波長可変レーザに対して、標準的な較正を使用することができ、レーザ出力強度を、ミラーを徐々に同調しながら記録する波長同調マップと呼ぶことがある。１つの実装形態では、本段落に示したものと同様の２次元の輪郭マップを、波長同調マップとして生成することができる。図１は、波長可変レーザの前後のミラーにおいて電流を変化させた状態の典型的な波長同調マップを示している。

波長可変レーザの波長およびパラメータの較正で生じる問題には、温度および他の条件に対する較正技法の堅牢性の問題、ならびに波長可変レーザの全ての可能な同調チャネルにアクセスする能力が含まれる。さらに、波長可変レーザに対する多くの既存技法が公開文献で報告されており、この既存技法では、レーザキャビティ内部のダイオードセクションの電圧、例えば、利得セクションの電圧を使用することができる。例えば、利得セクションの電圧は、その点で波長可変レーザが最大強度を出力している点を表す電圧降下または最低の値についてモニタすることができる。１つの実装形態では、この処理から図２に示したようなものと同様の利得電圧同調マップを生成することができ、利得電圧同調マップ内の最低値の全てを識別するために後続のステップを実行することが必要になることがある。さらに、利得電圧同調マップの最低値について、計測器を使用して光出力強度の値および関連した波長が計測され、波長可変レーザが位相セクションのような微調整機構を使用している場合には、出力波長をさらに同調し、制御値を記録することができる。

この種類の較正（例えば、利得電圧同調マップに基づく技法）は、まず、高速な電子計測器を使用して利得電圧同調マップを生成し、次に、利得電圧同調マップ内の最低値の識別後、これらの制御ポイントだけを使用して外部の計器で波長出力を観測するという点で、波長だけのマッピング（例えば、波長同調マップ）を使用するよりも堅牢かつ高速にすることができ、計測器による時間制限を減らす。しかし、利得電圧マップは、ノイズが多くなることがあり、単一点の解釈時間を増加させることが必要になることがあるということ、ならびに利得電圧マップの最低値の探知機は点をランダムに分布させることがあるということに留意されたい。

既存技法における高速な波長およびレーザの較正における別の制限因子は、波長可変レーザの基本設計から生じる。波長可変レーザは、レーザのファセット（またはミラー）の１つから最大エネルギーを抽出するように設計されてきたので、較正ルーチンは、１つのファセットから抽出された光信号に基づいて行われなければならない。２つ以上のミラーおよび場合によっては位相電流セクションによるレーザ同調の完全な情報を使用して同調することができるが、較正アルゴリズムおよび較正技法は、ただ１つのミラーだけがアクセス可能なときに制限されることがある。

本明細書で説明する本技術は、波長可変レーザの設計特性を完全に使用するので、これらの制限を部分的に克服する。つまり、本技術は、レーザキャビティの多数のファセット（例えば、２つ以上のファセットまたはミラー）から抽出した光エネルギーを使用する。この例では、較正処理における多数のファセット（例えば、２つ以上のファセットまたはミラー）にアクセスする能力は、ただ１つのファセット（ミラー）だけに対するアクセスを有する既存技術に対する根本的な優位性をもたらすことができる。制限を克服する本開示の他の態様には、（集積型光データ変調器を伴う、または伴わない）多数の出力ファセット、利得電圧マップ、最低値検索アルゴリズム、高速なカーブフィッティングアルゴリズム、必要なデータだけを迅速に収集するための試験機器および計測機器のインターフェース、および、光源としてオンチップの光増幅器を使用して多数のミラーから収集する同調データに基づいたアルゴリズムと組み合わせて利用する能力が含まれる。結果として、本明細書で説明する本技術は、全体的な較正処理を著しく速め、多段処理を可能にし、これによって様々なチャネル間隔（例えば、６．２５ＧＨｚ、３７．５ＧＨｚ、５０ＧＨｚ、１００ＧＨｚ）で大きなチャネル数（例えば、８０チャネル超）に対して同調できる波長可変レーザについて、約数分程度にまで較正時間を減少させる。

本開示では、４例の方法論またはアルゴリズムを説明し、本技術の様々な態様において、この全てを単独または他との組合せで使用することができる。示された４つの方法論を、単なる例示のケースとして本明細書で提供する。したがって、本開示は、この形態におけるこれらの開示された方法論にのみ限定されるものではなく、他の組合せにおいてレーザ設計および本開示の本質的な態様を活用する他の変形形態および方法論を含むことができる。

さらに、本明細書で説明する本技術は、既存技術よりも桁違いに大きな改善をもたらし、波長可変レーザの較正処理中に２つ以上のファセットがチップの出力部でアクセス可能である波長可変レーザの設計によって可能になる。さらに、半導体光増幅器（ＳＯＡ）などのオンチップの光源を使用して、本明細書で説明する本技術は、較正の第１段のうちの１つのウェハレベルの規模の試験を可能にすることができ、これによって、キャリアレベルでの個々のダイまたはチップで行われる完全な較正に対する試験を行うための費用を著しく減らす。

高速な波長較正アルゴリズムを有する別の理由は、コヒーレント通信に対する波長可変レーザのためである。波長可変レーザの線幅および光出力のノイズは、波長可変レーザの様々なセクションを同調する電流源のノイズによって部分的に制限される可能性があるコヒーレント（および他の）通信システムにとって重要になることがある。電流同調を置き換え、または強化することができる、波長可変レーザの同調に対する代替手法、例えば波長可変レーザのレーザ同調セクションを加熱することがある。しかし、いかなる種類の同調に関する温度制御（例えば、温度同調技法）も、電流制御手法よりも桁違いに遅く、結果として温度制御に基づいた波長較正ルーチンは、容認できないレベルまで減速する可能性があり、これによって製造にかかる費用および時間が大いにつり上がる。したがって、本明細書で説明する本技術によって可能になるような高速波長較正の方法、アルゴリズム、および装置は、コヒーレント通信に対する波長可変レーザの製造費用の低減および製造性の改善にとって極めて重要である。

上述の通り、本技術は、２つ以上の光出力ファセット（例えば、多数のファセット）が出力部においてアクセス可能である波長可変レーザ（例えば、波長可変Ｕ−レーザ）、または波長可変レーザの一般クラスの独特な態様によって、部分的に可能になる。波長可変レーザの較正中に、アルゴリズムおよびフィールドプログラマブルゲートアレイ（ＦＰＧＡ）などのハードウェアと共に多数のファセットを使用して、波長較正に対するかなりの量の複雑性および時間を著しく減少させ、ならびに多くの時間を必要とする試験機器および手順の費用および使用も減少させる。

本開示による態様は、較正の計測器およびアルゴリズムに関して、２つ以上のレーザミラー（またはファセット）が光出力部にアクセス可能であるレーザ構造の利用である。光データ変調器と統合された波長可変レーザの場合、波長可変レーザの両方のミラーは、光出力部および較正計測器にアクセスできる可能性がある。

本開示による別の態様は、波長可変レーザのレーザキャビティ内のミラー同調の様々な段と他の同調機構とを組み合わせ、および／または、さらに、同調フィッティングアルゴリズムと、全体的な較正時間を削減するように設計された較正の様々な段とを組み合わせて、利得電圧同調マップを使用できることである。

本開示による別の態様は、波長マップ点に対する全ての制御に関する完全マップを予備成形することに対する複雑性を大きく削減した線形ミラー走査および／または同調曲線で波長較正処理を行えるように、主要な光チップの出力を介して、レーザミラーおよび任意の内部のレーザ同調セクションの同調特性に関する情報を提供する際にオンチップの光源、例えば光増幅器を使用できるというものである。

本開示による別の態様は、利得電圧同調マップ中の最低値または最大値を識別する際に、急速マッピング技法および機器を使用してレーザ同調点の識別を速めるために、１つまたは複数の画像処理技法を使用することができ、比較的遅い試験機器および較正機器を使用して比較的少ない点を試験し計測する較正処理内の後ろの段に比較的遅い較正部分を任せるというものである。

本開示による別の態様は、ＦＰＧＡなどのハードウェアレベルのゲートに、およびデータを格納する同じＦＰＧＡにさえ、較正ルーチンを埋め込むことを活用することであり、これにより、波長較正を行う際、例えば、製造中、システムの統合中、および波長可変レーザの導入後の期間でさえ、製造効率の増加、費用の削減、ならびに柔軟性の増加につなげることができる。

本開示による別の態様は、１組の方法論またはアルゴリズムは、独立で、または組み合わせて使用することができ、波長可変レーザの多数のファセット出力へのアクセス、および、ハードウェアゲート、例えばＦＰＧＡ内への波長較正の埋込みによって可能になるというものである。

本開示による別の態様は、独立で、または部分的にスーパーモードビーティングを使用して、掃引操作点の境界を追跡することができるというものである。例えば、この方法論またはアルゴリズムは、高速波長計を使用して約１０分以内に１００個のＩＴＵチャネルをマッピングすることができるというものである。

本開示による別の態様は、アルゴリズムに利用できる２つ以上のファセット（ミラー）がある波長可変レーザによって可能になるミラー反射較正を利用することである。この技法の例は、Ｎ^＾２点の問題から２Ｎの問題までマッピングの複雑性を削減することができ、したがって、数分でフォトニック集積回路（ＰＩＣ）を完全にマッピングできる。

本開示による別の態様は、特にレーザ同調セクションを加熱するような低速同調機構を使用する場合に、波長可変レーザの小さい線幅および光出力のノイズが、コヒーレント（および他の）通信システムにとって重要である、波長可変レーザの波長を較正するために本技術を使用するときに、１つまたは複数の恩恵を得ることができるというものである。

本開示による別の態様は、本明細書で開示し、多数のファセット出力部を有する波長可変レーザの利点によって可能になる、１つまたは複数の技法または方法論と組み合わせることである。例えば、利得電圧マップを使用すると、検出器として逆バイアスがかかり、主要なレーザ出力部のそれぞれと接続された、オンチップの集積型半導体光増幅器（ＳＯＡ）と組み合わせることができ、この出力は、フォトニック集積回路の主出力部で同時に利用できる。あるいは、または加えて、本明細書で開示した本技術を、外部の検出器と共に使用することもできるが、それぞれのレーザミラーの出力部で検出器として働く増幅器（例えば、ＳＯＡ）を埋込むと、安定したレーザ出力のｉｎ−ｓｉｔｕモニタリングが利得電圧同調マップと相関することを可能にし、利得セクションの電圧および光出力強度に基づいて、レーザの同調特性をマッピングすることが可能になる。本明細書で開示した本技術は、電流注入同調を使用するとき、高速な電流源計量器および高速な波長計と組み合わせると、著しく高速である。

本開示による別の態様は、大量のデータを収集しなければならない段に最速技法を適用し、その後、データセットを大きく削減できたときに、比較的遅い技法または計測法を較正の段に適用する、パイプライン方式による多数の技法の組合せである。１つの実装形態では、全てのアクセス可能な同調点の高速較正を、上記の技法のいずれか、または組合せを使用して行うことができ、実際の波長が知られていないか、またはサイドモード抑圧比（ＳＭＳＲ）などの他のパラメータであり、以前のさらに制限された一連の所望チャネルおよび制御の設定点が知られている場合、それぞれのチャネルの最終的な特性を決定するために使用される光スペクトル分析器（または、高速な並行チャネルの光スペクトル分析器）などの比較的低速な計器で最終的な掃引を行うことができる。

本開示による別の態様は、上記のいずれか、または上記の技法もしくは他の技法の組合せを用いて生成されたマップから所望チャネルに対する制御同調点の位置を精緻化するために、画像処理を使用して波長を追跡することである。例えば、利得セクションを、最適な光出力に要求される一定の電流レベルに設定した場合、出力光強度の検出器として働くように、ＳＯＡに逆バイアスをかけることができる。ミラー電流を変化させると、異なる出力強度を伴う様々な波長でピークをもたらす波長可変レーザを同調することができる。ミラー電流を変化させた状態の、ＳＯＡのうちの任意の１つに関するＳＯＡ光電流マップ（例えば、図３に示したもの）は、ミラーセクションおよび利得セクションに対応したモードホッピングを示している。ミラー電流に対するＳＯＡ光電流のグラフ（本明細書では「ＳＯＡマップ」と呼ぶ）上に、これらのホップは、「ブロック」を形成するように重なる。これらのブロックの中心が、波長可変レーザを同調するための理想的な操作点を形成する。

本開示による１つの態様では、様々な方法論またはアルゴリズムを、波長可変レーザを較正するために、独立で、またはこれらの組合せとして使用することができる。以下の説明において、様々な方法論は、本開示の態様に従って表現され、利得電圧マップアルゴリズム、利得電圧およびＳＯＡ光電流マップアルゴリズム、ミラー反射アルゴリズム、ならびにモードホッピングアルゴリズムを含み、これらのアルゴリズムのそれぞれは、単独または他のアルゴリズムとの組合せで実装することができる。

利得電圧およびＳＯＡ光電流マップアルゴリズム
上述の通り、例として、本開示の１つの態様において、ＳＯＡ光電流マップ、または利得電圧マップとＳＯＡ光電流マップの組合せを、波長較正処理のために使用することができる。この例では、光増幅器の画像マップ（例えば、ＳＯＡマップ）から、画像処理およびコンピュータビジョンの機能を使用して波長を抽出することができる。光増幅器は、独立した計測器として、または利得電圧マップとの組合せで、ミラー電流を変化させて光電流の変化をモニタするために、波長可変レーザと同じチップ上またはチップの外部に、ただしアクセス可能な２つ以上のレーザミラーの外側に、配置することができる。

この例では、波長可変レーザの利得セクションは、最適な光出力に要求される一定の電流レベルに設定することができる。フォトニック集積回路（ＰＩＣ）は、電気的な逆バイアスを印加することによって、ＳＯＡを光検出器として使用して、それぞれのレーザのファセットからの光出力強度をモニタできるように、レーザミラー出力部のそれぞれに接続された多数のＳＯＡを搭載するように構成することができる。ミラー電流を変化させると、異なる出力強度を伴う様々な波長でピークをもたらすレーザの光出力波長を同調することができる。ＳＯＡのうちの任意の１つに関するＳＯＡ光電流マップは、変化するミラー電流および関連するレーザミラーに対する光出力に応じて取得することができる。

準連続波長可変レーザの特徴は、一連の多数の波長のピーク出力を通じて、時々、光出力が１つの波長から別の波長に飛び越える、モードホッピングを含むことがある。この例では、ＳＯＡ同調マップは、ミラーセクションおよび利得セクションに応じて、モードホップを示すことがある。図３に示すように、ミラー電流に対するＳＯＡ光電流のグラフ（例えば、ＳＯＡマップ）上で、これらのモードホップは、ピークの輪郭で囲まれた「ブロック」または区画、および区画が対称なときに最低値が中心近くのどこかに位置する谷間を形成するように重なる。したがって、これらのブロックの中心（例えば、最低値を伴う谷間近く）は、結果として、波長可変レーザを同調するための操作に関する理想的な点を形成する。しかし、この区画は、往々にして、特にマップ全体に渡って、対称的ではなく、最低値の１つまたは複数の位置を決定することが、局所的な理想の操作をする最低値操作点について加速するという本開示の１つの態様である。

本開示による別の態様では、方法論またはアルゴリズムの例を使用して、ＳＯＡ光電流マップの画像処理によってブロックの中心を決定することができる。この例では、アルゴリズムは、次の４つのステップ、すなわち、（ｉ）ＳＯＡ電流マップを取得する、（ｉｉ）取得したＳＯＡ光電流マップ上でエッジ検出を行う、（ｉｉｉ）ステップ（ｉｉ）で取得した画像上で輪郭検出を行う、および（ｉｖ）輪郭の中心検出を行う、を含むことができ、検出された輪郭の中心は、波長可変レーザを同調するための操作点に関するミラー電流に対してマッピングされる。このアルゴリズムに対するプロセスフローの例が、図４Ａに示されている。また、図４Ｂ〜図４Ｄは、エッジ検出および輪郭検出によって決まったＳＯＡ光電流マップの例を示している。

図４Ａに示すようなプロセスフローに戻って参照すると、４０１において、最初にＳＯＡ光電流マップを取得し抽出する。例として、プロセッサ、マイクロプロセッサ、もしくはＦＰＧＡ、または同様のものなどの電子回路を使用して、ＳＯＡ光電流マップを構築する。例えば、図４Ｂに示すように、第２の光増幅器（例えば、ＳＯＡ２）に対して、ミラー電流（例えば、ミラー１の電流（Ｍ１）、およびミラー２の電流（Ｍ２））を変化させて、ＳＯＡ２光電流マップを取得する。

４０３において、１つまたは複数のプロセッサ、ＦＰＧＡ、または同様のものなどの電子回路を介して画像処理を行うことによって、ＳＯＡ２光電流マップの画像上でエッジを検出することができる。一般に、波長ホップは、ＳＯＡ２光電流マップの画像上の、ブロックまたは輪郭の境界（またはエッジ）に変換され得る。適切な画像の閾値によって、様々な特性の検出技法、例えば、コンピュータビジョンの分野で使用される技法および／またはアルゴリズムを使用して、素早くかつ簡単に境界を検出することができる。使用できるエッジ検出技法の例には、キャニーエッジ検出法が含まれる。

さらに、エッジ検出の効率性は、一般に、ブロックの検出されたエッジの有効性によって決まり、この有効性は、画像の閾値に依存することがある。エッジ検出に使用される画像の閾値は、その後、出力光強度に基づいて較正することができる。画像閾値は、ＳＯＡ２光電流マップのミラー電流の全掃引範囲に渡って一定ではないことがあることに留意されたい。

４０５において、ブロックのエッジを検出した後、ＳＯＡ２光電流マップの検出されたエッジ上で、画像処理を介して、輪郭を検出することができる。また、検出された輪郭は、ＳＯＡ２光電流マップの画像に戻して描かれる。この例では、図４Ｃに示すように、閉じた輪郭がモードホップにより形成されたブロックを表すので、閉じた輪郭だけが重要である。例として、１つまたは複数のプロセッサ、マイクロプロセッサ、もしくはＦＰＧＡ、または同様のものなどの電子回路を使用して、ＳＯＡ２光電流マップの画像上の輪郭を検出することができる。

４０７において、それぞれの有効な輪郭の中心は、画像処理を介して、画像モーメントに基づいて決定することができる。さらに、それぞれの有効な輪郭を処理し、有効な輪郭の中心を決定する。その後、図４Ｄに示すように、決定された有効な輪郭の中心を、サブピクセルに及ぶ精度でミラー電流に戻してマッピングすることができる。例として、１つまたは複数のプロセッサ、マイクロプロセッサ、もしくはＦＰＧＡ、または同様のものなどの電子回路を使用して、ＳＯＡ２光電流マップの画像上の検出された輪郭の中心を決定することができる。決定された中心に関連するミラー電流は、レーザ発振波長のピークに一致する。

ミラー反射アルゴリズム
あるいは、または加えて、波長較正処理のために、ミラー反射アルゴリズムを単独または他のアルゴリズムとの組合せで使用することができる。本開示の１つの態様では、例として、２つのサンプルグレーティング分布ブラッグ反射（ＳＧＤＢＲ）型ミラーを備える２重の光波長可変レーザの発光波長を、本明細書で開示した１つまたは複数の技法によって、マッピングすることができる。１つまたは複数の技法は、波長可変レーザの両方の発光ファセットにアクセスする能力に依存することに留意されたい。さらに、波長可変レーザは、ミラーの後ろに半導体光増幅器（ＳＯＡ）を有していることもあれば、有していないこともある。また、ＳＯＡは、ＰＩＣの一部であるか、またはＰＩＣの外部に配置され、波長可変レーザに結合していることもある。

（多数のミラーに対応した）２つ以上のＳＯＡを備える波長可変レーザの２つの構成例を図５Ａおよび図５Ｂに示している。一般原則は、様々な同調状態で、波長可変レーザのミラー１およびミラー２の反射スペクトルを計測すること、ならびに波長可変レーザをレーザ発振するための所望波長に設定するために要求される設定値を計算することである。ミラー（例えば、ミラー１およびミラー２）およびレーザ位相セクションの屈折率同調は、電流注入または波長可変レーザの光導波路の熱による加熱を含む様々な技法で行うことができる。

この例では、必須ではないが、波長可変レーザのミラー反射スペクトルを取得する手順は、両方のミラーに対して同じである。以下の考察では、ミラー１に対してミラー反射スペクトルを計測する方法を説明する。例として、１つの実装形態では、ＳＯＡ１に順バイアスをかけて増幅自然放出（ＡＳＥ：ａｍｐｌｉｆｉｅｄ ｓｐｏｎｔａｎｅｏｕｓ ｅｍｉｓｓｉｏｎ）を発生させる。利得セクション（または図５Ａでは２つ）には逆バイアスをかけることができ、または逆バイアスが利用できなければ、吸収するために０ｍＡにバイアスをかけることができる。ＳＯＡ２には逆バイアスをかけ、または逆バイアスが利用できなければ、吸収するために０ｍＡにバイアスをかける。ミラー１の反射スペクトルは、ＳＯＡ１に関連した出力点、例えば出力１を介して、記録することができる。図６Ａは、波長同調プロセスのない状態でのミラー１の反射スペクトルを示している。この例では、反射スペクトルは、図６Ｂに示すように、ミラー１に対する多数のミラー電流において（例えば、０ｍＡ、５ｍＡ、１５ｍＡ、および２５ｍＡにおいて）、異なる同調ステップで記録される。最大同調ステップは、同調していない１つスペクトルから、反射ピークが近くのピークと重なるほど、反射ピークが大きくシフトしたものであるはずである。したがって、図７は、３５ｍＡの同調電流におけるピークが、同調電流が印加されない（例えば０ｍＡ）のピークと重なる例を示している。したがって、３５ｍＡが最大同調ステップである可能性がある。

同様に、ミラー１に対するデータと同様のデータは、ＳＯＡ２からのＡＳＥを使用し、ＳＯＡ２に関連した出力点、例えば出力２で、ミラー反射スペクトルを計測することによって、ミラー２に対して取得することができる。この場合、ＳＯＡ１には逆バイアスをかけることができ、逆バイアスが利用できなければ、吸収するために０ｍＡにバイアスをかけることができる。

さらに、ミラー反射スペクトルを含む取得または収集されたデータに基づいて、あらゆる単一の反射ピークを抽出するか、または決定する。しかし、この例では、データ収集方法が、単一の反射ピークの存在を保証する必要があるか、または、データがさらに処理され、例えば１つの反射ピーク中の多数の最大値を避けるために平準化された反射ピークを生成する必要がある。例として、図８に示すように、未加工のデータには、１つのピーク８０１に２つの最大値が含まれることがある。このような場合、平準化または平均化操作を未加工データに対して行い、平準化曲線、例えば１５ポイント（１５ｐｔｓ）の平均化曲線８０７、または２００ポイント（２００ｐｔｓ）の平均化曲線８０５を生成する。

この例では、上述の通り、それぞれの計測されたミラー反射スペクトルから、様々な信号処理操作を使用して個々のピーク波長を抽出することができる。そうするために、様々な平均化法を含む任意のピーク検出アルゴリズムを使用することができる。ピーク検出および／またはピーク抽出を容易にするために、それぞれの計測されたミラー反射スペクトルから潜在ＡＳＥを差し引くことができる。また、潜在ＡＳＥスペクトルに対して、例えば２００ポイント平均化法から生じる平準化曲線８０５のように、データ中にピークが見えなくなるように、それぞれの計測されたミラー反射スペクトルを平準化することができる。

図９は、潜在ＡＳＥスペクトルを決定し、ミラー反射スペクトルから差し引いた、ミラー反射スペクトルを示している。この例では、ミラー反射スペクトル９０１を、図８に示すように、１５ｐｔｓ平均化曲線のスペクトルから２００ｐｔｓ平均化曲線のスペクトルを差し引くことによって、取得する。以上のように、差し引かれたＡＳＥを伴うミラー反射スペクトルを、計測されたピーク波長でグラフ化すると、ピーク検出アルゴリズムを使用して、ピーク毎の波長の値を検出することができる。

完全な波長較正マップを得るための次のステップは、複数の同調電流の値もしくは複数の同調加熱器の強度の値に対する、または波長可変レーザのミラーを同調するために使用されるユニットに対するピーク波長をグラフ化することである。図１０Ａは、波長可変レーザのミラー１の複数の同調電流に対してグラフ化された複数の抽出後のピーク波長を示している。具体的には、例として、ミラー１の同調電流に対して抽出後のピーク波長をグラフ化した後、図１０Ａに示す全ての追跡に対して２次多項式フィッティングを適用する。多項式フィッティング後の線を図１０Ｂに示す。同様に、波長可変レーザのミラー２に関する収集データに対して同じ分析を行う。

ここで、ミラー１およびミラー２に利用できる多項式フィッティングされたデータを用いると、波長可変レーザを設定するために望まれる任意の波長を、多項式フィッティングされたデータに基づいて、決定するか、または抽出することができる。図１１は、ミラー１およびミラー２に関する、このような多項式フィッティングされたデータの例を示している。電流同調に対し、増加する電流に伴うピーク波長を削減することができる。所望波長を抽出するために、より高い波長で始まる、両方のミラーの多項式フィッティングされたデータセットを選択し、ミラーを所望波長に正確に設定するために、要求される電流を計算する必要がある。例として、１５５０ｎｍの所望波長に対して、図１１に示した多項式フィッティングされたデータを使用すると、第１のミラー電流、例えばミラー１は、１２．７ｍＡ（例えば、Ｍ１＝１２．７ｍＡ）に設定され、第２のミラー電流、例えばミラー２は、４．０ｍＡ（例えば、Ｍ２＝４．０ｍＡ）に設定される。

さらに、波長可変レーザのミラー１およびミラー２を、所望のレーザ発振波長（例えば、１５５０ｎｍ）に整合させた後、ファブリペロー（ＦＰ：Ｆａｂｒｙ−Ｐｅｒｏｔ）モードを、所望の発振波長に完璧に一致するように調節する必要がある。これを行うために、波長可変レーザの位相セクション（例えば、ＬａｓＰｈａｓｅセクション）を同調する必要がある。ＬａｓＰｈａｓｅセクションを同調しないと、ＦＰモードを完璧に整合させることができない。図１２は、完璧に整合させたミラーの反射ピークの例のシミュレーション結果を示しており、１５４２．０５ｎｍの所望発振波長を想定して、ＦＰモードをシミュレートしている。ＬａｓＰｈａｓｅセクションの３ｍＡの同調電流に対して、１つのＦＰモードが、１２０１において、１５４２．０５ｎｍでミラーと完璧に整合していることが理解できる。

モードホッピングアルゴリズム
本開示の１つの態様では、あるいは、または加えて、モードホッピング（または、モードホップもしくはモード追跡）アルゴリズムを、同調波長較正プロセスのために、単独または他のアルゴリズムと組み合わせて使用することができる。例として、モードホップアルゴリズムまたはモード追跡アルゴリズムは、２つのＳＧＤＢＲ型ミラーを有する広範に波長可変レーザを特徴づけるためのアルゴリズムである。１つのこのようなレーザは、例示のケースとして本明細書で説明したＵ−レーザであるが、モードホップアルゴリズムは、他の波長可変レーザ、特に、出力部に伝達するために使用される２つ以上の出力ファセットを有する波長可変レーザに適用することができる。この較正方法を説明するために、Ｕ−レーザが機能する仕組みを理解することが有益である。次節は、波長可変Ｕ−レーザの広範な同調能力を可能にする概念の簡単な説明である。さらに、提案された較正機器の説明を後で行う。

広範に同調可能な波長可変Ｕ−レーザの能力は、２つのＳＧＤＢＲ型ミラーの電流の設定値に基づいている。波長可変Ｕ−レーザのキャビティモードの同調は、レーザ波長の微調整を可能にしている。ＳＧＤＢＲ型ミラーは、それぞれ、見せかけの反射ピークを生成し、いつでもミラー間に共通のただ１つのピークしか存在しないように、一方のミラーのピーク間隔が他方のミラーのピーク間隔とわずかに異なる。一方のミラーの反射ピークの波長が他方のミラーの反射ピークの波長と一致すると、波長可変レーザはその波長でレーザ発振する。一方のミラーの電流、したがって見せかけのピークが他方と比較してシフトすると、レーザ発振波長は、１つの見せかけのピークから、その時両方のミラーで一致している隣のピークまでホップする。両方のミラーを一緒に同調すると、見せかけのピーク間の間隔をスムーズに同調することが可能である。したがって、この例では、ホッピングとスムーズな同調の組合せによって、広範囲の波長に対する完全な同調性を実現することが可能である。以下の説明において、本開示は、このホッピングとスムーズな同調とを合わせて言及する。

較正は、いくつかの異なるタイプの計測器で行うことができ、説明目的でここに例を示す。本開示の１つの態様では、ＦＰＧＡ、プロセッサ、コンピュータ、または同様のもの、によって制御された電流源／電圧源、ならびに、波長可変レーザの波長を計測し、この情報を電流源／電圧源を制御する同じコンピュータに返すことができる、光スペクトル分析器、波長計、または他の同様のツールを含むがこれらに限定されない、制御された他の計測器を使用する。

図１３Ａは、モードホップ処理で使用される流れ図の例を示している。本開示の１つの態様では、２つのミラーを有する波長可変レーザに対するモードホップ処理は、次のステップまたは部分を含むことができる。
ステップ１：ホップ線の開始点の発見１３０１、
ステップ２：ホップ線の追跡１３０３、
ステップ３：収集されたホップ線のデータの分析、およびチャネルのミラー電流の取得１３０５、
ステップ４：レーザキャビティの位相セクション（ＬａｓＰｈａｓｅ）の最適化、および
ステップ５：ＬａｓＰｈａｓｅが波長オフセットの原因となるチャネルに対するミラー電流の確定１３０９。
つまり、まず、第１ステップ１３０１で、波長ホップの開始点を発見する。次に、第２ステップ１３０３で、両方のミラーの徐々に大きくなるミラー電流の１次元の線に沿って、これらの波長ホップを追跡する。第３ステップ１３０５として、所望の特定のレーザ発振波長のための操作設定を決定するために、第２ステップ１３０３から収集したデータの分析を行う。次に、第４ステップ１３０７で、レーザ発振波長の微調整として働く、波長可変レーザのキャビティモード位置の最適化を行う。第５ステップ１３０９として、いくつかのチャネルに対するミラー電流の再最適化も行う。これらのステップを実行する際、１つまたは複数のプロセッサ、マイクロコントローラ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、または論理機能を実行するように構成することができる他の電子機器を含み、ソフトウェア構成要素とハードウェア構成要素の任意の組合せを含む電子回路を使用できることを留意されたい。

図１３Ｂは、モードホップ処理の最初の４ステップを行うための疑似コードの例および流れ図を示している。例として、上述の通り、第１ステップは、ミラー電流の波長ホップが生成される場所を発見することである。これは、ミラーの電流に対して繰り返しわずかな修正を行い、結果として生じる波長およびミラー電流を計測し、記録することによって実現することができる。ここで、ミラー電流の初期値は、選択すべき本質的なパラメータであり、ミラー電流の１つの初期値は、両方のミラーに対して零電流を含むことができるということに留意されたい。本開示では、ミラー電流は、Ｍ１（ミラー１のミラー電流）およびＭ２（ミラー２のミラー電流）と、入れ替えて呼ぶことができる。さらに、上述のように、Ｍ１およびＭ２は最初に０ｍＡに設定することができる。

本開示の１つの態様では、１つの手法は、全てのステップにおいて、結果として生じる波長を計測しながら、ある電流量、例えばデルタｄＩずつＭ１を繰り返し増加させることである。それぞれのステップの後、波長は、概ね比較的小さな量でしか変化しない。波長がミラーの見かけのピーク間隔の間隔と同様の量だけ変化する場合、モードホップの位置が識別されたことがわかる。この処理は、図１４に詳細に示すことができる。この結果として生じるＭ１およびＭ２の電流設定値は、モードホップ処理の第２ステップの初期値として使用される。

あるいは、モードホップ処理は、この開始点に対して第２ステップに進むことができる。他のモードホップの開始点を発見するために継続することも可能である。モードホップに関するこの発見を継続するために、Ｍ１の値は、次のモードホップが観測されるまで１つの方向１４０１に沿って増加させることができ、その後、記録することができる。Ｍ１の値を増加させ、確認されたホップを記録する処理は、所定数のホップが決定され、ミラーのいずれかに対して最大電流限界に到達するまで継続される。次に、モードホップ処理は、Ｍ１＝０ｍＡおよびＭ２＝０ｍＡに戻って反復し、同じ処理を開始することができるが、今回は、Ｍ１＝０ｍＡのままであるのに対し、新しい方向１４０３に沿ってＭ２をｄＩずつ徐々に増加させ、確認されたホップを記録する。結果として、この処理によって、全てのミラーのホップの開始点が概ね発見される。

あるいは、Ｍ１＝ａｌｐｈａ−Ｍ２であり、ａｌｐｈａがミラーの電流限界に関する定数である線に沿って行うことなど、同様のことをするための他の方法がある。図１４は、Ｍ１およびＭ２に対する走査の方向、ならびに発見された複数のホップ線の開始点を概念的に示している。図１４に示すように、矢印は、走査の方向１４０１または１４０３を表し、円は発見されたホップ線の開始点を表す。

本開示の１つの態様では、モードホップ処理の第２ステップの例は、両方のミラーの徐々に大きく（または小さく）なるミラー電流の１次元の線に沿った、ホップの開始位置の追跡であり、この例が図１５に概念的に示されている。この線１５０１を追跡しながら、ミラー電流およびレーザ発振ピークの波長を記録することができる。モードホップ線を追跡する方法によっては、第１のピークの強度、ならびに第２のピークの強度および波長も記録することができる。この例では、このホップ線は、Ｍ１、Ｍ２および波長が個別のホップ線に対して共依存関係にあるので、１次元である。仮にミラーの電流の変化による波長の変化が線形であるなら、Ｍ１およびＭ２は、同じ量で増加することができ、依然としてこのホップ線上に存在することができる。しかし、これは通常、事実とは異なるので、注意深くＭ１およびＭ２を調節し、線上に留まるようにすることが重要である。１つの実装形態では、これを行うための１つの方法は、ホップが観測されるまでＭ１だけを増加させ、その後、戻って他の方向にホップが識別されるまで、Ｍ２だけを増加させることである。この処理は、所定波長または電流限界に到達するまで、１つのホップに至るまでＭ１を増加させることと、その後、別のホップに至るまでＭ２を増加させることとの間で継続することができる。

あるいは、ホップ線を追跡する作業は、ホップ中に起こることがある２つのレーザ発振ピークの強度の比を調べることによって行うことができる。２つの強度レベルの比は、ホップ線に留めるために、増加するＭ２の量に対して増加するＭ１の量に関する指針になることがある。どのような方法を使用してホップ線を追跡するにしても、ホップ線の追跡は、モードホップ処理の第１ステップで決定された開始位置のそれぞれに対して行うことができる。

本開示による別の態様では、モードホップ処理の第３ステップの例は、較正中の波長可変レーザに関するモードホップ線に沿ったＭ１およびＭ２の値を表すデータを用いて、所望の特定のレーザ発振波長に対する操作設定を決定するために、第２の部分から生じるデータの分析を行うことである。図１６は、それぞれのチャネル１６０５に対して要求されるミラー電流の概念マップを示している。この例では、モードホップ線１６０３は理想的な操作条件ではないので、モードホップ線１６０３から離れていることが重要である。比較的良い操作条件は、モードホップ線１６０３の中間に、直接発見することができる。例えば、モードホップ線１６０３は、レーザ操作に対する理想的な条件１６０１もまた、モードホップ線１６０３の間を直接走る線を形成するように、互いに同様の方向に走る。本開示では、理想的な操作に関するこれらの線を、理想線と呼ぶ。（まさにモードホップ線のような）理想線は、それぞれ、Ｍ１、Ｍ２、および波長に関する１次元の共依存の関数を成す。この例では、理想線を描く１次元の共依存の関数は、理想線１６０１の両側にあるモードホップ線１６０３の関数のパラメータを平均することによって決定することができる。モードホップ線１６０３の関数のパラメータは、モードホップ処理の第２ステップから生じるデータの適合度から導出される。一旦理想線の全てに対する関数のパラメータを発見すれば、関数を使用して、波長可変レーザの同調範囲に求められる任意の波長に波長可変レーザを設定するために要求されるミラー電流を決定することができる。

さらに、関数のパラメータは、後で使用するために参照テーブルに格納することができる。あるいは、それぞれの所望波長の最後の電流は、ＦＰＧＡの中など、ハードウェアゲートの中に組み込まれた参照テーブルに格納することができる。較正ルーチンをＦＰＧＡのハードウェア上で実行する１つの実装形態では、方法論またはアルゴリズム、データの収集および保管は、同じハードウェアをベースとした論理回路で全て行うことができる。さらに、処理および保管は、既存技術に対して著しい利点を有する、極めて高速な、ゲートレベルをベースとした並行処理によって行うことができる。

本開示の１つの態様では、図１７に示すように、それぞれのモードホップ線１７０１の両側からデータを取得することも可能である。この例では、Ｍ１およびＭ２の値は、それぞれの側である程度似ているが、それぞれの側の波長は、スーパーモードの間隔によって隔てられている。本開示では、線１７０１の両側を、「左側」および「右側」と呼び、ここで、用語「左」および「右」は、図１７に示すように、低いミラー電流から高いミラー電流へ線１７０１に沿って移動することに基づいて設定する。左端の線上のゼロで始まり、右端の線まで増加するモードホップ線は、ラベル付けされている（図１７の線上の番号を参照）。

本開示の１つの態様では、理想線（例えば、図１６の１６０１）の計算を説明するために、モードホップ線３とモードホップ線４との間の理想線を計算するための処理を理解した方が良い。モードホップ線３の右側は、モードホップ線４の左側と同様の波長を有する。この場合、Ｍ１に対する波長、および同様にＭ２に対する波長に関して、モードホップ線３の右側に対して２次方程式を使用する例としてカーブフィッティングを行う。次に、このカーブフィッティングは、モードホップ線４の左側に対して繰り返され、全部で４つの方程式になる。方程式のそれぞれは、２次方程式として以下に示すように表すことができる。
Ｙ＝ＡＸ^２＋ＢＸ＋Ｃ

４つの方程式は、上記Ａ、Ｂ、およびＣパラメータの代わりに４文字の用語を使用して書くことができる。第１の文字は、Ａ、Ｂ、またはＣである。第２の文字は、モードホップ線の番号である。第３の文字は、モードホップ線の右側、またはモードホップ線の左側を意味する、ＲまたはＬである。第４の文字は、Ｍ１またはＭ２のいずれかのカーブフィッティングに関する１または２である。

したがって、４つの方程式は、以下のように書くことができる。
Λ（モードホップ線３の右側）＝（Ａ３Ｒ１）（Ｍ１）^２＋（Ｂ３Ｒ１）（Ｍ１）＋（Ｃ３Ｒ１）
Λ（モードホップ線３の右側）＝（Ａ３Ｒ２）（Ｍ２）^２＋（Ｂ３Ｒ２）（Ｍ２）＋（Ｃ３Ｒ２）
Λ（モードホップ線４の左側）＝（Ａ４Ｌ１）（Ｍ１）^２＋（Ｂ４Ｌ１）（Ｍ１）＋（Ｃ４Ｌ１）
Λ（モードホップ線４の左側）＝（Ａ４Ｌ２）（Ｍ２）^２＋（Ｂ４Ｌ２）（Ｍ２）＋（Ｃ４Ｌ２）

次に、上記パラメータの平均を使用する理想線に関する２次方程式は、以下のように決定することができる。
Λ（３−４理想線）＝（Ａ１）（Ｍ１）^２＋（Ｂ１）（Ｍ１）＋（Ｃ１）
Λ（３−４理想線）＝（Ａ２）（Ｍ２）^２＋（Ｂ２）（Ｍ２）＋（Ｃ２）
ただし、Ａ１＝（Ａ３Ｒ１＋Ａ４Ｌ１）／２、Ｂ１＝（Ｂ３Ｒ１＋Ｂ４Ｌ１）／２、Ｃ１＝（Ｃ３Ｒ１＋Ｃ４Ｌ１）／２、Ａ２＝（Ａ３Ｒ２＋Ａ４Ｌ２）／２、Ｂ２＝（Ｂ３Ｒ２＋Ｂ４Ｌ２）／２、およびＣ２＝（Ｃ３Ｒ２＋Ｃ４Ｌ２）／２である。

最後に、２次方程式の解の公式を利用して、２つの理想線の方程式に対する波長の関数として、Ｍ１およびＭ２を取得することができ、この情報を使用して、適度なＭ１およびＭ２の電流（例えば、０より大きく、最大ミラー電流よりも小さい電流）を有するこの線上に、任意の国際電気通信連合（ＩＴＵ：Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ）の波長が存在するかどうかを決定することができる。

本開示の１つの態様では、モードホップ処理の第４の部分は、波長の微調整として働く、波長可変レーザのキャビティモード位置の最適化を図ることである。Ｕ−レーザおよび同種のレーザを含む波長可変レーザは、同時に１つのキャビティモードだけしかレーザ発振できないように設計されている。したがって、この単一のレーザ発振するキャビティモードの位置は、波長可変レーザの所望のレーザ出力波長と整合している必要がある。

１つの実装形態では、キャビティモードの整合は、波長をモニタしながら、レーザ位相（例えば、ＬａｓＰｈａ）セクションの電流を掃引することによって行われる。図１９は、レーザ位相セクションの電流を掃引するこのステップから生じる典型的なデータを示している。図１９に示すように、３．２ｍＡにおけるものなどの不連続性は、１つのキャビティモードが、個々のミラー反射率のピークを離れ、次のキャビティモードが反射率のピークに来たときに認められる。図１９に示した例によれば、波長可変レーザが１５７８．９ｎｍでレーザ発振することが望まれる場合、ＬａｓＰｈａセクションの電流は、約１．３ｍＡに設定することができる。この調節は、フィードバックループ内にある波長ロッカによって自動的に行うことができ、フィードバックループ内で、波長ロッカは、光学的に較正された所望のレーザ波長を維持するように、ＬａｓＰｈａセクションの電流を調節する。また、キャビティモードの整合は、全ての波長に対して行うことができ、パラメータは、本開示において本明細書で説明するように、操作上の使用のために参照テーブルに格納することができる。

図１９に示した最大波長と最小波長の間の範囲には、マッピングされたチャネルを含めないことがあることにも留意されたい。これは、ホップ線データの分析において発見されたミラー電流が正確でない場合に起こることがある。したがって、本開示の１つの態様では、ミラー電流に対して補正を行うことができる。すなわち、ミラー電流に対して、小さなオフセットに対する補正を行うことができる。例として、所望出力波長が１５７９．１ｎｍであると仮定する。この場合、上記（例えば、ステップ３）で計算されたフィッティングパラメータを使用して、ミラー電流をシフトすることができる。まず、ミラー電流がどれだけ遠くに離れているかを推定する。次に、図１９の最大波長と最小波長の平均を決定して、以下のようにミラーのピークの位置の推定値を得る。
最大＝１５７９．０２４ｎｍ
最小＝１５７８．７８９ｎｍ
最大と最小の平均＝（１５７９．０２４ｎｍ＋１５７８．７８９ｎｍ）／２＝１５７８．９０７ｎｍ
ラムダオフセット＝１５７９．１ｎｍ−１５７８．９０７ｎｍ＝０．１９３ｎｍ

次に、以下のようにフィッティングの導関数を使用してミラー電流の変化について解くと、波長の変化に対するミラー電流の変化を求めることができる。
Ｙ＝ＡＸ^２＋ＢＸ＋Ｃ
ｄＹ＝（２ＡＸ＋Ｂ）ｄＸ
ｄＸ＝ｄＹ／（２ＡＸ＋Ｂ）
ミラーのオフセット＝（ラムダオフセット）／（２^＊Ａ^＊（ミラー電流））＋Ｂ）
（^＊これだけが、小さなオフセットに対して有効であることを留意されたい。）

結果として、最新のミラー電流は、以下のように決定することができる。
新しいミラー電流＝古いミラー電流＋ミラーオフセット

ミラー１およびミラー２の両方に対して同じ方程式を使用することができるが、ここで、ミラー１に対してミラー１のフィッティングパラメータを、およびミラー２に対してミラー２のフィッティングパラメータを使用してみよう。ミラー電流に関するこれらの最新情報を使用すると、ステップ４は、同調マップの最小値に到達するため、および所望出力波長のチャネルに到達するために、再最適化を必要とするチャネルに対して繰り返される。ステップ５が完了すると、１つまたは複数のプロセッサ、マイクロコントローラ、ＦＰＧＡ、ＡＳＩＣ、または同様のものを介して、波長可変レーザを任意のチャネルに同調でき、ミラー電流およびＬａｓＰｈａ電流を参照テーブルに格納することができる。図２０は、本明細書で説明する本技術を使用して約数分で取得された、波長可変Ｕ−レーザに対する、較正後の１００個のチャネル同調の例を示している。

しばしば、波長可変レーザの波長較正における主要な課題は、生産量の中で波長可変レーザを生産するために、実現可能なレベルに較正時間を削減することにある。例えば、１か月に１０，０００ユニットを生産することになると仮定し、生産ラインが１日に２４時間稼働し、完璧な効率性で連続的にユニットを較正すると、ユニットあたりに使用できる較正時間は、１０，０００ユニットで除算された３０＊２４（＝７２０時間／月）になる（＝０．０７２時間／ユニット＝４．３２分／ユニット）。生産ユニットを並行処理することによって、較正時間に関するこの問題は削減されるが、製造ユニットを並行処理するために要求される追加の試験機器および人員によって費用も増加する。したがって、工場レベルにおける波長可変レーザの較正時間のあらゆる削減が、最高に重要になることがある。その上、ＳＤＮを通じて現場に既に導入された古くなったユニットの、現場での較正または再較正、およびサービス中の較正または再較正でさえも、あらゆる稼働停止時間および交換に関係する費用を大いに削減することを意味する。

これらの目標（例えば、較正時間の削減）を達成するには、波長可変レーザの較正を行うインテリジェンスを波長可変レーザのより近くに搭載すること、および較正を行うために要求される電子機器の費用／サイズ／電力を削減することを要求されることがある。例として、本開示で説明したように、ＦＰＧＡ中心の設計を使用して、波長可変レーザの較正時間に著しい量の削減をもたらす本技術の様々な態様を実装することができる。すなわち、ＦＰＧＡおよび本開示による関連電子機器を使用すると、工場における初期較正の費用が大いに削減され、および／または納品された製品の一部として実装することができ、ＳＤＮを通じて現場での較正を可能にする。

本明細書で説明するような方法論およびハードウェアアーキテクチャによって、１０分以下にまで較正時間を削減することができる。しかし、桁違いに短くなった時間によって、関連機器にかかる費用をさらに削減することが望まれる可能性がある。しばしば、このような較正時間の削減に対する制限因子は、標準的なインターフェースで市販の試験機器と通信する標準的なホスト（例えば、１つまたは複数のプロセッサを含むコンピュータ）で、１つまたは複数の較正アルゴリズムを行うことに伴う処理のオーバーヘッドおよびデータ転送のボトルネックである。したがって、費用の制約は、しばしば、レーザ電極制御のチャネルあたり数千ドルの費用がかかる可能性がある試験機器になることがある。本明細書で説明する本技術によって、納品された製品（例えば、波長可変レーザ）に新しく効率的な較正方法論を使用することを可能にしながら、これらの制限の両方を回避することができる。

本明細書で説明する波長較正を行う方法を含む本技術は、ハードウェア、ソフトウェア、またはこれらの任意の組合せの中に実装することができる。しかし、本開示の１つの態様では、本技術は、ハードウェアアクセラレーションとして実装することができる。この例では、較正方法論のインテリジェンスを、最適化された専用の方法で本技術を実践するように設計することができるＦＰＧＡ内に搭載することができ、標準的なホストのプロセッサの負荷を軽減し、結果として生じるデータセットの取得および報告のタスクのみにする。図２１は、ＦＰＧＡ中心の波長較正に関する構成要素を概念的に示したブロック図を示している。図２１に示したシステム２１００は、ホストコントローラ２１０１、ＦＰＧＡ２１０３、レーザ制御電子機器２１０５、レーザ２１０９、およびストレージ２１１１を含む。ホストコントローラ２１０１は、制御および管理を含む様々な目的に対してＦＰＧＡ２１０３と通信するように構成することができ、波長可変レーザ２１０９の較正に関するデータを受け取るように構成することもできる。この例では、また、ＦＰＧＡ２１０３は、ＦＰＧＡ２１０３とインターフェース接続され、波長可変レーザ２１０９に接続されたデジタル／アナログ変換器（ＤＡＣ：ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ）２１１７を通じて、レーザ制御電子機器２１０５を駆動する。また、ＦＰＧＡ２１０３は、本明細書で説明する本方法論の様々な態様を実装するために、較正の構成要素２１１３、および／または温度の構成要素２１１５を含む、様々な構成要素を含むことができる。さらに、ＦＰＧＡ２１０３は、本技術を実装するためのパラメータを含む様々なパラメータを格納するために、内部ストレージ（図示せず）、および／またはＦＰＧＡ２１０３に連結されたメモリ２１１１などの外部ストレージを含むことができる。本開示の１つの態様では、メモリ２１１１は、本明細書で説明する本技術の様々な態様を実装することに関連するデータに関する１つまたは複数の参照テーブルを含むことができる。

本開示の１つの態様では、初期開発費用が発生する可能性はあるものの、システム２１００は、製品の耐用年数の終わりまで、既存の市販の機器（例えば、汎用（ＣＯＴＳ：ｃｏｍｍｅｒｃｉａｌ−ｏｆｆ−ｔｈｅ−ｓｈｅｌｆ）機器）よりも大幅に安価であり、大幅に高速化を実現する。

さらに、本開示の１つの実装形態では、例えば波長較正に関するＦＰＧＡ中心の方法を以下のように行うことができる。ホストコントローラ２１０１は、組込みソフトのプロセッサ内の高水準プログラミング言語（例えばＣコード等）、またはさらなる効率化および高速化のために、ハードウェア記述言語（例えばＨＤＬコード等）のような、１つまたは複数の較正アルゴリズムに対するコードをＦＰＧＡ２１０３に移植することができる。ホストコントローラ２１０１は、標準的なインターフェース、すなわちユニバーサルシリアルバス（ＵＳＢ：ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）接続を通じて接続することができ、較正の進行を制御し、結果として生じる較正パラメータを転送して格納することのみを、担当することができる。ＦＰＧＡ２１０３は、較正アルゴリズムを含む様々な方法論を実行しながら、波長可変レーザ２１０９のレーザミラーを含む様々な構成要素に電流を送るように構成されたＤＡＣ２１１７と直接通信することができ、本技術によって要求される、波長可変レーザ２１０９からのデータを収集するために電極の電圧検出器および／または強度検出器をモニタするように構成されたＡＤＣ２１０７と通信する。あるいは、または加えて、ＦＰＧＡ２１０３は、波長可変レーザ２１０９のサーミスタをモニタし、電流制御入力を波長可変レーザ２１０９のＴＥＣコントローラに送ることによって、レーザ温度の過渡電流を制御することができる。ＦＰＧＡ２１０３は、この処理において大規模に並行にできるので、本明細書で説明する較正方法論により、この機能の同時操作によるオーバーヘッドが発生する可能性はない。

さらに、ＦＰＧＡ２１０３は、メモリ２１１１（例えば、ＳＤＲＡＭ）などの１つまたは複数の記憶装置に、レーザ２１０９から収集したデータをバッファリングするか、または格納することができ、本技術の様々な態様を実行でき、未加工のデータセットよりもサイズがとても小さい一連の較正パラメータを生成することができる。本開示の１つの態様では、ホストコントローラ２１０１が転送し格納することが必要になる可能性があるのは、この削減後の一連のパラメータ（および／またはデータ）だけになり、これによってレーザ２１０９を較正する際の効率性が大きく増大する。この例において、ホストコントローラ２１０１は、削減後のデータセットを管理すること、較正処理を開始および停止すること、人間の試験操作者に較正の状態／結果を通知すること、ならびに操作者に較正パラメータを設定させることだけを必要とすることができる。

本技術のＦＰＧＡをベースとした実装は、ハードウェアアーキテクチャおよび方法論またはアルゴリズム自体に対して最適化できるので、ごくわずかなオーバーヘッドがＦＰＧＡ２１０３における方法論の処理において発生する可能性はあるが、連結されたＡＤＣ２１０７、ＤＡＣ２１１７、およびメモリ２１１１の間のデータ転送のやりとりは、非常に効率的になる可能性がある。結果として、較正システム（例えばシステム２１００）は、電極の電流変化の際の熱過渡に起因する波長の修正時間を含む、レーザ自体（例えば、レーザ２１０９）の性能によるものを除き、その性能において、較正システム自体のオーバーヘッドおよび転送速度による制限を今はもう受けない。

例として、本明細書で説明するようなアーキテクチャの例は、１００ＫＨｚの割合で、単一の電極の電流をセットするか、または単一の電極の電圧を読み取ることができる。利得電圧マップに対する単一のデータ点を収集するために、２つのレーザ電極の電流を変化させる必要があり、１つの電極の電圧を計測する必要があると仮定すると、データ点は、約３０ＫＨｚ、すなわちデータ点あたり約３３μｓで収集することができる。レーザ修正時間が十分に速いと仮定すると、利得電圧マップ全体を１秒の１／３で収集することができ、既存のＣＯＴＳ機器よりも桁違いに高速になる可能性がある。その上、本明細書で説明するアーキテクチャの例を、納品済み製品（例えば、波長可変レーザ）内のレーザ／変調器に対するコントローラとして用いる場合、利得電圧マップは、使用中に最小限の稼働停止時間で収集および処理することができ、現場で納品済み製品をモニタするため、および／または再較正するために、ＳＤＮを介して、人間または自律演算器に転送することができる。

上記に記載した本発明の説明によって、当業者が、現在、最良の形態であると考えられているものを製造し使用することができるようになるが、当業者は、本明細書の具体的な実施形態、方法および例に関する変形形態、組合せおよび均等物の存在を理解し認識するであろう。したがって、本発明は、本発明の精神および範囲内の全ての実施形態および方法によるものを除き、上述した実施形態、方法および例によって限定されるべきではない。

本開示の様々な態様は、１つまたは複数の処理システムによって実装することもできる。例えば、ホストコントローラ２１０１、ＦＰＧＡ２１０３、またはレーザ２１０９は、図２２に示すように、１つのバスおよび任意の数の相互接続バスおよびブリッジを含むことができるバスアーキテクチャで実装することができる。バスは、１つまたは複数の処理システム（またはプロセッサ）、１つまたは複数のメモリ、１つまたは複数の通信インターフェース、および入出力デバイスを含む、様々な回路を互いにリンクする。１つまたは複数の処理システムは、非一時的コンピュータ可読媒体上に格納されたソフトウェアの実行を含む、バスおよび全体処理を管理することを担当する。上述したように、１つまたは複数の処理システムは、命令を解釈し実行する１つまたは複数のプロセッサ、マイクロプロセッサを含むことができる。他の実装形態では、１つまたは複数の処理システムは、１つまたは複数の特定用途向け集積回路、フィールドプログラマブル論理アレイ、または同様のものとして実装するか、または含むことができる。ソフトウェアは、１つまたは複数の処理システムによって実行されるとき、１つまたは複数の処理システムに、任意の個別の装置に対する本明細書で説明する様々な機能を実行させる。非一時的コンピュータ可読媒体を使用して、ソフトウェアを実行するときに１つまたは複数の処理システムによって操作されるデータを格納することもできる。１つまたは複数のメモリは、ランダムアクセスメモリもしくはリードオンリメモリ、ならびに／または他の種類の磁気記録媒体もしくは光記録媒体、ならびに情報および／もしくは命令を格納するための対応デバイスを含む、様々な種類のメモリを含むことができる。１つまたは複数の通信インターフェースは、光送受信機（例えばＴＯＳＡおよび／またはＲＯＳＡ）を含む、他のデバイスおよび／またはシステムとの通信を可能にする機構のような任意の送受信機も含むことができる。１つまたは複数の入出力デバイスは、外部デバイスまたは外部機器に対して、情報を入力すること、および／または情報を出力することを可能にするデバイスを含むことができる。

具体的な特徴の組合せは、本明細書に開示し、および／または請求項に記載するが、これらの組合せは、本技術の開示を限定するものではない。さらに、本明細書で開示した本技術に関する方法または方法論は、ソフトウェア、ハードウェア、ソフトウェアとハードウェアの任意の組合せ、コントローラ、プロセッサ、コンピュータ、または１つもしくは複数のプロセッサを含む処理システムで実行するためにコンピュータ可読媒体に搭載されたコンピュータプログラムまたはファームウェアの中に実装することができる。プロセッサの例には、マイクロコントローラ、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、ディスクリートハードウェア回路、ゲート論理回路、ステートマシン、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、および本明細書で説明する様々な機能を実行するように構成された他の適切なハードウェアが含まれる。

本明細書で使用される用語「ソフトウェア」は、任意の命令、命令セット、プログラム、サブプログラム、コード、プログラムコード、ソフトウェアモジュール、アプリケーション、ソフトウェアパッケージ、ルーチン、オブジェクト、実行ファイル、実行スレッド、プロシージャ、関数などを意味するように広く解釈されるべきであり、ファームウェア、マイクロコード、ミドルウェア、ソフトウェア、ハードウェア記述言語、または同様のものを含む。また、ソフトウェアは、命令、コード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、実行ファイル、プロシージャ、関数などを含む、様々な種類の機械語命令を含むことができる。さらに、ソフトウェアは、汎用ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはその他についても言及することができる。上述のように、ソフトウェアは、コンピュータ可読媒体に格納することができる。

コンピュータ可読媒体の例は、例として、光ディスク、磁気記憶装置、デジタル多用途ディスク、フラッシュメモリ、ランダムアクセスメモリ（ＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、リードオンリメモリ（ＲＯＭ）、レジスタ、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、リムーバブルディスク、フラッシュメモリデバイス、およびプロセッサまたは処理システムによってアクセスし、読み込むことができるソフトウェアを格納するための任意の他の適切な媒体などの、非一時的コンピュータ可読媒体を含むことができる。当業者が、設計の制約の中で個別のアプリケーションに依存する既存のネットワーク部品に、新しいシステム機能性を追加することに関する説明された機能性を実装する最適な方法を認識するであろうことも理解される。

本明細書で使用される用語「ユニット」または「構成要素」は、ソフトウェア、ハードウェア、またはこれらの任意の組合せを意味する。構成要素は、ソフトウェア構成要素、ハードウェア構成要素、またはこれらの任意の組合せとして実装することができ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル論理回路、デジタル論理回路アレイ、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、マイクロコントローラ、マイクロプロセッサ等、またはこれらの任意の組合せを含む。したがって、構成要素は、ソフトウェア構成要素、タスク構成要素、プロセス、プロシージャ、関数、プログラムコード、ファームウェア、マイクロコード、回路、データ構造、テーブル、配列、および変数を含むことができる。

簡単にするために一連のステップまたは行為として本明細書で方法論を説明したが、いくつかのステップまたは行為が、本明細書で示し説明した順番とは異なる順番で、および／または本明細書で示し説明した他の行為と同時に発生する可能性があるので、特許請求された主題は、ステップまたは行為の順番によって限定されないことを理解されたい。さらに、全ての図示したステップまたは行為が、本明細書で開示した本技術による様々な方法論を実装するために要求されるわけではない。その上、本明細書および本明細書全体に渡って開示した方法論は、このような方法論を、１つまたは複数の処理システムに移送することおよび移植することを容易にするために製造品に格納することができる。本明細書で使用されるような用語「製造品」は、コンピュータ可読デバイス、キャリア、または媒体からアクセス可能なコンピュータプログラムを包含するものである。

本明細書で使用される用語「第１の」「第２の」などは、様々な構成要素を説明するために使用することができるが、構成要素は上記の用語によって限定されない。上記の用語は、一方の構成要素を他方の構成要素と区別するためだけに使用される。例えば、本開示の範囲から逸脱することなく、第２の構成要素は、第１の構成要素と呼ぶことができ、同様の方法で、第１の構成要素は、第２の構成要素と呼ぶことができる。また、本明細書で使用される用語「および／または」は、複数の関連要素の組合せまたは複数の関連要素のうちのいずれかの項目を含む。

さらに、１つの部品が別の部品に「連結する」または「接続する」ことを記述するとき、部品は、他の部品に直接連結できるか、もしくは直接接続でき、または部品は、第３の部品を通じて他の部品に連結できるか、もしくは接続できるということに留意されたい。文脈の中にあきらかに反対の意味が存在しない場合、単数形は複数形を含むことができる。本開示では、本明細書で使用される用語「含む」または「有する」は、本明細書で説明する特徴、操作、構成要素、ステップ、数、部分、またはこれらの任意の組合せが存在することを意味する。しかし、用語「含む」または「有する」は、１つまたは複数の他の特徴、操作、構成要素、ステップ、数、部分、または組合せの存在または追加の可能性を除外しない。また、本明細書で使用されるように、冠詞「ａ」は、１つまたは複数の項目を含むものとする。さらに、本開示で使用される部品、行為、ステップ、または指示は、本開示においてそのようなものとして明確に説明しない限り、本開示にとって重要または不可欠なものとして解釈するべきではない。

本技術は、実施形態の例を説明するために、本明細書で説明する具体例で示してきたが、多種多様の代替および／または均等な実装形態は、本開示の範囲から逸脱することなく、示され、説明された具体例の代わりに使用することができるということが当業者によって理解される。したがって、本開示は、本開示の精神および技術的範囲から逸脱することなく、本明細書で示し、説明した、例および／または実施形態のあらゆる変更形態または変形形態を網羅するものとする。

Claims (26)

1. 光通信用の波長可変レーザを較正する方法であって、前記波長可変レーザが光出力部において複数のミラーの多数のファセットにアクセスするように構成され、それぞれのミラーが、異なるサンプルグレーティング周期を有し、前記方法は、
   電子回路を介して、前記波長可変レーザの利得セクションの利得電圧マップ、半導体光増幅器（ＳＯＡ）光電流マップ、前記複数のミラーのミラー反射スペクトル、および前記波長可変レーザのモードホッピングのうちの少なくとも１つに基づいて、前記複数のミラーを前記波長可変レーザの所望波長に同調するために必要とされるミラー電流を決定すること
   を含む方法。
2. 前記電子回路を介して、ミラー電流の全範囲に渡って、前記波長可変レーザの前記利得セクションの電圧値をモニタすることと、
   前記電子回路を介して、電圧降下または最低値のポイントを決定することであって、電圧降下または最低値の前記ポイントが、前記波長可変レーザが１組のミラー電流において最大強度を出力していることを表している、決定することと
   をさらに含む、請求項１に記載の方法。
3. 前記電子回路を介して、光検出器として動作するように構成された複数のＳＯＡを介して前記複数のミラーのそれぞれのファセットからの出力強度をモニタすることと、
   前記電子回路を介して、変化するミラー電流および前記波長可変レーザからの光出力に基づいて、ＳＯＡの前記ＳＯＡ光電流マップを決定することであって、前記ＳＯＡが前記複数のＳＯＡのうちの１つである、決定することと、
   前記電子回路による前記ＳＯＡ光電流マップの画像処理を介して、前記決定されたＳＯＡ光電流マップの輪郭の中心位置を決定することと
   をさらに含む、請求項１に記載の方法。
4. 前記電子回路を介して、前記複数のＳＯＡのうちの１つに順バイアスをかけることと、
   前記電子回路を介して、前記複数のＳＯＡのうちの残りの他のＳＯＡに逆バイアスをかけることと
   をさらに含む、請求項３に記載の方法。
5. 前記電子回路を介して、ミラー電流の全範囲に渡って、前記複数のミラーの反射スペクトルを取得することと、
   前記電子回路を介して、前記複数のミラーの前記反射スペクトルの分析に基づいて、前記波長可変レーザの前記所望波長に前記複数のミラーを同調するために必要とされるミラー電流を決定することと
   をさらに含む、請求項１に記載の方法。
6. 前記電子回路を介して、波長ホップの１つまたは複数の開始点を決定することと、
   前記電子回路を介して、前記複数のミラーのミラー電流の１次元の線に沿って前記波長ホップを追跡することと、
   前記電子回路を介して、前記所望波長に対するミラー電流の操作設定を決定することと、
   前記電子回路を介して、前記波長可変レーザの微調整として働く、前記波長可変レーザのキャビティモードの位置の最適化を図ることと
   をさらに含む、請求項１に記載の方法。
7. 前記複数のＳＯＡが、前記波長可変レーザのフォトニック集積回路（ＰＩＣ）の内部に配置される、請求項３に記載の方法。
8. 前記複数のＳＯＡが、前記波長可変レーザのフォトニック集積回路（ＰＩＣ）の外部に配置される、請求項３に記載の方法。
9. 前記複数のミラーが、それぞれ、サンプルグレーティング分布ブラッグ反射型ミラーを含む、請求項１に記載の方法。
10. 前記所望波長に対する前記ミラー電流の値を、メモリ内に参照テーブルとして格納することをさらに含む、請求項１に記載の方法。
11. 前記電子回路を介して、前記ミラー電流の全範囲に渡って、前記利得電圧マップを生成することと、
    前記電子回路の画像処理を介して、前記利得電圧マップの最低値を識別することと
    をさらに含む、請求項２に記載の方法。
12. 前記電子回路を介して、前記複数のＳＯＡのうちの１つに順バイアスをかけることと、
    前記電子回路を介して、前記複数のＳＯＡのうちの残りのＳＯＡに逆バイアスをかけることと、
    前記電子回路を介して、前記複数のＳＯＡの光出力に関するデータを収集することと、
    前記電子回路を介して、前記収集されたデータに基づいて、前記ミラー電流の全範囲に渡って、光スペクトルを決定することと
    をさらに含む、請求項１１に記載の方法。
13. 前記電子回路を介して、前記複数のミラーからのミラー反射スペクトルを計測することと、
    前記電子回路を介して、前記計測されたミラー反射スペクトルに基づいてピーク波長を決定することと
    をさらに含む、請求項５に記載の方法。
14. 前記計測されたミラー反射スペクトルに基づいてピーク波長を決定することが、
    前記電子回路を介して、潜在増幅自然放出（ＡＳＥ）を決定することと、
    前記電子回路を介して、前記計測されたミラー反射スペクトルに対して平均化操作を適用することと、
    前記電子回路を介して、前記平均化されたミラー反射スペクトルから前記潜在増幅自然放出を差し引くことと
    を含む、請求項１３に記載の方法。
15. 前記電子回路を介して、前記複数のミラー電流に対する前記決定されたピーク波長の複数の追跡を含むデータに多項式フィッティングを適用することと、
    前記電子回路を介して、参照テーブルとしてメモリ内に前記多項式フィッティングされたデータを格納することと
    をさらに含む、請求項１４に記載の方法。
16. 前記電子回路が、プロセッサ、マイクロコントローラ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または特定用途向け集積回路（ＡＳＩＣ）のうちの少なくとも１つを含む、請求項１に記載の方法。
17. 光通信デバイスの波長較正のための装置であって、
    光出力において複数のミラーの多数のファセットにアクセスするように構成された波長可変レーザであって、それぞれのミラーが異なるサンプルグレーティング周期を有する波長可変レーザと、
    前記波長可変レーザおよびホストコントローラに連結された電子回路であって、
    前記波長可変レーザの利得セクションの利得電圧マップ、半導体光増幅器（ＳＯＡ）光電流マップ、前記複数のミラーの反射スペクトル、および前記波長可変レーザのモードホッピングのうちの少なくとも１つに基づいて、前記複数のミラーを前記波長可変レーザの所望波長に同調するために必要とされるミラー電流を決定する
    ように構成された電子回路と
    を備える装置。
18. 前記複数のミラーが、それぞれ、サンプルグレーティング分布ブラッグ反射型ミラーを備える、請求項１７に記載の装置。
19. 前記電子回路が、プロセッサ、マイクロコントローラ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または特定用途向け集積回路（ＡＳＩＣ）のうちの少なくとも１つを備える、請求項１７に記載の装置。
20. 前記複数のミラーに対応する複数の半導体光増幅器（ＳＯＡ）をさらに備える、請求項１７に記載の装置。
21. 前記電子回路に連結され、前記波長可変レーザの前記所望波長に対する前記ミラー電流を格納するように構成されたメモリをさらに備える、請求項１７に記載の装置。
22. 前記電子回路が、
    ミラー電流の全範囲に渡って、前記波長可変レーザの前記利得セクションの電圧値をモニタし、
    前記波長可変レーザが１組のミラー電流において最大強度を出力していることを表している電圧降下または最低値のポイントを決定する
    ようにさらに構成された、請求項１７に記載の装置。
23. 前記電子回路が、
    光検出器として動作するように構成された複数のＳＯＡを介して前記複数のミラーのそれぞれのファセットからの出力強度をモニタし、
    変化するミラー電流および前記波長可変レーザからの光出力に基づいて、前記複数のＳＯＡのうちの１つと関係した前記ＳＯＡ光電流マップを決定し、
    前記ＳＯＡ光電流マップの画像処理を介して、前記決定されたＳＯＡ光電流マップの輪郭の中心位置を決定する
    ようにさらに構成された、請求項１７に記載の装置。
24. 前記電子回路が、
    前記複数のＳＯＡのうちの１つに順バイアスをかけ、
    前記複数のＳＯＡのうちの残りの他のＳＯＡに逆バイアスをかける
    ようにさらに構成された、請求項２３に記載の装置。
25. 前記電子回路が、
    ミラー電流の全範囲に渡って、前記複数のミラーの反射スペクトルを取得し、
    前記複数のミラーの前記反射スペクトルの分析に基づいて、前記波長可変レーザの前記所望波長に前記複数のミラーを同調するために必要とされるミラー電流を決定する
    ようにさらに構成された、請求項１７に記載の装置。
26. 前記電子回路が、
    波長ホップの１つまたは複数の開始点を決定し、
    前記複数のミラーのミラー電流の１次元の線に沿って前記波長ホップを追跡し、
    前記所望波長に対するミラー電流の操作設定を決定し、
    前記波長可変レーザの微調整として働く、前記波長可変レーザのキャビティモードの位置の最適化を図る
    ようにさらに構成された、請求項１７に記載の装置。