CN115755669B - 一种基于fpga的像移补偿方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的像移补偿方法，在FPGA中设计RS422总线数据解包方法实时获取陀螺角速度信息、快反镜角度信息，并根据旋转时陀螺测量的视轴角速度值实时规划快反镜路径，借助FPGA芯片实现快反镜高频率指令控制，提高快反镜控制精度，从而提高像移补偿精度。本发明主要解决传统CPU多任务串行执行时无法实现快反镜高速位置指令控制，导致快反镜控制精度差、像移补偿精度低的问题。本发明不需要额外增加器件，在不改变硬件状态的前提下，在FPGA中使用逻辑可编程阵列器件Verilog HDL语言实现RS422数据解包、组包逻辑，具有设计简单，易于移植等特点，具有广阔的应用前景。

Description

一种基于FPGA的像移补偿方法

技术领域

本发明属于光电探测技术领域，具体涉及一种像移补偿方法。

背景技术

像移补偿技术中需要快反镜在积分时间内反向扫描补偿前端扫描机构速度，使得视场内的场景图像在积分时间内相对焦平面探测器保持静止，实现图像清晰成像。由于快反镜采用位置闭环控制，所以需要实时规划快反镜位置指令，保证积分时间内光轴保持相对稳定。通常像移补偿技术中采用快反镜指令控制频率大于1KHz，由于CPU中需要执行其它伺服系统复杂的控制算法、数据处理、系统通信等功能，受CPU自身资源限制，CPU无法实现快反镜高频率控制要求。如果在CPU中实现快反镜控制逻辑，则需要降低快反镜指令控制频率，此时快反镜控制精度难以保证。因此需要一种新的控制策略替代CPU控制快反镜功能，实现快反镜高效控制。FPGA全称为现场可编辑门阵列(Field Programmable Gate Array)，是应用广泛的高密度可编程逻辑器件。FPGA内部采用并行运算，具有芯片处理速度快、设计过程灵活及反复擦写等优点，在数字信号处理、通信、工业控制等领域，受到了广大开发者的喜爱。基于FPGA并行数据处理的特点，可实现陀螺、快反镜RS422总线数据同步处理，FPGA内部丰富的逻辑处理单元，可实现复杂的算法运算，FPGA高速数据处理功能，可实现更高频率快反镜控制。因此，可在FPGA中实现快反镜像移补偿位置指令控制逻辑。

发明内容

为了克服现有技术的不足，本发明提供了一种基于FPGA的像移补偿方法，在FPGA中设计RS422总线数据解包方法实时获取陀螺角速度信息、快反镜角度信息，并根据旋转时陀螺测量的视轴角速度值实时规划快反镜路径，借助FPGA芯片实现快反镜高频率指令控制，提高快反镜控制精度，从而提高像移补偿精度。本发明主要解决传统CPU多任务串行执行时无法实现快反镜高速位置指令控制，导致快反镜控制精度差、像移补偿精度低的问题。本发明不需要额外增加器件，在不改变硬件状态的前提下，在FPGA中使用逻辑可编程阵列器件Verilog HDL语言实现RS422数据解包、组包逻辑，具有设计简单，易于移植等特点，具有广阔的应用前景。

本发明解决其技术问题所采用的技术方案包括如下步骤：

步骤1：FPGA上电后完成快反镜、陀螺两个通道RS422总线协议中波特率、数据长度、奇偶校验方式、中断接收初始化设置；

步骤2：FPGA周期发送快反镜回零指令，若接收到CPU像移补偿指令，则进入步骤3，否则继续重复步骤2；

步骤3：若接收到陀螺RS422中断信号，则解包陀螺数据，并计算快反镜补偿指令；若接收到快反镜RS422中断信号，则解包快反镜数据；同时根据像移补偿周期，设计快反镜工作模式；若检测到FPGA周期发送指令上升沿，进入步骤4，否则重建福执行步骤3；其中解包陀螺数据和快反镜数据的步骤如下：

步骤3-1：清中断处理结束标志为0；

步骤3-2：读取接收FIFO数据深度值；

步骤3-3：若FIFO接收数据个数小于一帧数据长度，跳转至步骤3-5；若FIFO接收数据个数大于等于一帧数据长度，则读取1个字节，并判断是否为帧头，若是，则进入步骤3-4，若不是则跳转至步骤3-2；

步骤3-4：读取FIFO中一帧数据除帧头外其余字节，放入数组中并根据校验方式判断该包数据是否正确，若正确，提取有效数据，否则丢掉该帧数据，跳转至步骤3-2；

步骤3-5：将FIFO中数据全部读取；

步骤3-6：置中断处理结束标志为1，清FIFO读取计数值，并跳转至步骤3-1，完成一次中断FIFO数据读取操作；

步骤4：若像移处于补偿段，则根据陀螺计算的补偿指令进行快反镜路径规划；若像移处于非补偿段，则按照固定步长进行规划，并通过RS422组包模块发送快反镜指令；若接收到CPU停止像移补偿指令，则跳转至步骤2，否则跳转至步骤3，循环像移补偿；

快反镜路径规划具体如下：

步骤4-1：在T₁补偿段时间内，通过下式计算快反镜规划指令位置：

|C_n|≤C_m

式中：R为光学放大倍率；ω_n为第n个指令周期的视轴惯性角速度；△T为快反镜指令周期；C₀为快反镜起点位置，即边界位置；C_n为第n个指令周期快反镜指令位置；C_m为快反镜扫描边界值；k为快反镜方向信号，正向为1，负向为-1；

第二步：在T₂补偿段时间内，探测器不需要成像，对快反镜无特别要求，只需快反镜快速回到反向边界即可，反扫段快反镜位置指令规划路线如下式所示：

|C_n|≤C_m

式中：W为快反镜反扫固定速度，其值参考前端扫描速度进行设计。

本发明的有益效果如下：

本发明技术不需要额外增加器件，在不改变硬件状态的前提下，在FPGA中使用逻辑可编程阵列器件Verilog HDL语言实现RS422数据解包、组包逻辑，具有设计简单，易于移植等特点，具有广阔的应用前景。

附图说明

图1为本发明快反镜控制架构示意图。

图2为本发明快反镜路径规划模块结构框图。

图3为本发明像移补偿控制曲线示意图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

本发明在FPGA实现快反镜指令控制技术时，可通过FPGA内部实现的RS422总线协议功能灵活设计总线波特率，支持快反镜、陀螺高频率RS422数据解析功能，支持快反镜RS422指令高频控制周期，显著提高了快反镜控制频率。由于在FPGA内部可同时对多路RS422总线数据进行实时解包，相比CPU控制快反镜而言，有效降低了数据处理及传输延时。FPGA处理数据可通过总线上报CPU，有利于数据分析，实现快反镜高效控制。而且在FPGA内部，通过Verilog语言设计RS422总线协议接口模块、RS422总线数据处理模块、快反镜路径规划模块、信息上报模块。其中RS422接口实现需借助FPGA内部先入先出队列FIFO资源，陀螺速度积分计算涉及浮点数运算，可以借助“floating-point”IP核进行浮点数的运算，便于在不同型号FPGA芯片之间进行移植。

主要涉及到三个方面：

1)采用FPGA实现RS422高频数据解包功能。为了实时接收陀螺、快反镜RS422总线数据，采用RS422中断接收方式，减小数据等待延迟，同时具备剔除无效数据功能。逻辑按照RS422总线协议完成初始化设置后，将RS422接收总线上的数据放入FPGA内部接收FIFO中，FIFO数据深度大于接收设定阈值(一帧数据长度)时，触发RS422总线接收中断信号有效，逻辑检测到接收中断信号有效后，执行RS422总线接收数据解包逻辑。

2)根据旋转方向陀螺测量的视轴角速度值实时规划快反镜路径。扫描机构方位轴以恒定角速度连续扫描时(参考附图3)，积分时间内方位轴转过的角度都相等，所以以预定轨迹规划快反镜位置，即可实现像移补偿。这种基于先验知识的控制方式简单，但是方位轴扫描速度波动时，系统光轴不再是匀速运动，补偿效果会变差，严重影响成像质量。理想情况下，积分时间内补偿反射镜控制系统应该是方位扫描机构的随动系统。方位扫描机构每转动极其微小的角度，补偿反射镜实时反向运动与之匹配的角度，进而实现光轴稳定的积分成像。

3)采用FPGA实现RS422高频快反镜指令组包发送功能。RS422组包发送模块需要参考快反镜自身接收指令频率，以40KHz为例，FPGA内部设计25us发送控制周期指令，FPGA检测到控制周期上升沿信号时，将快反镜控制指令按照快反镜技术协议方式完成组包，放入FPGA内部RS422发送FIFO中，并按照RS422总线协议将指令发给快反镜。

如图1和图2所示，一种基于FPGA的像移补偿方法，包括如下步骤：

步骤1：FPGA上电后完成快反镜、陀螺两个通道RS422总线协议中波特率、数据长度、奇偶校验方式、中断接收初始化设置；

步骤2：FPGA周期发送快反镜回零指令，若接收到CPU像移补偿指令，则进入步骤3，否则继续重复步骤2；

步骤3：若接收到陀螺RS422中断信号，则解包陀螺数据，并计算快反镜补偿指令；若接收到快反镜RS422中断信号，则解包快反镜数据；同时参考像移补偿周期，结合附图3规划的控制曲线设计快反镜工作模式；若检测到FPGA周期发送指令上升沿，进入步骤4，否则重建福执行步骤3；其中解包陀螺数据和快反镜数据的步骤如下：

步骤3-1：清中断处理结束标志为0；

步骤3-2：读取接收FIFO数据深度值；

步骤3-3：若FIFO接收数据个数小于一帧数据长度，跳转至步骤3-5；若FIFO接收数据个数大于等于一帧数据长度，则读取1个字节，并判断是否为帧头，若是，则进入步骤3-4，若不是则跳转至步骤3-2；

步骤3-4：读取FIFO中一帧数据除帧头外其余字节，放入数组中并根据校验方式判断该包数据是否正确，若正确，提取有效数据，否则丢掉该帧数据，跳转至步骤3-2；

步骤3-5：将FIFO中数据全部读取；

步骤3-6：置中断处理结束标志为1，清FIFO读取计数值，并跳转至步骤3-1，完成一次中断FIFO数据读取操作；

步骤4：若像移处于补偿段，则根据陀螺计算的补偿指令进行快反镜路径规划；若像移处于非补偿段，则按照固定步长进行规划，并通过RS422组包模块发送快反镜指令；若接收到CPU停止像移补偿指令，则跳转至步骤2，否则跳转至步骤3，循环像移补偿；

快反镜路径规划具体如下：

步骤4-1：在T₁补偿段时间内，通过下式计算快反镜规划指令位置：

|C_n|≤C_m

式中：R为光学放大倍率；ω_n为第n个指令周期的视轴惯性角速度；△T为快反镜指令周期；C₀为快反镜起点位置，即边界位置；C_n为第n个指令周期快反镜指令位置；C_m为快反镜扫描边界值；k为快反镜方向信号，正向为1，负向为-1；

第二步：在T₂补偿段时间内，探测器不需要成像，对快反镜无特别要求，只需快反镜快速回到反向边界即可，反扫段快反镜位置指令规划路线如下式所示：

|C_n|≤C_m

式中：W为快反镜反扫固定速度，其值参考前端扫描速度进行设计。

Claims (1)

1.一种基于FPGA的像移补偿方法，其特征在于，包括如下步骤：

步骤1：FPGA上电后完成快反镜、陀螺两个通道RS422总线协议中波特率、数据长度、奇偶校验方式、中断接收初始化设置；

步骤2：FPGA周期发送快反镜回零指令，若接收到CPU像移补偿指令，则进入步骤3，否则继续重复步骤2；

步骤3：若接收到陀螺RS422中断信号，则解包陀螺数据，并计算快反镜补偿指令；若接收到快反镜RS422中断信号，则解包快反镜数据；同时根据像移补偿周期，设计快反镜工作模式；若检测到FPGA周期发送指令上升沿，进入步骤4，否则重建福执行步骤3；其中解包陀螺数据和快反镜数据的步骤如下：

步骤3-1：清中断处理结束标志为0；

步骤3-2：读取接收FIFO数据深度值；

步骤3-3：若FIFO接收数据个数小于一帧数据长度，跳转至步骤3-5；若FIFO接收数据个数大于等于一帧数据长度，则读取1个字节，并判断是否为帧头，若是，则进入步骤3-4，若不是则跳转至步骤3-2；

步骤3-4：读取FIFO中一帧数据除帧头外其余字节，放入数组中并根据校验方式判断该帧数据是否正确，若正确，提取有效数据，否则丢掉该帧数据，跳转至步骤3-2；

步骤3-5：将FIFO中数据全部读取；

步骤3-6：置中断处理结束标志为1，清FIFO读取计数值，并跳转至步骤3-1，完成一次中断FIFO数据读取操作；

步骤4：若像移处于补偿段，则根据陀螺计算的补偿指令进行快反镜路径规划；若像移处于非补偿段，则按照固定步长进行规划，并通过RS422组包模块发送快反镜指令；若接收到CPU停止像移补偿指令，则跳转至步骤2，否则跳转至步骤3，循环像移补偿；

快反镜路径规划具体如下：

步骤4-1：在T₁补偿段时间内，通过下式计算快反镜规划指令位置：

|C_n|≤C_m

式中：R为光学放大倍率；ω_n为第n个指令周期的视轴惯性角速度；△T为快反镜指令周期；C₀为快反镜起点位置，即边界位置；C_n为第n个指令周期快反镜指令位置；C_m为快反镜扫描边界值；k为快反镜方向信号，正向为1，负向为-1；

第二步：在T₂补偿段时间内，探测器不需要成像，对快反镜无特别要求，只需快反镜快速回到反向边界即可，反扫段快反镜位置指令规划路线如下式所示：

|C_n|≤C_m

式中：W为快反镜反扫固定速度，其值参考前端扫描速度进行设计。