CN110675306A - 高光谱图像数据的处理系统 - Google Patents

高光谱图像数据的处理系统 Download PDF

Info

Publication number
CN110675306A
CN110675306A CN201910921111.9A CN201910921111A CN110675306A CN 110675306 A CN110675306 A CN 110675306A CN 201910921111 A CN201910921111 A CN 201910921111A CN 110675306 A CN110675306 A CN 110675306A
Authority
CN
China
Prior art keywords
image data
logic
processing platform
module
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910921111.9A
Other languages
English (en)
Inventor
夏兴邦
欧红师
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Liuhe Intelligent Perception System Technology Co Ltd
Original Assignee
Shenzhen Liuhe Intelligent Perception System Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Liuhe Intelligent Perception System Technology Co Ltd filed Critical Shenzhen Liuhe Intelligent Perception System Technology Co Ltd
Priority to CN201910921111.9A priority Critical patent/CN110675306A/zh
Publication of CN110675306A publication Critical patent/CN110675306A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/0007—Image acquisition
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)

Abstract

本发明提供一种高光谱图像数据的处理系统，包括：可扩展处理平台中FPGA的可编程逻辑模块、SSD固态硬盘存储模块、可扩展处理平台的处理器以及5G数据通信模块；可扩展处理平台的FPGA的可编程逻辑模块用于通过可编程逻辑接收高光谱传感器输出的图像数据，并通过可编程逻辑将图像数据缓存到先进先出的数据缓冲电路；SSD固态硬盘存储模块用于接收可扩展处理平台的FPGA的可编程逻辑模块输出的图像数据，并将图像数据进行存储；可扩展处理平台的处理器用于控制可扩展处理平台的FPGA的可编程逻辑模块接收高光谱传感器输出的图像数据，并且对可扩展处理平台的FPGA的可编程逻辑模块输出的图像数据的缓存操作进行控制。该系统能够快速读取并存储光谱图像。

Description

高光谱图像数据的处理系统
技术领域
本发明涉及高光谱图像数据处理技术领域，具体而言，本发明涉及一种高光谱图像数据的处理系统。
背景技术
高光谱检测分析应用过程中，为了获取丰富的像元光谱信息，需要采集目标各波段图像，这对生产应用效率上有很大制约。例如，需要采集利用高光谱成像技术进行目标内部品质的检测的图像，主要是利用目标的空间散射光谱对目标的各属性指标进行检测。若想获得较好的检测效果，必须获取更多普段的图像，这会使高光谱图像数据量大，图像获取时间会更长，这极大限制其应用的场景。因此，如何快速获取光谱图像，降低高光谱图像获取时间，是急需解决的技术问题。
发明内容
本发明提出一种高光谱图像数据的处理系统，以快速读取并存储光谱图像。
本发明提供以下方案：
一种高光谱图像数据的处理系统，所述系统包括可扩展处理平台中FPGA的可编程逻辑模块、SSD固态硬盘存储模块、可扩展处理平台的处理器以及5G数据通信模块；
所述可扩展处理平台的FPGA的可编程逻辑模块用于通过可编程逻辑接收高光谱传感器输出的图像数据，并通过所述可编程逻辑将所述图像数据缓存到先进先出的数据缓冲电路；
所述SSD固态硬盘存储模块与所述可扩展处理平台的FPGA的可编程逻辑模块连接，用于接收所述可扩展处理平台的FPGA的可编程逻辑模块输出的所述图像数据，并将所述图像数据进行存储；
所述可扩展处理平台的处理器与所述可扩展处理平台的FPGA的可编程逻辑模块连接，用于控制所述可扩展处理平台的FPGA的可编程逻辑模块接收所述高光谱传感器输出的图像数据，并且对所述可扩展处理平台的FPGA的可编程逻辑模块输出的所述图像数据的缓存操作进行控制；
其中，所述可扩展处理平台的处理器还用于对所述图像数据进行分析处理后，通过所述5G数据通信模块将处理后的所述图像数据进行通信输出。
在其中一个实施例中，所述可扩展处理平台的FPGA的可编程逻辑模块用于接收所述高光谱传感器输出的多路图像数据；所述可扩展处理平台的FPGA的可编程逻辑模块包括高帧频图像接收逻辑单元；所述高帧频图像接收逻辑单元包括图像接收接口逻辑设计子单元、图像数据缓存逻辑设计子单元和多路图像数据拼接逻辑设计子单元；
所述图像接收接口逻辑设计子单元用于对接收所述高光谱传感器输出的多路图像数据的第一通信接口进行逻辑设计，以控制所述第一通信接口接收所述多路图像数据；
所述图像数据缓存逻辑设计子单元用于对所述多路图像数据的缓存进行逻辑设计，以将所述多路图像数据缓存到所述先进先出的数据缓冲电路；
所述多路图像数据拼接逻辑设计子单元用于对所述先进先出的数据缓冲电路中的所述多路图像数据的拼接进行逻辑设计，以将所述多路图像数据进行拼接后输出拼接图像；所述拼接图像通过所述系统的以太网网络接口进行通信输出或通过所述5G数据通信模块进行通信输出。
在其中一个实施例中，所述可扩展处理平台的FPGA的可编程逻辑模块包括数据交互通道写数据逻辑单元；所述数据交互通道写数据逻辑单元包括通信接口逻辑设计子单元、通信接口读写状态机逻辑设计子单元以及图像数据缓存逻辑设计子单元；
所述通信接口逻辑设计子单元用于对将所述图像数据从所述可扩展处理平台的FPGA的可编程逻辑模块传输到所述可扩展处理平台的处理器的第二通信接口进行逻辑设计，以控制所述图像数据的传输；
所述通信接口读写状态机逻辑设计子单元用于对通过所述第二通信接口读取所述图像数据的操作进行逻辑设计，以及通过所述第二通信接口将所述图像数据写入所述先进先出的数据缓冲电路的操作进行逻辑设计；
所述图像数据缓存逻辑设计子单元用于对将所述图像数据缓存进所述先进先出的数据缓冲电路进行逻辑设计，以对所述图像数据的缓存进行控制。
在其中一个实施例中，所述可扩展处理平台的FPGA的可编程逻辑模块包括虚拟显存逻辑单元；所述虚拟显存逻辑单元包括虚拟显存通信逻辑设计子单元、液晶显示器驱动逻辑设计子单元以及虚拟显存缓存控制逻辑子单元；
所述虚拟显存通信逻辑设计子单元用于对所述可扩展处理平台的处理器从所述可扩展处理平台的FPGA的可编程逻辑模块中读取虚拟显存的图像数据进行逻辑设计，以控制液晶显示器中的显示像素；所述液晶显示器用于显示所述虚拟显存的图像数据，所述显示像素为所述液晶显示器显示图像数据的像素；
所述液晶显示器驱动逻辑设计子单元用于对所述液晶显示器的驱动控制进行逻辑设计，以驱动所述液晶显示器；
所述虚拟显存缓存控制逻辑子单元用于对所述虚拟显存的图像数据的数据缓存进行逻辑设计，以控制所述虚拟显存的图像数据缓存到所述先进先出的数据缓冲电路。
在其中一个实施例中，所述可扩展处理平台的FPGA的可编程逻辑模块包括伺服电机控制逻辑单元；所述伺服电机控制逻辑单元包括电机控制逻辑设计子单元以及PWM信号产生控制逻辑设计子单元；
所述电机控制逻辑设计子单元用于对电机转动进行逻辑设计，以控制所述电机转动时携带所述高光谱传感器转动，所述高光谱传感器转动时采集所述图像数据；
所述PWM信号产生控制逻辑子单元用于对驱动所述电机转动的PWM驱动信号的产生进行控制，以通过所述PWM驱动信号控制所述电机的转动。
在其中一个实施例中，所述可扩展处理平台的FPGA的可编程逻辑模块包括参数控制逻辑单元；所述参数控制逻辑单元用于对所述系统中各个模块的参数进行逻辑设计，以使得所述各个模块按照设计的参数进行工作。
在其中一个实施例中，所述可扩展处理平台的FPGA的可编程逻辑模块包括SSD存储控制逻辑单元；所述SSD存储控制逻辑单元用于对将所述图像数据存储到所述SSD固态硬盘存储模块进行逻辑设计，以控制所述图像数据的存储。
在其中一个实施例中，所述系统还设置以太网网络接口；所述以太网网络接口用于与网络通信设备连接，以将所述图像数据输出到所述网络通信设备。
在其中一个实施例中，所述系统还包括双倍速率同步动态随机存储器；所述双倍速率同步动态随机存储器用于存储所述图像数据。
在其中一个实施例中，所述系统设置有高性能数据传输通道和通用数据传输通道；所述高性能数据传输通道和所述通用数据传输通道均用于所述可扩展处理平台中FPGA的可编程逻辑模块与所述可扩展处理平台的处理器之间的数据传输。
上述实施例提供的高光谱图像数据的处理系统，通过可扩展处理平台的FPGA的可编程逻辑模块的可编程逻辑接收高光谱传感器输出的图像数据，并通过可编程逻辑将图像数据缓存到先进先出的数据缓冲电路。因此，通过可编程逻辑对高光谱传感器输出的图像数据的接收进行逻辑控制，从而可快速接收高光谱传感器输出的图像数据。并且，通过可编程逻辑将高光谱传感器输出的图像数据缓存到先进先出的数据缓冲电路，从而可以快速缓存图像数据。进一步地，通过SSD固态硬盘存储模块快速存储可扩展处理平台的FPGA的可编程逻辑模块输出的图像数据，从而实现图像数据的更快存储。由此可知，通过对高光谱传感器输出的图像数据的快速接收以及快速存储，在高光谱图像数据量大的情况下可以提高高光谱图像数据的获取效率。另外，该系统还可以通过5G数据通信模块将可扩展处理平台的处理器处理后的图像数据进行通信输出，实现图像数据的快速传输。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明提供的一种高光谱图像数据的处理系统；
图2为本发明提供的一种高光谱图像处理系统；
图3为本发明提供的一种高光谱图像数据的处理系统的顶层模块逻辑设计结构框图；
图4为本发明提供的一种高帧频图像接收逻辑单元的设计流程示意图；
图5为本发明提供的一种数据交互通道写数据逻辑单元的设计流程示意图；
图6为本发明提供的一种虚拟显存逻辑单元的设计流程示意图；
图7为本发明提供的一种伺服电机控制逻辑单元的设计流程示意图；
图8为本发明提供的一种SSD存储控制逻辑单元的设计流程示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中白始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式，这里使用的“第一”、“第二”仅用于区别同一技术特征，并不对该技术特征的顺序和数量等加以限定。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本发明提供一种高光谱图像数据的处理系统。在一实施例中，如图1所示，该高光谱图像数据的处理系统20包括可扩展处理平台中FPGA的可编程逻辑模块21、SSD固态硬盘存储模块22、可扩展处理平台的处理器23以及5G数据通信模块24。
可扩展处理平台的FPGA的可编程逻辑模块21用于通过可编程逻辑接收高光谱传感器10输出的图像数据，并通过可编程逻辑将高光谱传感器10输出的图像数据缓存到先进先出的数据缓冲电路。其中，可扩展处理平台的FPGA的可编程逻辑模块21接收高光谱传感器10输出的图像数据以及将高光谱传感器10输出的图像数据缓存到先进先出的数据缓冲电路均采用可扩展处理平台的FPGA的可编程逻辑模块21本身具备的可编程逻辑，但是具体采用的可编程逻辑可以根据需求设定。
SSD固态硬盘存储模块22与可扩展处理平台的FPGA的可编程逻辑模块21连接，用于接收可扩展处理平台的FPGA的可编程逻辑模块21输出的图像数据，并将图像数据进行存储。
可扩展处理平台的处理器23与可扩展处理平台的FPGA的可编程逻辑模块21连接，用于控制可扩展处理平台的FPGA的可编程逻辑模块21接收高光谱传感器10输出的图像数据，并且对可扩展处理平台的FPGA的可编程逻辑模块21输出的图像数据的缓存操作进行控制。如，对图像数据缓存进SSD固态硬盘存储模块22的缓存操作进行控制。
可扩展处理平台的处理器23还用于对可扩展处理平台的FPGA的可编程逻辑模块21输出的图像数据进行分析处理后，通过5G数据通信模块24将处理后的图像数据进行通信输出，以输出到网络通信设备30。因此，5G数据通信模块24的高速数据通信使得便携式高光谱仪可以与高光谱数据库进行高速数据通信，从而实现高光谱分析高精确度。
在其中一个实施例中，如图1所示，系统还包括双倍速率同步动态随机存储器25。双倍速率同步动态随机存储器25用于存储图像数据。
在其中一个实施例中，如图1所示，系统还设置以太网网络接口26。以太网网络接口26用于与网络通信设备30连接，以将图像数据输出到网络通信设备30。
在其中一个实施例中，系统设置有高性能数据传输通道和通用数据传输通道。高性能数据传输通道和通用数据传输通道均用于可扩展处理平台中FPGA的可编程逻辑模块21与可扩展处理平台的处理器23之间的数据传输。
上述实施例提供的高光谱图像数据的处理系统20，通过可扩展处理平台的FPGA的可编程逻辑模块21的可编程逻辑接收高光谱传感器10输出的图像数据，并通过可编程逻辑将图像数据缓存到先进先出的数据缓冲电路。因此，通过可编程逻辑对高光谱传感器10输出的图像数据的接收进行逻辑控制，从而可快速接收高光谱传感器10输出的图像数据。并且，通过可编程逻辑将高光谱传感器10输出的图像数据缓存到先进先出的数据缓冲电路，从而可以快速缓存图像数据。进一步地，通过SSD固态硬盘存储模块22快速存储可扩展处理平台的FPGA的可编程逻辑模块21输出的图像数据，从而实现图像数据的更快存储。由此可知，通过对高光谱传感器10输出的图像数据的快速接收以及快速存储，在高光谱图像数据量大的情况下可以提高高光谱图像数据的获取效率。另外，该系统还可以通过5G数据通信模块24将可扩展处理平台的处理器23处理后的图像数据进行通信输出，实现图像数据的快速传输。
在其中一个实施例中，可扩展处理平台的FPGA的可编程逻辑模块21用于接收高光谱传感器10输出的多路图像数据。可扩展处理平台的FPGA的可编程逻辑模块21包括高帧频图像接收逻辑单元。高帧频图像接收逻辑单元包括图像接收接口逻辑设计子单元、图像数据缓存逻辑设计子单元和多路图像数据拼接逻辑设计子单元。图像接收接口逻辑设计子单元用于对接收高光谱传感器输出的多路图像数据的第一通信接口进行逻辑设计，以控制第一通信接口接收多路图像数据。图像数据缓存逻辑设计子单元用于对多路图像数据的缓存进行逻辑设计，以将多路图像数据缓存到先进先出的数据缓冲电路。多路图像数据拼接逻辑设计子单元用于对先进先出的数据缓冲电路中的多路图像数据的拼接进行逻辑设计，以将多路图像数据进行拼接后输出拼接图像。拼接图像通过系统的以太网网络接口26进行通信输出或通过5G数据通信模块24进行通信输出。
在其中一个实施例中，可扩展处理平台的FPGA的可编程逻辑模块21包括数据交互通道写数据逻辑单元。数据交互通道写数据逻辑单元包括通信接口逻辑设计子单元、通信接口读写状态机逻辑设计子单元以及图像数据缓存逻辑设计子单元。通信接口逻辑设计子单元用于对将图像数据从可扩展处理平台的FPGA的可编程逻辑模块21传输到可扩展处理平台的处理器21的第二通信接口进行逻辑设计，以控制图像数据的传输。通信接口读写状态机逻辑设计子单元用于对通过第二通信接口读取图像数据的操作进行逻辑设计，以及通过第二通信接口将图像数据写入先进先出的数据缓冲电路的操作进行逻辑设计。图像数据缓存逻辑设计子单元用于对将图像数据缓存进先进先出的数据缓冲电路进行逻辑设计，以对图像数据的缓存进行控制。
在其中一个实施例中，可扩展处理平台的FPGA的可编程逻辑模块21包括虚拟显存逻辑单元。虚拟显存逻辑单元包括虚拟显存通信逻辑设计子单元、液晶显示器驱动逻辑设计子单元以及虚拟显存缓存控制逻辑子单元。虚拟显存通信逻辑设计子单元用于对可扩展处理平台的处理器从可扩展处理平台的FPGA的可编程逻辑模块21中读取虚拟显存的图像数据进行逻辑设计，以控制液晶显示器中的显示像素。液晶显示器用于显示虚拟显存的图像数据，显示像素为液晶显示器显示图像数据的像素。液晶显示器驱动逻辑设计子单元用于对液晶显示器的驱动控制进行逻辑设计，以驱动液晶显示器。虚拟显存缓存控制逻辑子单元用于对虚拟显存的图像数据的数据缓存进行逻辑设计，以控制虚拟显存的图像数据缓存到先进先出的数据缓冲电路。
在其中一个实施例中，可扩展处理平台的FPGA的可编程逻辑模块21包括伺服电机控制逻辑单元。伺服电机控制逻辑单元包括电机控制逻辑设计子单元以及PWM信号产生控制逻辑设计子单元。电机控制逻辑设计子单元用于对电机转动进行逻辑设计，以控制电机转动时携带高光谱传感器转动，高光谱传感器转动时采集图像数据。PWM信号产生控制逻辑子单元用于对驱动电机转动的PWM驱动信号的产生进行控制，以通过PWM驱动信号控制电机的转动。
在其中一个实施例中，可扩展处理平台的FPGA的可编程逻辑模块21包括参数控制逻辑单元。参数控制逻辑单元用于对系统中各个模块的参数进行逻辑设计，以使得各个模块按照设计的参数进行工作。
在其中一个实施例中，可扩展处理平台的FPGA的可编程逻辑模块21包括SSD存储控制逻辑单元。SSD存储控制逻辑单元用于对将图像数据存储到SSD固态硬盘存储模块22进行逻辑设计，以控制图像数据的存储。
针对上述各个实施例所述的高光谱图像数据的处理系统，以下提供一具体实施例。如图2所示：
首先设置一套集成高光谱图像采集、存储与处理的高光谱图像处理系统。该系统包括高帧频高光谱传感器(高光谱CMOS)、可扩展处理平台ZYNQ和SSD固态硬盘。可扩展处理平台ZYNQ的FPGA(Field-Programmable Gate Array，现场可编程门阵列)逻辑PL(Progarmmable Logic，可编程逻辑)实现LVDS(Low-Voltage Differential Signaling，低电压差分信号)高速图像的接收，SSD固态硬盘实现大数据高光谱图像的存储，ZYNQ的处理器PS(Processing System，处理系统)实现高光谱图像的处理。为了实现对静止目标的高光谱分析，使成像硬件系统安装于旋转扫描机构上。通过扫描机构对视野内静态目标进行一次快速扫描即可实现针对静态目标的高光谱图像采集。PHY为以太网网络接口，实现与网络主体的通信，可实现高光谱分析结果的远程输送。5G模块为系统数据分析升级辅助模块，5G模块除了有与PHY模块相同的功能外，5G模块的高速数据通信使得便携式高光谱仪可以与未来的高光谱数据库进行高速数据通信，实现高光谱分析高精确度。
本申请以此平台为基础，设计各模块逻辑IP(Intellectual Property core，指FPGA中使用verilog硬件描述语言预先设计好的电路功能模块)，实现高帧频图像采集和存储、数据处理、对应的电机逻辑控制，以及人际交互。最终，实现一个可以快速对目标进行高光谱分析的低成本便携式高光谱仪，以此打破市场上暂时缺失的低成本高光谱仪。
具体地，如图3所示，SOC(System on Chip，片上系统)包含有可扩展处理平台ZYNQ的FPGA逻辑PL(Progarmmable Logic)设计部分和处理系统PS(Processing System、)程序部分，逻辑PL与PS两者可以进行高速数据交互。数据交互通道具体为4个高性能HP(Hightperformance)通道，每个通道的传输速度为1.2G bit/s。另有2个GP(General purpose)通用通道，每个600M bit/s。逻辑设计部分主要包含如下逻辑IP设计：
1、高帧频图像接收逻辑单元——控制高光谱CMOS，实现高帧频图像的多路接收与拼接。2、数据交互通道写数据逻辑单元，具体为单/双HP通道写数据逻辑单元——实现逻辑PL到PS的快速数据传输，有单、双通道两种模式可选。3、虚拟显存逻辑单元——控制LCD触摸屏，不消耗PS计算资源情况管辖，实现触摸所人际交互。4、伺服电机控制逻辑单元——实现对电机Motor转动方向、旋转速度、总旋转角度的控制。5、参数控制逻辑单元，具体为参数控制和流水线关停控制逻辑单元——实现各模块参数设置，以及整体逻辑流水线的关停控制。6、SSD存储控制逻辑单元——实现基于PetaLinux的SSD存储控制。
如图4所示，高帧频图像接收逻辑单元设计为：通过参数控制模块设置帧参数：帧像素宽度、帧像素总数，以此作为后续纠错机制参数。图像进入逻辑部分PL(ProgarmmableLogic)后，首先进行6像素的缓存，这是为了在检查帧图像起始位置时图像数据不会丢失。若检测到帧图像起始像素，则多路图像数据分别进入不同FIFO(First Input FirstOutput，先进先出的数据缓冲电路)。若没有检测到帧图像起始像素，则一直保持对帧图像其实像素检测。当缓存FIFO获取一帧的图像后，使用双倍写FIFO的时钟频率读出帧FIFO图像数据进行整帧图像的拼接，拼接所得图像为带有行、场同步信号的图像帧。在拼接完成后，检测是否终止接收图像，若终止接收图像，则复位逻辑模块所有参数，方便下次接收不一样的图像帧，若不终止接收图像，则图像接受流水线不关停，继续拼接输出图像。
高帧频图像接收逻辑单元设计接口定义如下：
高帧频图像接收逻辑单元内部包含有：图像接收接口逻辑设计子单元、图像数据缓存逻辑设计子单元和多路图像数据拼接逻辑设计子单元。
如图5所示，数据交互通道写数据逻辑单元设计为：使用参数控制模块设置需要高速传输的图像帧参数：帧宽度、帧高度。读取前模块输出的帧图像信号，并缓存图像信号——包括像素信号、行、场同步信号。检测场同步信号则开始对传输像素数据进行计数，当场结束后结束计数，以此检测传输量的正确与否。在检测到场有效，且行有效时图像数据逐个拼接成HP通道的位数宽度，并送到缓存FIFO。当FIFO里有大于或等于HP传输的狞发长度时，则启动HP单/双通道传输。而HP使用单或者双通道由PS控制，可实现数据送到不同的地址，方便PS应用层的图像处理实现兵乓操作缓存。在检测到帧结束信号后，需要对传输总量的正确与否进行校对，若一帧图像传输的总数据量与参数初始化参数不一致，则表明发送的数据有误，则模块不会发送中断通知PS有图像数据已经发送，反之则发送中断到PS告知PS已经有图像数据到达。传输完一帧后，若收到终止传输指令，则关停流水线，并复位模块内所有逻辑块。
数据交互通道写数据逻辑单元顶层模块接口定义如下：
Figure BDA0002216507070000121
Figure BDA0002216507070000131
数据交互通道写数据逻辑单元内部包含有通信接口逻辑设计子单元、通信接口读写状态机逻辑设计子单元以及图像数据缓存逻辑设计子单元，也即是PL与PS的高速通信接口逻辑设计，以及对应读、写状态机逻辑设计。数据缓存逻辑设计。
如图6所示，虚拟显存逻辑单元设计为：根据显示屏驱动时序设置HP读参数：读起始位、读总长度，其中起始位即为虚拟显存的起始像素，总长度为虚拟显存像素总数。之后，使能LCD驱动模块。在LCD驱动时序每帧起始阶段使能读HP读一帧显存内容，并分别送入R、G、B数据缓存FIFO，在时序到达有效数据输出阶段读取FIFO中内容并送往LCD显示。因为LCD驱动在送数据的时候其速率已经固定，为了防止FIFO中有可能无数据可读，必须保证HP读数据的速率高于送往LCD的数据速率。后期，在送完一帧显示内容后，检查是否终止显示，若终止则重新初始化显示参数。若不终止显示，则流水线不关停。
虚拟显存逻辑单元接口定义如下：
Figure BDA0002216507070000151
虚拟显存逻辑单元包括虚拟显存通信逻辑设计子单元、液晶显示器驱动逻辑设计子单元以及虚拟显存缓存控制逻辑子单元。也即是包含1)PL与PS的高速通信模块逻辑设计。2)LCD驱动产生模块逻辑设计。3)FIFO数据缓存，以及FIFO读、写控制模块逻辑设计。
如图7所示，伺服电机控制逻辑单元设计为：设置电机转动参数：总旋转角度、旋转角速度、方向。检查电机当前状态，若忙则等待，若为空闲则检测启动电机的使能信号。接收到启动电机信号，则使能电机驱动逻辑模块。等待电机完成指定的旋转角度，之后检测重新启动电机信号，若需重新启动下一次转动，则再一次初始化转动参数，并转动。
伺服电机控制逻辑单元顶层模块接口定义如下：
Figure BDA0002216507070000161
伺服电机控制逻辑单元包括电机控制逻辑设计子单元以及PWM信号产生控制逻辑设计子单元。具体包含有：1)PL与PS的通信模块逻辑设计。2)PWM驱动产生模块逻辑设计。
参数控制逻辑单元，也即是参数控制和流水线关停控制逻辑模块，实现各模块参数设置，以及整体逻辑流水线的关停控制。该参数控制逻辑单元顶层模块接口定义如下：
Figure BDA0002216507070000162
Figure BDA0002216507070000171
Figure BDA0002216507070000181
参数控制逻辑单元用于对所述系统中各个模块的参数进行逻辑设计，以使得所述各个模块按照设计的参数进行工作。具体包含有：1)PL与PS的GP通信逻辑设计。2)与其他模块数据交互逻辑设计。
如图8所示，SSD存储控制逻辑单元实现基于PetaLinux的SSD存储控制，主要实现SSD作为PCIe端点嵌入petalinux系统中，该SSD存储控制逻辑单元对应顶层接口定义如下：
Figure BDA0002216507070000182
上电后，延迟50ms而使能SSD读写控制模块，这保证SSD的pci-e链路训练成功，并在petelinux系统启动的内核引导阶段，petalinux内核中的SSD驱动可以正常初始化SSD，并挂载SSD。
本中请主要是低成本便携式高光谱仪中各功能模块的逻辑设计，主要的逻辑设计模块有：1)多路高速图像接收与拼接。2)逻辑PL与PS的高速通信。3)虚拟显存。4)电机驱动控制。5)PS与PL的GP通信，实现PS对各模块的参数控制。6)SSD存储。各模块都有对应的控制接口，需要PS进行各模块控制寄存器的物理地址的映射，并对其进行读、写控制，实现各个逻辑模块的启动工作。整体的便携式高光谱仪工作流程由PS控制，各个逻辑模块配合实现对应工作。
以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
应该理解的是，在本发明各实施例中的各功能单元可集成在一个处理模块中，也可以各个单元单独物理存在，也可以两个或两个以上单元集成于一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种高光谱图像数据的处理系统，其特征在于，所述系统包括可扩展处理平台中FPGA的可编程逻辑模块、SSD固态硬盘存储模块、可扩展处理平台的处理器以及5G数据通信模块；
所述可扩展处理平台的FPGA的可编程逻辑模块用于通过可编程逻辑接收高光谱传感器输出的图像数据，并通过所述可编程逻辑将所述图像数据缓存到先进先出的数据缓冲电路；
所述SSD固态硬盘存储模块与所述可扩展处理平台的FPGA的可编程逻辑模块连接，用于接收所述可扩展处理平台的FPGA的可编程逻辑模块输出的所述图像数据，并将所述图像数据进行存储；
所述可扩展处理平台的处理器与所述可扩展处理平台的FPGA的可编程逻辑模块连接，用于控制所述可扩展处理平台的FPGA的可编程逻辑模块接收所述高光谱传感器输出的图像数据，并且对所述可扩展处理平台的FPGA的可编程逻辑模块输出的所述图像数据的缓存操作进行控制；
其中，所述可扩展处理平台的处理器还用于对所述图像数据进行分析处理后，通过所述5G数据通信模块将处理后的所述图像数据进行通信输出。
2.根据权利要求1所述的系统，其特征在于，所述可扩展处理平台的FPGA的可编程逻辑模块用于接收所述高光谱传感器输出的多路图像数据；所述可扩展处理平台的FPGA的可编程逻辑模块包括高帧频图像接收逻辑单元；所述高帧频图像接收逻辑单元包括图像接收接口逻辑设计子单元、图像数据缓存逻辑设计子单元和多路图像数据拼接逻辑设计子单元；
所述图像接收接口逻辑设计子单元用于对接收所述高光谱传感器输出的多路图像数据的第一通信接口进行逻辑设计，以控制所述第一通信接口接收所述多路图像数据；
所述图像数据缓存逻辑设计子单元用于对所述多路图像数据的缓存进行逻辑设计，以将所述多路图像数据缓存到所述先进先出的数据缓冲电路；
所述多路图像数据拼接逻辑设计子单元用于对所述先进先出的数据缓冲电路中的所述多路图像数据的拼接进行逻辑设计，以将所述多路图像数据进行拼接后输出拼接图像；所述拼接图像通过所述系统的以太网网络接口进行通信输出或通过所述5G数据通信模块进行通信输出。
3.根据权利要求1所述的系统，其特征在于，所述可扩展处理平台的FPGA的可编程逻辑模块包括数据交互通道写数据逻辑单元；所述数据交互通道写数据逻辑单元包括通信接口逻辑设计子单元、通信接口读写状态机逻辑设计子单元以及图像数据缓存逻辑设计子单元；
所述通信接口逻辑设计子单元用于对将所述图像数据从所述可扩展处理平台的FPGA的可编程逻辑模块传输到所述可扩展处理平台的处理器的第二通信接口进行逻辑设计，以控制所述图像数据的传输；
所述通信接口读写状态机逻辑设计子单元用于对通过所述第二通信接口读取所述图像数据的操作进行逻辑设计，以及通过所述第二通信接口将所述图像数据写入所述先进先出的数据缓冲电路的操作进行逻辑设计；
所述图像数据缓存逻辑设计子单元用于对将所述图像数据缓存进所述先进先出的数据缓冲电路进行逻辑设计，以对所述图像数据的缓存进行控制。
4.根据权利要求1所述的系统，其特征在于，所述可扩展处理平台的FPGA的可编程逻辑模块包括虚拟显存逻辑单元；所述虚拟显存逻辑单元包括虚拟显存通信逻辑设计子单元、液晶显示器驱动逻辑设计子单元以及虚拟显存缓存控制逻辑子单元；
所述虚拟显存通信逻辑设计子单元用于对所述可扩展处理平台的处理器从所述可扩展处理平台的FPGA的可编程逻辑模块中读取虚拟显存的图像数据进行逻辑设计，以控制液晶显示器中的显示像素；所述液晶显示器用于显示所述虚拟显存的图像数据，所述显示像素为所述液晶显示器显示图像数据的像素；
所述液晶显示器驱动逻辑设计子单元用于对所述液晶显示器的驱动控制进行逻辑设计，以驱动所述液晶显示器；
所述虚拟显存缓存控制逻辑子单元用于对所述虚拟显存的图像数据的数据缓存进行逻辑设计，以控制所述虚拟显存的图像数据缓存到所述先进先出的数据缓冲电路。
5.根据权利要求1所述的系统，其特征在于，所述可扩展处理平台的FPGA的可编程逻辑模块包括伺服电机控制逻辑单元；所述伺服电机控制逻辑单元包括电机控制逻辑设计子单元以及PWM信号产生控制逻辑设计子单元；
所述电机控制逻辑设计子单元用于对电机转动进行逻辑设计，以控制所述电机转动时携带所述高光谱传感器转动，所述高光谱传感器转动时采集所述图像数据；
所述PWM信号产生控制逻辑子单元用于对驱动所述电机转动的PWM驱动信号的产生进行控制，以通过所述PWM驱动信号控制所述电机的转动。
6.根据权利要求1所述的系统，其特征在于，所述可扩展处理平台的FPGA的可编程逻辑模块包括参数控制逻辑单元；所述参数控制逻辑单元用于对所述系统中各个模块的参数进行逻辑设计，以使得所述各个模块按照设计的参数进行工作。
7.根据权利要求1所述的系统，其特征在于，所述可扩展处理平台的FPGA的可编程逻辑模块包括SSD存储控制逻辑单元；所述SSD存储控制逻辑单元用于对将所述图像数据存储到所述SSD固态硬盘存储模块进行逻辑设计，以控制所述图像数据的存储。
8.根据权利要求1所述的系统，其特征在于，所述系统还设置以太网网络接口；所述以太网网络接口用于与网络通信设备连接，以将所述图像数据输出到所述网络通信设备。
9.根据权利要求1所述的系统，其特征在于，所述系统还包括双倍速率同步动态随机存储器；所述双倍速率同步动态随机存储器用于存储所述图像数据。
10.根据权利要求1所述的系统，其特征在于，所述系统设置有高性能数据传输通道和通用数据传输通道；所述高性能数据传输通道和所述通用数据传输通道均用于所述可扩展处理平台中FPGA的可编程逻辑模块与所述可扩展处理平台的处理器之间的数据传输。
CN201910921111.9A 2019-09-26 2019-09-26 高光谱图像数据的处理系统 Pending CN110675306A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910921111.9A CN110675306A (zh) 2019-09-26 2019-09-26 高光谱图像数据的处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910921111.9A CN110675306A (zh) 2019-09-26 2019-09-26 高光谱图像数据的处理系统

Publications (1)

Publication Number Publication Date
CN110675306A true CN110675306A (zh) 2020-01-10

Family

ID=69079536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910921111.9A Pending CN110675306A (zh) 2019-09-26 2019-09-26 高光谱图像数据的处理系统

Country Status (1)

Country Link
CN (1) CN110675306A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942542A (en) * 1988-10-07 1990-07-17 Dainippon Screen Mfg. Co., Ltd. Image processing computer system optimized to reduce idle time of computer
JP2002158877A (ja) * 2000-11-21 2002-05-31 Ricoh Co Ltd 画像データ処理方法及び画像データ処理装置
US20050264553A1 (en) * 2004-05-28 2005-12-01 Via Technologies, Inc. Image processing device and method
CN103530245A (zh) * 2013-10-31 2014-01-22 武汉邮电科学研究院 一种基于fpga的srio互联交换装置
CN104539651A (zh) * 2014-12-05 2015-04-22 浪潮集团有限公司 一种快速接入嵌入式硬件设备到后台管理平台的代理服务器系统及方法
US20150296193A1 (en) * 2012-05-31 2015-10-15 Apple Inc. Systems and methods for rgb image processing
CN107426830A (zh) * 2017-07-24 2017-12-01 南京新联电子股份有限公司 用于用电信息采集系统的双通道无线公网通信模块
CN207503222U (zh) * 2017-12-19 2018-06-15 国蓉科技有限公司 一种基于PCIe3.0接口的信号采集和实时信号处理模块
CN108229577A (zh) * 2018-01-24 2018-06-29 湖南涉外经济学院 一种基于5g从移动客户设备进行图像处理系统
US20180316943A1 (en) * 2012-04-24 2018-11-01 Skreens Entertainment Technologies, Inc. Fpga systems and methods for video processing, combination and display of heterogeneous sources
CN109478166A (zh) * 2016-07-08 2019-03-15 深圳市大疆创新科技有限公司 用于存储图像的方法和系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942542A (en) * 1988-10-07 1990-07-17 Dainippon Screen Mfg. Co., Ltd. Image processing computer system optimized to reduce idle time of computer
JP2002158877A (ja) * 2000-11-21 2002-05-31 Ricoh Co Ltd 画像データ処理方法及び画像データ処理装置
US20050264553A1 (en) * 2004-05-28 2005-12-01 Via Technologies, Inc. Image processing device and method
US20180316943A1 (en) * 2012-04-24 2018-11-01 Skreens Entertainment Technologies, Inc. Fpga systems and methods for video processing, combination and display of heterogeneous sources
US20150296193A1 (en) * 2012-05-31 2015-10-15 Apple Inc. Systems and methods for rgb image processing
CN103530245A (zh) * 2013-10-31 2014-01-22 武汉邮电科学研究院 一种基于fpga的srio互联交换装置
CN104539651A (zh) * 2014-12-05 2015-04-22 浪潮集团有限公司 一种快速接入嵌入式硬件设备到后台管理平台的代理服务器系统及方法
CN109478166A (zh) * 2016-07-08 2019-03-15 深圳市大疆创新科技有限公司 用于存储图像的方法和系统
CN107426830A (zh) * 2017-07-24 2017-12-01 南京新联电子股份有限公司 用于用电信息采集系统的双通道无线公网通信模块
CN207503222U (zh) * 2017-12-19 2018-06-15 国蓉科技有限公司 一种基于PCIe3.0接口的信号采集和实时信号处理模块
CN108229577A (zh) * 2018-01-24 2018-06-29 湖南涉外经济学院 一种基于5g从移动客户设备进行图像处理系统

Similar Documents

Publication Publication Date Title
US20160227160A1 (en) Image signal processor and devices including the same
CN109413392B (zh) 一种嵌入式多通道视频图像采集与并行处理的系统及方法
CN101634975B (zh) 一种实现dma数据传输的方法及装置
US6734862B1 (en) Memory controller hub
WO2018076354A1 (zh) 图像数据的帧同步方法、图像信号处理装置及终端
US20060133695A1 (en) Display controller, electronic instrument, and image data supply method
CN206272746U (zh) 一种基于fpga的数字视频显示接口模块
CN102116643A (zh) 一种高分辨率宽覆盖空间相机图像模拟显示装置
CN110933382A (zh) 一种基于fpga实现的车载视频图像画中画显示方法
CN104883517A (zh) 一种对三路高分辨率视频流进行叠加的系统和方法
CN101901278B (zh) 一种高速数据采集卡及数据采集方法
US6141023A (en) Efficient display flip
CN110675306A (zh) 高光谱图像数据的处理系统
US6717989B1 (en) Video decoding apparatus and method for a shared display memory system
US9983877B2 (en) Automatic hardware ZLW insertion for IPU image streams
US8797409B1 (en) Thermal imaging device, method, and system providing local and remote displays
CN108055460B (zh) 高速图像处理和采集系统
WO2020163977A1 (en) Virtual flash
CN107786866B (zh) 一种双目视觉图像合成系统及方法
US7400326B1 (en) System and method for delivering multiple data streams via multiple buses
Shi et al. Dual-channel image acquisition system based on FPGA
CN115002304A (zh) 一种视频图像分辨率自适应转换装置
CN110611781B (zh) 超高分辨率大面阵cmos成像方法
CN114584782A (zh) 一种图像发送方法、装置及电子设备
WO2013101012A1 (en) Accessing configuration and status registers for a configuration space

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination