JP2017528103A - 接地面絶縁のための方法およびシステム - Google Patents
接地面絶縁のための方法およびシステム Download PDFInfo
- Publication number
- JP2017528103A JP2017528103A JP2017508050A JP2017508050A JP2017528103A JP 2017528103 A JP2017528103 A JP 2017528103A JP 2017508050 A JP2017508050 A JP 2017508050A JP 2017508050 A JP2017508050 A JP 2017508050A JP 2017528103 A JP2017528103 A JP 2017528103A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- circuit
- gate
- ground connection
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/66—Structural association with built-in electrical component
- H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R25/00—Coupling parts adapted for simultaneous co-operation with two or more identical counterparts, e.g. for distributing energy to two or more circuits
- H01R25/006—Coupling parts adapted for simultaneous co-operation with two or more identical counterparts, e.g. for distributing energy to two or more circuits the coupling part being secured to apparatus or structure, e.g. duplex wall receptacle
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/08—Limitation or suppression of earth fault currents, e.g. Petersen coil
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
システムは、それぞれ個々の接地接続(「Old」HUB GND)を有する、複数の回路(210、220,230)を有する。本システムはさらに、関連付けられた絶縁回路(310)を介して、複数の回路の各回路の各接地接続と接続される、共通接地接続(シャーシGND)を有し、各絶縁回路は、共通接地接続を関連付けられた回路の個々の接地接続と接続する、負荷経路を有し、かつアクティブ化信号(ACC)を受信する、ゲート接続を有する、NMOSトランジスタ(Q101)と、負荷経路と並列に結合される、第1の分路抵抗器(R103)とを有する。
Description
(関連特許出願)
本願は、同一譲受人の2014年8月19日に出願された米国仮特許出願第62/039,280号に対する優先権を主張するものであり、該出願は、あらゆる目的のために、参照により本明細書中に援用される。
本願は、同一譲受人の2014年8月19日に出願された米国仮特許出願第62/039,280号に対する優先権を主張するものであり、該出願は、あらゆる目的のために、参照により本明細書中に援用される。
(技術分野)
本開示は、例えば、USB環境における接地面絶縁のための方法およびシステムに関する。しかしながら、本方法およびシステムは、望ましくない電圧の不注意による印加に対して保護するための任意の他の用途によって使用され得、したがって、USB環境に限定されない。
本開示は、例えば、USB環境における接地面絶縁のための方法およびシステムに関する。しかしながら、本方法およびシステムは、望ましくない電圧の不注意による印加に対して保護するための任意の他の用途によって使用され得、したがって、USB環境に限定されない。
自動車環境には、多くの感電が存在する。例えば、種々の自動車デバイスおよびサブシステムは、電磁干渉、静電放電等の電気擾乱、およびその他を、直接または間接的に、供給電圧配線の中に発生させ得る。
自動車産業では、特に最近、外部コネクタVBAT試験が、導入されている。各USB準拠ポートは、概して、4本の接続線Vbus、Gnd、D+、およびD−を有する。比較的に高い電圧が、接続ポートのいずれかに接続され得る。3ポートUSBシステムでは、これは、12本の別個の接続線を保護することを要求するであろう。ユーザは、3xUSBマイクロコネクタ内のこれらの12本の線を保護するための経済的解決策を有していない場合がある。
本試験のために、ポートあたりの複数のポートおよび複数の接点が存在するために、本試験条件を絶縁するための唯一の共通接続は、MOSFETスイッチを通して基板接地全体を絶縁することである。最初に、単一MOSFET絶縁スキームが、試験され、それによって、モジュール全体を接地から絶縁することを試みられた。残念ながら、モジュール上の3つの機能的区分(一実施形態では、DC−DCコンバータ、USBハブ構成要素、および他の構成要素)の相互作用および相互接続に起因して、本解決策は、有効ではない。類似アプローチが、MCUまたは任意のアナログ、デジタル、もしくはインターフェースデバイスと関連付けられた多くのポートを保護するために使用され得る。該デバイスの接地帰路内の過剰電流を検出し、該デバイスの出力をその局所接地接続に「クランプ」することによって、デバイスを外部電圧暴露から保護する可能性がある。
故に、改良された保護回路の必要性が存在する。ある実施形態によると、システムは、それぞれ個々の接地接続を有する、複数の回路を備えてもよく、本システムはさらに、関連付けられた絶縁回路を介して複数の回路の各回路の各接地接続と接続される、共通接地接続を備え、各絶縁回路は、共通接地接続を関連付けられた回路の個々の接地接続と接続する、負荷経路を有し、かつアクティブ化信号を受信するゲート接続を有する、NMOSトランジスタと、負荷経路と並列に結合される、第1の分路抵抗器とを備える。
さらなる実施形態によると、回路のうちの少なくとも1つは、USB回路であることができる。さらなる実施形態によると、回路のうちの少なくとも1つは、DC−DCコンバータであることができる。さらなる実施形態によると、少なくとも1つの絶縁回路はさらに、関連付けられたUSB回路の供給電圧と負荷経路と個々の接地接続を結合する過渡電圧抑制デバイスとの間に接続される負荷経路を有する、PMOSトランジスタと、供給電圧と個々の接地接続との間に結合される、第2の分路抵抗器とを備えてもよい。さらなる実施形態によると、過渡電圧抑制デバイスは、過渡電圧抑制ダイオードであることができる。さらなる実施形態によると、本システムはさらに、PMOSトランジスタのゲートと供給電圧との間に結合される、第1のツェナーダイオードと、ゲートと共通接地接続との間に結合される、第2のツェナーダイオードとを備えてもよい。さらなる実施形態によると、第2のツェナーダイオードは、抵抗器と直列に接続されることができる。さらなる実施形態によると、抵抗器は、第1のツェナーダイオードと並列に結合されることができる。さらなる実施形態によると、第1の分路抵抗器は、約10kOhm〜1MOhmの抵抗を有してもよい。さらなる実施形態によると、本システムはさらに、第1の分路抵抗器と結合される入力を有する、演算増幅器を備えてもよく、演算増幅器の出力は、NMOSトランジスタを制御する。さらなる実施形態によると、本システムはさらに、NMOSトランジスタのゲートと共通接地との間に結合される負荷経路を有する、別のNMOSトランジスタを備えてもよく、別のNMOSトランジスタのゲートは、演算増幅器の出力と結合される。さらなる実施形態によると、本システムはさらに、OR回路を通して別のNMOSトランジスタのゲートと結合される、複数の信号を備えてもよい。さらなる実施形態によると、OR回路は、NMOSトランジスタのゲートと接続される複数のダイオードによって形成されることができ、複数の信号はそれぞれ、複数のダイオードのうちの1つにフィードされる。さらなる実施形態によると、回路のうちの少なくとも1つは、USB電力コントローラであることができる。
別の実施形態によると、集積回路デバイスのための保護回路は、共通接地接続と集積回路デバイスの個々の接地接続を接続する負荷経路を有し、かつアクティブ化信号を受信するゲート接続を有する、NMOSトランジスタと、負荷経路と並列に結合される、第1の分路抵抗器とを備えてもよい。
保護回路のさらなる実施形態によると、保護回路はさらに、集積回路デバイスの供給電圧と負荷経路と個々の接地接続を結合する過渡電圧抑制デバイスとの間に接続される負荷経路を有する、PMOSトランジスタと、供給電圧と個々の接地接続との間に結合される、第2の分路抵抗器とを備えてもよい。保護回路のさらなる実施形態によると、保護回路はさらに、第1の分路抵抗器と結合される入力を有する、演算増幅器を備えてもよく、演算増幅器の出力は、NMOSトランジスタを制御する。保護回路のさらなる実施形態によると、保護回路はさらに、NMOSトランジスタのゲートと共通接地との間に結合される負荷経路を有する、別のNMOSトランジスタを備えてもよく、別のNMOSトランジスタのゲートは、演算増幅器の出力と結合される。保護回路のさらなる実施形態によると、保護回路はさらに、OR回路を通して別のNMOSトランジスタのゲートと結合される、複数の信号を備えてもよい。保護回路のさらなる実施形態によると、OR回路は、NMOSトランジスタのゲートと接続される複数のダイオードによって形成されることができ、複数の信号はそれぞれ、複数のダイオードのうちの1つにフィードされる。保護回路のさらなる実施形態によると、集積回路デバイスは、USBハブ、USB電力コントローラ、またはDC−DC−コンバータであることができる。保護回路のさらなる実施形態によると、過渡電圧抑制デバイスは、過渡電圧抑制ダイオードであることができる。保護回路のさらなる実施形態によると、保護回路はさらに、PMOSトランジスタのゲートと供給電圧との間に結合される、第1のツェナーダイオードと、ゲートと共通接地接続との間に結合される、第2のツェナーダイオードとを備えてもよい。保護回路のさらなる実施形態によると、第2のツェナーダイオードは、抵抗器と直列に接続されることができる。保護回路のさらなる実施形態によると、抵抗器は、第1のツェナーダイオードと並列に結合されることができる。保護回路のさらなる実施形態によると、第1の分路抵抗器は、約10kOhmまたは約1MOhmの抵抗を有してもよい。保護回路のさらなる実施形態によると、保護回路はさらに、複数の過渡電圧抑制(TVS)デバイスを備えてもよく、各TVSデバイスは、外部接続と個別の個々の接地接続との間に結合される。
種々の実施形態によると、接地スイッチング/絶縁は、特に、例えば、USBモジュール等の自動車用途において、多くのタイプのデバイスおよびモジュールのための回路保護/絶縁の手段として使用されることができる。しかしながら、保護回路は、外部コネクタを備える、他のデバイスおよびモジュールにも適用されることができる。種々の実施形態によると、接地スイッチング/絶縁は、損傷を及ぼすレベルの電流が、試験が要求するものをはるかに下回る電圧で定格された構成要素を通して流動することを防止する、非常に経済的な手段である。各線の絶縁は、そうでなければ、例えば、いくつかの実施形態では、少なくとも9つの別個のMOSFETドライバ回路を要求するであろう。以下では、保護回路は、USBモジュールと組み合わせて論じられるであろう。しかしながら、前述のように、本願の実施形態は、USB技術に限定されず、保護を要求する種々の他の回路にも適用されることができる。
自動車用途のためのUSBモジュールは、典型的には、少なくとも1つのアップストリームおよび少なくとも1つのダウンストリームポートを伴う、USBハブを備えてもよく、また、1つまたはそれを上回るUSB充電ポートを有してもよい。一実施形態によると、例えば、3つのUSBコネクタが、自動車USBモジュールに外部からアクセス可能であって、すなわち、USBデータポートおよび2つのUSB充電ポートであって、それぞれ、Vbus、Gnd、D+、およびD−接続を提供する。
例示的耐久試験は、発火または火炎を生じさせずに、基板を、30秒間、これらの接続のそれぞれへの印加に応じて、例えば、13.5Vまたはそれを上回る印加に耐えさせることを必要とする。本暴露後、USBハブ部品および2つの他の部品を含有するモジュールは、通常に機能する必要がある。従来の部品を使用する非保護基板の以前の試験は、火炎および噴煙につながる故障を生じさせ得る。概して、ヒュージングおよび出力絶縁は、保護を提供するための明白な選択肢となるであろう。しかしながら、ヒューズは、非常に低速であって、複数のMOSFET出力絶縁は、コストが法外となるであろう。分路およびTVS部品または種々の実施形態による均等機能性を伴う構成要素を用いて接地接続をフローティングさせることは、絶縁の間、5Vを超える接地電位を可能にしないという要件を満たす。
種々の実施形態によると、3区分プロトタイプは、3つのNFET絶縁回路を装備し得る。図1は、3つの外部からアクセス可能なUSBポートJ2、J3およびJ4を有する3ポートUSBモジュール110を伴う、ブロック図を示す。しかしながら、他の構成も、設計されることができる。モジュール110はさらに、バッテリ接続B+と、アクティブ化信号入力「Old ACC」と、3つのモジュール、すなわち、DC−DCコンバータモジュール、USBポート電力コントローラモジュール、およびUSBハブモジュールのための3つの別個の接地接続「Old Hub Gnd」、「Old UCS Gnd」、「Old DC−DC Gnd」とを備える。前述のように、保護回路はまた、他のタイプの電子モジュールのためにも使用されることができ、USB用途に制限されない。
前述のように、USBハブモジュール110は、例えば、図2に示されるような種々のデバイスを備えることができる。例えば、5V供給電圧を提供するためのDC−DCコンバータ210、USBハブコントローラ220、および1つまたはそれを上回るUSBポート電力コントローラ230が、モジュール110内に配列されることができる。電力ポートコントローラは、例えば、UCS81003であることができ、ハブコントローラは、USB82642であることができ、全て、本願の譲受人によって製造される。USBハブコントローラは、1つまたはそれを上回る外部からアクセス可能なダウンストリームUSBデータポートと、内部アップストリームポートとを備えてもよい。しかしながら、他のUSBコントローラデバイスが、実装されてもよい。したがって、種々の実施形態によると、USBモジュールは、DC−DCコンバータ、1つまたはそれを上回る外部USBデータポート、および1つまたはそれを上回る外部USB充電ポートを通して、USB供給電圧を提供する。他の構成は、充電ポートまたは1つもしくはそれを上回る組み合わせられたデータ充電ポートコントローラを含まなくてもよい。また、複数のポートのためのコントローラが、他の実装に従って使用されてもよい。
図1に示されるように、保護回路150は、USBモジュール110と、実際のバッテリ接続B+、アクティブ化信号ACC、および車両のシャーシ接地との間で切り替えられる。本保護回路150は、トリプル接地絶縁回路と、スマート過渡電圧抑制(TVS)保護回路と、ハブTVS保護回路と、パワーアップ、フロートアップ回路とを提供することができる。
図3は、保護回路310がどのようにモジュール110内の各デバイスに適用されるかの実施例を示す。各保護回路310は、車両シャーシ接地と保護されるべきデバイスの個別の接地との間に配列される。各保護回路310は、車両シャーシ接地およびデバイスの個別の接地を接続するソースドレイン経路を有する、NFET Q101を備える。いくつかの実施形態によると、分路抵抗器R103、例えば、10kOhm分路抵抗器が、Q101のソースドレイン経路と並列に切り替えられることができる。さらに、ツェナーダイオードZ101、抵抗器102、およびコンデンサC101がそれぞれ、Q101のゲートとシャーシ接地との間に結合される。アクティブ化信号ACCは、抵抗器R101を通して、Q101のゲートにフィードされることができる。
種々の実施形態によると、保護回路310は、モジュール110がアクティブ化されないとき、シャーシ接地を個々の接地から分断するために使用される。したがって、図2に示されるように、デバイス210、220、230の各個々の接地は、低抵抗NFETトランジスタQ101を通してシャーシ接地と接続される。加えて、個々のポート接続は、図3に示されるようないくつかの実施形態によると、スイッチングトランジスタQ101にも同様に結び付けられることができる。この目的を達成するために、個々の過渡電圧抑制ダイオードまたは均等機能性を伴う任意の構成要素が、各USBポート接続と個々の接地との間に接続され得る。
図4は、例えば、DC−DCコンバータのために使用されるような単一保護回路を示す。しかしながら、また、USBハブおよび/またはUSB電力コントローラのために使用されてもよい。DC−DCコンバータ210に関して、抵抗器R103は、100kOhmとして構成されることができ、USB電力コントローラ230に関して、抵抗器103は、示されるように、1MOhmであることができる。図5は、USBハブまたは任意の他のUSBコントローラのためのTVSダイオードTVS110を用いた個々の線保護を示す。
図6に示されるように、いくつかの実施形態によると、USBハブコントローラ220のための保護回路はさらに、PFET Q201を伴うPFET回路を備えてもよい。本付加的回路は、13.5V暴露イベントの間、HUB Vbus線をバイパスおよび保護するために使用される。本回路は、「スマートTVS(過渡電圧サプレッサ)」と称される。いわゆる「スマートTVS」は、障害を起こす電圧イベントの間のみTVSクランプ機能を引き込む、TVS回路である。これは、HUB Vbus線がTVSの通常永久「負荷」と機能することができないため、要求される。永久TVS負荷は、通常ハブ機能を妨害する、漏れ電流をもたらす。PFETを用いることで、TVSは、効果的に絶縁され、障害を起こす電圧が印加されるときのみ、Vbus線に条件付きで適用される。
種々の実施形態は、高電流低Rds_onN−チャネルMOSFETを基板接地とシャーシ接地接続との間のスイッチとして利用する。提案されるMOSFETは、例えば、車両付属品電力信号ACCが基板接地をシャーシ接地に戻るように事実上短絡させることによって、アクティブ化されるであろう。これは、「ACCオフ」の場合に適用可能である。「ACCオン」の場合、op−ampが、図8に関してより詳細に説明されるように、NFETのRds_onを電流センサとして使用して、主要NFETと併用されることができる。USBコネクタのGNDピンに障害を起こす電圧が印加されると、過剰電流が、NFETのRds_on内に流動し、該NFETを横断して、高電圧降下をもたらす。op−ampのための適切な利得値を選択することによって、閾値電流が、電圧が絶縁NFETを横断して誘発されるにつれて、測定されることができる。該op−ampの出力は、次いで、NFETをオフにし、回路を絶縁するための有線OR構成の一部として、フィードバック回路内で使用される。有線OR回路は、シャーシ接地内の過剰電流またはVbus、V+、またはV−線のいずれか上の過剰電圧の測定から形成される。これらの全4本は、Blow Off NFETのゲートで総和される。本NFETは、主要シャーシ接地絶縁NFETを制御し、事実上の絶縁をもたらす。
したがって、種々の実施形態によると、設計の各区分は、部品幾何学形状によって絶縁されることができる。ダイオード「OR」回路は、VBAT接点を検出し、各面を独立して保護するために使用される。図6に示されるように、絶縁された接地は、個別の絶縁抵抗器、例えば、真の接地への100kOhm電流制限抵抗器R111を用いて、ブロック毎に提供される。抵抗器値は、個別の用途に依存し、例えば、10kOhmもしくは1MOhmに変動し得、または任意の他の好適な値が、使用されてもよい。図4および6に示されるように、NFETトランジスタQ101またはQ103は、それぞれ、抵抗器R103またはR111をバイパスするために使用される。例えば、30mOhmNFETは、正常動作において、接地を接続するために使用されることができる。いくつかの実施形態によると、2.8V TVS保護ダイオードは、USBハブコントローラ220の3.3V供給電圧を提供することができる。5V過渡電圧抑制(TVS)保護ダイオードは、USB電力コントローラ230およびDC/DCブロックのために提供されることができる。本解決策は、オフ条件において、接地への各絶縁面の電流制限および最小限の構成要素数を提供する。
種々の図に描写されるように、比較的に低電圧を基板接地上に維持し、USBデバイスESD構造をバイアスしない試みとして、分路されたMOSFETが、保護のために使用される。図5に示されるように、さらなる保護は、USBハブ構成要素220への2.8V TVSダイオードおよび各MOSFETを横断する分路抵抗器を追加することによって遂行されることができる。これは、約0.lmAの電流制限を伴って、基板接地面を約5Vに、ESD構造を約7Vに維持するであろう。図7は、USBポートが、付属品信号ACCがオフであるとき、B+におけるバッテリ電圧からのパワーアップ時、ゼロボルトから約5ボルトにフロートアップし、13.5ボルトから約5ボルトにフロートダウンするために要求され得る、回路を示す。回路は、付属品信号およびバッテリ供給電圧B+を結合する、コンデンサを備える。
図8は、前述のような過電流保護を伴う、保護回路800の別の実施例を示す。回路は、ハブ4604と、DC−DCコンバータUSB電力コントローラと、3つのUSBポートとを備える。トランジスタ890および830は、それぞれ、図6のトランジスタQ201およびQ103に対応する。トランジスタ820は、図4のトランジスタQ101に対応する。さらに、複数のTVS保護ダイオードが、示される。
トランジスタ820および830はそれぞれ、シャーシ接地からの分断およびそれとの結合を提供する。本回路では、100k絶縁抵抗器840、850が、提供され、トランジスタ820および830がトランジスタ810を通してオンにされる場合、バイパスされるであろう。実施形態は、前述のような演算増幅器860、870がトランジスタ810を制御するためにどのように使用され得るかを示す。OR制御回路は、トランジスタ810のゲートに接続する抵抗器と直列に接続される、複数のショットキーダイオードによって形成される。図8に示されるように、5方向ORゲートが、これらの直列に接続されるダイオード抵抗器の組み合わせによって形成される。
図9は、アップストリームからダウンストリームへの高速転送の遠端アイダイアグラムを示す。したがって、図9は、保護されるシステムが所望の端間性能およびシステム完全性を有することを示す。
提案される解決策はさらに、保護されるモジュールが、噴煙、発火、または火炎を生じさせずに、3.5V Vbatt試験に耐えることを可能にする。これは、低コストかつ小構成要素数解決策を提供し、USBハブ絶縁問題を解決する。さらに、付属品電力信号ACCがオンの状態では、モジュールを通常構成に戻す。
Claims (27)
- それぞれ個々の接地接続を有する、複数の回路を備える、システムであって、
前記システムは、
関連付けられた絶縁回路を介して前記複数の回路の各回路の各接地接続と接続される、共通接地接続であって、各絶縁回路は、
前記共通接地接続を関連付けられた回路の個々の接地接続と接続する負荷経路を有し、かつアクティブ化信号を受信するゲート接続を有する、NMOSトランジスタと、
前記負荷経路と並列に結合される、第1の分路抵抗器と、
を備える、共通接地接続
をさらに備える、システム。 - 前記回路のうちの少なくとも1つは、USB回路である、請求項1に記載のシステム。
- 前記回路のうちの少なくとも1つは、DC−DCコンバータである、請求項2に記載のシステム。
- 少なくとも1つの絶縁回路はさらに、
負荷経路を有するPMOSトランジスタであって、前記負荷経路は、関連付けられたUSB回路の供給電圧と、前記負荷経路を前記個々の接地接続と結合する過渡電圧抑制デバイスとの間に接続される、PMOSトランジスタと、
前記供給電圧と前記個々の接地接続との間に結合される、第2の分路抵抗器と
を備える、請求項3に記載のシステム。 - 前記過渡電圧抑制デバイスは、過渡電圧抑制ダイオードである、請求項4に記載のシステム。
- 前記PMOSトランジスタのゲートと前記供給電圧との間に結合される、第1のツェナーダイオードと、前記ゲートと前記共通接地接続との間に結合される、第2のツェナーダイオードとをさらに備える、請求項4に記載のシステム。
- 前記第2のツェナーダイオードは、抵抗器と直列に接続される、請求項6に記載のシステム。
- 抵抗器が、前記第1のツェナーダイオードと並列に結合される、請求項6に記載のシステム。
- 前記第1の分路抵抗器は、約10kOhm〜1MOhmの抵抗を有する、請求項1に記載のシステム。
- 前記第1の分路抵抗器と結合される入力を有する、演算増幅器をさらに備え、前記演算増幅器の出力は、前記NMOSトランジスタを制御する、請求項1に記載のシステム。
- 前記NMOSトランジスタのゲートと共通接地との間に結合される負荷経路を有する、別のNMOSトランジスタをさらに備え、前記別のNMOSトランジスタのゲートは、前記演算増幅器の出力と結合される、請求項10に記載のシステム。
- OR回路を通して前記別のNMOSトランジスタのゲートと結合される、複数の信号をさらに備える、請求項11に記載のシステム。
- OR回路は、前記NMOSトランジスタのゲートと接続される複数のダイオードによって形成され、前記複数の信号はそれぞれ、前記複数のダイオードのうちの1つにフィードされる、請求項12に記載のシステム。
- 前記回路のうちの少なくとも1つは、USB電力コントローラである、請求項3に記載のシステム。
- 集積回路デバイスのための保護回路であって、
共通接地接続と前記集積回路デバイスの個々の接地接続を接続する負荷経路を有し、かつアクティブ化信号を受信するゲート接続を有する、NMOSトランジスタと、
前記負荷経路と並列に結合される、第1の分路抵抗器と、
を備える、保護回路。 - 負荷経路を有するPMOSトランジスタであって、前記負荷経路は、前記集積回路デバイスの供給電圧と、前記負荷経路を前記個々の接地接続と結合する過渡電圧抑制デバイスとの間に接続される、PMOSトランジスタと、
前記供給電圧と前記個々の接地接続との間に結合される、第2の分路抵抗器と
をさらに備える、請求項15に記載の保護回路。 - 前記第1の分路抵抗器と結合される入力を有する、演算増幅器をさらに備え、前記演算増幅器の出力は、前記NMOSトランジスタを制御する、請求項15に記載の保護回路。
- 前記NMOSトランジスタのゲートと共通接地との間に結合される負荷経路を有する、別のNMOSトランジスタをさらに備え、前記別のNMOSトランジスタのゲートは、前記演算増幅器の出力と結合される、請求項17に記載の保護回路。
- OR回路を通して前記別のNMOSトランジスタのゲートと結合される、複数の信号をさらに備える、請求項18に記載の保護回路。
- OR回路は、前記NMOSトランジスタのゲートと接続される複数のダイオードによって形成され、前記複数の信号はそれぞれ、前記複数のダイオードのうちの1つにフィードされる、請求項19に記載の保護回路。
- 前記集積回路デバイスは、USBハブ、USB電力コントローラ、またはDC−DC−コンバータである、請求項16に記載の保護回路。
- 前記過渡電圧抑制デバイスは、過渡電圧抑制ダイオードである、請求項16に記載の保護回路。
- 前記PMOSトランジスタのゲートと前記供給電圧との間に結合される、第1のツェナーダイオードと、前記ゲートと前記共通接地接続との間に結合される、第2のツェナーダイオードとをさらに備える、請求項16に記載の保護回路。
- 前記第2のツェナーダイオードは、抵抗器と直列に接続される、請求項23に記載の保護回路。
- 抵抗器が、前記第1のツェナーダイオードと並列に結合される、請求項23に記載の保護回路。
- 前記第1の分路抵抗器は、約10kOhmまたは約1MOhmの抵抗を有する、請求項15に記載の保護回路。
- 複数の過渡電圧抑制(TVS)デバイスをさらに備え、各TVSデバイスは、外部接続と個別の個々の接地接続との間に結合される、請求項15に記載のシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462039280P | 2014-08-19 | 2014-08-19 | |
US62/039,280 | 2014-08-19 | ||
US14/828,864 US10164423B2 (en) | 2014-08-19 | 2015-08-18 | Method and system for ground plane isolation |
US14/828,864 | 2015-08-18 | ||
PCT/US2015/045799 WO2016028842A1 (en) | 2014-08-19 | 2015-08-19 | Method and system for ground plane isolation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017528103A true JP2017528103A (ja) | 2017-09-21 |
Family
ID=55349101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017508050A Pending JP2017528103A (ja) | 2014-08-19 | 2015-08-19 | 接地面絶縁のための方法およびシステム |
Country Status (7)
Country | Link |
---|---|
US (1) | US10164423B2 (ja) |
EP (1) | EP3183790B1 (ja) |
JP (1) | JP2017528103A (ja) |
KR (1) | KR20170044088A (ja) |
CN (1) | CN106663938B (ja) |
TW (1) | TWI687016B (ja) |
WO (1) | WO2016028842A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108688596A (zh) * | 2017-04-03 | 2018-10-23 | 罗伯特·博世有限公司 | 用于为车辆的安全设备提供激活电压的装置和方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190363077A1 (en) * | 2018-05-25 | 2019-11-28 | Getac Technology Corporation | Electrostatic discharge protection circuit |
CN111581147B (zh) * | 2019-05-23 | 2022-03-08 | 威锋电子股份有限公司 | Usb集线器及其操作方法 |
EP3933603A1 (en) * | 2020-07-02 | 2022-01-05 | Infineon Technologies AG | An electrostatic discharge, esd, protection device for a universal serial bus, usb, interface |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5636347A (en) | 1994-09-27 | 1997-06-03 | Intel Corporation | Computer card insertion detection circuit |
US6278596B1 (en) * | 1999-06-17 | 2001-08-21 | Tektronix, Inc. | Active ground fault disconnect |
US6850397B2 (en) * | 2000-11-06 | 2005-02-01 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation |
CN100539352C (zh) | 2003-04-10 | 2009-09-09 | 沙诺夫股份有限公司 | 用于断电操作模式下的供电线的硅控整流器静电放电保护装置 |
US7312964B2 (en) | 2004-02-17 | 2007-12-25 | Tchernobrivets Serguei Borissovitch | Ground-fault monitor for multiple circuits |
US7855866B2 (en) | 2006-12-19 | 2010-12-21 | Akros Silicon, Inc. | Network interface with transient protection apparatus for multiple ground planes |
US7775141B2 (en) * | 2008-08-01 | 2010-08-17 | Snap-On Incorporated | Extended low-torque ratchet wrench |
US8982520B2 (en) * | 2008-09-19 | 2015-03-17 | Standard Microsystems Corporation | USB port overvoltage protection |
US8630071B2 (en) * | 2009-03-24 | 2014-01-14 | Broadcom Corporation | ESD protection scheme for designs with positive, negative, and ground rails |
-
2015
- 2015-08-18 US US14/828,864 patent/US10164423B2/en not_active Expired - Fee Related
- 2015-08-19 JP JP2017508050A patent/JP2017528103A/ja active Pending
- 2015-08-19 TW TW104127042A patent/TWI687016B/zh not_active IP Right Cessation
- 2015-08-19 KR KR1020177001970A patent/KR20170044088A/ko unknown
- 2015-08-19 WO PCT/US2015/045799 patent/WO2016028842A1/en active Application Filing
- 2015-08-19 CN CN201580040679.XA patent/CN106663938B/zh not_active Expired - Fee Related
- 2015-08-19 EP EP15762819.9A patent/EP3183790B1/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108688596A (zh) * | 2017-04-03 | 2018-10-23 | 罗伯特·博世有限公司 | 用于为车辆的安全设备提供激活电压的装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
US10164423B2 (en) | 2018-12-25 |
US20160056626A1 (en) | 2016-02-25 |
EP3183790B1 (en) | 2020-05-27 |
WO2016028842A1 (en) | 2016-02-25 |
CN106663938B (zh) | 2019-12-27 |
EP3183790A1 (en) | 2017-06-28 |
TW201626672A (zh) | 2016-07-16 |
TWI687016B (zh) | 2020-03-01 |
KR20170044088A (ko) | 2017-04-24 |
CN106663938A (zh) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI460847B (zh) | 多電壓靜電放電防護 | |
CN101588062B (zh) | 半导体集成电路的保护电路、其驱动方法及系统 | |
US7675726B2 (en) | Device for protecting electronic modules in a multi-voltage on-board electrical system against short circuits | |
US11522363B2 (en) | Supply protection circuit that protects power transistor from a supply signal of an incorrect polarity | |
US8339757B2 (en) | Electrostatic discharge circuit for integrated circuit with multiple power domain | |
JP2017528103A (ja) | 接地面絶縁のための方法およびシステム | |
US20110128657A1 (en) | Semiconductor apparatus | |
EP1905084A2 (en) | Integrated circuit with electro-static discharge protection | |
KR20030038797A (ko) | 정전기 방전 보호 회로 | |
US8467161B2 (en) | Device for protecting a DC voltage converter | |
WO2017090352A1 (ja) | 波及故障防止回路を備えた電子装置 | |
US10921384B2 (en) | Disconnection sensing circuit and electrical connection box | |
US20070268648A1 (en) | Protective circuit | |
US8363366B2 (en) | Electrostatic discharge protection circuit | |
KR20180112699A (ko) | 차량용 안전 유닛을 위한 활성화 전압의 제공을 위한 장치 및 방법, 그리고 안전 장치 | |
JP2003151794A (ja) | 自動車用電子制御装置 | |
US11444454B2 (en) | Rectifier-based surge protection circuit | |
EP3843233A1 (en) | Battery control device | |
JP5143096B2 (ja) | 保護回路 | |
US20060209477A1 (en) | Input protection circuit | |
US20070159744A1 (en) | High voltage pin for low voltage process | |
US11296490B2 (en) | Ground fault control for multiple ground paths | |
US10879519B2 (en) | Spark protection apparatus for intrinsically safe, battery-operated devices | |
TW201941539A (zh) | 可保護低電壓元件的電路架構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190603 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191219 |