KR20170044088A - 접지면 분리를 위한 방법 및 시스템 - Google Patents

접지면 분리를 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20170044088A
KR20170044088A KR1020177001970A KR20177001970A KR20170044088A KR 20170044088 A KR20170044088 A KR 20170044088A KR 1020177001970 A KR1020177001970 A KR 1020177001970A KR 20177001970 A KR20177001970 A KR 20177001970A KR 20170044088 A KR20170044088 A KR 20170044088A
Authority
KR
South Korea
Prior art keywords
coupled
circuit
ground connection
gate
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020177001970A
Other languages
English (en)
Inventor
엘리 카왐
린 컨
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20170044088A publication Critical patent/KR20170044088A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R25/00—Coupling parts adapted for simultaneous co-operation with two or more identical counterparts, e.g. for distributing energy to two or more circuits
    • H01R25/006—Coupling parts adapted for simultaneous co-operation with two or more identical counterparts, e.g. for distributing energy to two or more circuits the coupling part being secured to apparatus or structure, e.g. duplex wall receptacle
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/08—Limitation or suppression of earth fault currents, e.g. Petersen coil

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

시스템은 복수의 회로들(210, 220, 230)을 가지며, 상기 회로들의 각각은 개별 접지 연결부("Old" HUB GND)를 갖는다. 상기 시스템은, 관련된 분리 회로(310)를 통해 상기 복수의 회로들의 각각의 회로의 각각의 접지 연결부와 연결된 공통 접지 연결부(섀시 GND)를 추가로 구비하고, 여기서 각각의 분리 회로는: 상기 공통 접지 연결부와 관련된 회로의 개별 접지 연결부를 연결시키는 부하 경로를 갖는, 그리고 활성화 신호(ACC)를 수신하는 게이트 연결부를 갖는 NMOS 트랜지스터(Q101)와, 상기 부하 경로와 병렬로 결합된 제 1 션트(shunt) 저항기(R103)를 구비한다.

Description

접지면 분리를 위한 방법 및 시스템{METHOD AND SYSTEM FOR GROUND PLANE ISOLATION}
관련 특허 출원
본 출원은, 2014년 8월 19일 출원된 공동 소유의 미국 가출원 번호 62/039,280 호의 우선이익을 주장하며, 상기 미국 가출원은 모든 목적들을 위해 본 출원에 참조로 통합된다.
기술 분야
본 개시는 예를 들어 USB 환경에서의 접지면 분리를 위한 방법 및 시스템에 관한 것이다. 하지만, 상기 방법 및 시스템은 바람직하지 않은 전압의 부주의한 적용으로부터 보호하기 위해 그 밖의 다른 애플리케이션에 의해 사용될 수 있으며, 따라서 USB 환경에 제한되지 않는다.
자동차 환경에서는 많은 전기적 위험 요소가 존재한다. 예를 들어, 다양한 자동차 장치 및 서브-시스템들은 전자기 간섭, 정전기 방전 등과 같은 전기적 교란 등을 공급 전압 배선 내에 직접 또는 간접적으로 생성할 수 있다.
자동차 산업에서 특히 최근에 외부 커넥터 VBAT 테스트가 도입되었다. 각각의 USB 호환 포트에는 일반적으로 4개의 연결 라인(Vbus, Gnd, D+ 및 D-)이 있다. 상대적으로 높은 전압이 연결 포트들 중 어느 것에도 연결될 수 있다. 3-포트 USB 시스템에서는 이것 때문에 12개의 별도 연결 라인들을 보호해야 한다. 사용자는 3x USB 마이크로 커넥터에서 이러한 12개의 라인들을 보호하기 위한 어떤 경제적인 해결책도 가지고 있지 않다.
이 테스트를 위해 여러 포트들과 포트 당 다수의 접촉부들이 있기 때문에, 이 테스트 조건을 분리하는 유일한 공통 연결은 MOSFET 스위치를 통해 전체 보드 접지를 분리하는 것이다. 처음에는 전체 모듈을 접지에서 분리하려고 시도하였던 단일 MOSFET 분리 방식이 테스트되었다. 불행하게도, 모듈(일 실시예에서, DC-DC 컨버터, USB HUB 구성 요소 및 다른 구성 요소들) 상에서의 상기 3개의 기능부들의 상호 작용 및 상호 연결로 인해, 이 해결책은 작동하지 않는다. MCU 또는 임의의 아날로그, 디지털, 또는 인터페이스 디바이스와 관련된 많은 포트들을 보호하기 위해 유사한 접근법을 사용할 수 있었다. 상기 디바이스의 접지 리턴에서 과도한 전류를 검출하고 상기 디바이스의 출력들을 그의 로컬 접지 연결에 "클램핑"함으로써, 장치를 외부 전압 노출로부터 보호할 가능성이 존재한다.
따라서, 향상된 보호 회로가 필요하다.
일 실시예에 따르면, 시스템은 각각의 회로가 개별 접지 연결부를 갖는 복수의 회로들을 포함할 수 있으며, 상기 시스템은 관련된 분리 회로를 통해 상기 복수의 회로들의 각각의 회로의 각각의 접지 연결부와 연결된 공통 접지 연결부를 더 포함하고, 여기서 각각의 분리 회로는, 상기 공통 접지 연결부를 관련된 회로의 개별 접지 연결부와 연결시키는 부하 경로를 갖고, 활성화 신호를 수신하는 게이트 연결부를 갖는 NMOS 트랜지스터; 및 상기 부하 경로와 병렬로 결합된 제 1 션트 저항기를 포함한다.
추가 실시예에 따르면, 상기 회로들 중 적어도 하나는 USB 회로일 수 있다. 추가 실시예에 따르면, 상기 회로들 중 적어도 하나는 DC-DC 컨버터일 수 있다. 추가 실시예에 따르면, 적어도 하나의 분리 회로는, 관련된 USB 회로의 공급 전압과 과도 전압 억제 디바이스 사이에 연결된 부하 경로를 갖는 PMOS 트랜지스터 - 상기 과도 전압 억제 디바이스는 상기 부하 경로와 상기 개별 접지 연결부를 결합시킴 -, 및 상기 공급 전압과 상기 개별 접지 연결부 사이에 결합된 제 2 션트 저항기를 더 포함할 수 있다. 추가 실시예에 따르면, 상기 과도 전압 억제 디바이스는 과도 전압 억제 다이오드일 수 있다. 추가 실시예에 따르면, 상기 시스템은 상기 PMOS 트랜지스터의 게이트와 상기 공급 전압 사이에 결합된 제 1 제너 다이오드 및 상기 게이트와 상기 공통 접지 연결부 사이에 결합된 제 2 제너 다이오드를 더 포함할 수 있다. 추가 실시예에 따르면, 상기 제 2 제너 다이오드는 저항기와 직렬로 연결될 수 있다. 추가 실시예에 따르면, 저항기가 상기 제 1 제너 다이오드와 병렬로 결합될 수 있다. 추가 실시예에 따르면, 상기 제 1 션트 저항기는 약 10kΩ과 1MΩ 사이의 저항을 가질 수 있다. 추가 실시예에 따르면, 상기 시스템은 상기 제 1 션트 저항기와 결합된 입력부를 갖는 연산 증폭기를 더 포함할 수 있고, 여기서 상기 연산 증폭기의 출력부는 상기 NMOS 트랜지스터를 제어한다. 추가 실시예에 따르면, 상기 시스템은 상기 NMOS 트랜지스터의 게이트와 공통 접지 사이에 결합된 부하 경로를 갖는 또 하나의 NMOS 트랜지스터를 더 포함할 수 있고, 여기서 상기 또 하나의 NMOS 트랜지스터의 게이트는 상기 연산 증폭기의 출력부와 결합된다. 추가 실시예에 따르면, 상기 시스템은 OR 회로를 통해 상기 또 하나의 NMOS 트랜지스터의 게이트와 결합되는 복수의 신호들을 더 포함할 수 있다. 추가 실시예에 따르면, 상기 OR 회로는 상기 NMOS 트랜지스터의 게이트와 연결된 복수의 다이오드들에 의해 형성될 수 있고, 여기서 상기 복수의 신호들의 각각은 상기 복수의 다이오드들 중 하나에 공급된다. 추가 실시예에 따르면, 상기 회로들 중 적어도 하나는 USB 파워 컨트롤러일 수 있다.
또 하나의 실시예에 따르면, 집적 회로 디바이스용 보호 회로는: 공통 접지 연결부와 상기 집적 회로 디바이스의 개별 접지 연결부를 연결하는 부하 경로를 갖고, 활성화 신호를 수신하는 게이트 연결부를 갖는 NMOS 트랜지스터; 및 상기 부하 경로와 병렬로 결합된 제 1 션트 저항기를 포함할 수 있다.
상기 보호 회로의 추가 실시예에 따르면, 상기 보호 회로는, 상기 집적 회로 디바이스의 공급 전압과 과도 전압 억제 디바이스 사이에 연결된 부하 경로를 갖는 PMOS 트랜지스터 - 상기 과도 전압 억제 디바이스는 상기 부하 경로와 상기 개별 접지 연결부를 결합시킴 -, 및 상기 공급 전압과 상기 개별 접지 연결부 사이에 결합된 제 2 션트 저항기를 더 포함할 수 있다. 상기 보호 회로의 추가 실시예에 따르면, 상기 보호 회로는 상기 제 1 션트 저항기와 결합된 입력부를 갖는 연산 증폭기를 더 포함할 수 있고, 여기서 상기 연산 증폭기의 출력부는 상기 NMOS 트랜지스터를 제어한다. 상기 보호 회로의 추가 실시예에 따르면, 상기 보호 회로는 상기 NMOS 트랜지스터의 게이트와 공통 접지 사이에 결합된 부하 경로를 갖는 또 하나의 NMOS 트랜지스터를 더 포함할 수 있고, 여기서 상기 또 하나의 NMOS 트랜지스터의 게이트는 상기 연산 증폭기의 출력부와 결합된다. 상기 보호 회로의 추가 실시예에 따르면, 상기 보호 회로는 OR 회로를 통해 상기 또 하나의 NMOS 트랜지스터의 게이트와 결합되는 복수의 신호들을 더 포함할 수 있다. 상기 보호 회로의 추가 실시예에 따르면, 상기 OR 회로는 상기 NMOS 트랜지스터의 게이트와 연결된 복수의 다이오드들에 의해 형성될 수 있고, 여기서 상기 복수의 신호들의 각각은 상기 복수의 다이오드들 중 하나에 공급된다. 상기 보호 회로의 추가 실시예에 따르면, 상기 집적 회로 디바이스는 USB 허브, USB 파워 컨트롤러 또는 DC-DC 컨버터일 수 있다. 상기 보호 회로의 추가 실시예에 따르면, 상기 과도 전압 억제 디바이스는 과도 전압 억제 다이오드일 수 있다. 상기 보호 회로의 추가 실시예에 따르면, 상기 보호 회로는 상기 PMOS 트랜지스터의 게이트와 상기 공급 전압 사이에 결합된 제 1 제너 다이오드 및 상기 게이트와 상기 공통 접지 연결부 사이에 결합된 제 2 제너 다이오드를 더 포함할 수 있다. 상기 보호 회로의 추가 실시예에 따르면, 상기 제 2 제너 다이오드는 저항기와 직렬로 연결될 수 있다. 상기 보호 회로의 추가 실시예에 따르면, 저항기가 상기 제 1 제너 다이오드와 병렬로 결합될 수 있다. 상기 보호 회로의 추가 실시예에 따르면, 상기 제 1 션트 저항기는 약 10kΩ 또는 약 1MΩ의 저항을 가질 수 있다. 상기 보호 회로의 추가 실시예에 따르면, 상기 보호 회로는 복수의 과도 전압 억제(TVS) 디바이스를 더 포함할 수 있고, 각각의 TVS 디바이스는 외부 연결부와 각각의 개별 접지 연결부 사이에 결합된다.
도 1은 일 실시예에 따른 보호 회로 및 USB 모듈을 포함하는 회로의 블록도이다.
도 2는 USB 모듈의 예시적인 실시예를 도시한 도면이다.
도 3은 모듈의 구성요소들에 적용된 다양한 보호 회로들을 도시한 도면이다.
도 4는 일 실시예에 따른 단일 보호 회로를 도시한 도면이다.
도 5는 USB 모듈의 구성요소에 대한 추가 보호 측정들을 도시한 도면이다.
도 6은 보호 회로의 또 하나의 실시예를 도시한 도면이다.
도 7은 보호 회로 내의 추가 회로를 도시한 도면이다.
도 8은 보호 회로의 또 하나의 실시예를 도시한 도면이다.
도 9는 아이(eye) 다이어그램을 도시한 도면이다.
다양한 실시예들에 따르면, 접지 스위칭/분리는 특히 자동차 애플리케이션에서, 예를 들어 USB 모듈과 같은 많은 유형들의 장치 및 모듈의 회로 보호/분리 수단으로서 사용될 수 있다. 그러나, 보호 회로는 외부 커넥터들을 포함하는 다른 장치 및 모듈에도 적용될 수 있다. 다양한 실시예에 따르면, 접지 스위칭/분리는 테스팅이 요구하는 것보다 훨씬 낮은 전압들의 정격을 갖는 컴포넌트들을 통해 손상 레벨의 전류가 흐르는 것을 방지하는 매우 경제적인 수단이다. 그렇지 않으면 각 라인의 분리는 예를 들어 일부 실시예들에서 적어도 9개의 분리된 MOSFET 드라이버 회로들을 필요로 할 것이다. 이하에서는, 보호 회로가 USB 모듈과 결합하여 논의될 것이다. 그러나, 전술한 바와 같이, 본 출원의 실시예는 USB 기술에 한정되지 않고, 보호를 필요로 하는 다양한 다른 회로들에도 적용될 수 있다.
자동차 애플리케이션을 위한 USB 모듈은 전형적으로 적어도 하나의 업-스트림 및 적어도 하나의 다운-스트림 포트를 갖는 USB 허브를 포함할 수 있으며 하나 이상의 USB 충전 포트를 또한 가질 수 있다. 일 실시예에 따르면, 예를 들어, 3개의 USB 커넥터들이 자동차 USB 모듈, USB 데이터 포트 및 2개의 USB 충전 포트들에서 외부로부터(externally) 액세스 가능하고, 각각이 Vbus, Gnd, D+ 및 D- 연결을 제공한다.
예시적인 생존 테스트는, 보드가 화재나 불꽃을 일으키지 않으면서 30초 동안 이러한 연결들의 각각에 대한 애플리케이션에 따라 예를 들어 13.5V 이상의 애플리케이션을 유지할 수 있도록, 허용해야 한다. 이 노출 이후에, USB HUB 부품과 2개의 다른 부품들이 포함된 모듈은 정상적으로 작동해야 한다. 기존 부품을 사용한 보호되지 않은 보드에 대한 기존의 테스트에 의하면, 화염과 연기로 이어지는 고장이 발생할 수 있다. 일반적으로 퓨징(fusing) 및 출력 분리가 보호 기능을 제공하는 확실한 선택일 것이다. 그러나 퓨즈는 너무 느리고 다중 MOSFET 출력 분리는 비용이 많이들 것이다. 분로(shunts) 및 TVS 부품 또는 다양한 실시예들에 따른 동등한 기능을 갖는 구성 요소들로 접지 연결부들을 플로팅하는 것은 분리 동안에 접지 전위가 5V를 초과하는 것을 허용하지 않는 요구 조건을 만족시킨다.
다양한 실시예에 따르면, 3 섹션 프로토타입(prototype)에는 3개의 NFET 분리 회로들이 구비될 수 있다. 도 1은 3개의 외부에(externally) 액세스 가능한 USB 포트들(J2, J3 및 J4)을 갖는 3-포트 USB 모듈(110)을 갖는 블록도를 도시한다. 그러나, 다른 구성들이 설계될 수 있다. 모듈(110)은 배터리 연결부(B+), 활성화 신호 입력부 "Old ACC", 그리고 3개의 모듈들, 즉 DC-DC 컨버터 모듈, USB 포트 파워 컨트롤러 모듈 및 USB 허브 모듈을 위한 3개의 분리된 접지 연결부들 "Old Hub Gnd", "Old UCS Gnd", "Old DC-DC Gnd"를 더 포함한다. 전술한 바와 같이, 보호 회로는 다른 유형의 전자 모듈에도 사용될 수 있으며 USB 애플리케이션에 국한되지 않는다.
상술한 바와 같이, USB 허브 모듈(110)은 예를 들어 도 2에 도시된 바와 같은 다양한 장치를 포함할 수 있다. 예를 들어, 5V 공급 전압을 제공하기 위한 DC-DC 컨버터(210), USB 허브 컨트롤러(220) 및 하나 이상의 USB 포트 파워 컨트롤러(230)가 모듈(110) 내에 배치될 수 있다. 파워 포트 컨트롤러는 예를 들어 UCS81003일 수 있고 허브 컨트롤러는 USB82642일 수 있는데, 둘 다는 본 출원의 양수인에 의해 제조된 것들이다. USB 허브 컨트롤러는 하나 이상의 외부에(externally) 액세스 가능한 다운스트림 USB 데이터 포트들 및 내부 업스트림 포트를 포함할 수 있다. 그러나 다른 USB 컨트롤러 장치가 구현될 수 있다. 따라서, 다양한 실시예에 따르면, USB 모듈은 DC-DC 컨버터, 하나 이상의 외부 USB 데이터 포트들, 및 하나 이상의 외부 USB 충전 포트들을 통해 USB 공급 전압을 제공한다. 다른 구성들에는 충전 포트 또는 하나 이상의 결합된 데이터 충전 포트 컨트롤러들이 포함되지 않을 수 있다. 또한, 다른 구현예들에 따라 다중 포트 용 컨트롤러들이 사용될 수 있다.
도 1에 도시된 바와 같이, 보호 회로(150)는 USB 모듈(110)과, 실제 배터리 연결부(B+), 활성화 신호(ACC)와 차량의 섀시 접지의 사이에서 스위칭된다. 이 보호 회로(150)는 트리플 접지 분리 회로, 스마트 과도 전압 억제(TVS) 보호 회로, 허브 TVS 보호 회로 및 파워-업, 플로트-업 회로를 제공할 수 있다.
도 3은 모듈(110) 내의 각 장치에 보호 회로(310)가 어떻게 적용되는지의 예를 도시한다. 각각의 보호 회로(310)는 차량 섀시 접지와 보호되어야 할 장치의 각각의 접지의 사이에 배치된다. 각각의 보호 회로(310)는 차량 섀시 접지와 장치의 각각의 접지를 연결하는 소스 드레인 경로를 갖는 NFET(Q101)를 포함한다. 일부 실시예에 따르면, 션트 저항기(R103), 예를 들어 10kOhm 션트 저항기는 Q101의 소스-드레인 경로와 병렬로 스위칭 될 수 있다. 또한, 제너 다이오드(Z101), 저항기(102) 및 커패시터(C101)는 Q101의 게이트와 섀시 접지 사이에 각각 결합된다. 활성화 신호(ACC)는 저항기(R101)를 통해 Q101의 게이트로 공급될 수 있다.
다양한 실시예에 따르면, 보호 회로(310)는 모듈(110)이 활성화되지 않을 때에는 섀시 접지를 개별 접지로부터 분리시키는데 사용된다. 따라서, 도 2에 도시된 바와 같이, 장치(210, 220, 230)의 각 개별 접지는 낮은 저항 NFET 트랜지스터(Q101)를 통해 섀시 접지와 연결된다. 또한, 개개의 포트 연결부들은 도 3에 도시된 바와 같은 일부 실시예에 따라 스위칭 트랜지스터(Q101)에도 연결될 수 있다. 이를 위해 개별 과도 전압 억제 다이오드 또는 이와 동등한 기능을 가진 임의의 구성 요소를 각각의 USB 포트 연결부와 개별 접지의 사이에 연결할 수 있다.
도 4는 예를 들어 DC-DC 컨버터에 대해 사용되는 단일 보호 회로를 도시한다. 그러나 단일 보호 회로는 USB 허브 및/또는 USB 파워 컨트롤러에도 사용될 수 있다. DC-DC 컨버터(210)에서는, 저항기(R103)가 100kΩ으로 구성될 수 있고, USB 파워 컨트롤러(230)에서는 저항기(103)가 도시된 바와 같이 1MΩ일 수 있다. 도 5는 USB 허브 또는 그 밖의 다른 USB 컨트롤러 용 TVS 다이오드들(TVS110)을 이용한 개별 라인 보호를 보여준다.
도 6에 도시된 바와 같이, 일부 실시예들에 따르면, USB 허브 컨트롤러(220) 용 보호 회로는 PFET(Q201)를 갖는 PFET 회로를 더 포함할 수 있다. 이 추가 회로는 13.5V 노출 이벤트 동안 HUB Vbus 라인을 바이패스하여 HUB Vbus 라인을 보호하는데 사용된다. 이 회로를 "스마트 TVS(과도 전압 억제기)"라고 한다. 소위 "스마트 TVS"는 문제가 되는 전압 이벤트 동안에만 TVS 클램프 기능을 제어하는(pull in) TVS 회로이다. 이것은 HUB Vbus 라인이 TVS의 정상적인 영구 "부하"의 경우 작동할 수 없기 때문에 필요하다. 영구적인 TVS 부하는 누설 전류를 발생시켜 정상적인 HUB 기능을 방해한다. PFET의 경우에는, 문제를 일으키는 전압이 인가될 때만, TVS가 효과적으로 분리되고 조건부로 Vbus 라인에 적용된다.
다양한 실시예들은, 기판 접지와 섀시 접지 연결부 사이의 스위치로서 고전류, 낮은 Rds_on N-채널 MOSFET을 이용한다. 제안된 MOSFET은 예를 들어 차량 액세서리 파워 신호(ACC)에 의해 활성화되어 효과적으로 보드 접지들을 섀시 접지에 다시 단락시킬 것이다. 이것은 "ACC 오프" 경우에 적용될 수 있다. "ACC 온"의 경우 연산 증폭기(op-amp)는, 도 8에서 더 상세히 설명되는 바와 같이, 전류 센서로서 NFET의 Rds_on을 사용하는 메인 NFET와 연결하여 사용될 수 있다. USB 커넥터의 GND 핀에 문제를 일으키는 전압이 가해질 때, 과도한 전류가 NFET의 Rds_on에 흘러, 상기 NFET 양단에 높은 전압 강하가 발생한다. 연산 증폭기를 위해 적합한 이득 값을 선택함으로써, 전압이 분리 NFET 양단에 유도됨에 따라 임계 전류가 측정될 수 있다. 이후 상기 연산 증폭기의 출력은 와이어드 OR 구성의 일부로서 피드백 회로에서 사용되어 NFET를 턴-오프하고 회로를 분리시킨다. 와이어드 OR 회로는 Vbus, V+ 또는 V- 라인 중 어느 하나에서 섀시 접지 또는 과전압의 초과 전류를 측정하여 형성된다. 이것들 4개 모두는 Blow Off NFET의 게이트에서 합산된다. 이 NFET는 메인 섀시 접지 분리 NFET(들)를 제어하여 효과적인 분리를 만든다.
따라서, 다양한 실시예에 따르면, 설계의 각 섹션은 부품 구조(geometry)에 의해 분리될 수 있다. 다이오드 "OR" 회로는 VBAT 접촉을 감지하고 각 플레인(plane)을 독립적으로 보호하기 위해 사용된다. 도 6에 도시된 바와 같이, 분리된 접지들에는 각 블록에 대해 각각의 분리 저항기들, 예를 들어 실제 접지로의(to) 100㏀ 전류 제한 저항기들(R111)이 제공된다. 저항값은 각 애플리케이션에 의존하고 그리고 변할 수 있는데, 예를 들면 10㏀ 또는 1MΩ 또는 다른 적절한 값이 사용될 수 있다. 도 4 및 도 6에 도시된 바와 같이, NFET 트랜지스터(Q101 또는 Q103)는 저항기(R103 또는 R111)를 각각 바이패스하는데 사용된다. 예를 들어, 30mΩ NFET들이 정상 동작 상태에서 접지를 연결하기 위해 사용될 수 있다. 일부 실시예들에 따르면, 2.8V TVS 보호 다이오드들이 USB 허브 컨트롤러(220)의 3.3V 공급 전압에 제공된다. 5V 과도 전압 억제(TVS) 보호 다이오드가 USB 파워 컨트롤러(230) 및 DC/DC 블록들에 제공될 수 있다. 이 해결책은 오프 상태에서 접지에 대한 각 분리면(isolation plane)의 전류 제한 및 최소 부품 수를 제공한다.
다양한 도면들에 도시된 바와 같이, 보드 접지 상에 비교적 낮은 전압을 유지하고 USB 장치 ESD 구조를 바이어스시키지 않으려는 노력으로, 션트된 MOSFET들이 보호를 위해 사용된다. 도 5에 도시된 바와 같이, 2.8V TVS 다이오드들을 USB 허브 구성 요소(220)에 추가하고 그리고 각 MOSFET 양단에 션트 저항기들(resistors)을 추가함으로써 추가적인 보호가 달성될 수 있다. 이것은 보드 접지면을 ~5V에 유지하고 ~0.1mA의 전류 제한에서 ESD 구조를 ~7V에 유지할 것이다. 도 7은, 액세서리 신호(ACC)가 오프일 때에는 B+의 배터리 전압으로부터의 파워 업(power up)시 USB 포트들이 제로(0) 볼트에서 약 5 볼트까지 플로팅 업되는 것 대(vs.) 13.5 볼트에서 약 5 볼트까지 플로팅 다운되는 것에 필요할 수 있는 회로를 도시한다. 이 회로는 액세서리 신호와 배터리 공급 전압(B+)을 결합시키는 커패시터를 포함한다.
도 8은 전술한 바와 같은 과전류 보호 기능을 갖는 보호 회로(800)의 또 하나의 예를 도시한다. 이 회로는 허브(4604), DC-DC 컨버터 USB 파워 컨트롤러 및 3개의 USB 포트들을 포함한다. 트랜지스터들(890 및 830)은 도 6의 트랜지스터들(Q201 및 Q103)에 각각 대응한다. 트랜지스터(820)는 도 4의 트랜지스터(Q101)에 대응한다. 또한, 복수의 TVS 보호 다이오드들이 도시되어 있다.
트랜지스터들(820 및 830) 각각은 섀시 접지와의 디커플링 및 결합을 제공한다. 이 회로에서 100k 분리 저항기(840, 850)가 제공되고, 100k 분리 저항기(840, 850)는 트랜지스터들(820 및 830)이 트랜지스터(810)를 통해 턴온되면 바이패스될 것이다. 실시예는 전술한 바와 같은 연산 증폭기들(860, 870)이 트랜지스터(810)를 제어하는데 어떻게 사용될 수 있는지를 보여준다. OR 제어 회로는 트랜지스터(810)의 게이트와 연결되는 저항기와 직렬로 연결된 복수의 쇼트키 다이오드들에 의해 형성된다. 도 8에 도시된 바와 같이, 5 웨이(way) OR 게이트는 이러한 직렬 연결된 다이오드 저항기 결합들에 의해 형성된다.
도 9는 업스트림-다운스트림 고속 전송의 원단 아이 다이어그램(far end eye diagram)을 나타낸다. 따라서, 도 9는 보호된 시스템이 원하는 엔드-투-엔드(end-to-end) 성능 및 시스템 무결성을 갖는 것을 도시한다.
제안된 해결책은 또한 보호된 모듈이 연기, 화재 또는 화염을 일으키지 않으면서 3.5V Vbatt 테스트를 견딜 수 있게 한다. 그것은 저비용 및 낮은 부품 수 해결책을 제공하며 USB 허브 분리 문제를 해결한다. 또한, 그것은 모듈을 액세서리 파워 신호(ACC)가 온 상태인 정상 구성으로 되돌린다.

Claims (27)

  1. 각각의 회로가 개별 접지 연결부를 갖는 복수의 회로들을 포함하는 시스템으로서,
    관련된 분리 회로를 통해 상기 복수의 회로들의 각각의 회로의 각각의 접지 연결부와 연결된 공통 접지 연결부를 더 포함하고,
    각각의 분리 회로는,
    상기 공통 접지 연결부를 관련된 회로의 개별 접지 연결부와 연결시키는 부하 경로를 갖고, 활성화 신호를 수신하는 게이트 연결부를 갖는 NMOS 트랜지스터; 및
    상기 부하 경로와 병렬로 결합된 제 1 션트 저항기를 포함하는, 시스템.
  2. 제 1 항에 있어서,
    상기 회로들 중 적어도 하나는 USB 회로인, 시스템.
  3. 제 2 항에 있어서,
    상기 회로들 중 적어도 하나는 DC-DC 컨버터인, 시스템.
  4. 제 3 항에 있어서,
    적어도 하나의 분리 회로는,
    관련된 USB 회로의 공급 전압과 과도 전압 억제 디바이스 사이에 연결된 부하 경로를 갖는 PMOS 트랜지스터 - 상기 과도 전압 억제 디바이스는 상기 부하 경로와 상기 개별 접지 연결부를 결합시킴 -, 및
    상기 공급 전압과 상기 개별 접지 연결부 사이에 결합된 제 2 션트 저항기를 더 포함하는, 시스템.
  5. 제 4 항에 있어서,
    상기 과도 전압 억제 디바이스는 과도 전압 억제 다이오드인, 시스템.
  6. 제 4 항에 있어서,
    상기 PMOS 트랜지스터의 게이트와 상기 공급 전압 사이에 결합된 제 1 제너 다이오드 및 상기 게이트와 상기 공통 접지 연결부 사이에 결합된 제 2 제너 다이오드를 더 포함하는 시스템.
  7. 제 6 항에 있어서,
    상기 제 2 제너 다이오드는 저항기와 직렬로 연결되는, 시스템.
  8. 제 6 항에 있어서,
    저항기가 상기 제 1 제너 다이오드와 병렬로 결합되는, 시스템.
  9. 제 1 항에 있어서,
    상기 제 1 션트 저항기는 약 10kΩ과 1MΩ 사이의 저항을 갖는, 시스템.
  10. 제 1 항에 있어서,
    상기 제 1 션트 저항기와 결합된 입력부를 갖는 연산 증폭기를 더 포함하고,
    상기 연산 증폭기의 출력부는 상기 NMOS 트랜지스터를 제어하는, 시스템.
  11. 제 10 항에 있어서,
    상기 NMOS 트랜지스터의 게이트와 공통 접지 사이에 결합된 부하 경로를 갖는 또 하나의 NMOS 트랜지스터를 더 포함하고,
    상기 또 하나의 NMOS 트랜지스터의 게이트는 상기 연산 증폭기의 출력부와 결합되는, 시스템.
  12. 제 11 항에 있어서,
    OR 회로를 통해 상기 또 하나의 NMOS 트랜지스터의 게이트와 결합되는 복수의 신호들을 더 포함하는 시스템.
  13. 제 12 항에 있어서,
    상기 OR 회로는 상기 NMOS 트랜지스터의 게이트와 연결된 복수의 다이오드들에 의해 형성되고, 상기 복수의 신호들의 각각은 상기 복수의 다이오드들 중 하나에 공급되는, 시스템.
  14. 제 3 항에 있어서,
    상기 회로들 중 적어도 하나는 USB 파워 컨트롤러인, 시스템.
  15. 집적 회로 디바이스용 보호 회로로서,
    공통 접지 연결부와 상기 집적 회로 디바이스의 개별 접지 연결부를 연결하는 부하 경로를 갖고, 활성화 신호를 수신하는 게이트 연결부를 갖는 NMOS 트랜지스터; 및
    상기 부하 경로와 병렬로 결합된 제 1 션트 저항기를 포함하는, 보호 회로.
  16. 제 15 항에 있어서,
    상기 집적 회로 디바이스의 공급 전압과 과도 전압 억제 디바이스 사이에 연결된 부하 경로를 갖는 PMOS 트랜지스터 - 상기 과도 전압 억제 디바이스는 상기 부하 경로와 상기 개별 접지 연결부를 결합시킴 -, 및
    상기 공급 전압과 상기 개별 접지 연결부 사이에 결합된 제 2 션트 저항기를 더 포함하는, 보호 회로.
  17. 제 15 항에 있어서,
    상기 제 1 션트 저항기와 결합된 입력부를 갖는 연산 증폭기를 더 포함하고,
    상기 연산 증폭기의 출력부는 상기 NMOS 트랜지스터를 제어하는, 보호 회로.
  18. 제 17 항에 있어서,
    상기 NMOS 트랜지스터의 게이트와 공통 접지 사이에 결합된 부하 경로를 갖는 또 하나의 NMOS 트랜지스터를 더 포함하고,
    상기 또 하나의 NMOS 트랜지스터의 게이트는 상기 연산 증폭기의 출력부와 결합되는, 보호 회로.
  19. 제 18 항에 있어서,
    OR 회로를 통해 상기 또 하나의 NMOS 트랜지스터의 게이트와 결합되는 복수의 신호들을 더 포함하는 보호 회로.
  20. 제 19 항에 있어서,
    상기 OR 회로는 상기 NMOS 트랜지스터의 게이트와 연결된 복수의 다이오드들에 의해 형성되고, 상기 복수의 신호들의 각각은 상기 복수의 다이오드들 중 하나에 공급되는, 보호 회로.
  21. 제 16 항에 있어서,
    상기 집적 회로 디바이스는 USB 허브, USB 파워 컨트롤러 또는 DC-DC 컨버터인, 보호 회로.
  22. 제 16 항에 있어서,
    상기 과도 전압 억제 디바이스는 과도 전압 억제 다이오드인, 보호 회로.
  23. 제 16 항에 있어서,
    상기 PMOS 트랜지스터의 게이트와 상기 공급 전압 사이에 결합된 제 1 제너 다이오드 및 상기 게이트와 상기 공통 접지 연결부 사이에 결합된 제 2 제너 다이오드를 더 포함하는 보호 회로.
  24. 제 23 항에 있어서,
    상기 제 2 제너 다이오드는 저항기와 직렬로 연결되는, 보호 회로.
  25. 제 23 항에 있어서,
    저항기가 상기 제 1 제너 다이오드와 병렬로 결합되는, 보호 회로.
  26. 제 15 항에 있어서,
    상기 제 1 션트 저항기는 약 10kΩ 또는 약 1MΩ의 저항을 갖는, 보호 회로.
  27. 제 15 항에 있어서,
    복수의 과도 전압 억제(TVS) 디바이스를 더 포함하고,
    각각의 TVS 디바이스는 외부 연결부와 각각의 개별 접지 연결부 사이에 결합되는, 보호 회로.
KR1020177001970A 2014-08-19 2015-08-19 접지면 분리를 위한 방법 및 시스템 Withdrawn KR20170044088A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462039280P 2014-08-19 2014-08-19
US62/039,280 2014-08-19
US14/828,864 2015-08-18
US14/828,864 US10164423B2 (en) 2014-08-19 2015-08-18 Method and system for ground plane isolation
PCT/US2015/045799 WO2016028842A1 (en) 2014-08-19 2015-08-19 Method and system for ground plane isolation

Publications (1)

Publication Number Publication Date
KR20170044088A true KR20170044088A (ko) 2017-04-24

Family

ID=55349101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001970A Withdrawn KR20170044088A (ko) 2014-08-19 2015-08-19 접지면 분리를 위한 방법 및 시스템

Country Status (7)

Country Link
US (1) US10164423B2 (ko)
EP (1) EP3183790B1 (ko)
JP (1) JP2017528103A (ko)
KR (1) KR20170044088A (ko)
CN (1) CN106663938B (ko)
TW (1) TWI687016B (ko)
WO (1) WO2016028842A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017205618A1 (de) * 2017-04-03 2018-10-04 Robert Bosch Gmbh Vorrichtung und Verfahren zum Bereitstellen einer Aktivierungsspannung für eine Sicherheitseinrichtung für ein Fahrzeug und Sicherheitsvorrichtung
US20190363077A1 (en) * 2018-05-25 2019-11-28 Getac Technology Corporation Electrostatic discharge protection circuit
CN111581147B (zh) * 2019-05-23 2022-03-08 威锋电子股份有限公司 Usb集线器及其操作方法
EP3933603B1 (en) * 2020-07-02 2024-08-28 Infineon Technologies AG An electrostatic discharge, esd, protection device for a universal serial bus, usb, interface
DE102023102482B4 (de) 2023-02-01 2025-02-13 Bury Sp.Z.O.O USB-Anschlusseinrichtung für ein Fahrzeug, Fahrzeug und Verfahren hierfür

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636347A (en) 1994-09-27 1997-06-03 Intel Corporation Computer card insertion detection circuit
US6278596B1 (en) 1999-06-17 2001-08-21 Tektronix, Inc. Active ground fault disconnect
US6850397B2 (en) * 2000-11-06 2005-02-01 Sarnoff Corporation Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation
CN100539352C (zh) 2003-04-10 2009-09-09 沙诺夫股份有限公司 用于断电操作模式下的供电线的硅控整流器静电放电保护装置
US7312964B2 (en) 2004-02-17 2007-12-25 Tchernobrivets Serguei Borissovitch Ground-fault monitor for multiple circuits
US7855866B2 (en) 2006-12-19 2010-12-21 Akros Silicon, Inc. Network interface with transient protection apparatus for multiple ground planes
US7775141B2 (en) * 2008-08-01 2010-08-17 Snap-On Incorporated Extended low-torque ratchet wrench
US8982520B2 (en) * 2008-09-19 2015-03-17 Standard Microsystems Corporation USB port overvoltage protection
US8630071B2 (en) * 2009-03-24 2014-01-14 Broadcom Corporation ESD protection scheme for designs with positive, negative, and ground rails

Also Published As

Publication number Publication date
US20160056626A1 (en) 2016-02-25
TW201626672A (zh) 2016-07-16
TWI687016B (zh) 2020-03-01
CN106663938A (zh) 2017-05-10
WO2016028842A1 (en) 2016-02-25
EP3183790B1 (en) 2020-05-27
EP3183790A1 (en) 2017-06-28
CN106663938B (zh) 2019-12-27
US10164423B2 (en) 2018-12-25
JP2017528103A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
EP3183790B1 (en) Method and system for ground plane isolation
TWI460847B (zh) 多電壓靜電放電防護
US10042002B2 (en) System and method for contact measurement circuit
US5654859A (en) Fault tolerant power distribution system
US7675726B2 (en) Device for protecting electronic modules in a multi-voltage on-board electrical system against short circuits
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
US8570697B2 (en) Appartus and method for protecting signal and communication lines from very high voltage and transient pulses
CN102608526B (zh) 开关电路及测试的方法
US8339757B2 (en) Electrostatic discharge circuit for integrated circuit with multiple power domain
CN111130083A (zh) 具有热插拔保护的电路、对应电子设备、交通工具及方法
WO2011130571A1 (en) Pilot signal generation circuit
KR20160037982A (ko) 전지 감시 유닛
US9362739B2 (en) Protective circuit, electronic device, and method of driving a protective circuit
KR101606298B1 (ko) 정전 방전 보호용 회로 장치
US8456217B2 (en) Apparatus for interfacing circuit domains
US10164425B2 (en) Electrostatic discharge protection
US20070268648A1 (en) Protective circuit
KR102522948B1 (ko) 차량용 안전 유닛을 위한 활성화 전압의 제공을 위한 장치 및 방법, 그리고 안전 장치
US8373951B2 (en) Universal serial bus protection circuit
US20220021380A1 (en) Analog Switch with Boost Current for Fast Turn On
US9762052B2 (en) Circuit and method of electrically decoupling nodes
US20210313790A1 (en) Ground fault control for multiple ground paths
JP5143096B2 (ja) 保護回路
CN220985320U (zh) 用于芯片测试的保护电路、含外接大电源的芯片测试系统
US7177127B2 (en) Methods and systems for electrostatic discharge

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20170123

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination