JP2017520978A5 - - Google Patents

Description

[0072]以上の説明は、本明細書で説明した様々な態様を当業者が実施できるようにするために与えたものである。これらの態様に対する様々な変更は当業者には容易に明らかであり、本明細書で定義された一般原理は他の態様に適用され得る。したがって、特許請求の範囲は、本明細書に示された態様に限定されるものではなく、クレーム文言に矛盾しない全範囲を与えられるべきであり、ここにおいて、単数形の要素への言及は、そのように明記されていない限り、「唯一無二の」を意味するものではなく、「１つまたは複数の」を意味するものである。別段に明記されていない限り、「いくつか（some）」という用語は１つまたは複数を指す。当業者に知られている、または後に知られることになる、本開示全体にわたって説明した様々な態様の要素のすべての構造的および機能的均等物は、参照により本明細書に明白に組み込まれ、特許請求の範囲に包含されるものである。さらに、本明細書で開示したいかなることも、そのような開示が特許請求の範囲に明示的に具陳されているかどうかにかかわらず、公に供するものではない。いかなるクレーム要素も、その要素が「ための手段」という語句を使用して明確に具陳されていない限り、ミーンズプラスファンクションとして解釈されるべきではない。
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
回路の正味キャパシタンスを調整するための装置であって、前記装置が、前記回路に結合されるように構成され、前記回路のコモンモードループ帯域幅調整と差動ループ帯域幅調整とを分離するように前記回路の前記正味キャパシタンスを調整するように構成された容量性要素であり、前記容量性要素が、
前記回路の差動ノードに結合されるように構成された交差結合されたキャパシタのペアと、
それぞれのキャパシタに結合された負利得バッファのペアと
を備える、装置。
［Ｃ２］
前記容量性要素が、差動モードで前記回路の寄生キャパシタンスを少なくとも部分的にネゲートするために負キャパシタンスを有するように構成され、前記回路の差動ループ帯域幅を拡張するように構成された、Ｃ１に記載の装置。
［Ｃ３］
前記寄生キャパシタンスが前記回路の１つまたは複数の差動ノードにある、Ｃ２に記載の装置。
［Ｃ４］
前記容量性要素が、コモンモードで前記回路のコモンモードフィードバックループを安定させるために正キャパシタンスを有するように構成された、Ｃ１に記載の装置。
［Ｃ５］
前記容量性要素が、前記回路として相互コンダクタンス回路に結合されるように構成された、Ｃ１に記載の装置。
［Ｃ６］
前記負利得バッファが調節可能である、Ｃ５に記載の装置。
［Ｃ７］
前記回路が差動モードまたはコモンモードのいずれかにあるとき、前記負利得バッファの各々の利得係数が−１未満である、Ｃ６に記載の装置。
［Ｃ８］
前記負利得バッファの各々は、
ソース電極と、ドレイン電極と、前記ドレイン電極に結合されたゲート電極とを備える第１のトランジスタと、
並列に結合された複数の第２のトランジスタと、前記第２のトランジスタの各々が、前記第１のトランジスタの前記ソース電極に結合されたドレイン電極と、接地に結合されたソース電極とを備える、
を備える、Ｃ５に記載の装置。
［Ｃ９］
回路のコモンモードループ帯域幅調整と差動ループ帯域幅調整とを分離するための方法であって、前記方法が、
容量性要素を用いて、コモンモードで前記回路のキャパシタンスを増加させること
を備え、
ここにおいて、前記容量性要素が、
前記回路の差動ノードに結合されるように構成された交差結合されたキャパシタのペアと、
それぞれのキャパシタに結合された負利得バッファのペアと
を備える、方法。
［Ｃ１０］
前記容量性要素を用いて、差動モードで前記回路の寄生キャパシタンスの少なくとも一部分をネゲートすることをさらに備える、Ｃ９に記載の方法。
［Ｃ１１］
前記ネゲートすることおよび前記増加させることが、前記容量性要素の前記負利得バッファを調節することを備える、Ｃ１０に記載の方法。
［Ｃ１２］
前記ネゲートすることが、−１未満の利得係数を有するように前記負利得バッファのうちの１つまたは複数を調節することを備え、
前記増加させることが、０未満の利得係数を有するように前記負利得バッファのうちの１つまたは複数を調節することを備える、Ｃ１０に記載の方法。
［Ｃ１３］
前記負利得バッファの各々は、
ソース電極と、
ドレイン電極と、
前記ドレイン電極に結合されたゲート電極と
を備える第１のトランジスタと、
並列に結合された複数の第２のトランジスタと、前記第２のトランジスタの各々が、 前記第１のトランジスタの前記ソース電極に結合されたドレイン電極と、
接地に結合されたソース電極と、
ゲート電極と
を備える、
を備え、
ここにおいて、前記ネゲートすることおよび前記増加させることが、１つまたは複数の選択された第２のトランジスタの前記ゲートに信号を与えることによって、前記容量性要素の前記負利得バッファを調節することを備える、Ｃ１０に記載の方法。
［Ｃ１４］
前記回路が相互コンダクタンス回路である、Ｃ９に記載の方法。
［Ｃ１５］
回路のコモンモードループ帯域幅調整と差動ループ帯域幅調整とを分離するための装置であって、容量性要素を用いて、前記回路の正味キャパシタンスを調整するための手段を備え、前記容量性要素が、
前記回路の差動ノードに結合されるように構成された交差結合されたキャパシタのペアと、
それぞれのキャパシタに結合された負利得バッファのペアと
を備える、装置。
［Ｃ１６］
前記回路が差動モードにあるとき、調整するための前記手段が、
負キャパシタンスを有することと、
前記正味キャパシタンスを低減するために、前記回路の寄生キャパシタンスを少なくとも部分的にネゲートすることと、
前記回路の差動ループ帯域幅を拡張することと
を行うように構成された、Ｃ１５に記載の装置。
［Ｃ１７］
前記回路がコモンモードにあるとき、調整するための前記手段が、
前記正味キャパシタンスを増加させるために正キャパシタンスを有することと、
前記回路のコモンモードフィードバックループを安定させることと
を行うように構成された、Ｃ１５に記載の装置。
［Ｃ１８］
前記容量性要素が、交差結合されたキャパシタの前記ペアと負利得バッファの前記ペアとを使用して、前記回路の帯域幅または位相マージンを調整するための手段を備える、Ｃ１５に記載の装置。
［Ｃ１９］
前記負利得バッファ中で、前記負利得バッファの利得係数を調節するための手段をさらに備える、Ｃ１８に記載の装置。
［Ｃ２０］
前記負利得バッファの各々の前記利得係数を調節するための前記手段は、前記回路がコモンモードにあるとき、前記利得係数を０未満に調節するように構成され、前記回路が差動モードにあるとき、前記利得係数を−１未満に調節するように構成された、Ｃ１９に記載の装置。
［Ｃ２１］
前記負利得バッファの各々は、
ソース電極と、
ドレイン電極と、
前記ドレイン電極に結合されたゲート電極と
を備える第１のトランジスタと、
並列に結合された複数の第２のトランジスタと、前記第２のトランジスタの各々が、 前記第１のトランジスタの前記ソース電極に結合されたドレイン電極と、
接地に結合されたソース電極と
を備える、
を備え、
ここにおいて、調節するための前記手段が前記複数の第２のトランジスタを備える、Ｃ１８に記載の装置。
［Ｃ２２］
前記回路が相互コンダクタンス回路である、Ｃ１５に記載の装置。
［Ｃ２３］
回路のコモンモードループ帯域幅調整と差動ループ帯域幅調整とを分離するための装置であって、容量性要素を用いて、前記回路の正味キャパシタンスを調整するための手段を備え、前記容量性要素は、
各々が、
接地に結合されたソース電極と、
ドレイン電極と、
ゲート電極と
を備える、交差結合されたトランジスタのペアと、
各々が、
前記交差結合されたトランジスタの各々の前記ドレイン電極に結合された第１の電極と、
前記交差結合されたトランジスタの反対側の各々の前記ゲート電極に結合された第２の電極と
を備える、キャパシタのペアと、
各々が、前記交差結合されたトランジスタの前記各々の前記ドレイン電極に結合されたソース電極を備える、ダイオード接続トランジスタのペアと
を備える、装置。

Claims (15)

1. 回路の正味キャパシタンスを調整するための装置であって、前記装置が、前記回路に結合されるように構成され、前記回路のコモンモードループ帯域幅調整と差動ループ帯域幅調整とを分離するように前記回路の前記正味キャパシタンスを調整するように構成された容量性要素であり、前記容量性要素が、
   前記回路の差動ノードに結合されるように構成された交差結合されたキャパシタのペアと、
   それぞれのキャパシタに結合された負利得バッファのペアと
   を備え、
   ここにおいて、前記容量性要素が、コモンモードの正キャパシタンスを有するように構成された、装置。
2. 前記容量性要素が、差動モードで前記回路の寄生キャパシタンスを少なくとも部分的にネゲートするために負キャパシタンスを有するように構成され、前記回路の差動ループ帯域幅を拡張するように構成され、好ましくは、
   前記寄生キャパシタンスが前記回路の１つまたは複数の差動ノードにある、請求項１に記載の装置。
3. 前記容量性要素が、前記回路として相互コンダクタンス回路に結合されるように構成された、請求項１に記載の装置。
4. 前記負利得バッファが調節可能であり、好ましくは、
   前記回路が差動モードまたはコモンモードのいずれかにあるとき、前記負利得バッファの各々の利得係数が−１未満である、請求項３に記載の装置。
5. 前記負利得バッファの各々は、
   ソース電極と、ドレイン電極と、前記ドレイン電極に結合されたゲート電極とを備える第１のトランジスタと、
   並列に結合された複数の第２のトランジスタと、前記第２のトランジスタの各々が、前記第１のトランジスタの前記ソース電極に結合されたドレイン電極と、接地に結合されたソース電極とを備える、
   を備える、請求項３に記載の装置。
6. 回路のコモンモードループ帯域幅調整と差動ループ帯域幅調整とを分離するための方法であって、前記方法が、
   容量性要素を用いて、コモンモードで前記回路のキャパシタンスを増加させること
   を備え、
   ここにおいて、前記容量性要素が、
   前記回路の差動ノードに結合されるように構成された交差結合されたキャパシタのペアと、
   それぞれのキャパシタに結合された負利得バッファのペアと
   を備え、
   前記容量性要素が、コモンモードの正キャパシタンスに増加される、方法。
7. 前記容量性要素を用いて、差動モードで前記回路の寄生キャパシタンスの少なくとも一部分をネゲートすることをさらに備える、請求項６に記載の方法。
8. 前記ネゲートすることおよび前記増加させることが、前記容量性要素の前記負利得バッファを調節することを備えるか、または、
   前記ネゲートすることが、−１未満の利得係数を有するように前記負利得バッファのうちの１つまたは複数を調節することを備え、
   前記増加させることが、０未満の利得係数を有するように前記負利得バッファのうちの１つまたは複数を調節することを備えるか、または、
   前記負利得バッファの各々が、
   ソース電極と、
   ドレイン電極と、
   前記ドレイン電極に結合されたゲート電極と
   を備える第１のトランジスタと、
   並列に結合された複数の第２のトランジスタと、前記第２のトランジスタの各々が、
   前記第１のトランジスタの前記ソース電極に結合されたドレイン電極と、
   接地に結合されたソース電極と、
   ゲート電極と
   を備える、
   を備え、
   ここにおいて、前記ネゲートすることおよび前記増加させることが、１つまたは複数の選択された第２のトランジスタの前記ゲートに信号を与えることによって、前記容量性要素の前記負利得バッファを調節することを備える、請求項７に記載の方法。
9. 回路のコモンモードループ帯域幅調整と差動ループ帯域幅調整とを分離するための装置であって、容量性要素を用いて、前記回路の正味キャパシタンスを調整するための手段を備え、前記容量性要素が、
   前記回路の差動ノードに結合されるように構成された交差結合されたキャパシタのペアと、
   それぞれのキャパシタに結合された負利得バッファのペアと
   を備え、
   ここにおいて、前記回路がコモンモードにあるとき、調整するための前記手段が、
   前記正味キャパシタンスを増加させるために正キャパシタンスを有するように構成された、装置。
10. 前記回路が差動モードにあるとき、調整するための前記手段が、
    負キャパシタンスを有することと、
    前記正味キャパシタンスを低減するために、前記回路の寄生キャパシタンスを少なくとも部分的にネゲートすることと、
    前記回路の差動ループ帯域幅を拡張することと
    を行うように構成された、請求項９に記載の装置。
11. 前記容量性要素が、交差結合されたキャパシタの前記ペアと負利得バッファの前記ペアとを使用して、前記回路の帯域幅または位相マージンを調整するための手段を備える、請求項９に記載の装置。
12. 前記負利得バッファ中で、前記負利得バッファの利得係数を調節するための手段をさらに備え、好ましくは、
    前記負利得バッファの各々の前記利得係数を調節するための前記手段は、前記回路がコモンモードにあるとき、前記利得係数を０未満に調節するように構成され、前記回路が差動モードにあるとき、前記利得係数を−１未満に調節するように構成された、請求項１１に記載の装置。
13. 前記負利得バッファの各々は、
    ソース電極と、
    ドレイン電極と、
    前記ドレイン電極に結合されたゲート電極と
    を備える第１のトランジスタと、
    並列に結合された複数の第２のトランジスタと、前記第２のトランジスタの各々が、
    前記第１のトランジスタの前記ソース電極に結合されたドレイン電極と、
    接地に結合されたソース電極と
    を備える、
    を備え、
    ここにおいて、調節するための前記手段が前記複数の第２のトランジスタを備える、請求項１１に記載の装置。
14. 前記回路が相互コンダクタンス回路である、請求項６に記載の方法または請求項９に記載の装置。
15. 回路のコモンモードループ帯域幅調整と差動ループ帯域幅調整とを分離するための装置であって、容量性要素を用いて、前記回路の正味キャパシタンスを調整するための手段を備え、前記容量性要素は、
    各々が、
    接地に結合されたソース電極と、
    ドレイン電極と、
    ゲート電極と
    を備える、交差結合されたトランジスタのペアと、
    各々が、
    前記交差結合されたトランジスタの各々の前記ドレイン電極に結合された第１の電極と、
    前記交差結合されたトランジスタの反対側の各々の前記ゲート電極に結合された第２の電極と
    を備える、キャパシタのペアと、
    各々が、前記交差結合されたトランジスタの前記各々の前記ドレイン電極に結合されたソース電極を備える、ダイオード接続トランジスタのペアと
    を備える、装置。