JP2017514556A - Ｉｃダイ、超音波プローブ、超音波診断システム及び方法 - Google Patents

Ｉｃダイ、超音波プローブ、超音波診断システム及び方法 Download PDF

Info

Publication number
JP2017514556A
JP2017514556A JP2016559408A JP2016559408A JP2017514556A JP 2017514556 A JP2017514556 A JP 2017514556A JP 2016559408 A JP2016559408 A JP 2016559408A JP 2016559408 A JP2016559408 A JP 2016559408A JP 2017514556 A JP2017514556 A JP 2017514556A
Authority
JP
Japan
Prior art keywords
die
conductive
conductive contact
edge
contact plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016559408A
Other languages
English (en)
Other versions
JP6495322B2 (ja
JP2017514556A5 (ja
Inventor
エグベルトゥス レイニエル ヤコブス
エグベルトゥス レイニエル ヤコブス
ヨハネス ウィルヘルムス ウィーカンプ
ヨハネス ウィルヘルムス ウィーカンプ
ニールス コーネリス ウィルヘルムス ヨハネス レイケルス
ニールス コーネリス ウィルヘルムス ヨハネス レイケルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2017514556A publication Critical patent/JP2017514556A/ja
Publication of JP2017514556A5 publication Critical patent/JP2017514556A5/ja
Application granted granted Critical
Publication of JP6495322B2 publication Critical patent/JP6495322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/12—Diagnosis using ultrasonic, sonic or infrasonic waves in body cavities or body tracts, e.g. by using catheters
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4444—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device related to the probe
    • A61B8/445—Details of catheter construction
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • A61B8/4494—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer characterised by the arrangement of the transducer elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N1/00—Electrostatic generators or motors using a solid moving electrostatic charge carrier
    • H02N1/002—Electrostatic motors
    • H02N1/006—Electrostatic motors of the gap-closing type
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Veterinary Medicine (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Public Health (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Gynecology & Obstetrics (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

集積回路（ＩＣ）ダイの少なくとも１つの縁部１０２によって画定された主面を有するＩＣダイ１００であって、前記主面が、少なくとも１つの縁部を越えて前記主面から延びる複数の導電性コンタクトプレート１３０を担持し、それにより、各コンタクトプレートが、少なくとも１つの縁部によって画定された露出された接触面部分１３２を含んで、本体２００の少なくとも１つの更なる縁部２２０にある更なる導電性接触面部分２３０と対合し、前記少なくとも１つの更なる縁部が、ＩＣダイを受けるためのキャビティを画定する、ＩＣダイ１００が開示される。そのようなＩＣダイを含む超音波プローブ、及びそのようなＩＣダイにコンタクトを提供する方法も開示される。

Description

本発明は、超音波検知領域を備えるＩＣダイ等、複数のコンタクトを担持する集積回路（ＩＣ：integrated circuit）ダイに関する。
本発明は、更に、そのようなＩＣダイを備える先端を含む超音波プローブに関する。
本発明は、更に、そのような超音波プローブを含む超音波診断システムに関する。
本発明は、更に、そのようなＩＣダイにコンタクトを提供する方法に関する。
ＩＣは、様々な適用領域で使用されている。ＩＣは、典型的には、プリント回路基板等の何らかのキャリアに取り付けられ得るダイ又はチップの形態で提供され、ここで、ＩＣダイとキャリアとの間の電気接続は、任意の適切な態様で、例えばボンドワイヤ及びボールグリッドアレイ等を使用して提供され得る。多くの適用領域において、電気接続の性質は特に重要でない。なぜなら、通常、ＩＣダイはパッケージングされて外界から保護され、ＩＣダイ、キャリア、及びそれらの間の電気接続の寸法が大きい設計自由度を示すからである。
ＩＣダイはますます多機能になっており、例えば、多様な異なるデバイスで利用され得る検知機能を備えることがある。一例が米国特許出願公開第２０１２／００９２１２７Ａ１号に提供されており、ここでは、センサ機能を含むＩＣダイが、手書き及び指紋認識を提供するために携帯電話に含まれる。ＩＣダイは、携帯電話に埋め込まれる。この従来技術の引用文献における一実施形態では、限定はしないがＡＳＩＣを含む１つ又は複数のＩＣを直接取り付けるためのプラットフォームとして、複合型センサデバイスの可撓性の上側基板が提供される。検知ワイヤ及び引き回しリード線を含む可撓性の上側基板が下側基板の縁部の周りに巻き付けられ得、巻き付けられた縁部が１つ又は複数のＩＣを担持し、従って、ＩＣは下側基板と上側基板との間に位置され、それにより、携帯電話の縁部に延びるデバイス及びガラスカバープレートでの最小の縁部輪郭を容易に実現する。
しかし、特定の適用領域では、ＩＣダイとそのキャリアとの間の電気接続の特定の性質がより重要である。例えば、超音波検知機能を含むＩＣダイが、超音波カテーテル等の超音波プローブの検知先端として使用されることが増えており、その際、ＩＣダイと超音波プローブの本体との間の電気相互接続は、比較的露出され、従って損傷をより受けやすい。
超音波検知機能を含むＩＣダイの非限定的な例は、微細加工された静電容量型超音波トランスデューサ（ＣＭＵＴ：capacitive micro-machined ultrasonic transducer）デバイスである。ＣＭＵＴデバイスはますます一般的となっている。なぜなら、ＣＭＵＴデバイスは、優れた帯域幅及び音響インピーダンス特性を提供し得るからであり、この特性が、ＣＭＵＴデバイスを例えば圧電トランスデューサよりも好ましいものにしている。ＣＭＵＴ膜の振動は、（例えば超音波を使用して）圧力を印加することによってトリガされ得るか、又は電気的に誘導され得る。しばしば特定用途向け集積回路（ＡＳＩＣ：application specific integrated circuit）等の集積回路（ＩＣ）によるＣＭＵＴデバイスへの電気接続が、デバイスの送信モードと受信モードとの両方を容易に実現する。受信モードでは、膜位置の変化が電気容量の変化をもたらし、これは電子的に記録され得る。送信モードでは、電気信号の印加が膜の振動を引き起こす。
ＣＭＵＴデバイスは、一般に、バイアス電圧が印加された状態で動作する。ＣＭＵＴは、いわゆる崩壊モードで動作され得、このモードでは、膜を制約し、基板に対して膜の一部を制限するために、印加されるバイアス電圧が崩壊電圧を超えるように増加される。ＣＭＵＴデバイスの動作周波数は、膜の材料及び物理的特性、例えば剛性、並びにキャビティのサイズによって特徴付けられる。バイアス電圧及びＣＭＵＴデバイスの適用も動作モードに影響を及ぼす。圧力は、膜の偏向を引き起こし、これが、容量の変化として電子的に検知される。次いで、圧力読取値が導出され得る。
ＩＣダイと超音波プローブの本体との電気相互接続は、ボンドワイヤを使用して提供され得るが、ボンドワイヤは、比較的壊れ易く、ＩＣダイの検知領域へのレンズ材料（時として音響窓と呼ばれる）の均質な塗布を妨げるか、又は更にはできなくすることがある。なぜなら、この塗布プロセス中、ボンドワイヤが損壊されないことに注意が払われなければならないからである。更に、このレンズ材料の高さは、典型的にはボンドワイヤの所要の最小ピッチによって定められる。ボンドワイヤは典型的にはＩＣダイの外縁部の周りで湾曲するため、これは、プローブの感度を損なうことがあり、プローブ先端の断面の全体的な寸法を増加させ得る。これは、コンパクトな超音波プローブ（例えばカテーテル）が必須である環境（例えば心臓検査）で使用するためのそのようなコンパクトなプローブの形成を妨げることがある。
本発明は、超音波プローブのキャビティ等の受取体積内でのＩＣダイの集積を容易にするロバストなコンタクトを有する、ＩＣデバイスを提供しようとするものである。
本発明は、更に、そのようなＩＣダイを含む超音波プローブを提供しようとするものである。
本発明は、更に、ＩＣダイにロバストなコンタクトを提供する方法を提供しようとするものである。
一態様によれば、ＩＣダイの少なくとも１つの縁部によって画定された主面を有する当該ＩＣダイであって、前記主面が、キャビティ内に前記ＩＣダイを懸架するための複数の導電性コンタクトプレートを担持し、各導電性コンタクトプレートが、本体の少なくとも１つの更なる縁部にある更なる導電性接触面部分と対合するため前記少なくとも１つの縁部によって画定された露出された接触面部分を含むように、前記複数の導電性コンタクトプレートは、前記少なくとも１つの縁部を越えて前記主面から延び、前記少なくとも１つの更なる縁部が、前記ＩＣダイを受けるための前記キャビティを画定する、ＩＣダイが提供される。
ＩＣダイの境界又は縁部を越えて延びるコンタクトプレートを提供することにより、コンタクトプレートの底部、即ち少なくとも１つの縁部によって画定された接触面部分と、ＩＣダイを取り囲むように意図された受取表面、例えばＩＣダイを受けるためのキャビティを画定する本体の少なくとも１つの更なる縁部とによってロバストなコンタクトが実現され得る。これは、ＩＣダイと受取表面との間の電気的接触を確立する単純な態様を提供するだけでなく、更に、ＩＣダイの主面から出るコンタクトが実質的に平坦であることを保証し、それにより、必要な場合に主面上へのレンズ材料の均質な堆積を容易にする。
これは、主面が超音波検知領域を更に備える場合に特に重要である。なぜなら、そのような実施形態では、低減された厚さで形成され得るレンズ材料の均質性が向上し、それにより、ＩＣダイの感度が改良されることから、超音波検知領域の画像形成機能が向上し得るからである。
一実施形態では、超音波検知領域は、複数の微細加工された静電容量型トランスデューサ（ＣＭＵＴ）要素によって画定される。これは、均質なレンズ材料が比較的小さい厚さに容易に形成され得るため、特に高感度の超音波検知領域を容易に実現するという利点を有する。
主面は、複数のボンドパッドを備えることができ、各導電性コンタクトプレートが前記ボンドパッドの１つから延びる。例えば、導電性コンタクトプレートは、ボンドパッド上にめっきされ得る。代替として、導電性コンタクトプレートは、例えばめっきによって、ボンドパッドから延在するトレンチ内に形成され得、これは、ＩＣダイの主面が面一であり得る、即ちコンタクトプレートが主面の上に形成されるのではなく主面内に位置するという利点を有する。
導電性コンタクトプレートは、金属又は金属合金から形成され得る。幾つかの実施形態では、金属又は金属合金は、磁気共鳴撮像デバイス等の磁性デバイス内でのＩＣダイの使用を容易にするために、反磁性であり得る。例えば、反磁性金属は、銅、又はニッケル、又は任意の他の適切な反磁性金属であり得る。
コンタクトプレートは、好ましくは、少なくとも２０ミクロン、少なくとも５０ミクロン、又は更には少なくとも１００ミクロンの厚さを有して、コンタクトプレートのロバスト性を実質的に高め、それにより、ＩＣダイのその受取体への取付中又はＩＣダイの使用中に導電性コンタクトプレートが損壊されるのを更に防止する。
一実施形態では、ＩＣダイは、単一の連続的な縁部を備える。例えば、ＩＣダイは円形ダイであり得る。
更なる態様によれば、上の実施形態の１つによる超音波検知領域を含むＩＣダイを含む先端と、ＩＣダイを備えるキャビティを画定する少なくとも１つの更なる縁部を有する本体とを備える超音波プローブであって、前記少なくとも１つの更なる縁部が、複数の第１の更なる導電性接触面を備え、各第１の更なる導電性接触面が、前記コンタクトプレートの１つの接触面部分に導電結合される、超音波プローブが提供される。導電性コンタクトプレートと１つ又は複数の本体縁部との間の接触面にＩＣダイと先端本体とのコンタクトを提供することによって、特にコンパクトであり且つロバストなコンタクトの組が提供され、これは、ＩＣダイの超音波検知領域にわたって比較的厚い保護層を不要にし、それにより、前方視超音波カテーテル等、超音波プローブのロバスト性及び感度を改良する。
各第１の更なる導電性接触面が、導電性はんだ又は導電性接着剤によって前記コンタクトプレートの１つの接触面部分に導電結合され得る。
一実施形態では、前記本体がフレックスフォイルを備え、フレックスフォイル上に複数の導電性トラックを含み、各導電性トラックが、前記第１の更なる接触面の１つを含む。これは、特に小さいフォームファクタを有する超音波プローブが提供され得るという利点を有し、これは、心臓等、患者の身体の厄介な領域でのそのようなプローブの使用を容易にする。これは、特に、ＩＣダイが単一の連続的な縁部を有する場合、例えば円形ダイである場合に当てはまる。
先端は、信号処理回路構成入力に導電結合された複数の回路基板コンタクトを担持するプリント回路基板上に信号処理回路構成を更に収容し；フレックスフォイルは、ＩＣダイを収容する環状区域と、環状区域から延びる弧状区域とを備え、前記弧状区域は、対向する縁部の対を備え、各縁部が、複数の第２の更なる導電性接触面を備え、各第２の更なる導電性接触面が、前記導電性トラックの１つの一部を形成し；及び各第２の更なる導電性接触面が、前記回路基板コンタクトの１つに導電結合される。この構成は、特にコンパクトな先端の形成を容易にする。
先端は、樹脂内にカプセル化され得、外界への露出から信号処理回路構成を保護する。
別の態様によれば、本発明の一実施形態による超音波プローブを備える超音波診断システムが提供される。
更に別の態様によれば、ＩＣダイにコンタクトを提供する方法であって、当該方法は、複数のＩＣダイを備えるウェハを提供するステップであって、各ダイが、複数の導電性コンタクトを担持する主面を備え、ダイが、犠牲領域によって互いから空間的に分離される、ステップと；それぞれの主面に導電性コンタクトプレートを形成するステップであって、前記導電性コンタクトプレートのそれぞれが、前記導電性コンタクトの１つから前記犠牲領域の１つに延在する、ステップと；各ＩＣダイの主面がＩＣダイの少なくとも１つの縁部によって画定されるように、前記犠牲領域を除去することによってＩＣダイをシンギュレーションするステップとを含み、各導電性コンタクトプレートが、本体の少なくとも１つの更なる縁部にある更なる導電性接触面部分と対合するため前記少なくとも１つの縁部によって画定された露出された接触面部分を含むように、前記導電性コンタクトプレートが、前記主面から前記少なくとも１つの縁部を越えて延在し、前記少なくとも１つの更なる縁部が、前記ＩＣダイを受けるための前記キャビティを画定する、方法が提供される。これは、前に説明したように受取キャビティ内にＩＣダイが配置されるべき用途において使用され得る複数のＩＣダイを提供する。
導電性コンタクトプレートを前記それぞれの主面上に形成するステップは、特にロバストなコンタクトプレートの組を得るためにそれぞれの主面上に導電性材料をめっきすることによって、少なくとも２０ミクロンの厚さに導電性コンタクトプレートを形成するステップを含むことがある。
一実施形態では、この方法は、前記それぞれの主面に複数のトレンチを形成するステップを更に含み、各トレンチは、前記導電性コンタクトの１つから前記犠牲領域の１つに延在し、導電性コンタクトプレートを前記それぞれの主面上に形成するステップは、前記トレンチに導電性材料を充填するステップを含む。これは、実質的に面一の主面を有するＩＣダイが生成され得るという利点を有する。
本発明の実施形態を、添付図面を参照して非限定的な例によってより詳細に説明する。
本発明の一実施形態によるＩＣダイのコンタクトを形成する方法を概略的に示す。 図１の方法に従って製造されるＩＣダイの非限定的な例の断面図を概略的に示す。 図１の方法のステップに対する変形形態を概略的に示す。 本発明の別の実施形態によるＩＣダイのコンタクトを形成する方法を概略的に示す。 図４の方法に従って製造されるＩＣダイの非限定的な例の断面図を概略的に示す。 本発明の一実施形態による超音波プローブの本体の一態様の上面図を概略的に示す。 本発明の一実施形態による超音波プローブの先端の一態様の断面図を概略的に示す。 本発明の一実施形態による超音波プローブの先端を形成するための方法を概略的に示す。 本発明の一実施形態による超音波プローブの一態様の斜視図を概略的に示す。 本発明の一実施形態による超音波プローブを含む超音波診断システムの非限定的な例を概略的に示す。
図面は概略に過ぎず、正しい縮尺で描かれていないことを理解されたい。また、図面を通して、同一又は同様の部分を示すために同じ参照番号が使用されることも理解されたい。
図１は、本発明の一実施形態によるＩＣダイのコンタクトを形成する方法を概略的に示す。典型的には、コンタクトは、ＩＣダイ１００がウェハ１の一部を形成するときに形成され、ここで、ＩＣダイ１００は、ウェハ１の犠牲部分２によって分離されている。ステップ（ａ）で、そのようなウェハ１が提供される。ウェハ１は、任意の適切な材料又は材料の組合せから形成され得、任意の適切な寸法、例えば４インチ、６インチ、及び８インチの直径等を有し得る。また、ウェハ１上のＩＣダイ１００は、任意の適切な機能又は回路構成を含む任意の適切なＩＣダイであり得る。理解されるように、ＩＣダイ１００の性質又は実施形態は、本発明の少なくとも幾つかの態様に特には重要でない。なぜなら、以下により詳細に説明するように、これらの態様は、ＩＣダイ１００の形状に合致する受取体の凹部又はキャビティ内にＩＣダイ１００が取り付けられ得るように、任意の適切な形状を有する任意のタイプのＩＣダイ１００にコンタクトを提供することに単に関係するからである。
幾つかの実施形態では、ＩＣダイ１００の主面は、中央検知領域１１０、例えば超音波トランスデューサのアレイ（ＣＭＵＴセル又は圧電超音波トランスデューサのアレイ等）を備え得る。そのような検知アレイの製造は、それ自体良く知られており、簡潔にするために、更に詳細には説明しない。任意の適切な態様で提供され得る任意の適切な中央検知領域１１０が使用され得ると言えば十分である。ＩＣダイ１００は、任意の適切な形状、例えば円形状又は多角形状を有し得る。幾つかの実施形態では、例えば、以下により詳細に説明するようにＩＣダイ１００が超音波プローブに集積されるべき場合、ＩＣダイ１００は円形状を有し得る。
ＩＣダイ１００は、典型的には、主面内又は主面上にあるＩＣダイ１００の内部回路構成への電気コンタクトを提供するための複数のボンドパッド１２０又は他の外部コンタクトを備える。ボンドパッド１２０は、任意の適切な形状を有し得、例えば、超音波トランスデューサアレイ（例えばＣＭＵＴアレイ又は圧電超音波センサアレイ）等の検知領域１１０を取り囲む主面の周縁領域に位置され得る。ボンドパッド１２０は、任意の適切な導電性材料から形成され得る。例えば、ＣＭＯＳ製造プロセスの場合、ボンドパッド１２０は、シリサイド系ポリシリコン、銅、アルミニウム、銅／アルミニウム合金等から形成され得る。磁場内、例えばＭＲＩデバイスの磁場内でＩＣダイ１００が使用されるべき場合には銅が使用され得る。これは、銅が、磁場と弱い相互作用しかしない反磁性金属であるからであり、従って、そのような磁場内での少量の銅又は別の適切な反磁性金属（例えばニッケル若しくはチタン）は、実質的に磁場に干渉しないか、又は磁場を乱さない。
明瞭にするために、犠牲ウェハ部分２によって取り囲まれる単一のＩＣダイ１００を含むウェハ１の一部のみが示されている。ウェハ１が典型的にはシンギュレーションされる複数のＩＣダイを備えることを理解すべきである。
ステップ（ｂ）で、ウェハ１の主面（上面）は、後続のめっきステップ中にウェハ１の表面にわたって電流を拡散させるための導電性金属ベース層３を設けられる。銅、ニッケル、チタン、又はクロム等、任意の適切な金属又は金属合金がこの目的で使用され得る。幾つかの実施形態では、金属ベース層３は、銅、ニッケル、又はチタン等の反磁性金属である。金属ベース層３は、任意の適切な態様で、例えばスパッタリング及び／又は蒸着や、物理気相成長（ＰＶＤ：physical vapour deposition）等によって形成され得る。形成されるべきコンタクトが、無電解めっき又は他の金属堆積ステップを使用して形成される場合には、金属ベース層３は省略され得る。しかし、形成されるべきコンタクトが比較的大きい厚さ、例えば数十ミクロン、即ち２０ミクロン、５０ミクロン、１００ミクロン以上等を有する場合、電気めっきは金属層を形成するための特に迅速な技法であるため、電気めっきが特に有利である。
次に、例えばスピンコーティングによって、ステップ（ｃ）に示されるように、ウェハ１の露出された主面の上にフォトレジスト層４が形成される。ポリイミド及びノボラック（Novolac）等、任意の適切なフォトレジスト材料が使用され得るが、他の適切なフォトレジスト材料も当業者には明らかである。
その後、ステップ（ｄ）で、トレンチ５を形成するためにレジスト層４がパターン形成され、トレンチ５は、ボンドパッド１２０上の領域を開き、ボンドパッド１２０からウェハ１の犠牲領域２内に延びる。金属ベース層３が存在する場合には、トレンチ５によって金属ベース層３が露出される。金属ベース層３が存在しない場合には、トレンチ５によって、ボンドパッド１２０、及びウェハ１の領域が露出される。トレンチ５は、任意の適切な態様で形成され得、例えば、フォトマスク（図示せず）を通るＵＶ放射を使用してレジスト層４を現像し、現像された（又は現像されていない）フォトレジスト材料を例えば適切な溶剤を使用して除去してトレンチ５を形成することによって形成され得る。これはそれ自体良く知られているため、簡潔にするために、より詳細には説明しない。
この点で、フォトレジスト層４の代わりにハードマスク層を使用し、後に、トレンチ５を形成するために、適切なエッチングレシピを使用してハードマスク層がパターン形成されるようにすることも同様に実現可能であることに留意されたい。この実施形態では、金属ベース層３は、例えばエッチングストップ層として使用され得る。ここでも、これはそれ自体良く知られているため、簡潔にするために、より詳細には説明しない。
ステップ（ｅ）で、ボンドパッド１２０からウェハ１の犠牲領域２内に延びるコンタクトプレート１３０を形成するために、トレンチ５に導電性材料、好ましくは金属が（一部）充填される。幾つかの実施形態では、金属は、上で既に説明した理由から、銅又はニッケル等の反磁性金属である。無電解めっき又は電気めっき等、任意の適切な堆積技法を使用してトレンチ５に導電性材料が充填され得る。電気めっきは、比較的高速でコンタクトプレート１３０を形成するのに特に適している。これは、例えば、コンタクトプレート１３０が数十ミクロン、例えば５０ミクロン又は１００ミクロン以上の厚さに形成される場合に有利である。
次に、ステップ（ｆ）に示されるように、存在する場合には金属ベース層３を露出させるために、フォトレジスト層４がウェハ１からストリップされる。金属ベース層３が存在しない場合には、ウェハ１が露出される。フォトレジスト層４は、任意の適切な溶剤又は流体を使用してストリップされ得る。代替として、ハードマスクが代わりに使用される場合、ハードマスクは、この時点で、例えば金属ベース層３で終端する適切なエッチングレシピを使用して除去され得る。
ステップ（ｇ）は、金属ベース層３が存在する場合にのみ適用される任意選択的なステップである。このステップでは、犠牲領域２を含むウェハ１の主面を露出させるために、例えば適切なエッチングレシピを使用して金属ベース層３の露出部分が除去される。金属ベース層３はそれぞれのコンタクトプレート１３０間の短絡を形成するため、このステップが必要である。金属ベース層３が、コンタクトプレート１３０に対して選択的に除去され得る金属から形成される場合、例えば金属ベース層３とコンタクトプレート１３０とが異なる金属から形成される場合、金属ベース層３の露出部分は、マスクレスステップで、即ちコンタクトプレート１３０をハードマスクとして使用して除去され得る。代替として、例えば金属ベース層３とコンタクトプレート１３０とが同様又は同一の金属から形成される場合、コンタクトプレート１３０によって占有される領域外の金属ベース層３を選択的に除去するためにリソグラフィマスクが塗布され得る。
最後に、ステップ（ｈ）に示されるように、ＩＣダイ１００が個別化される。このために、ウェハ１の犠牲部分２が、例えば裏面エッチングステップによって選択的に除去される。裏面エッチングステップは、円形ＩＣダイを形成するときに一般に適用される。なぜなら、典型的には、そのようなダイ形状はウェハダイシングによって得ることができないからである。そのようなウェハ裏面エッチングプロセスは、それ自体良く知られているため、簡潔にするために、更に詳細には説明しない。得られるＩＣダイ１００は、複数のコンタクトプレート１３０を備え、これらのコンタクトプレート１３０は、縁部１０２（又は多角形ＩＣダイの場合には複数の縁部）を越えてボンドパッド１２０から延在する。
ステップ（ｈ）でのＡ−Ａ’線に沿ったＩＣダイ１００の非限定的な例示的実施形態の断面図が、図２に概略的に示されている。ＩＣダイは、ここでは複数のＣＭＵＴセル１５０によって画定された検知領域１１０を備え、各ＣＭＵＴセル１５０が、キャビティ１５６によって第２の電極１５４から分離された第１の電極１５２を含む。第１の電極１５２と第２の電極１５４とは、任意の適切な導電性材料、例えばアルミニウム、銅、及びニッケル等を含む適切な金属又は金属合金から形成され得る。第１の電極１５２及び第２の電極１５４は、それぞれの電気絶縁層（図示せず）によってキャビティ１５６から分離され得、電気絶縁層は、任意の適切な誘電体材料、例えばＳｉＯ２又はＳｉ３Ｎ４等を含み得る。第２の電極１５４は、ＣＭＵＴセル１５０の膜に埋め込まれることができ、この膜は、（パターン形成された）誘電体層スタック１０６の一部を形成し得、誘電体層スタック１０６は、適切な誘電体材料、例えばＳｉＯ２又はＳｉ３Ｎ４等からなる１つ又は複数の層を含み得る。しかし、他のタイプのセンサセル、例えば圧電超音波センサセルも同様に実現可能であること、又は幾つかの実施形態では検知領域１１０が存在しなくてもよいことを理解されたい。
任意の適切な導電性材料から形成され得る誘電体層スタック１０６の少なくとも一部、例えばバイア１０８を通って延在する導電性インターコネクトによって、ボンドパッド１２０は、典型的には、ＩＣダイ１００内部の導電性構造に接続される。ＩＣダイ１００は、典型的には基板１０４を備え、基板１０４は、例えば特定用途向け集積回路（ＡＳＩＣ）を画定する回路要素（図示せず）を含み得、この回路要素は、それ自体良く知られているように、メタライゼーションスタック（図示せず）によって相互接続され得る。
ＣＭＵＴセル１５０は、任意の適切な材料又は材料の組合せ、例えば１つ又は複数の誘電体層から形成され得るパッシベーション及び／又は平坦化層スタック１０５によって、基板１０４（及びメタライゼーションスタック）から分離され得る。バイア１０８は、パッシベーション及び／又は平坦化層スタック１０５を通って延在し得、ボンドパッド１２０を、基板１０４上に形成された回路要素に接続する。代替として、別個のバイア（図示せず）が、パッシベーション及び／又は平坦化層スタック１０５を通って存在し得、それにより、バイア１０８は、これらの別個のバイア及びメタライゼーションスタックを介して回路要素に接続される。
金属コンタクトプレート１３０は、ボンドパッド１２０から、ＩＣダイ１００の縁部（又は複数の縁部）１０２を越えて延在し、それにより、金属コンタクトプレート１３０は、縁部１０２によって画定された接触面部分１３２を含む。これにより、ＩＣダイ１００が、１つ又は複数の更なる縁部によって画定された本体の凹部等に配置され、それによりＩＣダイ１００の大部分がこの凹部内に凹設され、一方、コンタクトプレート１３０の接触面部分１３２は、この本体の更なる縁部と係合し、それによりＩＣダイ１００が凹部等の中で懸架される。非限定的な例によって以下により詳細に説明するように、本体縁部は、典型的には、コンタクトプレート１３０の接触面部分１３２と係合するための更なるコンタクトを備える。
図２は、超音波検知領域１１０を含むＩＣダイ１００の非限定的な例を与えているに過ぎないことを理解すべきである。前に説明したように、ＩＣダイ１００の内部構造又は機能は、本発明の少なくとも幾つかの実施形態には特に重要でない。なぜなら、これらの実施形態の発明概念は、ＩＣダイ１００が凹部等に取り付けられるときに、凹部を画定する縁部と係合してＩＣダイ１００を担持することができるコンタクトプレート１３０を提供することであるからである。
図１の方法では、コンタクトプレート１３０は、レジスト層４に形成されるトレンチ５の寸法によって定められるように、ウェハ１の犠牲領域２内に延在するように形成される。この点で、トレンチ５の幾つかは、中に形成されるコンタクトプレート１３０がウェハ１の犠牲領域２を越えて延在するように細長くてよいことに留意されたい。これは、図３に概略的に示される。これは、例えば前述の裏面エッチングステップによるウェハ１からのＩＣダイ１００の解放時に、ＩＣダイ１００が、延在したコンタクトプレート１３０によってウェハ１内で懸架されたままであるという利点を有する。次いで、ＩＣダイ１００は、制御された態様で、例えば延在したコンタクトプレート１３０を打抜き又はレーザカットすることによってウェハ１から解放され得る。
図４は、コンタクトプレート１３０を形成するための代替方法を概略的に示し、ここでは、コンタクトプレート１３０は、図１におけるようにダイの主面の上ではなく、ＩＣダイ１００内に形成される。図１と図４との両方において同じ参照番号は、図１の詳細な説明で前述したものと同じ意味合いを有し、従って、これらの参照番号に対応する特徴は、簡潔にするために、再び詳細には説明しない。前述したのと同様に、方法は、ウェハ１を提供するステップ（ａ）で始まり、ここで、ＩＣダイ１００は、ウェハ１の犠牲部分２によって分離される。前述したのと同様に、各ＩＣダイ１００は、典型的には、主面内又は主面上のＩＣダイ１００の内部回路構成への電気コンタクトを提供するための複数のボンドパッド１２０又は他の外部コンタクトを備える。ボンドパッド１２０は、超音波トランスデューサアレイ（例えばＣＭＵＴアレイ又は圧電超音波センサアレイ）等、検知領域１１０を取り囲み得る。
ステップ（ｂ）で、前に説明したのと同様に、ウェハ１の主面の上にフォトレジスト層４が形成されて現像される。次に、ステップ（ｃ）で、現像されたフォトレジスト層４によって露出されたウェハ１の領域にトレンチ５’が形成される。トレンチ５’は、適切なエッチングレシピによって形成され得、各トレンチ５’は、典型的にはボンドパッド１２０に沿って延在する。選択されるエッチングレシピに対してボンドパッド１２０が不活性である場合には、ボンドパッド１２０は、パターン形成されたフォトレジスト層４によって露出され得、即ちエッチングレシピに露出され得る。これは、パターン形成されたフォトレジスト層４の開口が、ボンドパッド１２０のそれぞれの縁部と正確に位置合わせされる必要がないという利点を有する。トレンチ５’を形成するためのエッチングステップは、ＩＣダイ１００内のエッチングストップ層で終端し得る。例えば、基板１０４の上のパッシベーション及び／又は平坦化スタック１０６が、エッチングストップ層として使用され得る。代替として、専用のエッチングストップ層が、それ自体良く知られているようにＩＣダイ１００内に含まれ得る。
次に、コンタクトプレート１３０を形成するために、導電性材料、例えば前に説明した反磁性金属等の金属がトレンチ５’に充填される。これは、ステップ（ｄ）に示されている。コンタクトプレート１３０の形成に先立って、任意選択的に、少なくともトレンチ５’内での金属ベース層３の堆積が行われ得る。これは明示的には図示されていない。その後、前に説明したのと同様に、ステップ（ｅ）でフォトレジスト４が除去され、ステップ（ｆ）でＩＣダイ１００が個別化されてＩＣダイが形成され、ここで、コンタクトプレート１３０は、ＩＣダイ１００の主面と面一である。
これは、より詳細には図５に示されている。図５は、図４のステップ（ｆ）に示されるＡ−Ａ’線に沿ったＩＣダイ１００の非限定的な例の断面図を概略的に示す。図２と図５との両方において同じ参照番号は、図２の詳細な説明で前述したものと同じ意味合いを有し、従って、これらの参照番号に対応する特徴は、簡潔にするために、詳細には再度説明しない。見て分かるように、コンタクトプレート１３０は、ここではＩＣダイ１００内に凹設されており、それにより、コンタクトプレート１３０の上面が、ボンドパッド１２０と任意選択的な検知領域１１０とを含むＩＣダイ１００の主面と面一である。これは、コンタクトプレート１３０があまりロバストでないことを代償として、ＩＣダイ１００が特に面一の態様で受取キャビティ内に受け取られるようにする。なぜなら、コンタクトプレート１３０の厚さがここでは誘電体層スタック１０６の厚さによって定められるからであり、これは、例えば、１００ミクロン以上の比較的大きい膜直径をそれぞれ有する複数のＣＭＵＴセル１５０を備えるＩＣダイ１００の場合、誘電体層スタック１０６の厚さを５〜１０ミクロンの範囲内にする。
図５において、金属コンタクトプレート１３０は、ボンドパッド１２０（及び適用可能な場合には、下にあるバイア１０８）の側面からＩＣダイ１００の縁部１０２を越えて延在し、それにより、金属コンタクトプレート１３０は、縁部１０２によって画定された接触面部分１３２を含む。これにより、ＩＣダイ１００が、１つ又は複数の更なる縁部によって画定された本体の凹部等に配置され、それにより、ＩＣダイ１００の大部分がこの凹部内に凹設され、一方、コンタクトプレート１３０の接触面部分１３２は、この本体の更なる縁部と係合し、それにより、ＩＣダイ１００が凹部等の中で懸架される。非限定的な例によって以下により詳細に説明するように、本体縁部は、典型的には、コンタクトプレート１３０の接触面部分１３２と係合するための更なるコンタクトを備える。
図２と同様に、図５は、超音波検知領域１１０を含むＩＣダイ１００の非限定的な例を与えているに過ぎないことを理解すべきである。前に説明したように、ＩＣダイ１００の内部構造又は機能は、本発明の少なくとも幾つかの実施形態には特に重要でない。なぜなら、これらの実施形態の発明概念は、凹部を画定する縁部とコンタクトプレート１３０が係合した状態で、ＩＣダイ１００が凹部等に取り付けられるときにＩＣダイ１００を担持することができるコンタクトプレート１３０を提供することであるからである。
図６は、本発明の一実施形態によるＩＣダイ１００を受けるための開口、例えばキャビティ２１０を画定する１つ又は複数の縁部２２０を有する本体２００の上面図を概略的に示す。１つ又は複数の縁部２２０は、典型的には、複数の導電性本体接触部分２３０を担持し、これらの本体接触部分２３０は、ＩＣダイ上のコンタクトプレート１３０のパターンに合致するパターンで分布される。換言すると、本体接触部分２３０は、ＩＣダイ１００が開口又はキャビティ２１０内に懸架されるときに、コンタクトプレート１３０の接触面部分１３２と対合するように間隔を空けて配置される。
図７は、本体２００のＡ−Ａ’線に沿った断面図を概略的に示し、ここでは、本体２００がＩＣダイ１００を受け取っている。本体接触部分２３０は、任意の適切な結合媒体、例えば導電性はんだ又は導電性接着剤を使用して、コンタクトプレート１３０の接触面部分１３２に導電結合され得る。一実施形態では、本体縁部２２０は、導電性コンタクト２３５、例えばはんだバンプを形成するために、予備成形されたはんだシートを設けられ得る。コンタクトプレート１３０は、本体縁部２２０に載置するため、ＩＣダイ１００が開口２１０を通って落下するのを防止する。
コンタクトプレート１３０の厚さは、デバイス製造プロセス中、例えば導電性コンタクト２３５の形成中又は本体２００及びＩＣダイ１００を含むデバイスのパッケージング中にコンタクトプレート１３０が損壊されることがないように選択され得る。例えば、本体２００が超音波プローブの一部を形成する、例えば先端を形成する場合、コンタクトプレートは、数ミクロンの厚さ、又は更には数十ミクロン、例えば５０ミクロン又は１００ミクロン以上の厚さを有することがあり、プローブのこの部分の製造及びパッケージング中にＩＣダイ１００が受けるストレスにＩＣダイ１００及びそのコンタクトが耐え得ることを保証する。
一実施形態では、本体接触部分２３０は、本体２００に提供された（例えば埋め込まれた）導電性トラック２３２の一部を形成することがあり、これは、更なる回路（図示せず）、例えばＩＣダイ上の回路要素によって発生される信号を処理するための信号処理回路へのＩＣダイ１００の回路構成の接続を容易にする。例えば、導電性トラック２３２は、ＩＣダイ１００の検知領域内の超音波トランスデューサセル、例えばＣＭＵＴセルによって発生される信号を、導電性トラック２３２に導電結合された信号処理構成に中継し得る。本体縁部２２０での導電性トラック２３２及び本体接触部分２３０は、任意の適切な態様で形成され得る。特定の実施形態では、本体接触部分２３０は、例えば電気めっき又は無電解めっきを使用して本体縁部２２０上にめっきされる。
特に有利な実施形態では、本体２００は、前方視超音波プローブの先端、例えば前方視超音波カテーテルの先端の一部を形成することがあり、この場合、ＩＣダイ１００は、トランスデューサセル、例えばＣＭＵＴセル１５０又は圧電トランスデューサセルのアレイを含む超音波検知領域１１０を備える。トランスデューサセルは、本体２００によって一部を形成された超音波プローブの先端にＩＣダイ１００が取り付けられるとき、前方視超音波撮像を容易にする。本体２００は、例えば、本体接触部分２３０によって本体縁部２２０上に延在する複数の導電性トラック２３２を備えるフレックスフォイルを備え得る。そのような新規のフレックスフォイルの使用の関連付けられる特定の利点は、超音波プローブの先端が革新的な態様で製造され得ることである。
現在の技術水準の解決策は、ＩＣダイ１００の周りにフレックスフォイルを巻き付け、その後、典型的には、ボンドパッド１２０からフレックスフォイルの側面、典型的にはフレックスフォイルの外面に延在するボンドワイヤを使用して、ＩＣダイ１００とフレックスフォイルとの間のインターコネクトが形成される。これらのボンドワイヤが比較的脆弱であって最小のピッチを必要とし、その結果、前方視検知表面、即ち超音波検知領域１１０が比較的厚いレンズ材料によって覆われることになるという前述した欠点に加えて、通常、ＩＣダイ１００の周りへのフレックスフォイルの巻付けにより、フレックスフォイルが、縁部１０２によって画定されたＩＣダイ１００の形状に特に良く適合しなくなる。
例えば、円形ＩＣダイ１００の場合、ＩＣダイの縁部１０２の周りに巻き付けられるフレックスフォイルは、典型的には、皺の付いたフレックスフォイル、即ち超音波プローブ（例えば超音波カテーテル）の長さ方向に延在する複数の折れ目を含むフレックスフォイルをもたらす。従って、これは、超音波プローブ（例えばカテーテル）の外径を増加させ、これは、超細径カテーテルが必要とされる適用領域、例えば、動脈、静脈、心筋の一部等、人体の狭い部分の診断撮像におけるカテーテルの使用を妨げることがある。
超音波検知領域１１０及びコンタクトプレート１３０を備えるＩＣダイ１００と、可撓性本体２００（例えば可撓性本体２００の縁部２２０で本体接触部分２３０を担持するフレックスフォイル又は別の適切な可撓性構造を含む）との組合せは、よりコンパクトな超音波トランスデューサの形成を容易にする。なぜなら、可撓性本体２００は、本体２００へのＩＣダイ１００の取付前に予備成形され得るからであり、それにより、開口２１０は、縁部１０２によって画定されるときにＩＣダイ１００の寸法に良く一致する。換言すると、可撓性本体２００は、ＩＣダイ１００が開口又は凹部２１０内に密に嵌まるように形作られ得る。
図８は、コンタクトプレート１３０を備える円形ＩＣダイ１００を受けるためのフレックスフォイルを含む本体２００を予備成形するための方法を概略的に示す。ステップ（ａ）で、本体２００の一部を形成するフレックスフォイル２０１が提供される。一実施形態では、フレックスフォイル２０１はＴ字形であり、第１の部分２０２を含み、第１の部分２０２の上縁部２０３に本体接触部分２３０（図８には図示せず）を含む。例えば、本体接触部分２３０は、前に説明したようにめっき技法を使用して形成され得る。
第１の部分２０２は、ＩＣダイ１００を受けるための環状区域として形成され得る。第２の部分２０４は、弧状区域、例えばＣ字形区域として形成され、そこに、信号処理回路構成を担持するプリント回路基板（ＰＣＢ：printed circuit board）が収容され得る。弧状（開）区域２０４を提供することによって、ＰＣＢとフレックスフォイル２０１との間の接触が容易に確立され得る。フレックスフォイル２０１は、典型的には、複数の導電性トラック２３２（図８には図示せず）を備え、これらの導電性トラック２３２は、本体接触部分２３０から、フレックスフォイル２０１の１つ又は複数の側縁部２０５に（又は底縁部２０６に）延在して、例えばボンドワイヤ又は任意の他の適切なインターコネクト構造を介するＰＣＢとの接触を確立する。
ステップ（ｂ）で、フレックスフォイル２０１は、接着性の可撓性支持体２５０に取り付けられ得、可撓性支持体２５０は、好ましくは、電気絶縁材料、例えばポリイミド等のポリマーから形成される。可撓性支持体２５０は、フレックスフォイル２０１を支持する長方形区域と、長方形区域から延びるテーパ付き区域とを有し得、フレックスフォイル２０１及び可撓性支持体２５０を予め形作るのを容易にする。接着性の可撓性支持体２５０の全体的な形状は、Ｙ字形であり得る。
次に、案内部材５００の両面間に延在する円錐台形キャビティ５１０を有する案内部材５００が提供される。換言すると、円錐台形キャビティ５１０は、案内部材５００の１つの表面に比較的広い開口を有し、案内部材５００の反対側の表面に比較的狭い開口を有する。案内部材５００は、任意の適切な材料、例えば金属やプラスチック等から形成され得る。円錐台形キャビティ５１０の比較的狭い開口を通って嵌まるような外径を有する位置合わせピン５２０が提供される。
ステップ（ｃ）での湾曲した矢印によって示されるように、接着性の可撓性支持体２５０によって支持されたフレックスフォイル２０１は、円錐台形キャビティ５１０の比較的広い開口に面する位置合わせピン５２０の一部分の周りに巻かれ、その後、巻かれたフレックスフォイル２０１及び接着性の可撓性支持体２５０を含む位置合わせピン５２０の部分が、ステップ（ｃ）での直線状の矢印によって示されるように円錐台形キャビティ５１０を通して引っ張られ、それにより、円錐台形キャビティ５１０の比較的狭い開口の内面が、接着性の可撓性支持体２５０によって支持された巻かれたフレックスフォイル２０１でライニングされる。
この時点で、この狭い開口が円錐台形キャビティ５１０の円筒形部分の一部を形成することがあり、この円筒形部分が、超音波プローブ、例えば超音波プローブで先端として使用されるときの本体２００の所望の長さに対応する長さｌと、そのような超音波プローブで先端として使用されるときの本体２００の所望の外径に対応する内径ｄとを有することに留意されたい。
得られた構造がステップ（ｄ）に示されている。ステップ（ｄ）は、案内部材５００を通して一部引っ張られた後の位置合わせピン５２０を概略的に示す。余分な接着性の可撓性支持体２５０、即ち、そのテーパ付き部分は、例えばカッティングによって位置合わせピン５２０から除去され、その後、位置合わせピン５２０は、案内部材５００から除去され、それにより、ステップ（ｅ）に示されるように、可撓性支持体２５０によって支持されたフレックスフォイル２０１でライニングされた円錐台形キャビティ５１０の円筒形部分を残す。明示的には示されていないが、本体接触部分２３０は、可撓性支持体２５０によって支持されたフレックスフォイル２０１の露出縁部に露出されることを理解されたい。
この構造は、ステップ（ｆ）に示されるように、可撓性支持体２５０によって支持されたフレックスフォイル２０１の露出縁部にＩＣダイ１００を取り付けるために使用され得る。取付プロセス中にＩＣダイ１００を一時的に支持するために、任意選択的に裏当て部材５５０が使用され得、例えば、コンタクトプレート１３０の接触面部分１３２とフレックスフォイル２０１の縁部２２０上の本体接触部分２３０との間の相互接続の形成中に、ＩＣダイ１００に追加の安定性を提供し、この相互接続は、任意の適切な態様で、例えば前述したようなはんだ付け又は接着によって形成され得る。裏当て部材５５０は、これらの相互接続の完了後に除去され得、その後、ＩＣダイ１００を含む本体２００が案内部材５００から取り出され得る。
代替として、裏当て部材５５０は、例えば、ＩＣダイ１００を本体２００に挿入する前に、裏当て部材５５０上で本体２００内に接着剤の層を挿入することによって、ＩＣダイ１００に固着され得る。この実施形態では、案内部材５００は、好ましくは接着剤との親和性が低い材料からなり、即ち、接着剤は、案内部材５００の材料に十分には接着せず、例えば接着剤の硬化後に、案内部材５００からの本体２００／裏当て部材５５０／ＩＣダイ１００アセンブリの解放を容易にする。
本体２００／裏当て部材５５０／ＩＣダイ１００のアセンブリは、開口５１０を通して裏当て部材５５０を押圧することによって案内部材５００から解放され得る。ＩＣダイ１００の裏面に裏当て部材５５０を含むことは、例えば、超音波プローブの先端にあるときにＩＣダイ１００を通って進む音波を吸収するのに有利であり得る。超音波プローブの先端は、その後、フレックスフォイル２０１を含む本体２００の弧状区域２０４内にＰＣＢを配置し、ＰＣＢコンタクトをフレックスフォイル２０１の導電性トラック２３２に接続することによって完成され得る。これは、それ自体良く知られているため、簡潔にするために、更に詳細には説明しない。
そのような前方視超音波プローブの非限定的な例が、図９に概略的に示される。前方視超音波プローブ１０、ここではカテーテルは、本体２００（支持されたフレックスフォイル２０１を含む）を備え、本体２００上にＩＣダイ１００が前述したように取り付けられ、即ち、ＩＣダイ１００のコンタクトプレート１３０をフレックスフォイル２０１の縁部２２０にある本体接触部分２３０に接触させることによって取り付けられる。本体２００は、超音波プローブ１０の可撓性の先端を画定し得る。本体２００の環状区域２０２は、ＩＣダイ１００を収容し、一方、本体２００の弧状区域２０４は、回路基板コンタクト３１０を有するＰＣＢ３００の一部を収容し、回路基板コンタクト３１０は、相互接続２４０（例えばボンドワイヤ等）によって本体２００の導電性トラック２３２（図９には図示せず）に導電結合される。このために、導電性トラック２３２は、典型的には、ＰＣＢコンタクト３１０との相互接続を形成するための第２の更なる導電性接触面としての役割を果たす部分を備える。
ＰＣＢ３００は、典型的には、本体２００と反対側の区域で導電性ワイヤ４１０（例えば同軸ケーブル）に接続され、この導電性ワイヤ４１０は、例えば、以下により詳細に説明するように、ＰＣＢ３００を外部データプロセッサ及び／又は制御ユニット（図示せず）に接続し得る。導電性ワイヤ４１０（例えば同軸ケーブル）は、本体４００（例えばファイバ）内に収容され得、その本体４００に、超音波プローブ１０の先端が取り付けられる。
ＰＣＢ３００は、例えば以下により詳細に説明するようなマイクロビームフォーマ等、何らかの信号処理回路構成３２０を備え得る。超音波プローブ１０の先端は、電気絶縁保護材料、例えば適切な樹脂でカバーされ得、超音波プローブ１０の使用中に外部環境、例えば（腐食性の）体液への露出からＰＣＢ３００及び先端の導電性部分を保護する。これは完全に通常的なことであるため、任意の適切な保護材料がこの目的で使用され得ると言えば十分である。そのような材料は、当業者には容易に入手可能である。
図１０を参照すると、本発明の一実施形態によるアレイトランスデューサプローブを有する超音波診断撮像システムの例示的実施形態が、ブロック図の形式で示されている。図１０で、ＩＣダイ１００（図１０には図示せず）上のＣＭＵＴトランスデューサアレイ１１０が、超音波プローブ１０内に提供されて、超音波を送信して、エコー情報を受信する。代替として、トランスデューサアレイ１１０は、チタン酸ジルコン酸鉛（ＰＺＴ）又はポリフッ化ビニリデン（ＰＶＤＦ）等の材料から形成された圧電トランスデューサ素子を備え得る。トランスデューサアレイ１１０は、２Ｄ平面内での、又は３Ｄ撮像のためには３次元でのスキャンを可能にするトランスデューサ素子の１次元又は２次元アレイであり得る。
トランスデューサアレイ１１０は、プローブ１０内のマイクロビームフォーマ１２に結合され、マイクロビームフォーマ１２は、ＣＭＵＴアレイセル又は圧電要素による信号の送信及び受信を制御する。マイクロビームフォーマは、例えば米国特許第５，９９７，４７９号（Ｓａｖｏｒｄ ｅｔ ａｌ．）、米国特許第６，０１３，０３２号（Ｓａｖｏｒｄ）、及び米国特許第６，６２３，４３２号（Ｐｏｗｅｒｓ ｅｔ ａｌ．）で述べられているように、トランスデューサ素子のグループ又は「パッチ」によって受信された信号の少なくとも部分的なビームフォーミングを可能である。
マイクロビームフォーマ１２は、プローブケーブル、例えば同軸ケーブル４１０によって送信／受信（Ｔ／Ｒ）スイッチ１６に結合され、Ｔ／Ｒスイッチ１６は、送信と受信を切り替え、マイクロビームフォーマが存在しない又は使用されていないときには主ビームフォーマ２０を高エネルギー送信信号から保護し、トランスデューサアレイ１１０は、主システムビームフォーマ２０によって直接操作される。マイクロビームフォーマ１２の制御下でのトランスデューサアレイ１１０からの超音波ビームの送信は、Ｔ／Ｒスイッチ１６によってマイクロビームフォーマに結合されたトランスデューサ制御装置１８と、主システムビームフォーマ２０とによって指令され、主システムビームフォーマ２０は、ユーザによるユーザインターフェース又は制御パネル３８の操作からの入力を受信する。トランスデューサ制御装置１８によって制御される機能の１つは、ビームが操舵及び合焦される方向である。ビームは、トランスデューサアレイ１１０から直進するように（トランスデューサアレイ１１０に直交に）、又はより広い視野のためには様々な角度で操舵され得る。トランスデューサ制御装置１８は、ＣＭＵＴアレイ１１０用のＤＣバイアスコントロール４５を制御するように結合され得る。例えば、ＤＣバイアスコントロール４５は、ＣＭＵＴアレイ１１０のＣＭＵＴセル１５０に印加されるＤＣバイアス電圧を設定する。
マイクロビームフォーマ１２によって生成された部分的にビームフォーミングされた信号は、主ビームフォーマ２０に転送され、そこで、トランスデューサ素子の個々のパッチからの部分的にビームフォーミングされた信号が組み合わされて、完全にビームフォーミングされた信号になる。例えば、主ビームフォーマ２０は、１２８個のチャネルを有し得、各チャネルが、数十又は数百個のＣＭＵＴトランスデューサセル１５０（図２参照）又は圧電要素のパッチから、部分的にビームフォーミングされた信号を受信する。このようにして、トランスデューサアレイ１１０の数千個のトランスデューサ素子によって受信された信号が、単一のビームフォーミングされた信号に効率良く寄与することができる。
ビームフォーミングされた信号は、信号処理装置２２に結合される。信号処理装置２２は、受信されたエコー信号を、バンドパスフィルタリング、デシメーション、Ｉ及びＱ成分分離、並びに高調波信号分離等、様々な態様で処理することができる。高調波信号分離は、線形信号と非線形信号とを分離するように機能し、組織及び微小泡から返される非線形（基本周波数のより高い調波）のエコー信号の識別を可能にする。
信号処理装置２２は、任意選択的に、スペックル低減、信号複合、及び雑音除去等、追加の信号強調を実施し得る。信号処理装置２２内のバンドパスフィルタは追跡フィルタであり得、その通過帯域は、エコー信号が受信される深さが増加するにつれて、より高周波数のバンドからより低周波数のバンドにスライドし、それにより、より大きい深さからのより高い周波数での雑音を除去する。ここで、これらの周波数は、解剖学的情報を含まない。
処理された信号は、Ｂモードプロセッサ２６及び任意選択的にドップラープロセッサ２８に結合される。Ｂモードプロセッサ２６は、体内の臓器及び血管の組織等、体内の構造を撮像するために、受信された超音波信号の振幅の検出を採用する。例えば米国特許第６，２８３，９１９号（Ｒｏｕｎｄｈｉｌｌ ｅｔ ａｌ．）及び米国特許第６，４５８，０８３号（Ｊａｇｏ ｅｔ ａｌ．）に述べられているように、身体の構造のＢモード画像は、高調波画像モード、基本波画像モード、又は両方の組合せで形成され得る。
存在する場合には、ドップラープロセッサ２８は、画像領域内の血球の流れ等、物質の運動を検出するために、組織の動き及び血流からの時間的に異なる信号を処理する。ドップラープロセッサは、典型的には、体内の選択されたタイプの物質から返されるエコーを通過及び／又は阻止するように設定され得るパラメータを有する壁フィルタを含む。例えば、壁フィルタは、より高速の物質からの比較的低い振幅の信号を通過させ、より低速又は速度ゼロの物質からの比較的強い信号を阻止する通過帯域特性を有するように設定され得る。
この通過帯域特性は、流れる血液からの信号を通過させ、近くの静止している又はゆっくりと動く物体、例えば心臓壁からの信号を阻止する。組織の動きを検出して表す組織ドップラー撮像と呼ばれるものに関しては、逆の特性が、動いている心臓の組織からの信号を通過させ、血流信号を阻止する。ドップラープロセッサは、画像領域内の様々な点からの時間的に異なるエコー信号のシーケンスを受信して処理する。特定の点からのエコーのシーケンスは、アンサンブルと呼ばれる。ドップラー周波数と血流速度を示す速度との相関関係と共に、流れる血液のドップラーシフト周波数を推定するために、比較的短いインターバルにわたって急速に連続して受信されるエコーのアンサンブルが使用され得る。より長い期間にわたって受信されるエコーのアンサンブルが、よりゆっくりと流れる血液又はゆっくりと動く組織の速度を推定するために使用される。
Ｂモード（及びドップラー）プロセッサによって生成される構造及び運動信号は、スキャンコンバータ３２及びマルチプラナリフォーマッタ４４に結合される。スキャンコンバータ３２は、所望の画像フォーマットで、エコー信号が受信された空間的関係でエコー信号を構成する。例えば、スキャンコンバータが、エコー信号を２次元（２Ｄ：two dimensional）扇形フォーマット又はピラミッド形の３次元（３Ｄ：three dimensional）画像に構成することができる。
スキャンコンバータは、画像領域内の点におけるドップラー推定速度での運動に対応する色をＢモード構造画像にオーバーレイすることができ、画像領域内の組織の動き及び血流を示すカラードップラー画像を生成する。マルチプラナリフォーマッタ４４は、例えば米国特許第６，４４３，８９６号（Ｄｅｔｍｅｒ）で述べられているように、身体の体積領域内の共通平面内の点から受信されたエコーを、その平面の超音波画像に変換する。ボリュームレンダラ４２は、米国特許第６，５３０，８８５号（Ｅｎｔｒｅｋｉｎ ｅｔ ａｌ．）で述べられているように、３Ｄデータセットのエコー信号を、所与の参照点から見た投影３Ｄ画像に変換する。
２Ｄ又は３Ｄ画像は、スキャンコンバータ３２、マルチプラナリフォーマッタ４４、及びボリュームレンダラ４２から画像プロセッサ３０に結合されて、画像ディスプレイ４０上での表示のために更なる強調、バッファリング、及び一時記憶を行う。撮像に使用されるものに加えて、ドップラープロセッサ２８によって生成される血流値と、Ｂモードプロセッサ２６によって生成される組織構造情報とが、定量化プロセッサ３４に結合される。定量化プロセッサは、血流の体積流量等、様々な流れ条件の尺度と、臓器サイズ及び在胎齢等、構造的測定値とを生成する。定量化プロセッサは、測定が行われるべき画像の解剖学的構造での点等、ユーザコントロールパネル３８からの入力を受信し得る。
定量化プロセッサからの出力データは、グラフィックスプロセッサ３６に結合され、グラフィックスプロセッサ３６は、測定グラフィックス及び値をディスプレイ４０上に画像として再生するためのものである。グラフィックスプロセッサ３６はまた、超音波画像と共に表示するためのグラフィックオーバーレイを生成することもできる。これらのグラフィックオーバーレイは、患者名、画像の日付及び時間、並びに撮像パラメータ等の標準的な識別情報を含むことができる。これらの目的のために、グラフィックスプロセッサは、患者名等、ユーザインターフェース３８からの入力を受信する。
また、ユーザインターフェースは、送信制御装置１８に結合されて、トランスデューサアレイ１１０からの超音波信号の発生を制御し、従ってトランスデューサアレイ及び超音波システムによって生成される画像を制御する。また、ユーザインターフェースは、マルチプラナリフォーマット（ＭＰＲ：multiple multiplanar reformatted）画像の画像領域内で定量測定を行うために使用され得る複数のＭＰＲ画像の平面を選択及び制御するためのマルチプラナリフォーマッタ４４に結合される。
当業者には理解されるように、超音波診断撮像システムの上記の実施形態は、そのような超音波診断撮像システムの非限定的な例を与えるものと意図される。当業者は、超音波診断撮像システムのアーキテクチャの幾つかの変更形態が、本発明の教示から逸脱することなく実現可能であることを即座に理解されよう。例えば、上記の実施形態でも示したように、例えば、マイクロビームフォーマ１２及び／又はドップラープロセッサ２８が省略され得、超音波プローブ１０は、３Ｄ撮像機能を有さないことができる。他の変形形態は、当業者には明らかであろう。
上述の実施形態は、本発明を限定することなく例示するものであり、添付の請求項の範囲から逸脱することなく、当業者が多くの代替実施形態を設計することが可能であることに留意されたい。特許請求の範囲において、括弧内の任意の参照符号は、特許請求の範囲を限定するものとは解釈されないものとする。語「備える」は、特許請求の範囲で列挙されるもの以外の要素又はステップの存在を除外しない。ある要素に先立つ語「１つの（a）」又は「１つの（an）」は、複数のそのような要素の存在を除外しない。本発明は、複数の異なる要素を備えるハードウェアによって実施され得る。幾つかの手段を列挙するデバイスクレームでは、これらの手段の幾つかは、同一のハードウェア要素によって具現化され得る。特定の手段が相互に異なる従属請求項に記載されていることのみでは、これらの手段の組合せが有利に使用され得ないことを示さない。

Claims (15)

  1. ＩＣダイの少なくとも１つの縁部によって画定された主面を有する当該ＩＣダイであって、前記主面が、キャビティ内に前記ＩＣダイを懸架するための複数の導電性コンタクトプレートを担持し、各導電性コンタクトプレートが、本体の少なくとも１つの更なる縁部にある更なる導電性接触面部分と対合するため前記少なくとも１つの縁部によって画定された露出された接触面部分を含むように、前記複数の導電性コンタクトプレートは、前記少なくとも１つの縁部を越えて前記主面から延び、前記少なくとも１つの更なる縁部が、前記ＩＣダイを受けるための前記キャビティを画定する、ＩＣダイ。
  2. 前記主面が超音波検知領域を更に備える、請求項１に記載のＩＣダイ。
  3. 前記超音波検知領域は、複数の微細加工された静電容量型トランスデューサ（ＣＭＵＴ）要素によって画定される、請求項２に記載のＩＣダイ。
  4. 前記主面は、複数のボンドパッドを備え、前記各導電性コンタクトプレートが前記ボンドパッドの１つから延びる、請求項１乃至３の何れか一項に記載のＩＣダイ。
  5. 前記導電性コンタクトプレートは、金属又は金属合金から形成される、請求項１乃至４の何れか一項に記載のＩＣダイ。
  6. 前記金属又は前記金属合金は、反磁性である、請求項５に記載のＩＣダイ。
  7. 前記導電性コンタクトプレートは、少なくとも２０ミクロンの厚さを有する、請求項１乃至６の何れか一項に記載のＩＣダイ。
  8. 請求項２乃至７の何れか一項に記載のＩＣダイを含む先端と、前記ＩＣダイを備える前記キャビティを画定する少なくとも１つの更なる縁部を有する本体とを備える超音波プローブであって、前記少なくとも１つの更なる縁部が、複数の第１の更なる導電性接触面を備え、各第１の更なる導電性接触面が、前記導電性コンタクトプレートの１つの接触面部分に導電結合される、超音波プローブ。
  9. 前記各第１の更なる導電性接触面が、導電性はんだ又は導電性接着剤によって前記導電性コンタクトプレートの１つの接触面部分に導電結合される、請求項８に記載の超音波プローブ。
  10. 前記本体がフレックスフォイル上に複数の導電性トラックを含む当該フレックスフォイルを備え、各導電性トラックが、前記第１の更なる接触面の１つを含む、請求項８又は９に記載の超音波プローブ。
  11. 前記先端は、信号処理回路構成入力に導電結合された複数の回路基板コンタクトを担持するプリント回路基板上に当該信号処理回路構成を更に収容し、前記フレックスフォイルは、前記ＩＣダイを収容する環状区域と、前記環状区域から延びる弧状区域とを備え、前記弧状区域は、対向する縁部の対を備え、各縁部が、複数の第２の更なる導電性接触面を備え、各第２の更なる導電性接触面が、前記導電性トラックの１つの一部を形成し、前記各第２の更なる導電性接触面が、前記回路基板コンタクトの１つに導電結合される、請求項１０に記載の超音波プローブ。
  12. 請求項８乃至１１の何れか一項に記載の超音波プローブを備える、超音波診断システム。
  13. ＩＣダイにコンタクトを提供する方法であって、当該方法は、
    複数のＩＣダイを備えるウェハを提供するステップであって、各ＩＣダイが、複数の導電性コンタクトを担持する主面を備え、前記ＩＣダイが、犠牲領域によって互いから空間的に分離される、ステップと、
    それぞれの前記主面のキャビティ内に前記ＩＣダイを懸架するための導電性コンタクトプレートを形成するステップであって、前記導電性コンタクトプレートのそれぞれが、前記導電性コンタクトの１つから前記犠牲領域の１つに延在する、ステップと、
    前記各ＩＣダイの前記主面が前記ＩＣダイの少なくとも１つの縁部によって画定されるように、前記犠牲領域を除去することによって前記ＩＣダイをシンギュレーションするステップとを含み、
    各導電性コンタクトプレートが、本体の少なくとも１つの更なる縁部にある更なる導電性接触面部分と対合するため前記少なくとも１つの縁部によって画定された露出された接触面部分を含むように、前記導電性コンタクトプレートが、前記主面から前記少なくとも１つの縁部を越えて延在し、前記少なくとも１つの更なる縁部が、前記ＩＣダイを受けるための前記キャビティを画定する、方法。
  14. 前記導電性コンタクトプレートを前記それぞれの主面上に形成するステップは、前記それぞれの主面上に導電性材料をめっきすることによって、少なくとも２０ミクロンの厚さに導電性コンタクトプレートを形成するステップを含む、請求項１３に記載の方法。
  15. 前記それぞれの主面に複数のトレンチを形成するステップを更に含み、各トレンチは、前記導電性コンタクトの１つから前記犠牲領域の１つに延在し、前記導電性コンタクトプレートを前記それぞれの主面上に形成するステップは、前記トレンチに導電性材料を充填するステップを含む、請求項１３又は１４に記載の方法。
JP2016559408A 2014-03-31 2015-03-31 Ｉｃダイ、超音波プローブ、超音波診断システム及び方法 Active JP6495322B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14162615 2014-03-31
EP14162615.0 2014-03-31
PCT/EP2015/057030 WO2015150385A2 (en) 2014-03-31 2015-03-31 Ic die, ultrasound probe, ultrasonic diagnostic system and method

Publications (3)

Publication Number Publication Date
JP2017514556A true JP2017514556A (ja) 2017-06-08
JP2017514556A5 JP2017514556A5 (ja) 2018-05-17
JP6495322B2 JP6495322B2 (ja) 2019-04-03

Family

ID=50439183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016559408A Active JP6495322B2 (ja) 2014-03-31 2015-03-31 Ｉｃダイ、超音波プローブ、超音波診断システム及び方法

Country Status (4)

Country Link
US (1) US10586753B2 (ja)
EP (1) EP3126065B1 (ja)
JP (1) JP6495322B2 (ja)
WO (1) WO2015150385A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3519109B1 (en) * 2016-10-03 2023-12-06 Koninklijke Philips N.V. Intra-cardiac echocardiography interposer
WO2018065254A1 (en) * 2016-10-03 2018-04-12 Koninklijke Philips N.V. Intraluminal imaging devices with a reduced number of signal channels
US11864947B2 (en) * 2016-12-22 2024-01-09 Koninklijke Philips N.V. Systems and methods of operation of capacitive radio frequency micro-electromechanical switches
US11109909B1 (en) * 2017-06-26 2021-09-07 Andreas Hadjicostis Image guided intravascular therapy catheter utilizing a thin ablation electrode
CN107172812B (zh) * 2017-07-13 2023-08-11 杭州士兰微电子股份有限公司 超声波传感器组件及制造方法
CN109472182B (zh) * 2017-09-08 2020-09-22 茂丞科技(深圳)有限公司 晶圆级超声波芯片规模制造及封装方法
CN111432944B (zh) * 2017-10-31 2022-04-01 皇家飞利浦有限公司 超声扫描器组件
WO2021092416A1 (en) 2019-11-07 2021-05-14 Cornell University Conformal, non-occluding sensor array for cardiac mapping and ablation
US11259750B2 (en) 2020-03-20 2022-03-01 Xenter, Inc. Guidewire for imaging and measurement of pressure and other physiologic parameters
WO2021217066A2 (en) * 2020-04-24 2021-10-28 Cornell University Catheter-deployable soft robotic sensor arrays and processing of flexible circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052355A1 (en) * 1999-12-07 2003-03-20 Herve Jaouen Integrated sound transmitter and receiver, and corresponding method for making same
JP2006332799A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Works Ltd 音響センサ
WO2009139400A1 (ja) * 2008-05-15 2009-11-19 株式会社 日立メディコ 超音波探触子及びその製造方法並びに超音波診断装置
US20100280388A1 (en) * 2007-12-03 2010-11-04 Kolo Technologies, Inc CMUT Packaging for Ultrasound System
US20130261425A1 (en) * 2012-03-31 2013-10-03 Canon Kabushiki Kaisha Probe and object information acquisition apparatus using the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3747202A (en) * 1971-11-22 1973-07-24 Honeywell Inf Systems Method of making beam leads on substrates
WO1990015438A1 (en) * 1989-06-08 1990-12-13 Unistructure, Inc. Beam lead and semiconductor device structure and method for fabricating integrated structure
US6283919B1 (en) 1996-11-26 2001-09-04 Atl Ultrasound Ultrasonic diagnostic imaging with blended tissue harmonic signals
US6458083B1 (en) 1996-11-26 2002-10-01 Koninklijke Philips Electronics N.V. Ultrasonic harmonic imaging with adaptive image formation
EP0901164A2 (en) 1997-09-05 1999-03-10 Lsi Logic Corporation Integrated circuit packaging method, packaging apparatus, and package
US6013032A (en) 1998-03-13 2000-01-11 Hewlett-Packard Company Beamforming methods and apparatus for three-dimensional ultrasound imaging using two-dimensional transducer array
US5997479A (en) 1998-05-28 1999-12-07 Hewlett-Packard Company Phased array acoustic systems with intra-group processors
JP4651153B2 (ja) * 1999-10-28 2011-03-16 ローム株式会社 半導体装置
US6530885B1 (en) 2000-03-17 2003-03-11 Atl Ultrasound, Inc. Spatially compounded three dimensional ultrasonic images
US6443896B1 (en) 2000-08-17 2002-09-03 Koninklijke Philips Electronics N.V. Method for creating multiplanar ultrasonic images of a three dimensional object
US6468216B1 (en) 2000-08-24 2002-10-22 Kininklijke Philips Electronics N.V. Ultrasonic diagnostic imaging of the coronary arteries
WO2004073101A2 (en) 2003-02-11 2004-08-26 Oplink Communications, Inc. Suspended and truncated coplanar waveguide
KR101335163B1 (ko) 2004-03-15 2013-12-02 조지아 테크 리서치 코오포레이션 마이크로 전자-기계 시스템의 패키징 및 그 제조 방법
US7545075B2 (en) 2004-06-04 2009-06-09 The Board Of Trustees Of The Leland Stanford Junior University Capacitive micromachined ultrasonic transducer array with through-substrate electrical connection and method of fabricating same
US8658453B2 (en) * 2004-09-15 2014-02-25 Sonetics Ultrasound, Inc. Capacitive micromachined ultrasonic transducer
WO2006046471A1 (ja) 2004-10-27 2006-05-04 Olympus Corporation 静電容量型超音波振動子及びその体腔内超音波診断システム
US8105941B2 (en) 2005-05-18 2012-01-31 Kolo Technologies, Inc. Through-wafer interconnection
FR2903811B1 (fr) 2006-07-12 2008-08-29 Commissariat Energie Atomique Dispositif electronique comprenant des composants electroniques relies a un substrat et mutuellement connectes et procede de fabrication d'un tel dispositif
WO2009073692A1 (en) 2007-12-03 2009-06-11 Kolo Technologies, Inc. Packaging and connecting electrostatic transducer arrays
US8743082B2 (en) 2010-10-18 2014-06-03 Qualcomm Mems Technologies, Inc. Controller architecture for combination touch, handwriting and fingerprint sensor
EP2745315A1 (en) 2011-10-17 2014-06-25 Koninklijke Philips N.V. Through-wafer via device and method of manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052355A1 (en) * 1999-12-07 2003-03-20 Herve Jaouen Integrated sound transmitter and receiver, and corresponding method for making same
JP2003520466A (ja) * 1999-12-07 2003-07-02 エスティマイクロエレクトロニクス エスエー 集積化された音響トランスミッタと音響レシーバ、およびこれらの製作方法
JP2006332799A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Works Ltd 音響センサ
US20100280388A1 (en) * 2007-12-03 2010-11-04 Kolo Technologies, Inc CMUT Packaging for Ultrasound System
JP2011505206A (ja) * 2007-12-03 2011-02-24 コロ テクノロジーズ インコーポレイテッド 超音波システム用ｃｍｕｔ包装
WO2009139400A1 (ja) * 2008-05-15 2009-11-19 株式会社 日立メディコ 超音波探触子及びその製造方法並びに超音波診断装置
US20110071396A1 (en) * 2008-05-15 2011-03-24 Hitachi Medical Corporation Ultrasonic probe, method for manufacturing the same and ultrasonic diagnostic apparatus
US20130261425A1 (en) * 2012-03-31 2013-10-03 Canon Kabushiki Kaisha Probe and object information acquisition apparatus using the same
JP2013226390A (ja) * 2012-03-31 2013-11-07 Canon Inc 探触子、及びそれを用いた被検体情報取得装置

Also Published As

Publication number Publication date
JP6495322B2 (ja) 2019-04-03
WO2015150385A3 (en) 2016-05-19
WO2015150385A2 (en) 2015-10-08
EP3126065B1 (en) 2021-05-19
US10586753B2 (en) 2020-03-10
US20170136496A1 (en) 2017-05-18
EP3126065A2 (en) 2017-02-08

Similar Documents

Publication Publication Date Title
JP6495322B2 (ja) Ｉｃダイ、超音波プローブ、超音波診断システム及び方法
JP6878546B2 (ja) 同軸ワイヤアセンブリ
JP6495338B2 (ja) 超音波トランスデューサチップアセンブリ、超音波プローブ、超音波イメージングシステム並びに超音波アセンブリ及びプローブ製造方法
JP7227318B2 (ja) Ｉｃダイ、プローブ、及び超音波システム
US10555722B2 (en) Catheter transducer with staggered columns of micromachined ultrasonic transducers
US6359367B1 (en) Micromachined ultrasonic spiral arrays for medical diagnostic imaging
JP6767474B2 (ja) 増加される寿命を備える容量性マイクロマシン超音波トランスデューサ
US20130127065A1 (en) Cmut devices and fabrication methods
KR20160066483A (ko) 초음파 프로브 및 그 제조방법
EP3028772B1 (en) Ultrasonic probe and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190306

R150 Certificate of patent or registration of utility model

Ref document number: 6495322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250