JP2017506494A5 - - Google Patents

Claims (7)

1. マイクログリッド（１０）を制御するためのシステムであって、
   プロセッサベースの制御システム（１２）を含み、前記プロセッサベースの制御システム（１２）は、
   マイクログリッドシステム（１０）内の複数のマイクログリッド資産（１５）から通信経路（３６）を介して情報を受信し、
   前記マイクログリッドシステム（１０）の動作に関連するエラーを識別し、
   前記エラーは、前記複数のマイクログリッド資産（１５）の第１のものの観察不能エラー、前記マイクログリッド資産（１５）の第１のものの制御不能エラーのいずれかであり、
   １つまたは複数のアクションにより前記１つまたは複数の識別されたエラーに応答し、前記１つまたは複数の識別されたエラーのうちの識別された各エラーは、前記１つまたは複数のアクションのうちの少なくとも１つのアクションに関連しており、
   前記マイクログリッド（１０）の動作効率を向上させるために、前記マイクログリッド動作を制御するように構成された１つまたは複数の制御信号を含む最適ディスパッチスケジュール（５４）を生成し、
   前記エラーが前記最適ディスパッチスケジュール（５４）の生成前に特定される場合、前記エラーに関連づけられた前記マイクログリッド資産（１５）の第１のものを前記最適ディスパッチスケジュール（５４）の生成から除外され、
   前記制御システム（１２）が、オートモードであるかアドバイザリモードであるかを特定し、
   前記制御システム（１２）が、オートモードである場合に前記複数のマイクログリッド資産（１５）の第１のものに関連するプロセッサベースのローカルコントローラ（３４）へ前記通信経路（３６）を介して前記最適ディスパッチスケジュール（５４）の少なくとも一部を配信し、前記プロセッサベースのローカルコントローラ（３４）の動作は、前記最適ディスパッチスケジュール（５４）の前記一部に少なくとも部分的に基づき、
   前記制御システム（１２）が、アドバイザリモードである場合にメモリに前記最適ディスパッチスケジュール（５４）を記録する、ように構成される、システム。
2. 請求項１に記載のシステムであって、前記プロセッサベースの制御システム（１２）は、前記マイクログリッドシステム（１０）の動作に関連する最適化問題に対する解を生成するように構成され、前記最適化問題に対する前記解は、前記動作効率を向上させるために前記マイクログリッド動作を制御するように構成された前記１つまたは複数の制御信号を含む、システム。
3. 請求項２に記載のシステムであって、前記最適ディスパッチスケジュール（５４）は、前記最適化問題に対する前記解に少なくとも部分的に基づいている、システム。
4. 請求項２に記載のシステムであって、前記最適化問題に対する前記解は、所定の予測期間（５６）にわたって複数のサイクルで計算される、システム。
5. 請求項１乃至４のいずれかに記載のシステムであって、前記複数のマイクログリッド資産（１５）は、再生可能な発電資源、再生不可能な発電資源、ディスパッチ可能な発電資源、ディスパッチ不可能な発電資源、蓄電装置（２６）、産業用負荷（２２）、または住宅用負荷（２４）を含む、システム。
6. 請求項１乃至５のいずれかに記載のシステムであって、前記プロセッサベースのローカルコントローラ（３４）は、受信した前記最適ディスパッチスケジュール（５４）の前記一部に基づいて、前記複数のマイクログリッド資産（１５）の前記第２のものを制御するように構成される、システム。
7. 請求項１乃至６のいずれかに記載のシステムであって、前記最適ディスパッチスケジュール（５４）は、前記１つまたは複数の識別されたエラーが前記プロセッサベースの制御システム（１２）によって処理された後に生成される、システム。