JP2017500729A - 回路分離を改善するためのチューナブルガードリング - Google Patents

回路分離を改善するためのチューナブルガードリング Download PDF

Info

Publication number
JP2017500729A
JP2017500729A JP2016525855A JP2016525855A JP2017500729A JP 2017500729 A JP2017500729 A JP 2017500729A JP 2016525855 A JP2016525855 A JP 2016525855A JP 2016525855 A JP2016525855 A JP 2016525855A JP 2017500729 A JP2017500729 A JP 2017500729A
Authority
JP
Japan
Prior art keywords
inductor
guard ring
circuit
tunable
closed loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016525855A
Other languages
English (en)
Other versions
JP6074118B2 (ja
Inventor
マウリン・パレシュバハイ・バハガト
トーマス・アンドリュー・マイヤーズ
ラン・ナン
ジャン・ジン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017500729A publication Critical patent/JP2017500729A/ja
Application granted granted Critical
Publication of JP6074118B2 publication Critical patent/JP6074118B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Hall/Mr Elements (AREA)

Abstract

回路分離を改善するためのチューナブルガードリングが開示される。一例示的実施形態では、装置が、集積回路上に形成され、かつ選択された結合係数によって集積回路上に形成された第1のインダクタに磁気的に結合される、閉ループガードリングを含む。装置は、閉ループガードリングの一部を成し、かつ第1のインダクタから第2のインダクタへの磁界結合を低減させるように構成された、チューナブルキャパシタも含む。

Description

本願は一般に、アナログフロントエンドの動作および設計に関し、より詳細には、回路分離を改善するためのガードリングの動作および設計に関する。
ワイヤレスデバイスは、ますますより複雑になりつつあり、現在では、多モードおよび多帯域の動作を行うことがごく普通である。その結果、回路面積の効率的な利用が主要な問題となってきている。この問題に対処しようと、より小型の無線周波数集積回路(RFIC)が開発されている。しかしながら、RFICのサイズがより小型化するとともに機能性が高まるにつれて、RFIC上の様々な回路間の分離を維持することがますます困難になってきている。たとえば、単一のRFICが複数の回路を含み、それらがそれぞれ複数の周波数帯域で動作する場合がある。したがって、選択された周波数で動作しているある回路のインダクタが、関連する磁界を放射し、それがRFICの他の回路内で利用されているインダクタと結合する可能性がある。磁界のこのクロスカップリングにより、RFIC上の回路のうちの1つまたは複数の回路の性能が低下するおそれがある。このクロスカップリングを克服するために使用される1つの技法が、RFIC上の様々な回路間の分離をより大きくすることである。残念なことには、その結果、回路面積の利用の効率が落ちてRFICがより大型化することがあり、小型のワイヤレスデバイスにとってそれは適切とはなり得ない。
したがって、回路面積の効率的な利用を促進するために、RFICで使用する、回路分離を改善するための機構があることが望ましい。
本明細書で説明する上記の態様は、以下の説明を添付の図面と併せ参照することによって、より容易に明らかとなろう。
複数の回路を有し、かつ回路分離を改善するための新規なチューナブル閉ガードリングを備える、RFICの一例示的実施形態を示す図である。 図1に示すチューナブル閉ガードリングの詳細な一例示的実施形態を示す図である。 チューナブル閉ガードリングの一例示的実施形態によってもたらされる、信号結合の低減を例示するグラフである。 チューナブル閉ガードリングの一例示的実装形態を例示する図である。 多重閉ガードリング実装形態を備えるRFICの、詳細な一例示的実施形態を示す図である。 図5に示すRFICの一例示的実装形態を例示する図である。 回路分離を改善するように構成された、チューナブル閉ガードリング装置の一例示的実施形態を示す図である。
添付の図面に関連して以下に記載する詳細な説明は、本発明の例示的実施形態の説明として意図されており、本発明が実施され得る実施形態のみを表すことは意図されていない。本説明全体にわたって使用される「例示的」という用語は、「一実施例、実例、または例示として機能する」ことを意味し、必ずしも、他の例示的実施形態よりも好ましいまたは有利なものと解釈すべきではない。詳細な説明は、本発明の例示的実施形態の完全な理解をもたらす目的で、具体的な詳細を含んでいる。本発明の例示的実施形態はこれらの具体的な詳細なしに実施され得ることが、当業者には明らかであろう。場合によっては、本明細書に提示する例示的実施形態の新規性を曖昧にするのを回避する目的で、周知の構造およびデバイスがブロック図の形式で示される。
図1は、複数の回路を有し、かつ回路分離を改善するための新規なチューナブル閉ガードリング108を備える、RFIC100の一例示的実施形態を示す。RFIC100は、5GHz周波数帯域での動作に適するように構成された第1の回路102、2.4GHz WiFi周波数帯域での動作に適するように構成された第2の回路104、および2.45GHz Bluetooth(登録商標)周波数帯域での動作に適するように構成された第3の回路106を備える。第3の回路106は、回路分離を改善するように構成されたチューナブル閉ガードリング108の一例示的実施形態を備える。例示的実施形態では、回路102、回路104、回路106は、タンク回路、発振回路、共振回路、または信号結合が問題となる他の任意のタイプの回路を備えてよい。
動作中、回路102と、回路104と、回路106との間で、磁界エネルギーが結合する可能性がある。たとえば、第3の回路106内のインダクタからの第2高調波周波数に関連する磁界エネルギーが、第1の回路102内のインダクタに結合する可能性がある。たとえば、回路106の第2高調波周波数における磁界エネルギーが、5GHz周波数帯域にあって、第1の回路102内のインダクタに結合し、それにより、その周波数範囲で動作するように構成された第1の回路102の性能が低下する可能性がある。
チューナブル閉ガードリング108は、回路106によって生み出される第2(または他の)高調波周波数における磁界エネルギーを低減させるように動作し、それにより、第1の回路102への結合量を低減させて、回路分離を拡大する。チューナブル閉ガードリング108を利用して、回路分離を拡大することによって、RFIC100の面積を効率的に利用することができる。たとえば、チューナブル閉ガードリング108を利用することにより、回路102と回路106を、磁界のクロスカップリングにより性能が低下することなく、互いに近接してより近くに配置することが可能になる。チューナブル閉ガードリング108についてのより詳細な説明を以下で行う。
図2は、チューナブル閉ガードリング108の詳細な一例示的実施形態を示す。回路106は、アグレッサインダクタとも呼ぶことのできるインダクタ210を備える。回路102は、ビクティムインダクタとも呼ぶことのできるインダクタ208を備える。回路100上でインダクタ208とインダクタ210がごく近接しているので、アグレッサインダクタ210からビクティムインダクタ208への磁界結合(magnetic coupling)が生じ、それにより、回路102の性能が低下することがあり得る。たとえば、インダクタ210はインダクタ208に、結合係数k2によって結合する可能性があり、回路106の第2高調波周波数に関連する磁界エネルギーが、回路102にビクティムインダクタ208を通じて結合する可能性がある。
チューナブル閉ガードリング108は、アグレッサインダクタ210によって放射される磁界エネルギーの結合を選択された周波数において低減させる周波数選択的結合によって、ビクティムインダクタ208に対する分離を強化するように構成される。チューナブル閉ガードリング108は、インダクタ202が可変(またはチューナブル)キャパシタ206および抵抗器204と直列接続された、閉ループを備える。例示的実施形態では、チューナブル閉ガードリング108は、RFIC100上に適切に引き回された信号トレースによって形成される。信号トレースは、インダクタ202の選択された量のインダクタンス、および抵抗器204の選択された量の抵抗をもたらすように構成される。キャパシタ206は、チューナブル閉ガードリング108の一部を成す、任意の適切なチューナブルキャパシタデバイスを備える。
一例示的実施形態では、アグレッサインダクタ210とチューナブルガードリング108のインダクタ202との間の選択された量の結合(k1)が確立されるように、チューナブル閉ガードリング108は、アグレッサインダクタ210に近い領域内に配置される。チューナブル閉ガードリング108のインダクタ202とビクティムインダクタ208との間に、選択された量の結合(k3)が存在することも可能である。
直列接続されたチューナブルキャパシタ206は、制御信号(ctl)を用いて制御される、選択された量のキャパシタンスを提供し、この制御信号は、様々な実施形態では、RFIC100との動作に適するように構成されたコントローラ、プロセッサ、または他の何らかのエンティティによって生成される。チューナブルキャパシタ206によって提供されるキャパシタンスの量は、チューナブル閉ガードリング108が、アグレッサインダクタ210の動作周波数において、ほぼ開回路として振る舞うように選択される。アグレッサインダクタ210の動作周波数以外では、チューナブルガードリング108は、ほぼ短絡回路として振る舞う。したがって、図2に示す実施形態では、チューナブル閉ガードリング108は、2.5GHzでは、ほぼ開回路として振る舞い、5GHzの第2高調波周波数については、ほぼ閉回路として振る舞う。したがって、チューナブル閉ガードリング108は、5GHzの第2高調波周波数における磁界エネルギーを低減させるように動作する。その結果、ビクティムインダクタ208は、ビクティムインダクタ208に結合して回路102の性能を低下させるおそれのある、アグレッサインダクタ210によって生み出される第2高調波周波数における磁界エネルギーから、保護(または分離)される。
チューナブル閉ガードリング108はまた、アグレッサインダクタ210の動作周波数において、高インピーダンス(すなわちほぼ開回路)をもたらすように動作し、したがって、アグレッサインダクタ210または回路106の性能を低下させない。
そこで、従来型のガードリングに付随する問題を克服する、チューナブル閉ガードリング108の例示的実施形態が開示される。チューナブル閉ガードリング108は、インダクタ内またはその周りに配置されて、インダクタから放射される磁界エネルギーを選択された周波数において低減させる、チューナブルリングを備える。チューナブル閉ガードリング108は、インダクタンス、抵抗、および選択された周波数に同調させることのできるチューナブルキャパシタンスを備える。一例示的実施形態では、チューナブル閉ガードリング108の信号トレースを引き回して、直列のインダクタンスと抵抗をもたらすことができる。チューナブルキャパシタは、RLCリングが、インダクタの動作周波数については事実上開放し、より高い周波数については事実上短絡するように選択される。その結果、RFIC上での回路分離を改善して、回路面積の効率的な利用を促進することができる。
そこで、回路分離を改善するためのチューナブルガードリングが開示される。一例示的実施形態では、装置が、集積回路上に形成され、かつ選択された結合係数によって集積回路上に形成された第1のインダクタに磁気的に結合される、閉ループガードリングを含む。装置は、閉ループガードリングの一部を成し、かつ第1のインダクタから第2のインダクタへの磁界結合を低減させるように構成された、チューナブルキャパシタも含む。
図3は、チューナブル閉ガードリングの一例示的実施形態によってもたらされる、信号結合の低減を例示するグラフ300を示す。たとえば、グラフ300は、チューナブル閉ガードリング108が、RFIC100上の回路106と回路102との間の信号結合をどのように低減させるかについて例示している。インダクタ202の値および抵抗器204の値は、選択された信号トレースの引き回しから決まるものとし、チューナブルキャパシタ206の値は、回路100に結合されたプロセッサまたは他のエンティティによって、選択されたキャパシタンス値に設定されるものとする。
グラフ300は、ガードリングがない場合の回路106と回路102との間の信号結合を表すプロット線302を含む。たとえば、この場合、回路106と回路102との間には結合(k2)があるが、回路106および回路102とチューナブル閉ガードリング108との間には、結合がない(すなわちk1=k3=0)。グラフ300は、回路106および回路102と、チューナブル閉ガードリング108との間の信号結合(すなわちk1およびk3が非ゼロである)の結果としてもたらされる、プロット線304も含む。典型的には、k1はk3よりも大きい。
グラフ300は、回路106とチューナブル閉ガードリング108との間の選択された信号結合(すなわちk1が非ゼロであり、k3がゼロに近づく)の結果としてもたらされる、プロット線306も含む。プロット線306から分かるように、狭い周波数範囲にわたる谷(notch)によって表される結合の低減があり、一方、プロット線304は、低いほうの周波数において結合が増加するという犠牲を払った上で、より広い周波数範囲にわたる低減を示している。
したがって、グラフ300によって例示されているように、チューナブル閉ガードリング108のインダクタ202の値、抵抗器204の値、およびキャパシタ206の値は、アグレッサ構成要素(インダクタ210)とビクティム構成要素(インダクタ208)との間の結合において、谷(すなわちプロット306)を生み出すように選択することができる。一例示的実施形態では、谷が、回路106の動作周波数(2.5GHz)の第2高調波(5GHz)のところに位置し、したがって、回路102のインダクタ208への磁界結合を低減させることができる。したがって、チューナブル閉ガードリング108は、回路分離を拡大して、回路面積のより効率的な利用を可能にするように動作する。
図4は、集積回路100上のチューナブル閉ガードリング108の一例示的実装形態を例示する。この実装形態では、チューナブル閉ガードリング108は、アグレッサインダクタ210を表す信号トレース210tによって画定される領域内で引き回された信号トレース108tを備える。チューナブル閉ガードリング108は、ビクティムインダクタ208を表す信号トレース208tに対する、アグレッサインダクタ210によって放出される第2高調波周波数(すなわち5GHz)における磁界エネルギーからの分離を改善するように動作する。たとえば、チューナブル閉ガードリング108を表す信号トレース108tは、アグレッサインダクタ210を表す信号トレース210tに、結合係数k1によって結合するように配置される。チューナブル閉ガードリング108は、2つの回路ブロック102と回路ブロック106との間の分離を最適化するための、いくつかの異なる自由度を提供する。たとえば、以下のうちの1つまたは複数を調整することによって、分離を調整することができる。
1. チューナブルガードリングトレース108tとアグレッサインダクタトレース210tとの間の間隔を調整すること。
2. チューナブルガードリングトレース108tとビクティムインダクタトレース208tとの間の間隔を調整すること。
3. チューナブルガードリングトレース108tの位置(すなわちアグレッサインダクタトレース210tの内側または外側)を調整すること。
4. チューナブルガードリングトレース108tの断面サイズを調整すること。
5. チューナブルガードリングトレース108tの長さを調整すること。
6. チューナブルキャパシタ206のキャパシタンス値を調整すること。
7. チューナブルガードリングトレース108tのインダクタンス値および/または抵抗値を調整すること。
したがって、様々な例示的実施形態では、閉チューナブルガードリングが、選択可能な範囲のR、L、Cの組合せおよび/または任意の等価な能動/スイッチングデバイスを備えることができ、それを上述のように同調させて、アグレッサ回路ブロックまたはデバイスとビクティム回路ブロックまたはデバイスとの間の磁界結合を低減し、それらの間の分離を改善することができる。
図5は、多重チューナブル閉ガードリング実装形態を備えるRFIC500の、詳細な一例示的実施形態を示す。この実装形態では、RFIC500は、アグレッサインダクタとも呼ぶことのできるインダクタ504を有する、Bluetooth回路502を備える。RFIC500は、5GHzで動作し、かつビクティムインダクタとも呼ぶことのできるインダクタ508を備える、PA回路506も備える。回路500上でインダクタ504とインダクタ508がごく近接しているので、アグレッサインダクタ504からビクティムインダクタ508への磁界結合が生じ、それにより、PA回路506の性能が低下することがあり得る。たとえば、2.5GHz Bluetooth回路502の第2高調波周波数(すなわち5GHz)における、5GHz PA回路506への磁界結合が生じる可能性がある。
一例示的実施形態では、多重チューナブル閉ガードリング510および512が、周波数選択的結合によって、ビクティムインダクタ508に対する分離を強化するように構成される。多重チューナブル閉ガードリング510および512は、それぞれ、インダクタ514とそれに直列接続されたチューナブルキャパシタ518を含む閉ループ、およびインダクタ516とそれに直列接続されたチューナブルキャパシタ520を含む閉ループを備える。例示的実施形態では、多重チューナブル閉ガードリング510および512は、図示のように抵抗522および抵抗524も備える。
一例示的実施形態では、アグレッサインダクタ504とチューナブル閉ガードリング510との間の選択的な量の結合(k1a)が確立されるように、チューナブル閉ガードリング510は、アグレッサインダクタ504に制約される領域内に配置される。一例示的実施形態では、アグレッサインダクタ504とチューナブル閉ガードリング512との間の選択的な量の結合(k1b)が確立されるように、チューナブルガードリング512は、アグレッサインダクタ504の周りに配置される。
直列接続されたチューナブルキャパシタ518は、第1の制御信号(ctl1a)を用いて制御される、選択された量のキャパシタンスを提供し、この制御信号は、様々な実施形態では、集積回路500との動作に適するように構成されたコントローラ、プロセッサ、または他の何らかのエンティティによって生成される。チューナブルキャパシタ518によって提供されるキャパシタンスの量は、チューナブル閉ガードリング510が、2.5GHzでは、ほぼ開回路として振る舞い、5GHzの第2高調波周波数については、ほぼ閉回路として振る舞うように選択される。
チューナブル閉ガードリング512は、リング510と同様に動作し、チューナブルキャパシタ520を用いて異なる動作周波数に同調させることができる。その結果、ビクティムインダクタ508を、普通ならビクティムインダクタ508に結合して電力増幅器回路506の性能を低下させることになる、アグレッサインダクタ504によって生み出される第2(もしくは他の)高調波周波数または他の周波数における磁界エネルギーから、保護する(または分離する)ことができる。
そこで、従来型のガードリングに付随する問題を克服する、チューナブルガードリングの例示的実施形態が開示される。このチューナブルガードリングは、アグレッサインダクタ内、アグレッサインダクタの周り、またはアグレッサインダクタ内とその周りの両方に配置されて、アグレッサインダクタから放出される磁界エネルギーを選択された周波数において低減させる、チューナブルリングを備える。
図6は、図5に示すRFIC500の一例示的実装形態を例示する。この実装形態では、チューナブルガードリング510を表す信号トレース510tが、2.5GHz Bluetooth回路502のアグレッサインダクタ504を表す信号トレース504tに制約される領域内に配置されて、ビクティムインダクタ508を表す信号トレース508tに対する、アグレッサインダクタ504によって放出される第2高調波周波数(すなわち5GHz)における磁界エネルギーからの分離を改善する。さらに、2.5GHz Bluetooth回路502内で、チューナブル閉ガードリング512を表す信号トレース512tが、アグレッサインダクタ504を表す信号トレース504tの周りに配置されて、ビクティムインダクタ508に対する、アグレッサインダクタ504によって放出される第2高調波周波数(すなわち5GHz)における磁界エネルギーからの分離を改善する。
したがって、様々な例示的実施形態では、多重チューナブル閉ガードリング構成が、アグレッサインダクタ内またはその周りに配置された、2つ以上のガードリングを備えることができる。多重ガードリングは、アグレッサインダクタから放射される磁界エネルギーを、1つまたは複数の周波数範囲または周波数帯域において低減させるように同調される。
図7は、回路分離を改善するように構成された、チューナブル閉ガードリング装置700の一例示的実施形態を示す。たとえば、装置700は、図2に示すチューナブル閉ガードリング108として使用するのに適している。一態様では、装置700は、本明細書で説明する機能を提供するように構成された1つまたは複数のモジュールによって実装される。たとえば、一態様では、各モジュールは、ハードウェアおよび/またはハードウェア実行ソフトウェアを含む。
装置700は、閉ループガードリングを、選択された結合係数によって第1のインダクタンスに磁気的に結合させるための手段(702)であって、閉ループガードリングおよび第1のインダクタが集積回路上に形成された、磁気的に結合させるための手段を備える、第1のモジュールを備え、この第1のモジュールは、一態様では閉ループガードリング108を備える。
装置700は、閉ループガードリングの一部を成し、かつ第1のインダクタンスから第2のインダクタンスへの磁界結合を低減させるように構成された、チューナブルキャパシタンスを提供するための手段(704)を備える第2のモジュールを備え、この第2のモジュールは、一態様ではチューナブルキャパシタ206を備える。
情報および信号が、種々の異なる技術および技法のうちのいずれかを用いて表現されてもよく、処理されてもよいことを、当業者なら理解するであろう。たとえば、先の説明全体にわたって参照されることのあるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光学場もしくは光粒子、またはそれらの任意の組合せによって表現されてよい。トランジスタタイプおよびトランジスタ技術は、同じ結果を達成するように、置換され、再構成され、または他の方法で修正されてよいことに、さらに留意されたい。たとえば、PMOSトランジスタを利用して示される回路は、NMOSトランジスタを使用するように修正されてよく、かつその逆であってよい。したがって、本明細書で開示した増幅器は、種々のトランジスタタイプおよびトランジスタ技術を用いて実現されてよく、図面内に示されるトランジスタタイプおよびトランジスタ技術には限定されない。たとえば、BJT、GaAs、MOSFETなどのトランジスタタイプ、または他の任意のトランジスタ技術が使用されてよい。
本明細書で開示した実施形態に関連して説明した、様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子的ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装されてよいことを、当業者ならさらに理解するであろう。ハードウェアとソフトウェアのこの交換可能性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについては先に、それらの機能性の観点から一般的に説明してきた。そのような機能性がハードウェアとして実装されるか、それともソフトウェアとして実装されるかは、具体的な適用例およびシステム全体に課される設計制約によって決まる。当業者は、説明した機能性を、具体的な各適用例について様々な形で実装してよいが、そのような実装形態の決定は、本発明の例示的実施形態の範囲からの逸脱を生じさせるものと解釈すべきではない。
本明細書で開示した実施形態に関連して説明した、様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブルロジックデバイス、個別のゲート論理回路もしくはトランジスタ論理回路、個別ハードウェア構成要素、または本明細書で説明した機能を実施するように設計された、それらの任意の組合せを用いて実装されてもよく、実施されてもよい。汎用プロセッサは、マイクロプロセッサでよいが、代替手段として、プロセッサは、どんな従来型のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンでもよい。プロセッサは、コンピューティングデバイス同士の組合せとして、たとえばDSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、1つもしくは複数のマイクロプロセッサとDSPコアとの併用、または他の任意のそのような構成として、実装されてもよい。
本明細書で開示した実施形態に関連して説明した方法またはアルゴリズムのステップは、直接ハードウェアの形で、プロセッサによって実行されるソフトウェアモジュールの形で、またはその2つの組合せの形で、具現化されてよい。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、リードオンリーメモリ(ROM)、電気的プログラマブルROM(EPROM)、電気的消去可能プログラマブルROM(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野において知られる、他の任意の形態の記憶媒体内に存在してよい。例示的な記憶媒体がプロセッサに、プロセッサがその記憶媒体から情報を読み出し、またそこに情報を書き込むことができるように結合される。代替手段として、記憶媒体がプロセッサと一体を成してもよい。プロセッサおよび記憶媒体は、ASIC内に存在してよい。ASICは、ユーザ端末内に存在してよい。代替手段として、プロセッサおよび記憶媒体は、ユーザ端末内に個別構成要素として存在してよい。
1つまたは複数の例示的実施形態では、説明した機能が、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せの形で実装されてよい。それらの機能は、ソフトウェアの形で実装された場合、1つまたは複数の命令またはコードとして、コンピュータ可読媒体上に記憶されてもよく、コンピュータ可読媒体を介して送信されてもよい。コンピュータ可読媒体は、非一時的コンピュータ記憶媒体と、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体の両方を含む。非一時的記憶媒体は、コンピュータによってアクセスされ得る任意の入手可能な媒体とすることができる。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形態をとる所望のプログラムコードを保持もしくは記憶するのに使用されてよく、かつコンピュータによってアクセスされ得る、他の任意の媒体を含んでよい。また、どんな接続も厳密にはコンピュータ可読媒体と呼ばれる。たとえば、ソフトウェアがウェブサイト、サーバ、または他のリモートソースから、同軸ケーブル、光ファイバケーブル、より対線、デジタル加入者回線(DSL)、または赤外線、無線、マイクロ波などのワイヤレス技術を用いて送信される場合、同軸ケーブル、光ファイバケーブル、より対線、DSL、または赤外線、無線、マイクロ波などのワイヤレス技術は、媒体という定義に含まれる。ディスク(disk)およびディスク(disc)は、本明細書では、コンパクトディスク(CD:compact disc)、レーザディスク(laser disc)、光ディスク(optical disc)、デジタル多用途ディスク(DVD:digital versatile disc)、フロッピー(登録商標)ディスク(floppy disk)、およびブルーレイディスク(blu-ray disc)を含み、ただし、ディスク(disk)は通常、データを磁気的に再生し、一方ディスク(disc)は、レーザを用いてデータを光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
開示した例示的実施形態の説明は、任意の当業者が本発明を作成または使用することを可能にするために提供されている。これらの例示的実施形態に対する様々な修正が当業者には容易に明らかとなり、本明細書で定義した一般原理は、本発明の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本発明は、本明細書に示す例示的実施形態に限定されるものではなく、本明細書で開示した原理および新規な特徴に一致する最大の範囲を与えられるものである。
100 RFIC、集積回路
102 第1の回路、回路ブロック
104 第2の回路
106 第3の回路、回路ブロック
108 チューナブル閉ガードリング、チューナブルガードリング、閉ループガードリング
108t 信号トレース、チューナブルガードリングトレース
202 インダクタ
204 抵抗器
206 可変キャパシタ、チューナブルキャパシタ
208 ビクティムインダクタ
208t 信号トレース、ビクティムインダクタトレース
210 アグレッサインダクタ
210t 信号トレース、アグレッサインダクタトレース
500 RFIC、集積回路
504 アグレッサインダクタ
504t 信号トレース
506 5GHz PA回路、電力増幅器回路
508 ビクティムインダクタ
508t 信号トレース
510 多重チューナブル閉ガードリング、チューナブルガードリング
510t 信号トレース
512 多重チューナブル閉ガードリング、チューナブルガードリング
512t 信号トレース
514 インダクタ
516 インダクタ
518 チューナブルキャパシタ
520 チューナブルキャパシタ
522 抵抗
524 抵抗
700 チューナブル閉ガードリング装置
ctl 制御信号
ctl1a 第1の制御信号
k1 結合、結合係数
k1a 結合
k1b 結合
k2 結合係数、結合
k3 結合

Claims (20)

  1. 集積回路上に形成され、かつ選択された結合係数によって前記集積回路上に形成された第1のインダクタに磁気的に結合される、閉ループガードリングと、
    前記閉ループガードリングの一部を成し、かつ前記第1のインダクタから第2のインダクタへの磁界結合を低減させるように構成された、チューナブルキャパシタと
    を備える、装置。
  2. 前記閉ループガードリングが、前記集積回路上の前記第1のインダクタを取り囲む、請求項1に記載の装置。
  3. 前記チューナブルキャパシタが、制御信号に応答して同調される、請求項1に記載の装置。
  4. 前記第1のインダクタが、前記集積回路上の前記閉ループガードリングを取り囲む、請求項1に記載の装置。
  5. 前記集積回路上の前記第1のインダクタに結合される、1つまたは複数の追加の閉ループガードリングをさらに備える、請求項4に記載の装置。
  6. 少なくとも1つの追加のガードリングが、前記集積回路上の前記第1のインダクタを取り囲む、請求項5に記載の装置。
  7. 前記第1のインダクタが、第1の周波数で動作する第1の回路の一部を成し、前記第2のインダクタが、第2の周波数で動作する第2の回路の一部を成す、請求項1に記載の装置。
  8. 前記第1の周波数が、前記第2の周波数よりも低くなるように設定される、請求項7に記載の装置。
  9. 前記閉ループガードリングが、前記第1の周波数の高調波の、前記第2のインダクタへの磁界結合を低減させるように構成される、請求項8に記載の装置。
  10. 前記閉ループガードリングが、直列接続された誘導素子、抵抗素子、および容量素子を備え、かつ前記第1のインダクタから前記第2のインダクタへの磁界結合を選択された周波数範囲内で低減させるように同調される、請求項1に記載の装置。
  11. 閉ループガードリングを、選択された結合係数によって第1のインダクタンスに磁気的に結合させるための手段であって、前記閉ループガードリングおよび第1のインダクタが集積回路上に形成された、磁気的に結合させるための手段と、
    前記閉ループガードリングの一部を成し、かつ前記第1のインダクタンスから第2のインダクタンスへの磁界結合を低減させるように構成された、チューナブルキャパシタンスを提供するための手段と
    を備える、装置。
  12. 前記閉ループガードリングが、前記集積回路上の前記第1のインダクタンスを取り囲む、請求項11に記載の装置。
  13. チューナブルキャパシタンスを提供するための前記手段が、制御信号に応答して同調されるように構成される、請求項11に記載の装置。
  14. 前記第1のインダクタンスが、前記集積回路上の前記閉ループガードリングを取り囲むように構成される、請求項11に記載の装置。
  15. 前記集積回路上の前記第1のインダクタンスに結合される、1つまたは複数の追加の閉ループガードリングをさらに備える、請求項14に記載の装置。
  16. 少なくとも1つの追加のガードリングが、前記集積回路上の前記第1のインダクタンスを取り囲む、請求項15に記載の装置。
  17. 前記第1のインダクタンスが、第1の周波数で動作する第1の回路の一部を成し、前記第2のインダクタンスが、第2の周波数で動作する第2の回路の一部を成す、請求項11に記載の装置。
  18. 前記第1の周波数が、前記第2の周波数よりも低くなるように設定される、請求項17に記載の装置。
  19. 前記閉ループガードリングが、前記第1の周波数の高調波の、前記第2のインダクタンスへの磁界結合を低減させるように構成される、請求項18に記載の装置。
  20. 前記閉ループガードリングが、直列接続された誘導素子、抵抗素子、および容量素子を備え、かつ磁界結合を選択された周波数範囲内で低減させるように同調される、請求項11に記載の装置。
JP2016525855A 2013-11-11 2014-11-06 回路分離を改善するためのチューナブルガードリング Expired - Fee Related JP6074118B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/076,298 2013-11-11
US14/076,298 US9312927B2 (en) 2013-11-11 2013-11-11 Tunable guard ring for improved circuit isolation
PCT/US2014/064200 WO2015069815A1 (en) 2013-11-11 2014-11-06 Tunable guard ring for improved circuit isolation

Publications (2)

Publication Number Publication Date
JP2017500729A true JP2017500729A (ja) 2017-01-05
JP6074118B2 JP6074118B2 (ja) 2017-02-01

Family

ID=51987471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016525855A Expired - Fee Related JP6074118B2 (ja) 2013-11-11 2014-11-06 回路分離を改善するためのチューナブルガードリング

Country Status (6)

Country Link
US (1) US9312927B2 (ja)
EP (1) EP3069383B1 (ja)
JP (1) JP6074118B2 (ja)
KR (1) KR101662138B1 (ja)
CN (1) CN105706235B (ja)
WO (1) WO2015069815A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6274409B2 (ja) * 2014-02-13 2018-02-07 国立大学法人 東京大学 無線電力伝送装置
US9763247B2 (en) * 2014-06-02 2017-09-12 Belkin International Inc. Optimizing network performance using band-switching operations
US9924513B2 (en) 2014-07-23 2018-03-20 Belkin International Inc. Band-switching operations in a mesh network environment
US10284299B2 (en) 2014-06-02 2019-05-07 Belkin International, Inc. Optimizing placement of a wireless range extender
US9646762B2 (en) 2014-12-23 2017-05-09 Nokia Technologies Oy Low crosstalk magnetic devices
US10020793B2 (en) 2015-01-21 2018-07-10 Qualcomm Incorporated Integrated filters in output match elements
US9831924B2 (en) * 2015-03-30 2017-11-28 Renesas Electronics Corporation Non-contact communication apparatus and system using the same
US9543892B1 (en) 2015-07-16 2017-01-10 Qualcomm Incorporated Overlapping uncoupled inductors for low-cost multi-frequency voltage-controlled oscillators
KR101911501B1 (ko) * 2016-06-01 2018-10-24 한국과학기술원 인덕터들 간의 커플링 차단을 통해 격리도가 향상된 인덕터 레이아웃 및 이를 이용한 집적회로 장치
CN112166502B (zh) 2018-05-31 2023-01-13 华为技术有限公司 一种倒装芯片的封装结构及电子设备
US10861793B2 (en) 2018-08-01 2020-12-08 Qualcomm Incorporated Guard ring frequency tuning

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
US20110260819A1 (en) * 2010-04-26 2011-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Continuously tunable inductor with variable resistors
US20110273261A1 (en) * 2010-05-05 2011-11-10 Signoff David M Magnetically Shielded Inductor Structure
US20120223796A1 (en) * 2011-03-03 2012-09-06 Kai-Yi Huang Variable inductor
US20130141177A1 (en) * 2011-12-06 2013-06-06 Qualcomm Incorporated Tunable inductor circuit
JP2013229716A (ja) * 2012-04-25 2013-11-07 Renesas Electronics Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812961B2 (ja) * 1989-05-02 1996-02-07 株式会社村田製作所 並列多段型帯域通過フィルタ
US5497146A (en) 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
US6160303A (en) 1997-08-29 2000-12-12 Texas Instruments Incorporated Monolithic inductor with guard rings
JP4519418B2 (ja) 2003-04-28 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
WO2005074402A2 (en) 2004-02-10 2005-08-18 Cyrips Pte Ltd An integrated circuit
US7151430B2 (en) * 2004-03-03 2006-12-19 Telefonaktiebolaget Lm Ericsson (Publ) Method of and inductor layout for reduced VCO coupling
US8576026B2 (en) * 2007-12-28 2013-11-05 Stats Chippac, Ltd. Semiconductor device having balanced band-pass filter implemented with LC resonator
EP2281292B1 (en) 2008-05-29 2016-08-10 ST-Ericsson SA Radio frequency eight-shaped balun
KR101647839B1 (ko) * 2008-12-10 2016-08-11 스태츠 칩팩 피티이. 엘티디. Ｌｃ 공진기로 구현된 밸런스 밴드-패스 필터를 갖는 반도체 장치
GB2491022B (en) * 2012-05-15 2013-05-01 Renesas Mobile Corp Filter circuitry

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
US20110260819A1 (en) * 2010-04-26 2011-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Continuously tunable inductor with variable resistors
US20110273261A1 (en) * 2010-05-05 2011-11-10 Signoff David M Magnetically Shielded Inductor Structure
US20120223796A1 (en) * 2011-03-03 2012-09-06 Kai-Yi Huang Variable inductor
US20130141177A1 (en) * 2011-12-06 2013-06-06 Qualcomm Incorporated Tunable inductor circuit
JP2013229716A (ja) * 2012-04-25 2013-11-07 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
KR20160074009A (ko) 2016-06-27
JP6074118B2 (ja) 2017-02-01
EP3069383B1 (en) 2018-01-03
KR101662138B1 (ko) 2016-10-04
CN105706235B (zh) 2018-09-14
EP3069383A1 (en) 2016-09-21
US9312927B2 (en) 2016-04-12
US20150130552A1 (en) 2015-05-14
WO2015069815A1 (en) 2015-05-14
CN105706235A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
JP6074118B2 (ja) 回路分離を改善するためのチューナブルガードリング
CN102483984B (zh) 可切换电感器网络
US9712197B2 (en) Tunable notch filter and contour tuning circuit
EP2932594B1 (en) Tunable wide band driver amplifier
EP2883275B1 (en) Front end parallel resonant switch
TWI501568B (zh) 收發器、阻抗調整裝置，以及阻抗調整方法
US9762090B2 (en) High efficiency gate driver for wireless power transmission
US9130535B2 (en) Driver amplifier with asymmetrical T-coil matching network
US20140179241A1 (en) Concurrent matching network using transmission lines for low loss
JP2015530798A (ja) オフ‐状態の静電容量低減を持つマルチ投入アンテナスイッチ
US9014652B2 (en) Mobile communication device
JP6208367B2 (ja) 調整可能な負荷線
JP6553676B2 (ja) コモンモード電流を低減するためのプリント回路板およびその方法
JP6109849B2 (ja) ミリメートル波電力増幅器
JP6658162B2 (ja) 電力増幅器
Wang et al. Design of high selectivity tri‐band bandpass filter with wide upper stopband
Lehtovuori et al. Dual‐band matching of arbitrary loads
Wang et al. Single‐/multiband CMOS low‐noise amplifier using concentric switching inductors
US10585999B2 (en) Selection of die and package parasitic for IO power domain
Kim et al. A miniaturized 2.4‐GHz CMOS low‐noise amplifier using a gate‐source coupling technique
EP2888816A1 (en) High power tunable capacitor
US20070146105A1 (en) Complementary inductor structures

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170105

R150 Certificate of patent or registration of utility model

Ref document number: 6074118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees