JP2017225087A - 誘電体共振器およびその製造方法 - Google Patents

Abstract

【課題】シールド導体部を構成する導体層を共振器本体の近くに配置し、且つ誘電体共振器のＱを大きくする。
【解決手段】誘電体共振器は、誘電体よりなる共振器本体２Ａと、共振器本体２Ａを構成する誘電体よりも比誘電率が小さい誘電体よりなり、共振器本体２Ａの周囲に存在する周囲誘電体部と、導体よりなるシールド導体部５を備えている。周囲誘電体部は、積層された複数の誘電体層を有している。シールド導体部５は、周囲誘電体部の内部に位置する第１の内部シールド導体層５１と、周囲誘電体部の外面上に位置する外部導体部５３を含んでいる。外部導体部５３は、第１の導電率を有する外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆを含んでいる。第１の内部シールド導体層５１は、第１の導電率よりも大きい第２の導電率を有している。
【選択図】図２

Description

本発明は、誘電体よりなる共振器本体と、積層された複数の誘電体層を用いて構成された周囲誘電体部と、シールド導体部とを含む誘電体共振器およびその製造方法に関する。

現在、第５世代移動通信システム（以下、５Ｇと言う。）の規格化が進められている。５Ｇでは、周波数帯域を拡大するために、１０ＧＨｚ以上の周波数帯域、特に３０〜３００ＧＨｚのミリ波帯の利用が検討されている。

通信装置に用いられる電子部品には、バンドパスフィルタのように、共振器を含むフィルタがある。１０ＧＨｚ以上の周波数帯域に用いられるフィルタとしては、誘電体共振器を含む誘電体フィルタが有望である。

一般的に、誘電体共振器は、誘電体よりなる共振器本体と、共振器本体を構成する誘電体よりも比誘電率が小さい誘電体よりなる周囲誘電体部と、シールド導体部とを含んでいる。シールド導体部は、共振器本体の周囲に配置されている。周囲誘電体部は、共振器本体とシールド導体部の間に配置されている。

特許文献１および２には、誘電体共振器を含む誘電体フィルタが記載されている。

特許文献１には、誘電体基体と、誘電体基体に埋設された複数の誘電体共振器と、入力部と、出力部と、外導体膜とを含む誘電体フィルタが記載されている。外導体膜は、入力部および出力部に接しないように、誘電体基体の外面の大部分を覆っている。特許文献１における誘電体共振器、誘電体基体および外導体膜は、それぞれ、前記の共振器本体、周囲誘電体部およびシールド導体部に対応する。

特許文献２には、２つの誘電体基板と、複数の誘電体共振器と、２つのマイクロストリップ線路と、接地導体とを含むフィルタが記載されている。このフィルタにおいて、２つの誘電体基板は、接地導体を挟んで、接地導体の上下に配置されている。上側の誘電体基板には、その上面で開口する複数の孔が形成されている。複数の誘電体共振器は、複数の孔に埋め込まれている。２つのマイクロストリップ線路は、上側の誘電体基板の上面上に形成されている。一方のマイクロストリップ線路は、１つの誘電体共振器の近くに配置されている。他方のマイクロストリップ線路は、他の１つの誘電体共振器の近くに配置されている。上側の誘電体基板には、複数の誘電体共振器と接地導体の間に位置する複数の空洞が形成されている。特許文献２における誘電体共振器と誘電体基板は、それぞれ、前記の共振器本体と周囲誘電体部に対応する。

特開２００６−２３８０２７号公報 特開平１１−３５５００５号公報

誘電体共振器の周囲誘電体部を構成する誘電体としては、例えばセラミックが用いられる。この場合の周囲誘電体部の形成方法としては、例えば、低温同時焼成法が用いられる。低温同時焼成法では、必要に応じて焼成前の導体層や焼成前のスルーホールが形成された複数の焼成前のセラミックシートであるセラミックグリーンシートを積層して、焼成前積層体を作製し、この焼成前積層体を焼成することによって、焼成後積層体を作製する。積層された複数のセラミックグリーンシートは、焼成されて、積層された複数の誘電体層からなる誘電体部になる。この誘電体部によって、周囲誘電体部が構成される。

以下、低温同時焼成法を用いて周囲誘電体部を形成する場合における問題点について説明する。シールド導体部は、周囲誘電体部の複数の面に形成された複数の外部導体層を含む。外部導体層の形成方法としては、主に以下の第１ないし第３の方法がある。第１の方法では、焼成前積層体に、外部導体層に対応する焼成前の導体層を形成せずに、焼成前積層体を焼成して焼成後積層体を形成した後、この焼成後積層体の表面に、外部導体層に対応する焼成前の導体層を形成し、これを焼成して外部導体層を形成する。第２の方法では、焼成前積層体に、外部導体層に対応する焼成前の導体層を形成し、焼成前積層体と、外部導体層に対応する焼成前の導体層を同時に焼成して、焼成後積層体と外部導体層を同時に形成する。第３の方法では、焼成前積層体に、外部導体層に対応する焼成前の導体層を形成せずに、焼成前積層体を焼成して焼成後積層体を形成した後、この焼成後積層体の表面に、薄膜形成方法を用いて外部導体層を形成する。

上記の第１および第２の方法では、一般的に、外部導体層を形成するための導体ペーストは、誘電体部の内部に位置する内部導体層を形成するための導体ペーストに比べて、誘電体部に対する接着力が大きくなるような組成のものが用いられる。これに起因して、外部導体層は、内部導体層に比べて、導電率を大きくすることが難しい。

また、上記の第３の方法では、誘電体部に対する外部導体層の接着力を大きくするために、一般的に、まず、例えばスパッタ法や真空蒸着法によって、誘電体部に対する密着力の大きい第１層を形成する。次に、この第１層の上に、例えばめっき法によって第２層を形成して、第１層と第２層を含む外部導体層を形成する。この場合、一般的に、第１層を構成する材料としては、第２層を構成する材料に比べて導電率は小さいが誘電体部に対する密着力が大きいものが用いられる。シールド導体部を構成する外部導体層を第３の方法で形成した場合には、第１層の導電率が、シールド導体部の実質的な導電率になる。

一方、シールド導体部の導電率が大きいほど、シールド導体部による導体損を小さくして誘電体共振器のＱを大きくすることができる。シールド導体部を複数の外部導体層によって形成する場合には、上記の第１ないし第３の方法のいずれにおいても、上記の理由から、シールド導体部の導電率を大きくすることが難しく、その結果、誘電体共振器のＱを大きくすることができないという問題点がある。

ところで、誘電体共振器では、高次隣接共振モードの影響を低減する等の目的で、シールド導体部の一部を構成する１つの導体層を、シールド導体部の残りの部分を構成する１つ以上の導体層に比べて、共振器本体に近づけた構成とする場合がある。一般的に、導体層を共振器本体に近づけると、導体層による導体損が増加して、その結果、誘電体共振器のＱが小さくなる。シールド導体部が、共振器本体に近い導体層を有する場合、この導体層が外部導体層で構成されていると、この導体層の導電率を大きくすることが難しいと理由と、この導体層が共振器本体に近いという理由の２つの理由から、誘電体共振器のＱを大きくすることができないという問題が生じる。

本発明はかかる問題点に鑑みてなされたもので、その目的は、シールド導体部を構成する導体層を共振器本体の近くに配置でき、且つＱを大きくすることができるようにした誘電体共振器およびその製造方法を提供することにある。

本発明の誘電体共振器は、
誘電体よりなる共振器本体と、
共振器本体を構成する誘電体よりも比誘電率が小さい誘電体よりなり、共振器本体の周囲に存在する周囲誘電体部と、
導体よりなるシールド導体部とを備えている。

周囲誘電体部は、積層された複数の誘電体層を有している。シールド導体部は、周囲誘電体部の内部に位置する第１の内部シールド導体層と、周囲誘電体部の外面上に位置する外部導体部とを含んでいる。外部導体部は、第１の導電率を有する少なくとも１つの外部シールド導体層を含んでいる。第１の内部シールド導体層は、第１の導電率よりも大きい第２の導電率を有している。第１の内部シールド導体層と共振器本体との間の距離は、少なくとも１つの外部シールド導体層と共振器本体との間の距離よりも小さい。

本発明の誘電体共振器において、第１の内部シールド導体層は、共振器本体に接していてもよい。また、第１の内部シールド導体層は、外部導体部に電気的に接続されていてもよい。

また、本発明の誘電体共振器において、周囲誘電体部は、第１の内部シールド導体層を挟む第１の誘電体部と第２の誘電体部を含んでいてもよく、共振器本体は、第１の誘電体部内に位置していてもよい。この場合、第１の内部シールド導体層は、第１の誘電体部と第２の誘電体部を部分的に接触させるための複数の切り欠き部を有していてもよい。

また、第２の誘電体部は、第１の内部シールド導体層に接した第１の面と、第１の面とは反対側の第２の面とを有していてもよい。少なくとも１つの外部シールド導体層は、第２の誘電体部の第２の面上に位置する外部シールド導体層を含んでいてもよい。誘電体共振器は、更に、第２の誘電体部に形成されて、第１の内部シールド導体層と、第２の面上に位置する外部シールド導体層とを電気的に接続する複数のスルーホールを備えていてもよい。

また、シールド導体部は、更に、第１の誘電体部内に位置する第２の内部シールド導体層を含んでいてもよい。第２の内部シールド導体層は、第１の導電率よりも大きい導電率を有している。この場合、共振器本体は、第１の内部シールド導体層と第２の内部シールド導体層の間に位置していてもよい。

本発明の誘電体共振器の製造方法は、周囲誘電体部と共振器本体と第１の内部シールド導体層とを含む積層体を作製する工程と、外部導体部を形成する工程とを含んでいる。

積層体を作製する工程は、複数の誘電体層となる複数の焼成前のセラミックシートと第１の内部シールド導体層となる焼成前の内部シールド導体層と含む焼成前積層体を作製する工程と、焼成前積層体を焼成して、周囲誘電体部と第１の内部シールド導体層とを形成する工程とを含んでいる。外部導体部を形成する工程は、積層体を作製する工程と同時に、あるいは積層体を作製する工程の後で、少なくとも１つの外部シールド導体層を形成する工程を含んでいる。

本発明の誘電体共振器およびその製造方法によれば、共振器本体の近くに、導電率の大きな第１の内部シールド導体層を配置することができる。そのため、本発明によれば、シールド導体部を構成する導体層を共振器本体の近くに配置でき、且つ誘電体共振器のＱを大きくすることができるという効果を奏する。

本発明の一実施の形態に係る誘電体フィルタの内部を示す斜視図である。 本発明の一実施の形態に係る誘電体フィルタの外観を示す斜視図である。 本発明の一実施の形態に係る誘電体フィルタの内部を示す斜視図である。 本発明の一実施の形態に係る誘電体フィルタの外観を示す斜視図である。 図１および図３に示した誘電体フィルタの内部の一部を示す斜視図である。 図１ないし図４に示した誘電体フィルタの等価回路を示す回路図である。 第１の入出力導体部と第１の入出力段共振器本体を示す斜視図である。 第１の入出力導体部の周りに生じる磁界を模式的に示す説明図である。 第１の入出力段共振器本体の周りに生じる磁界を模式的に示す説明図である。 第１の入出力導体部と第１の入出力段共振器本体の位置関係を説明するための説明図である。 図１０に示したＬ１とＬ２の比率と第１の外部Ｑとの関係を示す特性図である。 第１の入出力導体部と第１の入出力段共振器本体の位置関係を説明するための説明図である。 図１２に示したＬ３と第１の外部Ｑとの関係を示す特性図である。 本発明の一実施の形態に係る誘電体フィルタの通過減衰特性および反射減衰特性の一例を示す特性図である。 図１ないし図４に示した誘電体フィルタにおける１層目の誘電体層の一面を示す説明図である。 図１ないし図４に示した誘電体フィルタにおける２層目ないし５層目の誘電体層の一面を示す説明図である。 図１ないし図４に示した誘電体フィルタにおける６層目の誘電体層の一面を示す説明図である。 図１ないし図４に示した誘電体フィルタにおける７層目の誘電体層の一面を示す説明図である。 図１ないし図４に示した誘電体フィルタにおける８層目および９層目の誘電体層の一面を示す説明図である。 図１ないし図４に示した誘電体フィルタにおける１０層目ないし２９層目の誘電体層の一面を示す説明図である。 図１ないし図４に示した誘電体フィルタにおける３０層目の誘電体層の一面を示す説明図である。 図１ないし図４に示した誘電体フィルタにおける３１層目ないし３８層目の誘電体層の一面を示す説明図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１ないし図５を参照して、本発明の一実施の形態に係る誘電体フィルタの構造について説明する。図１および図３は、本実施の形態に係る誘電体フィルタの内部を示す斜視図である。図２および図４は、本実施の形態に係る誘電体フィルタの外観を示す斜視図である。図５は、図１および図３に示した誘電体フィルタの内部の一部を示す斜視図である。

本実施の形態に係る誘電体フィルタ１は、誘電体よりなる複数の共振器本体と、複数の共振器本体の周囲に存在する周囲誘電体部３と、第１の入出力導体部４Ａと、第２の入出力導体部４Ｄと、シールド導体部５とを備えている。

周囲誘電体部３は、複数の共振器本体を構成する誘電体よりも比誘電率が小さい誘電体よりなる。周囲誘電体部３を構成する誘電体の比誘電率は、例えば、２〜１０の範囲内である。複数の共振器本体を構成する誘電体の比誘電率は、周囲誘電体部３を構成する誘電体の比誘電率の１０倍以上であることが好ましい。

第１の入出力導体部４Ａ、第２の入出力導体部４Ｄおよびシールド導体部５は、それぞれ導体によって形成されている。シールド導体部５は、複数の共振器本体の少なくとも一部とシールド導体部５との間に周囲誘電体部３の少なくとも一部が介在するように、複数の共振器本体の周囲に配置されている。

複数の共振器本体のうちの、回路構成上隣接する２つの共振器本体は電磁結合する。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。複数の共振器本体は、第１の入出力段共振器本体２Ａと、第２の入出力段共振器本体２Ｄとを含んでいる。第１の入出力導体部４Ａは、第１の入出力段共振器本体２Ａへの電磁波の供給と第１の入出力段共振器本体２Ａからの電磁波の取り出しの少なくとも一方を行うためのものである。第２の入出力導体部４Ｄは、第２の入出力段共振器本体２Ｄへの電磁波の供給と第２の入出力段共振器本体２Ｄからの電磁波の取り出しの少なくとも一方を行うためのものである。

複数の共振器本体は、第１および第２の入出力段共振器本体の他に、回路構成上、第１の入出力段共振器本体と第２の入出力段共振器本体の間に位置する１つ以上の中間共振器本体を含んでいてもよい。本実施の形態では特に、複数の共振器本体は、１つ以上の中間共振器本体として、２つの中間共振器本体２Ｂ，２Ｃを含んでいる。

ここで、図１ないし図５に示したように、Ｘ方向、Ｙ方向およびＺ方向を定義する。Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。第１および第２の入出力段共振器本体２Ａ，２Ｄの各々は、そのＺ方向の寸法が、Ｚ方向に直交する方向の第１および第２の入出力段共振器本体２Ａ，２Ｄの各々の最大の寸法よりも大きい。また、第１および第２の入出力段共振器本体２Ａ，２Ｄの各々は、Ｚ方向の両端に位置する第１の端面２ａおよび第２の端面２ｂを有している。なお、第１および第２の端面２ａ，２ｂは、後で説明する図７に示されている。本実施の形態では特に、Ｚ方向に直交する第１の入出力段共振器本体２Ａのいかなる断面の形状も、その断面から第１の端面２ａまでの距離に関わらずに一定である。同様に、Ｚ方向に直交する第２の入出力段共振器本体２Ｄのいかなる断面の形状も、その断面から第１の端面２ａまでの距離に関わらずに一定である。なお、Ｚ方向は、本発明における第１の方向に対応する。

上記の第１および第２の入出力段共振器本体２Ａ，２Ｄの形状についての説明は、中間共振器本体２Ｂ，２Ｃにも当てはまる。本実施の形態では、共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄの共振モードは、いずれもＴＭモードである。

図１ないし図５には、第１および第２の入出力段共振器本体２Ａ，２Ｄと中間共振器本体２Ｂ，２Ｃの各々が直方体形状を有している例を示している。しかし、第１および第２の入出力段共振器本体２Ａ，２Ｄと中間共振器本体２Ｂ，２Ｃの各々の形状は、この例に限られず、例えば円柱形状であってもよい。

周囲誘電体部３は、外面を有する直方体形状をなしている。周囲誘電体部３の外面は、Ｚ方向における互いに反対側に位置する下面３ａおよび上面３ｂと、下面３ａと上面３ｂを接続する４つの側面３ｃ，３ｄ，３ｅ，３ｆとを含んでいる。側面３ｃ，３ｄは、Ｙ方向における互いに反対側に位置している。側面３ｅ，３ｆは、Ｘ方向における互いに反対側に位置している。図１および図２は、上面３ｂ側から見た誘電体フィルタ１を示している。図３および図４は、下面３ａ側から見た誘電体フィルタ１を示している。

第１および第２の入出力段共振器本体２Ａ，２Ｄは、中間共振器本体２Ｂ，２Ｃに比べて、周囲誘電体部３の側面３ｃにより近い位置にある。第１および第２の入出力段共振器本体２Ａ，２Ｄは、周囲誘電体部３の側面３ｅ側からこの順に並んでいる。中間共振器本体２Ｂ，２Ｃは、第１および第２の入出力段共振器本体２Ａ，２Ｄに比べて、周囲誘電体部３の側面３ｄにより近い位置にある。中間共振器本体２Ｂ，２Ｃは、周囲誘電体部３の側面３ｅ側からこの順に並んでいる。

第１および第２の入出力導体部４Ａ，４Ｄの各々は、Ｚ方向の両端に位置する第３の端面４ａおよび第４の端面４ｂを有している。なお、第３および第４の端面４ａ，４ｂは、後で説明する図７に示されている。第１の入出力導体部４Ａは、第１の入出力段共振器本体２Ａの近傍に配置されている。第１の入出力導体部４Ａの第３の端面４ａは、第１の入出力導体部４Ａの第４の端面４ｂよりも第１の入出力段共振器本体２Ａの第１の端面２ａにより近い。第１の入出力導体部４Ａは、その第４の端面４ｂが周囲誘電体部３の下面３ａ上に露出するように、周囲誘電体部３に埋め込まれている。

第２の入出力導体部４Ｄは、第２の入出力段共振器本体２Ｄの近傍に配置されている。第２の入出力導体部４Ｄの第３の端面４ａは、第２の入出力導体部４Ｄの第４の端面４ｂよりも第２の入出力段共振器本体２Ｄの第１の端面２ａにより近い。第２の入出力導体部４Ｄは、その第４の端面４ｂが周囲誘電体部３の下面３ａ上に露出するように、周囲誘電体部３に埋め込まれている。

入出力段共振器本体２Ａ，２Ｄおよび入出力導体部４Ａ，４Ｄの形状と、入出力段共振器本体２Ａと入出力導体部４Ａとの位置関係、ならびに入出力段共振器本体２Ｄと入出力導体部４Ｄとの位置関係については、後で詳しく説明する。

シールド導体部５は、それぞれ周囲誘電体部３の内部に位置する第１の内部シールド導体層５１および第２の内部シールド導体層５２と、周囲誘電体部３の外面上に位置する外部導体部５３とを含んでいる。

外部導体部５３は、外部シールド導体層５３Ａ，５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆを含んでいる。外部シールド導体層５３Ａは、周囲誘電体部３の下面３ａ上に位置している。外部シールド導体層５３Ｂは、周囲誘電体部３の上面３ｂ上に位置している。外部シールド導体層５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆは、それぞれ、周囲誘電体部３の側面３ｃ，３ｄ，３ｅ，３ｆ上に位置している。図１および図３は、誘電体フィルタ１のうち、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆを除いた部分を示している。

外部シールド導体層５３Ａ〜５３Ｆの各々は、その外縁において隣接する他の４つのシールド導体層に接続されている。外部シールド導体層５３Ａは、第１の入出力導体部４Ａの第４の端面４ｂとその周囲の下面３ａの一部とを露出させる第１の開口部と、第２の入出力導体部４Ｄの第４の端面４ｂとその周囲の下面３ａの他の一部とを露出させる第２の開口部とを有している。

第１の内部シールド導体層５１と共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄのそれぞれとの間の距離は、少なくとも１つの外部シールド導体層と共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄのそれぞれとの間の距離よりも小さい。本実施の形態では特に、第１の内部シールド導体層５１と共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄのそれぞれとの間の距離は、どの外部シールド導体層と共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄのそれぞれとの間の距離よりも小さい。

本実施の形態では、第１の内部シールド導体層５１は、共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄに接している。具体的には、第１の内部シールド導体層５１は、共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄのそれぞれの第２の端面２ｂに接している。

外部導体部５３は、第１の導電率を有する少なくとも１つの外部シールド導体層を含んでいる。本実施の形態では特に、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆは、第１の導電率を有している。第１の内部シールド導体層５１は、第１の導電率よりも大きい第２の導電率を有している。外部シールド導体層５３Ａは、第２の導電率以下の導電率を有している。外部シールド導体層５３Ａの導電率は、第１の導電率と等しくてもよい。また、第２の内部シールド導体層５２は、第１の導電率よりも大きい導電率を有している。第２の内部シールド導体層５２の導電率は、第２の導電率と等しくてもよい。

上述のように、第１および第２の内部シールド導体層５１，５２の導電率は、外部導体部５３のうちの少なくとも外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆの導電率よりも大きい。この導電率の違いは、後で説明する誘電体フィルタ１の製造方法に起因する。

周囲誘電体部３は、積層された複数の誘電体層を有している。また、周囲誘電体部３は、第１の内部シールド導体層５１を挟む第１の誘電体部３Ａと第２の誘電体部３Ｂを含んでいる。共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄは、第１の誘電体部３Ａ内に位置している。複数の誘電体層については、後で詳しく説明する。

第２の誘電体部３Ｂは、第１の内部シールド導体層５１に接した第１の面と、第１の面とは反対側の第２の面とを有している。第２の誘電体部３Ｂの第２の面は、周囲誘電体部３の上面３ｂを構成する。外部シールド導体層５３Ｂは、第２の誘電体部３Ｂの第２の面上に位置している。

第１の内部シールド導体層５１は、外部導体部５３に電気的に接続されている。本実施の形態では、第１の内部シールド導体層５１は、直接、外部シールド導体層５３Ｃ〜５３Ｆに電気的に接続されている。また、誘電体フィルタ１は、更に、第２の誘電体部３Ｂに形成されて、第１の内部シールド導体層５１と外部シールド導体層５３Ｂとを電気的に接続する複数のスルーホールを備えている。本実施の形態では、Ｚ方向に直列に接続された複数のスルーホールの集合体をスルーホール列と言う。第２の誘電体部３Ｂに形成された上記の複数のスルーホールは、図１および図３に示した複数のスルーホール列６Ｅを構成する。第１の内部シールド導体層５１は、複数のスルーホール列６Ｅを介して、外部シールド導体層５３Ｂに電気的に接続されている。

第１の内部シールド導体層５１は、複数の切り欠き部を有している。個々の切り欠き部は、第１の内部シールド導体層５１の外周部から内側に向けて凹んだ形状を有している。複数の切り欠き部は、第１の誘電体部３Ａと第２の誘電体部３Ｂを部分的に接触させて、これらを接合させるためのものである。

第２の内部シールド導体層５２は、第１の誘電体部３Ａ内に位置している。共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄは、第１の内部シールド導体層５１と第２の内部シールド導体層５２の間に位置している。第２の内部シールド導体層５２は、直接、外部シールド導体層５３Ｄ〜５３Ｆに電気的に接続されている。第２の内部シールド導体層５２の外周部のうち、外部シールド導体層５３Ｄ〜５３Ｆの近傍の部分には、第１の内部シールド導体層５１の複数の切り欠き部と同様の複数の切り欠き部が形成されている。この複数の切り欠き部は、第２の内部シールド導体層５２を挟む２つの誘電体層を部分的に接触させて、これらを接合させるためのものである。

図１、図３および図５に示したように、誘電体フィルタ１は、更に、第１の誘電体部３Ａに形成された複数のスルーホール列を備えている。この複数のスルーホール列は、複数のスルーホール列６Ａと、複数のスルーホール列６Ｂと、複数のスルーホール列６Ｃと、複数のスルーホール列６Ｄと、複数のスルーホール列６Ｆとを含んでいる。複数のスルーホール列６Ａは、第１の入出力段共振器本体２Ａと第２の入出力段共振器本体２Ｄの間に介在している。複数のスルーホール列６Ｂは、第１の入出力段共振器本体２Ａと中間共振器本体２Ｂの間に介在している。複数のスルーホール列６Ｃは、中間共振器本体２Ｂと中間共振器本体２Ｃの間に介在している。複数のスルーホール列６Ｄは、中間共振器本体２Ｃと第２の入出力段共振器本体２Ｄの間に介在している。複数のスルーホール列６Ｆは、第２の内部シールド導体層５２と外部シールド導体層５３Ａとを電気的に接続している。

誘電体フィルタ１は、更に、周囲誘電体部３の下面３ａに配置された第１の入出力端子８Ａと第２の入出力端子８Ｄとを備えている。第１の入出力端子８Ａは、第１の入出力導体部４Ａの第４の端面４ｂに接続されている。第２の入出力端子８Ｄと、第２の入出力導体部４Ｄの第４の端面４ｂに接続されている。

誘電体フィルタ１は、複数の誘電体共振器を含んでいる。１つの誘電体共振器は、１つの共振器本体と、周囲誘電体部３と、シールド導体部５とを備えている。周囲誘電体部３とシールド導体部５は、複数の誘電体共振器を構成するために共通に用いられている。

複数の誘電体共振器は、第１の入出力段共振器１２Ａと、第２の入出力段共振器１２Ｄとを含んでいる。なお、符号１２Ａ，１２Ｄは、図１ないし図５には示していないが、後で説明する図６に示している。第１の入出力段共振器１２Ａは、第１の入出力段共振器本体２Ａと、周囲誘電体部３と、シールド導体部５とを備えている。第２の入出力段共振器１２Ｄは、第２の入出力段共振器本体２Ｄと、周囲誘電体部３と、シールド導体部５とを備えている。

複数の共振器本体が１つ以上の中間共振器本体を含んでいる場合、複数の誘電体共振器は、第１および第２の入出力段共振器１２Ａ，１２Ｄの他に、１つ以上の中間共振器を含む。１つ以上の中間共振器は、回路構成上、第１の入出力段共振器１２Ａと第２の入出力段共振器１２Ｄの間に位置する。１つの中間共振器は、１つの中間共振器本体と、周囲誘電体部と、シールド導体部とを備えている。本実施の形態では特に、複数の誘電体共振器は、１つ以上の中間共振器として、２つの中間共振器１２Ｂ，１２Ｃを含んでいる。なお、符号１２Ｂ，１２Ｃは、図１ないし図５には示していないが、後で説明する図６に示している。中間共振器１２Ｂは、中間共振器本体２Ｂと、周囲誘電体部３と、シールド導体部５とを備えている。中間共振器１２Ｃは、中間共振器本体２Ｃと、周囲誘電体部３と、シールド導体部５とを備えている。

シールド導体部５のうちの第１の内部シールド導体層５１は、共振器１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの構成要素である。シールド導体部５のうちの第２の内部シールド導体層５２は、共振器１２Ｂ，１２Ｃの構成要素ではあるが、共振器１２Ａ，１２Ｄの構成要素ではない。

シールド導体部５は、共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄから放射される電磁波を閉じ込めて、放射損を低減する機能を有する。本実施の形態におけるシールド導体部５が第１および第２の内部シールド導体層５１，５２を含む理由については、後で説明する。複数のスルーホール列６Ｅは、第１の内部シールド導体層５１と外部シールド導体層５３Ｂとを電気的に接続することによって、シールド導体部５の上記の機能を高める。同様に、複数のスルーホール列６Ｆは、第２の内部シールド導体層５２と外部シールド導体層５３Ａとを電気的に接続することによって、シールド導体部５の上記の機能を高める。

次に、図１および図７を参照して、第１および第２の入出力段共振器本体２Ａ，２Ｄと第１および第２の入出力導体部４Ａ，４Ｄの形状について説明する。図７は、第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａを示す斜視図である。図７に示したように、Ｚ方向（第１の方向）に直交する方向の第１の入出力導体部４Ａの最大の寸法は、Ｚ方向に直交する方向の第１の入出力段共振器本体２Ａの最大の寸法よりも小さいことが好ましい。同様に、Ｚ方向に直交する方向の第２の入出力導体部４Ｄの最大の寸法は、Ｚ方向に直交する方向の第２の入出力段共振器本体２Ｄの最大の寸法よりも小さいことが好ましい。

第１および第２の入出力導体部４Ａ，４Ｄならびに第１および第２の入出力段共振器本体２Ａ，２Ｄは、いずれも、Ｚ方向（第１の方向）に平行な軸について３回以上の回転対称の形状を有することが好ましく、Ｚ方向に平行な軸について４回以上の回転対称の形状を有することがより好ましい。Ｚ方向に平行な軸について３回以上の回転対称の形状には、Ｚ方向に直交する断面の形状が円形となる形状も含まれる。

図１には、第１および第２の入出力導体部４Ａ，４Ｄならびに第１および第２の入出力段共振器本体２Ａ，２Ｄが、いずれも、Ｚ方向（第１の方向）に平行な軸（以下、中心軸と言う。）について４回以上の回転対称の形状を有する例を示している。図７において、符号Ｃ１は第１の入出力導体部４Ａの中心軸を示し、符号Ｃ２は第１の入出力段共振器本体２Ａの中心軸を示している。

図１に示した例では、第１および第２の入出力導体部４Ａ，４Ｄの形状は、Ｚ方向に直交する断面の形状が円形となる形状である。しかし、第１および第２の入出力導体部４Ａ，４Ｄの形状は、この例に限られず、例えば、Ｚ方向に直交する断面の形状が正方形となる形状であってもよい。

また、図１に示した例では、第１および第２の入出力段共振器本体２Ａ，２Ｄの形状は、Ｚ方向に直交する断面の形状が正方形となる形状である。しかし、第１および第２の入出力段共振器本体２Ａ，２Ｄの形状は、この例に限られず、例えば、Ｚ方向に直交する断面の形状が円形となる形状であってもよい。

次に、図６を参照して、誘電体フィルタ１の回路構成について説明する。図６は、誘電体フィルタ１の等価回路を示している。図６に示したように、誘電体フィルタ１は、前記の第１の入出力段共振器１２Ａ、第１の中間共振器１２Ｂ、第２の中間共振器１２Ｃおよび第２の入出力段共振器１２Ｄに加えて、第１の入出力部１４Ａと第２の入出力部１４Ｄを含んでいる。

第１の入出力部１４Ａは、第１の入出力端子８Ａと第１の入出力導体部４Ａによって構成されている。第２の入出力部１４Ｄは、第２の入出力端子８Ｄと第２の入出力導体部４Ｄによって構成されている。

第１の入出力段共振器１２Ａ、第１の中間共振器１２Ｂ、第２の中間共振器１２Ｃおよび第２の入出力段共振器１２Ｄは、回路構成上、第１の入出力部１４Ａと第２の入出力部１４Ｄの間に、第１の入出力部１４Ａ側から、この順に設けられている。

共振器１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの各々は、インダクタンスとキャパシタンスを有している。

回路構成上隣接する２つの共振器は電磁結合する。また、第１の入出力部１４Ａと第１の入出力段共振器１２Ａも電磁結合し、第２の入出力部１４Ｄと第２の入出力段共振器１２Ｄも電磁結合する。

図６には、第１の入出力部１４Ａに信号源１５が接続され、第２の入出力部１４Ｄに負荷１６が接続された例を示している。しかし、第２の入出力部１４Ｄに信号源１５が接続され、第１の入出力部１４Ａに負荷１６が接続されてもよい。

誘電体フィルタ１は、バンドパスフィルタを構成している。この誘電体フィルタ１よりなるバンドパスフィルタの特性を決める主要なパラメータは、共振器１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの各々の共振周波数と、電磁結合する複数組の要素間のそれぞれの結合係数と、第１の入出力部１４Ａと第１の入出力段共振器１２Ａとの電磁結合によって生じる第１の外部Ｑと、第２の入出力部１４Ｄと第２の入出力段共振器１２Ｄとの電磁結合によって生じる第２の外部Ｑである。

第１の外部Ｑは、第１の入出力部１４Ａと第１の入出力段共振器１２Ａとの電磁結合に依存し、この電磁結合が強くなるほど小さくなる。同様に、第２の外部Ｑは、第２の入出力部１４Ｄと第２の入出力段共振器１２Ｄとの電磁結合に依存し、この電磁結合が強くなるほど小さくなる。

誘電体フィルタ１よりなるバンドパスフィルタの比帯域幅は、第１および第２の外部Ｑに反比例する。従って、このバンドパスフィルタの比帯域幅を大きくするには、第１および第２の外部Ｑを小さくすること、すなわち、第１の入出力部１４Ａと第１の入出力段共振器１２Ａとの電磁結合と、第２の入出力部１４Ｄと第２の入出力段共振器１２Ｄとの電磁結合を、それぞれ強くすることが有効である。

本実施の形態では、第１の入出力部１４Ａと第１の入出力段共振器１２Ａとの電磁結合は、第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａとの電磁結合による。また、第２の入出力部１４Ｄと第２の入出力段共振器１２Ｄとの電磁結合は、第２の入出力導体部４Ｄと第２の入出力段共振器本体２Ｄとの電磁結合による。

本実施の形態によれば、第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａとの電磁結合と、第２の入出力導体部４Ｄと第２の入出力段共振器本体２Ｄとの電磁結合を、それぞれ強くすることができる。これにより、本実施の形態によれば、第１および第２の外部Ｑを小さくして、誘電体フィルタ１よりなるバンドパスフィルタの比帯域幅を大きくすることができる。以下、その理由について詳しく説明する。

図７は、第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａの位置関係を表している。図７に示したように、第１の入出力段共振器本体２Ａの第１の端面２ａに相当する仮想の平面をＺ方向（第１の方向）に沿って第１の入出力段共振器本体２Ａの第２の端面２ｂとは反対側に移動してできる第１の空間Ｓを想定する。第１の入出力導体部４Ａは、第１の空間Ｓ内に第１の入出力導体部４Ａの少なくとも一部が含まれるか、第１の入出力導体部４Ａが第１の空間Ｓに接するように配置されている。第１の入出力導体部４Ａは、第１の空間Ｓ内に第１の入出力導体部４Ａの少なくとも一部が含まれるように配置されることが好ましく、その全体が第１の空間Ｓに含まれるように配置されることがより好ましい。

図８は、第１の入出力導体部４Ａ内を第１の方向に信号電流が流れるときに第１の入出力導体部４Ａの周りに生じる磁界Ｍ１を模式的に示している。図９は、第１の入出力段共振器１２Ａで共振が生じているときに第１の入出力段共振器本体２Ａの周りに生じる磁界Ｍ２を模式的に示している。図８および図９において、紙面に垂直な方向がＺ方向、すなわち第１の方向となる。磁界Ｍ１に対応する磁力線と、磁界Ｍ２に対応する磁力線は、いずれも、Ｚ方向（第１の方向）に平行な軸を中心として回転するように分布する。すなわち、これら磁力線の分布は似たものとなる。そのため、本実施の形態によれば、第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａとの電磁結合、特に磁気結合を強くすることができる。これにより、本実施の形態によれば、第１の外部Ｑを小さくすることができる。

図示しないが、第２の入出力導体部４Ｄと第２の入出力段共振器本体２Ｄの位置関係は、図７に示した第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａの位置関係と同様である。すなわち、第２の入出力段共振器本体２Ｄの第１の端面２ａに相当する仮想の平面をＺ方向（第１の方向）に沿って第２の入出力段共振器本体２Ｄの第２の端面２ｂとは反対側に移動してできる第２の空間を想定する。第２の入出力導体部４Ｄは、第２の空間内に第２の入出力導体部４Ｄの少なくとも一部が含まれるか、第２の入出力導体部４Ｄが第２の空間に接するように配置されている。第２の入出力導体部４Ｄは、第２の空間内に第２の入出力導体部４Ｄの少なくとも一部が含まれるように配置されることが好ましく、その全体が第２の空間に含まれるように配置されることがより好ましい。本実施の形態によれば、第２の入出力導体部４Ｄと第２の入出力段共振器本体２Ｄとの電磁結合、特に磁気結合を強くすることができる。これにより、本実施の形態によれば、第２の外部Ｑを小さくすることができる。

本実施の形態では、第１の入出力導体部４Ａの形状や、第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａの位置関係によって、第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａとの電磁結合の強さが変化する。従って、本実施の形態では、第１の入出力導体部４Ａの形状や、第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａの位置関係によって、第１の外部Ｑを調整することができる。

以下、図１０および図１１を参照して、第１の外部Ｑを調整する方法の一例について説明する。図１０は、第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａの位置関係を説明するための説明図である。まず、図１０に示したように、第１の入出力導体部４ＡのＺ方向（第１の方向）の寸法をＬ１とする。また、第１の入出力導体部４Ａの第４の端面４ｂを含み第１の入出力段共振器本体２Ａの第１の端面２ａに平行な仮想の平面Ｐと、第１の入出力段共振器本体２Ａの第１の端面２ａとの間の距離をＬ２とする。第１の外部Ｑは、Ｌ１／Ｌ２の値によって変化する。

ここで、Ｌ１／Ｌ２と第１の外部Ｑとの関係を調べた第１のシミュレーションの結果について説明する。第１のシミュレーションでは、第１の入出力導体部４Ａの中心軸Ｃ１と第１の入出力段共振器本体２Ａの中心軸Ｃ２を一致させ、Ｌ２を２２０μｍとし、Ｌ１を変えることによってＬ１／Ｌ２を変えた。

図１１は、第１のシミュレーションで求めたＬ１／Ｌ２と第１の外部Ｑとの関係を示す特性図である。図１１において、横軸はＬ１／Ｌ２であり、縦軸は第１の外部Ｑである。図１１に示したように、Ｌ１／Ｌ２が大きくなるほど、第１の外部Ｑは小さくなる。従って、Ｌ１／Ｌ２の値によって第１の外部Ｑを調整することができる。

Ｌ１／Ｌ２が０．２から１の範囲では、Ｌ１／Ｌ２の変化量に対する第１の外部Ｑの変化量の割合はほぼ一定である。従って、Ｌ１／Ｌ２が０．２〜１の範囲では、Ｌ１／Ｌ２の値による第１の外部Ｑの調整が容易である。また、Ｌ１／Ｌ２が０．２〜１の範囲では、Ｌ１／Ｌ２が０、すなわちＬ１が０の場合に比べて、第１の外部Ｑが５％以上小さくなる。これらのことから、Ｌ１／Ｌ２は、０．２〜１の範囲内であることが好ましい。言い換えると、Ｌ１は、Ｌ２の０．２〜１倍の範囲内であることが好ましい。

また、前述のとおり、Ｌ１／Ｌ２が大きくなるほど、第１の外部Ｑは小さくなる。誘電体フィルタ１よりなるバンドパスフィルタの比帯域幅を大きくする観点からは、Ｌ１／Ｌ２は、０．５〜１の範囲内であることがより好ましい。

次に、図１２および図１３を参照して、第２のシミュレーションの結果について説明する。図１２は、第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａの位置関係を説明するための説明図である。第２のシミュレーションでは、図１２に示したように、中心ずれ量Ｌ３を、第１の入出力導体部４Ａの中心軸Ｃ１と第１の入出力段共振器本体２Ａの中心軸Ｃ２とのずれ量と定義して、中心ずれ量Ｌ３と第１の外部Ｑとの関係を調べた。第２のシミュレーションでは、第１の入出力段共振器本体２Ａの第１の端面２ａの形状を、一辺の長さが２００μｍの正方形とした。また、図１０に示したＬ１を２００μｍとし、図１０に示したＬ２を２２０μｍとした。

図１３は、第２のシミュレーションで求めた中心ずれ量Ｌ３と第１の外部Ｑとの関係を示す特性図である。図１３において、横軸は中心ずれ量Ｌ３であり、縦軸は第１の外部Ｑである。図１３に示したように、中心ずれ量Ｌ３が大きくなるほど、第１の外部Ｑは大きくなる。また、中心ずれ量Ｌ３が大きくなるほど、中心ずれ量Ｌ３の変化量に対する第１の外部Ｑの変化量の割合が大きくなる。この割合が大きいと、第１の入出力段共振器本体２Ａに対する第１の入出力導体部４Ａの相対的な位置のばらつきによる第１の外部Ｑのばらつきが大きくなる。

第２のシミュレーションにおいて、第１の入出力段共振器本体２Ａの第１の端面２ａの外縁を表す図形の内接円の半径は１００μｍである。図１３に示したように、中心ずれ量Ｌ３が０〜１００μｍの範囲内では、第１の外部Ｑが十分に小さく、且つ中心ずれ量Ｌ３の変化量に対する第１の外部Ｑの変化量の割合も十分に小さい。そのため、中心ずれ量Ｌ３は、上記内接円の半径以下であることが好ましい。また、中心ずれ量Ｌ３が上記内接円の半径以下であれば、必ず、図７に示した第１の空間Ｓ内に第１の入出力導体部４Ａの少なくとも一部が含まれる。この点からも、中心ずれ量Ｌ３は、上記内接円の半径以下であることが好ましい。

第２の入出力導体部４Ｄと第２の入出力段共振器本体２Ｄの好ましい位置関係は、上記の第１の入出力導体部４Ａと第１の入出力段共振器本体２Ａの好ましい位置関係と同様である。

以上説明したように、本実施の形態によれば、第１および第２外部Ｑを小さくすることができ、その結果、誘電体フィルタ１の比帯域幅を大きくすることができる。

図１４は、本実施の形態に係る誘電体フィルタ１の通過減衰特性および反射減衰特性の一例を示す特性図である。図１４において、横軸は周波数であり、縦軸は減衰量である。また、図１４において、符号１０１を付した曲線は誘電体フィルタ１の通過減衰特性の一例を示し、符号１０２を付した曲線は誘電体フィルタ１の反射減衰特性の一例を示している。

次に、図１５ないし図２２を参照して、周囲誘電体部３の複数の誘電体層について詳しく説明する。周囲誘電体部３は、積層された３８層の誘電体層を有している。以下、この３８層の誘電体層を、下から順に１層目ないし３８層目の誘電体層と呼ぶ。図１５は、１層目の誘電体層の一面を示している。図１６は、２層目ないし５層目の誘電体層の一面を示している。図１７は、６層目の誘電体層の一面を示している。図１８は、７層目の誘電体層の一面を示している。図１９は、８層目および９層目の誘電体層の一面を示している。図２０は、１０層目ないし２９層目の誘電体層の一面を示している。図２１は、３０層目の誘電体層の一面を示している。図２２は、３１層目ないし３８層目の誘電体層の一面を示している。図１５ないし図２２に示した誘電体層の一面は、いずれも、図１ないし図４における下方に向いた面である。以下、１層目ないし３８層目の誘電体層を符号３０１〜３３８で表す。

図１５に示したように、１層目の誘電体層３０１の一面には、外部シールド導体層５３Ａと、第１および第２の入出力端子８Ａ，８Ｄとが形成されている。また、誘電体層３０１には、第１の入出力導体部４Ａを構成するスルーホール４１Ａと、第２の入出力導体部４Ｄを構成するスルーホール４１Ｄと、複数のスルーホール列６Ａを構成する複数のスルーホール６１Ａと、複数のスルーホール列６Ｆを構成する複数のスルーホール６１Ｆとが形成されている。スルーホール４１Ａ，４１Ｄは、それぞれ第１および第２の入出力端子８Ａ，８Ｄに接続されている。複数のスルーホール６１Ａと複数のスルーホール６１Ｆは、外部シールド導体層５３Ａに接続されている。

図１６に示したように、２層目ないし５層目の誘電体層３０２〜３０５には、それぞれ、第１の入出力導体部４Ａを構成するスルーホール４２Ａと、第２の入出力導体部４Ｄを構成するスルーホール４２Ｄと、複数のスルーホール列６Ａを構成する複数のスルーホール６２Ａと、複数のスルーホール列６Ｆを構成する複数のスルーホール６２Ｆとが形成されている。

図１７に示したように、６層目の誘電体層３０６には、複数のスルーホール列６Ａを構成する複数のスルーホール６３Ａと、複数のスルーホール列６Ｆを構成する複数のスルーホール６３Ｆとが形成されている。

図１８に示したように、７層目の誘電体層３０７の一面には、第２の内部シールド導体層５２が形成されている。また、誘電体層３０７には、複数のスルーホール列６Ａを構成する複数のスルーホール６４Ａと、複数のスルーホール列６Ｂを構成する複数のスルーホール６４Ｂと、複数のスルーホール列６Ｃを構成する複数のスルーホール６４Ｃと、複数のスルーホール列６Ｄを構成する複数のスルーホール６４Ｄとが形成されている。複数のスルーホール６４Ｂと、複数のスルーホール６４Ｃと、複数のスルーホール６４Ｄと、図１７に示した複数のスルーホール６３Ｆは、第２の内部シールド導体層５２に接続されている。

図１９に示したように、８層目および９層目の誘電体層３０８，３０９には、それぞれ、複数のスルーホール列６Ａを構成する複数のスルーホール６５Ａと、複数のスルーホール列６Ｂを構成する複数のスルーホール６５Ｂと、複数のスルーホール列６Ｃを構成する複数のスルーホール６５Ｃと、複数のスルーホール列６Ｄを構成する複数のスルーホール６５Ｄとが形成されている。

図２０に示したように、１０層目ないし２９層目の誘電体層３１０〜３２９には、それぞれ、複数のスルーホール列６Ａを構成する複数のスルーホール６６Ａと、複数のスルーホール列６Ｂを構成する複数のスルーホール６６Ｂと、複数のスルーホール列６Ｃを構成する複数のスルーホール６６Ｃと、複数のスルーホール列６Ｄを構成する複数のスルーホール６６Ｄとが形成されている。第１および第２の入出力段共振器本体２Ａ，２Ｄと、中間共振器本体２Ｂ，２Ｃは、誘電体層３１０〜３２９を貫通するように設けられている。

図２１に示したように、３０層目の誘電体層３３０の一面には、第１の内部シールド導体層５１が形成されている。また、誘電体層３３０には、複数のスルーホール列６Ｅを構成する複数のスルーホール６７Ｅが形成されている。

図２２に示したように、３１層目ないし３８層目の誘電体層３３１〜３３８には、それぞれ、複数のスルーホール列６Ｅを構成する複数のスルーホール６８Ｅが形成されている。

誘電体フィルタ１のうち、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆを除いた部分は、図１５に示した１層目の誘電体層３０１の一面が周囲誘電体部３の下面３ａになるように、１層目ないし３８層目の誘電体層３０１〜３３８が積層されて構成されている。

本実施の形態では、第１の入出力導体部４Ａは、１つのスルーホール４１Ａと４つのスルーホール４２Ａが、Ｚ方向に直列に接続されることによって構成されている。また、第２の入出力導体部４Ｄは、１つのスルーホール４１Ｄと４つのスルーホール４２Ｄが、Ｚ方向に直列に接続されることによって構成されている。

次に、本実施の形態に係る誘電体フィルタ１の製造方法について説明する。誘電体フィルタ１の製造方法は、周囲誘電体部３と、共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄと、第１および第２の入出力導体部４Ａ，４Ｄと、第１および第２の内部シールド導体層５１，５２と、周囲誘電体部３内の複数のスルーホール列とを含む積層体を作製する工程と、外部導体部５３と第１および第２の入出力端子８Ａ，８Ｄを形成する工程とを含んでいる。

積層体を作製する工程は、複数の誘電体層３０１〜３３８となる複数の焼成前のセラミックシートと、第１および第２の内部シールド導体層５１，５２となる焼成前の２つの内部シールド導体層と含む焼成前積層体を作製する工程と、焼成前積層体を焼成して、周囲誘電体部３と第１および第２の内部シールド導体層５１，５２とを形成する工程とを含んでいる。上記の焼成前の２つの内部シールド導体層は、導体ペーストを用いて形成される。

複数の焼成前のセラミックシートには、図１５ないし図２２に示した複数のスルーホールとなる焼成前の複数のスルーホールが形成されている。焼成前の複数のスルーホールは、焼成前積層体を焼成する際に焼成されて、図１５ないし図２２に示した複数のスルーホールになる。

焼成前積層体を作製する工程では、以下のようにして、焼成前積層体に共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄを埋め込む。まず、図２０に示した誘電体層３１０〜３２９となる複数の焼成前のセラミックシートを積層して、焼成前積層体の一部を形成する。次に、この焼成前積層体の一部に、共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄを収容するための４つの収容部を形成する。次に、この４つの収容部に共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄを収容する。次に、上記焼成前積層体の一部と、焼成前積層体の残りの部分を構成する複数の焼成前のセラミックシートとを積層して、焼成前積層体を完成させる。

外部導体部５３と第１および第２の入出力端子８Ａ，８Ｄを形成する工程は、上記積層体を作製する工程と同時に、あるいは上記積層体を作製する工程の後で、少なくとも１つの外部シールド導体層を形成する工程を含んでいる。

以下、外部導体部５３と第１および第２の入出力端子８Ａ，８Ｄを形成する工程の第１ないし第３の例について説明する。

第１の例では、誘電体層３０１となる焼成前のセラミックシートに、導体ペーストを用いて、外部シールド導体層５３Ａとなる焼成前の外部シールド導体層と、第１および第２の入出力端子８Ａ，８Ｄとなる焼成前の２つの入出力端子を形成し、これらを含む焼成前積層体を作製する。焼成前の外部シールド導体層と焼成前の２つの入出力端子は、焼成前積層体を焼成する際に焼成されて、外部シールド導体層５３Ａと第１および第２の入出力端子８Ａ，８Ｄになる。従って、第１の例では、外部シールド導体層５３Ａと第１および第２の入出力端子８Ａ，８Ｄは、積層体を作製する工程と同時に形成される。第１の例では、積層体の表面に、導体ペーストを用いて、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆとなる焼成前の５つの導体層を形成し、これを焼成して外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆを形成する。従って、第１の例では、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆは、積層体を作製する工程の後で形成される。

第２の例では、第１の例と同様にして焼成前積層体を作製した後、焼成前積層体の表面に、導体ペーストを用いて、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆとなる焼成前の５つの導体層を形成する。その後、焼成前積層体を焼成して、積層体と外部シールド導体層５３Ａ〜５３Ｆと第１および第２の入出力端子８Ａ，８Ｄを同時に形成する。従って、第２の例では、外部シールド導体層５３Ａ〜５３Ｆと第１および第２の入出力端子８Ａ，８Ｄは、積層体を作製する工程と同時に形成される。

第３の例では、第１の例と同様にして積層体を作製した後、積層体の表面に、薄膜形成方法を用いて、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆを形成する。第３の例では、外部シールド導体層５３Ａと第１および第２の入出力端子８Ａ，８Ｄは、積層体を作製する工程と同時に形成され、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆは、積層体を作製する工程の後で形成される。外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆの各々は、例えばスパッタ法や真空蒸着法によって形成された第１層と、この第１層の上に、例えばめっき法によって形成された第２層を含む。

第１および第２の例では、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆを形成するための導体ペーストとしては、第１および第２の内部シールド導体層５１，５２を形成するための導体ペーストに比べて、周囲誘電体部３に対する接着力が大きくなるような組成、具体的にはガラス成分の割合が大きい組成のものが用いられる。そのため、第１および第２の内部シールド導体層５１，５２の導電率は、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆの導電率である第１の導電率よりも大きくなる。

第３の例では、外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆの各々の第１層を構成する材料として、第２層に比べて導電率は小さいが周囲誘電体部３に対する密着力が大きい材料が用いられる。その結果、第１層の導電率は、第２層の導電率および第１および第２の内部シールド導体層５１，５２の導電率よりも小さくなる。外部シールド導体層５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆの各々の実質的な導電率は、周囲誘電体部３に接する第１層の導電率である。そのため、第１および第２の内部シールド導体層５１，５２の導電率は、第１の導電率よりも大きくなる。

第１ないし第３の例のいずれにおいても、外部シールド導体層５３Ａを形成するための導体ペーストも、第１および第２の内部シールド導体層５１，５２を形成するための導体ペーストに比べて、周囲誘電体部３に対する接着力が大きくなるような組成、具体的にはガラス成分の割合が大きい組成のものとすることが好ましい。この場合には、第１および第２の内部シールド導体層５１，５２の導電率は、外部シールド導体層５３Ａ，５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆの導電率よりも大きくなる。

第１の導電率は、例えば、２０×１０^６Ｓ／ｍ〜３０×１０^６Ｓ／ｍの範囲内である。第１の内部シールド導体層５１の導電率である第２の導電率と第２の内部シールド導体層５２の導電率は、例えば、２２×１０^６Ｓ／ｍ〜５０×１０^６Ｓ／ｍの範囲内である。第２の導電率と第２の内部シールド導体層５２の導電率は、第１の導電率に比べて、第１の導電率の３０％以上大きいことが好ましい。

第１の内部シールド導体層５１と共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄのそれぞれとの間の距離は、どの外部シールド導体層と共振器本体２との間の距離よりも小さい。このように共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄの近くに第１の内部シールド導体層５１を設けることにより、第１の内部シールド導体層５１を設けない場合に比べて、共振器１２Ａ，１２Ｂ，１２Ｃ，１２Ｄにおいて、高次隣接共振モードの共振周波数を共振モードの共振周波数で割った値を大きくすることができ、その結果、高次隣接共振モードの影響を低減することが可能になる。

同様に、共振器本体２Ｂ，２Ｃの近くに第２の内部シールド導体層５２を設けることにより、第２の内部シールド導体層５２を設けない場合に比べて、共振器１２Ｂ，１２Ｃにおいて、高次隣接共振モードの共振周波数を共振モードの共振周波数で割った値を大きくすることができ、その結果、高次隣接共振モードの影響を低減することが可能になる。

ところで、高次隣接共振モードの影響を低減するために、例えば、第１の内部シールド導体層５１を設けずに、外部シールド導体層５３Ｂを共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄに近づけることも考えられる。しかし、この場合は、外部シールド導体層５３Ｂの導電率が第１の内部シールド導体層５１の導電率よりも小さいために、導体損が増加して、共振器１２Ａ，１２Ｂ，１２Ｃ，１２ＤのＱが小さくなるという問題が発生する。

これに対し、本実施の形態によれば、外部シールド導体層５３Ｂの導電率よりも大きい導電率を有する第１の内部シールド導体層５１を、共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄの近くに配置することができる。これにより、本実施の形態によれば、共振器１２Ａ，１２Ｂ，１２Ｃ，１２Ｄにおいて高次隣接共振モードの影響を低減することができ、且つ共振器１２Ａ，１２Ｂ，１２Ｃ，１２ＤのＱを大きくすることができる。

同様に、共振器本体２Ｂ，２Ｃの近くに第２の内部シールド導体層５２を設けることにより、共振器１２Ｂ，１２Ｃにおいて高次隣接共振モードの影響を低減することができ、且つ共振器１２Ｂ，１２ＣのＱを大きくすることができる。

また、第１および第２の内部シールド導体層５１，５２は、周囲誘電体部３の内部に位置するため、外部シールド導体層に比べて、変形しにいく。そのため、外部シールド導体層を共振器本体２Ａ，２Ｂ，２Ｃ，２Ｄに近づける場合に比べて、導体層の変形による共振器１２Ａ，１２Ｂ，１２Ｃ，１２Ｄおよび誘電体フィルタ１の特性の変動を抑制することができる。

次に、第１の内部シールド導体層５１による効果を示す第３のシミュレーションの結果について説明する。第３のシミュレーションでは、共振器１２Ａに対応する実施例の誘電体共振器と、第１および第２の比較例の誘電体共振器について、共振周波数およびＱを比較した。

実施例の誘電体共振器では、外部シールド導体層５３Ｂの導電率すなわち第１の導電率を２２×１０^６Ｓ／ｍとし、第１の内部シールド導体層５１の導電率すなわち第２の導電率を４０×１０^６Ｓ／ｍとした。

第１の比較例の誘電体共振器は、実施例の誘電体共振器から第１の内部シールド導体層５１を除いたものである。

第２の比較例の誘電体共振器は、実施例の誘電体共振器における第１の内部シールド導体層５１を、外部シールド導体層５３Ｂの導電率と等しい導電率を有する内部シールド導体層に置き換えたものである。第２の比較例の誘電体共振器は、外部シールド導体層５３Ｂを設けずに、外部シールド導体層５３Ｂを共振器本体２Ａに近づけた構成の誘電体共振器に相当する。第３のシミュレーションの結果を下記の表１に示す。

表１に示されるように、第２の比較例では、第１の比較例に比べて、Ｑが小さくなっている。これは、外部シールド導体層５３Ｂの導電率と等しい第１の導電率を有する内部シールド導体層が、共振器本体の近くに存在しているためである。実施例では、第１の内部シールド導体層５１が共振器本体の近くに存在しているにも関わらず、第１および第２の比較例に比べてＱが大きくなっている。これは、第１の内部シールド導体層５１が、第１の導電率よりも大きい第２の導電率を有することによる効果である。

なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、周囲誘電体部が直方体形状の場合、外部シールド導体部の外部導体部は、必ずしも、周囲誘電体部の６面全てを覆う６つの外部シールド導体層を有している必要はない。本発明では、第１の内部シールド導体層は、少なくとも１つの外部シールド導体層に比べて、導電率が大きく且つ共振器本体に近ければよい。

１…誘電体フィルタ、２Ａ…第１の入出力段共振器本体、２Ｂ，２Ｃ…中間共振器本体、２Ｄ…第２の入出力段共振器本体、３…周囲誘電体部、４Ａ…第１の入出力導体部、４Ｄ…第２の入出力導体部、５…シールド導体部、５１…第１の内部シールド導体層、５２…第２の内部シールド導体層、５３Ａ，５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ，５３Ｆ…外部シールド導体層。

Claims (8)

1. 誘電体よりなる共振器本体と、
   前記共振器本体を構成する誘電体よりも比誘電率が小さい誘電体よりなり、前記共振器本体の周囲に存在する周囲誘電体部と、
   導体よりなるシールド導体部とを備えた誘電体共振器であって、
   前記周囲誘電体部は、積層された複数の誘電体層を有し、
   前記シールド導体部は、前記周囲誘電体部の内部に位置する第１の内部シールド導体層と、前記周囲誘電体部の外面上に位置する外部導体部とを含み、
   前記外部導体部は、第１の導電率を有する少なくとも１つの外部シールド導体層を含み、
   前記第１の内部シールド導体層は、前記第１の導電率よりも大きい第２の導電率を有し、
   前記第１の内部シールド導体層と前記共振器本体との間の距離は、前記少なくとも１つの外部シールド導体層と前記共振器本体との間の距離よりも小さいことを特徴とする誘電体共振器。
2. 前記第１の内部シールド導体層は、前記共振器本体に接していることを特徴とする請求項１記載の誘電体共振器。
3. 前記第１の内部シールド導体層は、前記外部導体部に電気的に接続されていることを特徴とする請求項１または２記載の誘電体共振器。
4. 前記周囲誘電体部は、前記第１の内部シールド導体層を挟む第１の誘電体部と第２の誘電体部を含み、
   前記共振器本体は、前記第１の誘電体部内に位置することを特徴とする請求項１ないし３のいずれかに記載の誘電体共振器。
5. 前記第１の内部シールド導体層は、前記第１の誘電体部と前記第２の誘電体部を部分的に接触させるための複数の切り欠き部を有することを特徴とする請求項４記載の誘電体共振器。
6. 前記第２の誘電体部は、前記第１の内部シールド導体層に接した第１の面と、前記第１の面とは反対側の第２の面とを有し、
   前記少なくとも１つの外部シールド導体層は、前記第２の誘電体部の前記第２の面上に位置する外部シールド導体層を含み、
   誘電体共振器は、更に、前記第２の誘電体部に形成されて、前記第１の内部シールド導体層と、前記第２の面上に位置する前記外部シールド導体層とを電気的に接続する複数のスルーホールを備えたことを特徴とする請求項４または５記載の誘電体共振器。
7. 前記シールド導体部は、更に、前記第１の誘電体部内に位置する第２の内部シールド導体層を含み、
   前記第２の内部シールド導体層は、前記第１の導電率よりも大きい導電率を有し、
   前記共振器本体は、前記第１の内部シールド導体層と前記第２の内部シールド導体層の間に位置していることを特徴とする請求項４ないし６のいずれかに記載の誘電体共振器。
8. 請求項１記載の誘電体共振器の製造方法であって、
   前記周囲誘電体部と前記共振器本体と前記第１の内部シールド導体層とを含む積層体を作製する工程と、
   前記外部導体部を形成する工程とを含み、
   前記積層体を作製する工程は、前記複数の誘電体層となる複数の焼成前のセラミックシートと前記第１の内部シールド導体層となる焼成前の内部シールド導体層と含む焼成前積層体を作製する工程と、前記焼成前積層体を焼成して、前記周囲誘電体部と前記第１の内部シールド導体層とを形成する工程とを含み、
   前記外部導体部を形成する工程は、前記積層体を作製する工程と同時に、あるいは前記積層体を作製する工程の後で、前記少なくとも１つの外部シールド導体層を形成する工程を含むことを特徴とする誘電体共振器の製造方法。

Images