JP2017220841A5 - - Google Patents

Description

従来装置である既存方式の具体例を図８に示す。図８は外部負荷に対して二重系の電流出力装置で制御する動作システムを表している。電流出力装置１は２台の装置、電流出力装置１ａ、および電流出力装置１ｂで構成され、アクチュエータ等の外部負荷２をこれら２台の電流出力装置１ａ、１ｂで二重化制御する。この二重化制御のために、デジタルＬＳＩ３はデジタル出力（以下では、ＤＯ：Digital Outputと呼ぶ）、デジタル入力（以下では、ＤＩ：Digital Inputと呼ぶ）を、各々２点ずつ持つ。

１、１ａ、１ｂ 電流出力装置、２ 外部負荷、３、３ａ、３ｂ デジタルＬＳＩ、４、４ａ、４ｂ 二重系切替用リレー、５、５ａ、５ｂ 待機用抵抗、６、６ａ、６ｂ 上位ＣＰＵユニット、７、７ａ、７ｂ Ｄ／Ａコンバータ、８、８ａ、８ｂ 電流出力回路、９、９ａ、９ｂ Ｉ−Ｖ変換回路、１０、１０ａ、１０ｂ Ａ／Ｄコンバータ、１１、１１ａ、１１ｂ メモリ、１２ オンディレイタイマ、１００、２００ 二重化対応電流出力システム

Claims (4)

1. 外部のＣＰＵからの指令値に応じて外部負荷への出力を制御するための制御機構を有する２台の電流出力装置を備え、前記外部負荷への印加電流機構を二重化する二重化対応電流出力システムであって、
   前記各電流出力装置は、
   メモリを有するとともに前記指令値と前記外部負荷からの出力信号を入力するデジタルＬＳＩと、
   スイッチングにより選択されて前記外部負荷へ接続される第１の接点と、前記外部負荷への接続を解除する第２の接点を持ち、前記第１の接点に接続されることで前記２台の電流出力装置のうち、どちらか一方を選択し、この選択された電流出力装置の出力を前記外部負荷へ印加するための二重系切替用リレーと、
   この二重系切替用リレーを介して前記外部負荷に電流を印加する電流出力回路と、を備え、
   前記２台の電流出力装置のうちの一方の電流出力装置のデジタルＬＳＩと他方の電流出力装置のデジタルＬＳＩとの間で、前記外部負荷への出力電流を制御するための制御信号を互いに送受信し、
   前記メモリは、前記出力電流をリードバックしてチェックするチェック用プログラムと予め定めた前記出力電流の閾値とを記憶するとともに、前記チェック用プログラムにより、前記出力電流をリードバックした値と前記閾値とを比較することにより、前記外部負荷への出力電流を制御することを特徴とする二重化対応電流出力システム。
2. 前記他方の電流出力装置のデジタルＬＳＩにオンディレイタイマを備え、前記他方の電流出力装置の制御状態が制御中から待機中になったことを前記一方の電流出力装置のデジタルＬＳＩで検知した場合に、前記オンディレイタイマにより、前記他方の電流出力装置の前記二重系切替用リレーの第１の接点への接続から第２の接点への接続に要する時間の最大値と同等以上の遅延時間を設けて前記二重系切替用リレーの切替動作をさせることにより、前記他方の電流出力装置の制御状態が待機中から制御中になるまでに要する時間を長くすることを特徴とする請求項１に記載の二重化対応電流出力システム。
3. 前記一方の電流出力装置、あるいは前記他方の電流出力装置において、制御可能性が可能となった場合あるいは制御状態が制御中である状態が発生した場合には、リードバックチェックを行わないことを特徴とする請求項１に記載の二重化対応電流出力システム。
4. 前記他方の電流出力装置は、Ｄ／Ａコンバータを備えるとともに、
   前記二重系切替用リレーの二重系切替の発生を前記他方の電流出力装置のデジタルＬＳＩが検出した時点で、前記Ｄ／Ａコンバータへの出力をゼロにするとともに、前記二重系切替用リレーのスイッチングにより、前記第２の接点との接続状態から前記第１の接点との接続状態に切り替わる時間の間は、前記Ｄ／Ａコンバータへのゼロ出力を継続した後に、前記外部のＣＰＵからの指令値を前記Ｄ／Ａコンバータへ出力することを特徴とする請求項１に記載の二重化対応電流出力システム。