JP2017213873A - 記録素子基板、液体吐出ヘッドおよび記録装置 - Google Patents

Abstract

【課題】吐出口列に対応して検知素子列が設けられた記録素子基板で、吐出口列方向における長さの増大を抑えることができる記録素子基板、液体吐出ヘッドおよび記録装置を提供する。【解決手段】記録素子１２３を駆動する駆動回路１０７において、記録素子の一方の端子が電源線１２２に接続され、他方の端子が駆動スイッチ１２４に接続され、駆動スイッチは、シリアルデータで転送されてくる記録データを展開、格納する選択回路１２５でオン/オフ制御され、検知素子回路１０８に列選択回路１１７を設けて、共通配線で伝達される列選択信号Ａ０、Ａ１で検知素子回路の列を選択する。【選択図】図１

Description

本発明は、吐出口から液体を吐出する記録素子基板、液体吐出ヘッドおよび記録装置に関し、特には、吐出の良否の検査に用いられる検査手段を内蔵した記録素子基板、液体吐出ヘッドおよび記録装置に関する。

記録吐出ヘッドが備える吐出口から液体を吐出して記録を行う記録装置では、より高画質、高速の記録が求められており、近年、記録幅に亘って記録素子基板を複数配置し、多数の吐出口で記録を行うフルライン型記録ヘッドが開示されている。

特許文献１では、記録素子基板を千鳥状に配列したり、一列に配列しつつ記録素子基板の端部に角度をつけることで、吐出口列が記録素子基板のつなぎ部で吐出口列方向において重なるようにした構成が開示されている。記録素子基板の端部に角度をつけて配置することで、千鳥状に記録素子基板を配列する場合よりも、隣接する記録素子基板の吐出口の距離を近づけることができる。隣接する記録素子基板の吐出口の距離が近づくことにより、つなぎ部での吐出口列のズレが低減されて液体の着弾位置ズレを抑制することができる。

また記録素子基板では、吐出口毎に温度を検出する検知素子を設け、この検知素子の検出結果に基づいて吐出不良の吐出口を特定することで、画像補完や記録ヘッドの回復作業に反映させる手段が提案されている。

特開２０１０−０１２７９５号公報

温度情報などを検出する検知素子が複数配設された検知素子列が、吐出口列に対応して設けられた記録素子基板では、以下の課題が生じる。すなわち、吐出口列の端部の吐出口と記録素子基板の端部との間には、記録素子を駆動させる駆動回路と、検知素子回路と、接続される配線が多数引き回されている。この配線が引き回されている配線領域における配線数が多くなると、配線領域を幅広く取ることが求められる。特に、吐出口毎に対応して検知素子が設けられた記録素子基板は、配線の数がより多くなるため、配線領域が大きくなってしまう。

このように配線領域が大きくなると、吐出口列方向における記録素子基板の長さが長くなってしまう。特に、記録素子基板の外延端部に角度をつけて、複数の記録素子基板を一列に配列する場合、吐出口列の端部と検知素子列の端部との間の配線領域が広くなると、つなぎ部における吐出口列のズレが大きくなり、液体の着弾位置ズレが生じる虞がある。

よって本発明は、吐出口列に対応して検知素子列が設けられた記録素子基板で、吐出口列方向における長さの増大を抑えることができる記録素子基板、液体吐出ヘッドおよび記録装置を提供することを目的とする。

そのため本発明の記録素子基板は、液体を吐出するのに用いられる複数の吐出素子が列を成した複数の吐出素子列と、前記吐出素子列と対応して設けられ、液体の吐出の状態を検知する複数の検知素子が、列を成した複数の検知素子列と、複数の前記検知素子からの検知を行う前記検知素子の選択、および複数の前記検知素子列からの検知を行う前記検知素子を含む前記検知素子列の選択、を制御する制御手段と、を備えた記録素子基板において、前記検知素子列に対応して設けられ、前記制御手段による前記検知素子列の選択に基づいて、対応する前記検知素子列の選択を切り替える列選択手段を備え、複数の前記検知素子列と前記制御手段とは、前記検知素子列に対応する前記列選択手段と、複数の前記検知素子列に共通して設けられた第１の共通配線と、を介して接続されており、前記第１の共通配線は、前記記録素子基板の前記吐出素子列の方向における端部と、前記吐出素子列の端部および前記検知素子列の端部と、の間の領域を通って配線されていることを特徴とする。

本発明によれば、吐出口列に対応して検知素子列が設けられた記録素子基板で、吐出口列方向における記録素子基板の長さの増大を抑えることができる。

吐出検査の機能を供えた記録素子基板の配線を示した図である。 （ａ）は信号タイミングを示した図であり（ｂ）は変形例を示した図である。 吐出検査の機能を供えた記録素子基板の配線を示した図である。 吐出検査の機能を供えた記録素子基板の配線を示した図である。 吐出検査の機能を供えた記録素子基板の配線を示した図である。 吐出検査の機能を供えた比較例の記録素子基板の配線を示した図である。 記録素子基板と配線の位置を説明するための図である。 記録装置の構成例を示した図である。

（第１の実施形態）
以下、図面を参照して本発明の第１の実施形態について説明する。
本発明の実施形態を説明するにあたり、はじめに比較例の形態を説明する。ここで説明する記録素子基板に用いられる記録素子は、熱的または機械的なエネルギを与えられて圧力を発生することで、吐出口から液滴を吐出させる記録素子である。また、記録素子基板は吐出口毎に検知素子を備え、その検知素子は、温度または圧力または静電容量の物理量を検知する検知素子であり、ここでは、特に温度検知素子に好適な形態を説明する。温度検知素子を用いて温度プロファイルを得ることで、正常な吐出状態か吐出不良状態かといった液体の吐出の状態を検出することができる。

なお、吐出不良状態とは、流路内の気泡残留による吐出不良や流路に不純物が堆積し液体の再充填が正常に行われなかったために起こった吐出不良などがある。また、吐出口表面に付着した液体によって起こった吐出不良や、吐出口に不純物が詰まったことにより生じた吐出不良などがある。

図６（ａ）は、記録素子と検知素子を備え、吐出検査の機能を供えた比較例の記録素子基板の配線を示した模式図である。図６（ｂ）は、実際の記録素子基板における配線の外観レイアウトを示した図であり、図６（ｃ）は、図６（ｂ）のＶＩＣ−ＶＩＣにおける断面図である。制御回路７０３は、制御回路７０５と制御回路７０４とからなり、記録素子基板における４列の吐出口列に対応する記録素子列を構成する記録素子駆動する駆動回路および検知素子回路を制御する。回路７０６は、一列目の記録素子駆動回路７０７と検知素子回路７０８とからなり、制御回路７０３と複数の配線で接続されている。

制御回路７０３の記録素子駆動回路を制御する制御回路７０４と、記録素子駆動回路７０７とは、配線の束７１０で接続されている。配線の束７１０は、個別の配線束７１２と、共通配線の束７１１と、を有する。シリアルデータ転送信号のクロック信号ＣＬＫとデータ信号Ｄとは、各記録素子列に設けられた記録素子駆動回路に対してそれぞれ個別の配線束７１２で伝達される。また、データのラッチ信号ＬＴと駆動印加信号ＨＥとは、各記録素子列に設けられた記録素子駆動回路に対して共通に設けられた共通配線の束７１１で伝達される。

また、制御回路７０３内の検知素子回路を制御する制御回路７０５と、検知素子回路７０８とは、配線の束７１３で接続されている。検知素子を選択するデータを転送するシリアルデータ転送信号のクロック信号ＣＬＫＳとデータ信号ＤＳとラッチ信号ＬＴＳとは、各記録素子列に設けられた検知素子回路に対して共通に設けられた共通配線の束７１４で伝達される。また、検知素子へ給電される電源ＩＳと、検知情報の検知素子の端子電圧Ｓ＋とＳ−とが配線の束７１５で各記録素子列に設けられた検知素子回路に対してそれぞれ個別に接続されている。配線の束７１３と配線の束７１０との配線本数は合計２５本となっている（図６（ｃ）参照）。

これらの配線は図６（ｃ）のように、記録素子基板７０１の基板端部７１８側から順に、制御回路７０５と検知素子回路７０８とを結線する配線の束７１３、制御回路７０４と記録素子駆動回路７０７とを結線する配線の束７１０が並べられている。特に、検知素子回路７０８と接続される電源ＩＳと端子電圧Ｓ＋とＳ−の配線は、アナログ信号であるため雑音重畳の回避に配慮した配線をしなければならない。よって、電源ＩＳと端子電圧Ｓ＋とＳ−の配線は、雑音源となる記録素子駆動回路７０７を跨がないように、雑音源の少ない基板端側に配線することが望ましい。そのため各列の検知素子回路７０８と制御回路７０５とを接続する配線を基板端部７１８側に配置している。

次に、本実施形態における記録素子基板の構成を説明する。

図１（ａ）は、本実施形態における、記録素子（吐出素子）と検知素子を備え、吐出検査の機能を供えた記録素子基板の配線を示した模式図である。複数の記録素子は列を成して記録素子列（吐出素子１列）を形成している。また、複数の検知素子も列を成して検知素子列を形成している。ここで、記録素子を駆動する駆動回路に関わる構成は、比較例の形態で説明したものと同じ構成である。回路１０６は、一列目の記録素子駆動回路１０７と検知素子回路１０８とからなり、制御回路１０３と複数の配線で接続されている。制御回路１０３における、検知素子回路の制御回路１０５と検知素子回路１０８とは、配線の束１１３で接続されている。配線の束１１３のうち共通配線の束１１４で、検知素子を選択するデータ（検知素子選択信号）を転送するシリアルデータ転送信号のクロックＣＬＫＳ、データＤＳ、ラッチＬＴＳの各信号が伝達される。そして、共通配線の束（列選択信号伝達配線）１１６で、検知素子回路の列を選択する列選択信号Ａ０、Ａ１が伝達される。また配線の束１１３のうち、共通配線の束（検知情報伝達配線）１１５で、検知素子へ給電される電源ＩＳと検知情報の検知素子の端子電圧Ｓ＋とＳ−とが各列の列選択手段としての列選択回路１１７へ伝達される。

本実施形態では、各記録素子列に設けられる検知素子回路１０８に列選択回路１１７を設けて、列選択信号Ａ０、Ａ１で検知素子回路の列を選択する構成にすることで、配線本数の低減を可能にしている。これにより、共通配線の束１１４と共通配線の束１１６と共通配線の束１１５との配線本数は合計１８本となっている（後述する図１（ｄ）参照）。

以下、本実施形態における検知素子回路の列の選択方法を含め、具体的な回路構成について説明する。

図１（ｂ）は、記録素子として発熱抵抗素子を用いた記録素子駆動回路１０７と、検知素子として感温抵抗素子を用いた検知素子回路１０８と、の詳細な回路構成を示した図である。記録素子を駆動する駆動回路１０７において、記録素子１２３の一方の端子が電源線１２２に接続され、他方の端子が駆動スイッチ１２４に接続される。駆動スイッチ１２４は、シリアルデータで転送されてくる記録データを展開、格納する選択回路１２５でオン/オフ制御される。検知素子回路１０８は、シリアルデータで転送されてくる検知素子の選択データを展開、格納するシフトレジスタ１３３と、選択データを受けて検知を行う任意の検知素子を選択するデコーダ１３０とを備えている。また、検知素子回路１０８は、列選択信号Ａ１、Ａ０を受けて検知を行う検知素子１２６を含む検知素子列の選択を切り替えるアナログスイッチマルチプレクサ１３４を備えている。更に、検知素子回路１０８は、検知素子１２６の配列と、検知素子１２６で検出した信号とをバッファする一対のバッファアンプ１３２とを備えている。なお、本実施形態では、記録素子１２３ごとに対応して検知素子１２６が設けられた構成であるが、検知素子１２６は記録素子１２３ごとに設けられていなくてもよい。一つの記録素子１２３の列に対応して、複数の検知素子１２６が配設されて構成される検知素子１２６の列が設けられていればよい。

検知素子１２６の一方の端子が、検知素子１２６に給電する電源ＩＳ（ここでは定電流）の配線に共通接続され、他方の端子は、選択スイッチ１２９に接続される。また、検知素子１２６の両端子は、端子電圧を読み出す読み出しスイッチ１２７、１２８にそれぞれ接続される。読み出しスイッチ１２７、１２８の他方の端子は、それぞれ一対の共通配線１３１に接続され、共通配線１３１は、バッファアンプ１３２に接続される。選択スイッチ１２９と読み出しスイッチ１２７、１２８とは、デコーダ１３０でオン/オフ制御される。

アナログスイッチマルチプレクサ１３４は、列毎に固有のデコードに固定されたデコーダ１３５と、電源ＩＳを選択するスイッチ１３６と、バッファアンプ１３２の出力信号を選択する一対のスイッチ１３７と、で構成される。制御回路１０５から列選択信号Ａ１、Ａ０と検知素子の選択データを送ると、指定した列の検知素子とアナログスイッチマルチプレクサ１３４が選択される。そして、共通配線の電源ＩＳが給電されると共に共通配線の配線Ｓ＋と配線Ｓ−に検知素子１２６の端子電圧が出力される。

図１（ｃ）は、隣接して配置された記録素子基板のつなぎ部における配線の外観レイアウトを示した図であり、図７（ａ）に示す記録ヘッド１００の領域Ａを拡大して示す図である。図１（ｄ）は、図１（ｃ）のＩｄ−Ｉｄにおける断面図である。記録素子基板１０１と記録素子基板１０２は、吐出素子列が延在する方向と鋭角に交差する外縁（端部）を備えている。記録素子基板１０１と記録素子基板１０２とは、この端部同士が隣り合うように設けられている。ここでは液体吐出ヘッドとしての記録ヘッドの一部として、隣接して配設される２つの記録素子基板１０１と記録素子基板１０２とを示している。吐出素子列の方向に交差する方向に延在する記録素子基板の端部同士が隣り合うように、複数の記録素子基板が配設されて、フルライン型の記録ヘッドは構成される。本実施形態の記録素子基板における配線は図１（ｄ）のように基板端部１０１ａから順に制御回路１０５と各検知素子回路１０８を接続する配線束１１３、制御回路１０４と各記録素子駆動回路１０７を接続するシリアルデータ転送用の配線束１１０が並べられている。また、共通配線の束１１３は、電源ＩＳと検知信号Ｓ＋、Ｓ−の共通配線の束１１５、列選択信号Ａ０、Ａ１の共通配線の束１１６、シリアルデータ転送信号のＣＬＫＳ、ＤＳ、ＬＴＳの共通配線の束１１４、の順に並べられている。

このように本実施形態では、検知素子回路１０８に列選択回路１１７を設けて、複数の検知素子列に共通する共通配線を介して伝達される列選択信号Ａ０、Ａ１を受けた列選択回路１１７が、対応する検知素子列の選択の切り替えを行う。これによって制御回路１０３と、記録素子駆動回路、検知素子回路と、を接続する配線を共通配線化し選択的に信号の伝達を可能にすることで、配線本数を１８本に削減して基板端部における配線領域を狭くすることを可能にしている。これにより、記録素子基板１０２と記録素子基板１０１とのつなぎ部における吐出口１１８のつなぎ距離１１９を、比較例のつなぎ距離７１９（図６（ｂ）参照）と比較して短くすることができる。

これによって、吐出口列に対応して検知素子列が設けられた記録素子基板で、つなぎ部における液体の着弾位置ズレを抑制することができる記録素子基板および記録装置を実現することができた。また、吐出口列に対応して検知素子列が設けられた記録素子基板で、吐出口列方向における記録素子基板の長さの増大を抑えることができた。

図７（ｂ）は、記録素子基板１０１における記録素子用の配線の束１１０と検知素子用の配線の束１１３のレイアウトを示した図である。これらの配線の束１１０、１１３は、記録素子と検知素子とを有する回路１０６の複数を含む回路部１２０と、制御回路１０３とを接続している。上述したように、検知素子列の一方の端部に列選択回路１１７が配置されており、この端部とこの端部に近接する記録素子基板の端部１０１ａとの間に配線の束１１３が配置されている。また、記録素子基板１０１の検知素子列の他方の端部には列選択回路１１７は配置されておらず、この他方の端部とこの他方の端部に近接する記録素子基板１０１の端部１０１ｂとの間には、配線の束も配置されていない。そして、図１（ｃ）や図７（ａ）に示すように、記録ヘッド１００では、記録素子基板１０１の配線の束１１３が設けられた一方の端部１０１ａと、記録素子基板１０２の配線の束が設けられていない他方の端部１０２ｂとが、隣り合って配置されている。

図７（ｃ）は、変形例の記録素子基板８０１における記録素子用の配線の束８１０と検知素子用の配線の束８１３のレイアウトを示した図である。１つの記録素子基板８０１内に配置された吐出口列が多い場合などは、回路１２０ａ、回路１２０ｂの２つに分割して、それぞれの回路１２０ａ、回路１２０ｂに対応するように制御回路８０３ａ、８０３ｂを設ける構成としてもよい。この場合、記録素子基板の一方の端部８１０ａには回路１２０ａに接続される配線の束８１０ａ、８１３ａを配置し、他方の端部８１０ｂには回路１２０ｂに接続される配線の束８１０ｂ、８１３ｂを配置している。変形例の記録素子基板８０１の複数を用いて記録ヘッドを構成する際も、上述のように記録素子基板８０１の一方の端部８０１ａと別の記録素子基板８０１の他方の端部８０１ｂとが隣り合うように配置すればよい。

なお、雑音重畳の抑制に配慮してアナログ信号の共通配線の束１１５を記録素子基板端部側に配置する中で、ここでは特に列選択の共通配線の束１１６を、雑音源でもある配線１１４及び１１０と、共通配線の束１１５との間に配置した。列選択信号Ａ０、Ａ１は、検知素子を選択して検知情報を読み出している期間は必然的に一定電圧状態になることから、雑音源に対して遮へい効果が期待できる。

図２（ａ）は、列選択信号Ａ０、Ａ１と、デジタル動作の配線１１４、１１０と、アナログ信号ＩＳ、Ｓ＋、Ｓ−のタイミング関係を示した図である。デジタル動作の信号が常に動作しているのに対し、検知素子ｓｅｇ１を選択している期間ｔ＿ｓｅｇ１の間は、列選択信号Ａ０、Ａ１は一定電圧となっていることから遮へい効果が得られる。

（変形例）
図２（ｂ）は、本実施形態の記録素子基板の変形例を示した断面図である。第１の実施形態における上述の形態では、同じ配線層で配置した配線の並びの形態を説明したが、変形例では、配線層間でも同様な遮へい効果が得られる形態を説明する。変形例の記録素子基板では、アナログ信号の共通配線の束１１５が１層目に配置され、雑音源となる記録素子１２３の電源線１２２が３層目に配置されている時、２層目に列選択の共通配線１１６を配置することで遮へい効果が期待できる。

（第２の実施形態）
以下、図面を参照して本発明の第２の実施形態を説明する。なお、本実施形態の基本的な構成は第１の実施形態と同様であるため、以下では特徴的な構成についてのみ説明する。本実施形態では、制御回路と４列の各検知素子回路を接続する配線本数を更に減らした形態について説明する。

図３（ａ）は、記録素子と共に検知素子を備えて吐出検査の機能を供えた記録素子基板３０１のつなぎ部における配線を示した図である。また、図３（ｂ）は、実際の記録素子基板におけるつなぎ部の配線の外観レイアウトを示した図であり、図３（ｃ）は、図３（ｂ）のＩＩＩＣ−ＩＩＩＣにおける断面図である。本実施形態で、記録素子駆動回路に関わる構成は、第１の実施形態と同様であるため説明を省略する。

本実施形態における回路３０６は、一列目の記録素子駆動回路３０７と検知素子回路３０８で構成されており、制御回路３０３における検知素子回路の制御回路３０５と４列の各検知素子回路３０８とは、配線の束３１３で接続されている。本実施形態では第１の実施形態と比較して、列を選択する列選択信号Ａ０、Ａ１の共通配線を削減している。本実施形態では、検知素子を選択するデータに加え、列を選択する列選択データもシリアルデータ転送信号で伝達することで、列選択信号Ａ０、Ａ１の共通配線の削減を実現している。

検知素子を選択するデータを転送するシリアルデータ転送信号のクロック信号ＣＬＫＳとデータ信号ＤＳとラッチ信号ＬＴＳが共通配線の束３１４で各列に伝達される。検知素子へ給電される電源ＩＳと検知情報の検知素子の端子電圧Ｓ＋、Ｓ−が共通配線の束３１５で各列の列選択回路３１７へ伝達される。本実施形態では、列を選択する列選択データも共通配線の束３１４で伝達する。これによって、共通配線の束３１４と共通配線の束３１５との配線本数は合計１６本となっている（図３（ｃ）参照）。

図３（ｄ）は、検知素子として感温抵抗素子を用いた検知素子回路（列選択回路も含む）３０８の回路構成を示した図である。本実施形態の回路構成において第１の実施形態と異なるのは、シリアルデータ転送信号を受ける部分の回路であり、他の回路（デコーダ、検知素子の回路、バッファアンプ、そしてアナログスイッチマルチプレクサ）の構成は第１の実施形態と同じである。

本実施形態では、シリアルデータで転送されてくる検知素子の選択データと列選択データをシフトレジスタ３３３で展開、格納する。そして、列選択データの信号は、アナログスイッチマルチプレクサ３３４が備えた列毎に固有のデコードに固定されたデコーダ３３５に伝達される。制御回路３０５から列選択データが送られる、指定した列の検知素子とアナログスイッチマルチプレクサ３３４とが選択されて、共通配線された電源ＩＳが給電されると共に、共通配線された配線Ｓ＋と配線Ｓ−に検知素子の端子電圧が出力される。

記録素子基板のつなぎ部における配線は、記録素子基板３０１の基板端部から順に、制御回路３０５と４列の各検知素子回路３０８を接続する配線の束３１３、制御回路３０４と４列の各記録素子駆動回路３０７を接続する配線の束３１０が並べられている。そして、検知素子回路３０８と接続される共通配線の束３１３は、電源ＩＳと検知信号Ｓ＋、Ｓ−の共通配線の束３１５、シリアルデータ転送信号ＣＬＫＳ、ＤＳ、ＬＴＳの共通配線の束３１４の順に並べられている。

本実施形態では、列を選択する列選択データをシリアルデータとして転送することにより、列選択信号の配線が削減され、つなぎ部の基板端部の配線領域を更に縮めることができた。それにより、記録素子基板３０２と記録素子基板３０１とのつなぎ部における吐出口のつなぎ距離３１９を、比較例のつなぎ距離７１９（図６（ｂ）参照）と比較して、より短くすることができた。

なお、第１の実施形態で説明した遮へい効果を加味する場合は、ＧＮＤ配線を雑音源とアナログ信号の共通配線の束３１５の間に配置すればよい。

（第３の実施形態）
以下、図面を参照して本発明の第３の実施形態を説明する。なお、本実施形態の基本的な構成は第１の実施形態と同様であるため、以下では特徴的な構成についてのみ説明する。本実施形態では、制御回路と４列の各記録素子駆動回路とを接続する配線本数を減らした形態を説明する。

図４（ａ）は、記録素子と共に検知素子を備えて吐出検査の機能を供えた記録素子基板４０１のつなぎ部における配線を示した図である。なお、検知素子回路に関わる構成は、第２の実施形態で説明したものと同じである。

回路４０６は、一列目の記録素子駆動回路４０７と検知素子回路４０８とで構成された回路である。制御回路４０３における記録素子駆動の制御回路４０４と、４列の各記録素子駆動回路４０７とは、配線の束４１０で接続されている。

本実施形態の構成で、第１、第２の実施形態と異なるのは、４列の各記録素子駆動回路４０７へ配線の束４１０で伝達されるシリアルデータ転送のＣＬＫ信号とＤ信号を共通配線化して、列毎に個別に配線していたＣＬＫ信号とＤ信号との配線を削減した点である。

４列の各記録素子駆動回路４０７へ伝達され、記録素子列を選択する（吐出素子列選択信号である）シリアルデータ転送信号のクロック信号ＣＬＫとデータ信号Ｄは、共通配線の束４１０で各列に伝達されて、記録素子駆動に関わる配線本数は合計４本となる。共通配線の束４１０では、データのラッチ信号ＬＴと駆動印加信号ＨＥとが共通配線の束４１１で伝達され、シリアルデータ転送信号のクロック信号ＣＬＫとデータ信号Ｄが共通配線の束４１２で伝達される。第１、第２の実施形態では、クロック信号ＣＬＫとデータ信号Ｄとを、個別の配線で４列の各記録素子駆動回路へ伝達していたが、本実施形態では、共通配線化して共通配線の束４１２で伝達している。これにより、配線本数は、検知素子回路４０８と接続される共通配線の束４１３の配線本数６本と合わせて合計１０本となる。

図４（ｂ）は、記録素子として発熱抵抗素子を用いた記録素子駆動回路４０７の詳細な回路構成を示した図である。本実施形態における記録素子駆動回路４０７の回路構成で、第１、第２の実施形態と異なるのは、シリアルデータ転送信号を受ける列選択回路４４０を備えている点である。

列選択回路４４０は、シリアルデータで転送されてくる記録素子の選択データと列選択データとをシフトレジスタで展開、格納する。そして列選択回路４４０は、列選択データを受けて列毎に固有のデコードで固定されたマルチプレクサを内蔵して記録素子駆動回路４０７への入力をオン/オフする。

図４（ｃ）は、実際の記録素子基板のつなぎ部における配線の外観レイアウトを示した図であり、図４（ｄ）は、図４（ｃ）のＩＶＤ−ＩＶＤにおける断面図である。記録素子基板４０１の基板端部４２０から順に、制御回路４０５と４列の各検知素子回路４０８とを接続する配線の束４１３、制御回路４０４と４列の各記録素子駆動回路４０７を接続する共通配線の束４１０が並べられている。共通配線の束４１０は、シリアルデータ転送信号ＣＬＫ、Ｄを伝達する共通配線の束４１２と、ＬＴ信号、ＨＥ信号を伝達する共通配線の束４１１とが並べられている。

本実施形態では４列の各記録素子駆動回路４０７へ伝達されるシリアルデータ転送のＣＬＫ信号とＤ信号を共通配線化することにより、各列に個別に配線されているシリアルデータ転送配線が削減されて、つなぎ部の基板端部の配線領域を更に縮めることができた。それにより、記録素子基板４０２と記録素子基板４０１とのつなぎ部における吐出口のつなぎ距離４１９を、比較例のつなぎ距離７１９（図６（ｂ）参照）と比較して、より短くすることができた。

（第４の実施形態）
以下、図面を参照して本発明の第４の実施形態を説明する。なお、本実施形態の基本的な構成は第１の実施形態と同様であるため、以下では特徴的な構成についてのみ説明する。

図５は、通常の四角い形状の記録素子基板を千鳥状に配置した場合の記録素子基板５０１と５０２とのつなぎ部の基板端部領域の配線群の外観レイアウトを示した図である。回路構成、制御回路と各列を結線する配線群、そして各配線の並びは、第１の実施形態または第２の実施形態または第３の実施形態と同じである。

千鳥状に配置した場合、吐出口のつなぎ距離は、記録素子基板５０１の基板寸法Ｙで決まるので、基板端部の配線本数は影響を与えないが、基板端部の幅が削減されるので基板寸法Ｘを短くすることができる。これによって、記録ヘッドの吐出口列方向の寸法を小さくすることができる。

（記録ヘッドおよび記録装置）
上述の実施形態の記録素子基板が搭載されるインクジェット記録ヘッド（液体吐出ヘッド）と、このインクジェット記録ヘッドを用いる記録装置の例について説明する。

図８は、インクジェット記録ヘッド１００を用いるインクジェット記録装置１の構成例を説明するための概略斜視図である。本例の記録装置１は、いわゆるフルライン方式であり、記録媒体Ｐの幅方向全域に渡って延在する長尺の記録ヘッド１００が用いられる。記録媒体Ｐは、搬送ベルトなどを用いる搬送機構１３０によって矢印Ａ方向に連続的に搬送される。記録媒体Ｐを矢印Ａ方向に搬送しつつ、記録ヘッド１００からインク（液体）を吐出することによって、記録媒体Ｐに画像が記録される。本例の場合は、記録ヘッド１００として、シアン（Ｃ），マゼンタ（Ｍ），イエロー（Ｙ），ブラック（Ｋ）のインクを吐出する記録ヘッド１００Ｃ，１００Ｍ，１００Ｙ，１００Ｂｋが用いることにより、カラー画像を記録することができる。

１０３ 制御回路
１０４ 制御回路
１０５ 制御回路
１０８ 検知素子回路
１１４ 共通配線の束
１１５ 共通配線の束
１１６ 共通配線の束
１１７ 列選択回路
Ａ０、Ａ１ 列選択信号

Claims (10)

1. 液体を吐出するのに用いられる複数の吐出素子が列を成した複数の吐出素子列と、前記吐出素子列と対応して設けられ、液体の吐出の状態を検知する複数の検知素子が、列を成した複数の検知素子列と、複数の前記検知素子からの検知を行う前記検知素子の選択、および複数の前記検知素子列からの検知を行う前記検知素子を含む前記検知素子列の選択、を制御する制御手段と、を備えた記録素子基板において、
   前記検知素子列に対応して設けられ、前記制御手段による前記検知素子列の選択に基づいて、対応する前記検知素子列を選択する列選択手段を備え、
   複数の前記検知素子列と前記制御手段とは、前記検知素子列に対応する前記列選択手段と、複数の前記検知素子列に共通して設けられた第１の共通配線と、を介して接続されており、
   前記第１の共通配線は、前記記録素子基板の前記吐出素子列の方向における端部と、前記吐出素子列の端部および前記検知素子列の端部と、の間の領域を通って配線されていることを特徴とする記録素子基板。
2. 前記第１の共通配線は、前記検知素子列を選択する信号を伝達する列選択信号伝達配線を含むことを特徴とする請求項１に記載の記録素子基板。
3. 前記記録素子基板は、複数の配線層からなる記録素子基板であり、
   前記第１の共通配線は、前記検知素子が検知した検知情報を伝達する、前記列選択信号伝達配線とは異なる検知情報伝達配線を含み、
   前記検知情報伝達配線は、第１配線層に配線されており、
   前記列選択信号伝達配線は、第２配線層に配線されていることを特徴とする請求項２に記載の記録素子基板。
4. 前記列選択信号伝達配線は、複数の前記検知素子から前記検知素子を選択する検知素子選択信号を伝達することを特徴とする請求項２に記載の記録素子基板。
5. 複数の前記吐出素子列から前記吐出素子列を選択する列選択回路を備え、
   前記吐出素子列と前記制御手段とは、前記列選択回路を介して第２の共通配線によって接続されていることを特徴とする請求項１ないし請求項４のいずれか１項に記載の記録素子基板。
6. 前記第２の共通配線は、前記吐出素子列を選択する吐出素子列選択信号を伝達することを特徴とする請求項５に記載の記録素子基板。
7. 前記記録素子基板の前記端部は、前記吐出素子列の方向と交差する方向に延在することを特徴とする請求項１ないし請求項６のいずれか１項に記載の記録素子基板。
8. 請求項１ないし請求項７のいずれか１項に記載の記録素子基板の複数が、前記記録素子基板の前記端部同士が隣り合うように配設されていることを特徴とする液体吐出ヘッド。
9. 請求項１ないし請求項８のいずれか１項に記載の記録素子基板の複数が、前記記録素子基板の前記端部と、前記記録素子基板とは別の前記記録素子基板の、前記端部とは前記吐出素子列の方向における反対側の他端部と、が隣り合うように配設されていることを特徴とする液体吐出ヘッド。
10. 液体を吐出するのに用いられる複数の吐出素子が列を成した複数の吐出素子列と、前記吐出素子列と対応して設けられ、液体の吐出の状態を検知する複数の検知素子が、列を成した複数の検知素子列と、複数の前記検知素子からの検知を行う前記検知素子の選択、および複数の前記検知素子列からの検知を行う前記検知素子を含む前記検知素子列の選択、を制御する制御手段と、を有する記録素子基板を備えた記録装置において、
    前記記録素子基板は、前記検知素子列に対応して設けられ、前記制御手段による前記検知素子列の選択に基づいて、対応する前記検知素子列を選択する列選択手段を備え、
    複数の前記検知素子列と前記制御手段とは、前記検知素子列に対応する前記列選択手段と、複数の前記検知素子列に共通して設けられた第１の共通配線と、を介して接続されており、
    前記第１の共通配線は、前記記録素子基板の前記吐出素子列の方向における端部と、前記吐出素子列の端部および前記検知素子列の端部と、の間の領域を通って配線されていることを特徴とする記録装置。

Images