JP2017209184A

JP2017209184A - 撮像装置

Info

Publication number: JP2017209184A
Application number: JP2016102772A
Authority: JP
Inventors: 美志安達; Fumiyuki Adachi
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2016-05-23
Filing date: 2016-05-23
Publication date: 2017-11-30
Anticipated expiration: 2036-05-23
Also published as: JP6747871B2

Abstract

【課題】撮像素子に係るタイミング設計に影響を及ぼすことなく、伝送するクロックに起因するＥＭＩを抑制可能とする。【解決手段】第１クロックを生成するＶＣＸＯ６３と、遅延回路を用いることなく、第１クロックにおける立ち上がりエッジの周期的タイミングを固定させたままで立ち下りエッジの周期的タイミングを変移させることによりパルス幅が変調された変調クロックを生成するＦＰＧＡ６１と、変調クロックを伝送するケーブル２３と、変調クロックの立ち上がりエッジのみに基づいて駆動される撮像素子（ＣＭＯＳイメージセンサ）２１と、を備え、ＦＰＧＡ６１は、変調クロックに係るパルス幅のデューティ比を任意の値に制御可能とする。【選択図】図２

Description

本発明は、撮像装置に関し、特に、所定のクロック信号により駆動される固体撮像素子を有する撮像装置に関する。

被検体の内部の被写体を撮像する内視鏡、及び、内視鏡により撮像された被写体の観察画像を生成する画像処理装置等を具備する内視鏡システムが、医療分野及び工業分野等において広く用いられている。

このような内視鏡システムにおける内視鏡としては、従来、所定のクロック信号により駆動される固体撮像素子（例えばＣＭＯＳイメージセンサ）を採用し、また、この固体撮像素子から出力される撮像信号を伝送するケーブルを内部に配設する内視鏡が知られている。

一方で、近年、内視鏡に搭載される撮像素子の高画素化が嘱望されており、これに伴いクロックについても高速化が求められるようになっている。ここで、当該クロックを伝送するケーブル等においては、クロックの高速化に伴い放射特性が悪化する虞がある。

係る放射特性悪化の対策として、すなわち、いわゆるＥＭＩ（Electro Magnetic Interference）抑制対策として、近年、高周波のフィルタリング、または、スペクトラム拡散クロック（ＳＳＣ；Spread Spectrum Clock)を適用した例が知られている。

例えば、特開２００６−０９５３３０号公報（特許文献１）には、内視鏡システムにおいて、ＥＭＩ抑制を目的としたスペクトラム拡散クロック(ＳＳＣ)を適用した構成例について開示されている。

このスペクトラム拡散クロック(ＳＳＣ)を用いたスペクトラム拡散変調は、クロックの周波数を動的に変化させることによりパワースペクトラムを拡散させ、これにより放射強度のピークを抑制、すなわちＥＭＩを抑制するものである。

特開２００６−０９５３３０号公報

上述したスペクトラム拡散クロック(ＳＳＣ)を適用した構成については、下記に示す課題が存在する。以下、図９に示す従来の内視鏡１０２を参照して、当該課題を説明する。

（１）内視鏡装置等にスペクトラム拡散クロック(ＳＳＣ)モジュール等を追加することとなり（例えば、図９におけるコネクタ１２２に配設されたＳＳＣ１６５）、この点において部品コストの増大、および、基板サイズの大型化が余儀なくされる。

（２）上述したようにスペクトラム拡散変調は周波数を数十kHzで変化させることが多く、このため、供給対象となる撮像素子（例えば、図９に示す撮像素子１２１）への入力ジッタが増加し、または、不要な位相ノイズが増加する虞がある。これにより、位相ノイズ、または、ジッタ対策手段をさらに講じる必要がある。

例えば、以下に示す対策を要することとなる。
従来のスペクトラム拡散変調においては、ケーブル（図９に示すケーブル１２３）を伝送するクロック周波数を動的に変化させるようになっている。したがって、クロックの立ち上がりエッジ（Positive edge）および立ち下りエッジ（Negative edge）の両方とも変位することとなる（図９に示すクロック信号線７１参照）。

そして、ＣＭＯＳイメージセンサ等の固体撮像素子（図９に示す撮像素子１２１）において、内装するＡＤ変換部（図９に示すＡＤＣ１５３）はクロックの立ち上がりエッジ（Positive edge）で動作するため、ジッタによる精度劣化が生じる虞があり、この対策を講じる必要がある。

（３）スペクトラム拡散変調により高周波成分を除去するため、スルーレートが低下する虞がある。

（４）所定の内視鏡システムにおいては、映像規格等によりスペクトラム拡散クロックＳＳＣを使用することができないものも存在することから、スペクトラム拡散を適用したクロックと適用しないクロックの２系統を用意する必要がある。

本発明は上述した事情に鑑みてなされたものであり、撮像素子に係るタイミング設計に影響を及ぼすことなく、伝送するクロックに起因するＥＭＩを抑制可能とする撮像装置を提供することを目的とする。

本発明の一態様の撮像装置は、外部から入力されるクロックの一方のエッジに同期して駆動される撮像素子を備える撮像装置であって、所定の第１クロックを生成する第１クロック生成部と、遅延回路を用いることなく、前記第１クロックにおける一方のエッジの周期的タイミングを固定させたままで他方のエッジの周期的タイミングを変移させることにより、パルス幅が変調された変調クロックを生成する変調クロック生成部と、前記変調クロック生成部において生成された前記変調クロックを第２クロックとして出力する変調クロック出力部と、一端部が前記変調クロック出力部に接続され、前記第２クロックを伝送するケーブルと、前記ケーブルの他端部に接続され、伝送された前記第２クロックを入力する変調クロック入力部を有する共に、前記変調クロック入力部に入力された前記第２クロックに基づいて駆動される前記撮像素子と、を備え、前記撮像素子は、前記第２クロックにおける一方のエッジであって、周期的タイミングが固定された一方のエッジにのみ同期して駆動され、前記変調クロック生成部は、前記変調クロックに係るパルス幅のデューティ比を任意の値に制御可能とする。

本発明によれば、撮像素子に係るタイミング設計に影響を及ぼすことなく、伝送するクロックに起因するＥＭＩを抑制可能とする撮像装置を提供することができる。

図１は、本発明の第１の実施形態の内視鏡を含む内視鏡システムの構成を示す図である。図２は、第１の実施形態の内視鏡の電気的な構成を示すブロック図である。図３は、第１の実施形態の内視鏡のコネクタ回路におけるＦＰＧＡの具体的な構成を示すブロック図である。図４は、第１の実施形態の内視鏡のコネクタ回路におけるＦＰＧＡ内の所定ポイントの動作を示すタイミングチャートである。図５は、本発明の第２の実施形態の内視鏡の電気的な構成を示すブロック図である。図６は、第２の実施形態の内視鏡において、スペクトラム拡散変調をオフした状態におけるケーブルからの放射レベルの一例を示した図である。図７は、第２の実施形態の内視鏡において、スペクトラム拡散変調をオンした状態におけるケーブルからの放射レベルの一例を示した図である。図８は、本発明の第３の実施形態の内視鏡の電気的な構成を示すブロック図である。図９は、従来の内視鏡における電気的な構成の一例を示すブロック図である。

以下、図面を参照して本発明の実施形態を説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態の撮像装置（内視鏡）を含む内視鏡システムの構成を示す図であり、図２は、第１の実施形態の内視鏡の電気的な構成を示すブロック図である。

なお、本実施形態においては、撮像装置として、固体撮像素子を有し被検体の内部の被写体を撮像する内視鏡を例に挙げて説明する。

図１、図２に示すように、本第１の実施形態の撮像装置（内視鏡）を有する内視鏡システム１は、被検体の観察し撮像する内視鏡２と、当該内視鏡２に接続され前記撮像信号を入力し所定の画像処理を施すビデオプロセッサ３と、被検体を照明するための照明光を供給する光源装置４と、撮像信号に応じた観察画像を表示するモニタ装置５と、を有している。

内視鏡２は、被検体の体腔内等に挿入される細長の挿入部６と、挿入部６の基端側に配設され術者が把持して操作を行う内視鏡操作部１０と、内視鏡操作部１０の側部から延出するように一方の端部が設けられたユニバーサルコード４１と、を有して構成されている。

挿入部６は、先端側に設けられた硬質の先端部７と、先端部７の後端に設けられた湾曲自在の湾曲部８と、湾曲部８の後端に設けられた長尺かつ可撓性を有する可撓管部９と、を有して構成されている。

前記ユニバーサルコード４１の基端側にはコネクタ４２が設けられ、当該コネクタ４２は光源装置４に接続されるようになっている。すなわち、コネクタ４２の先端から突出する流体管路の接続端部となる口金（図示せず）と、照明光の供給端部となるライトガイド口金（図示せず）とは光源装置４に着脱自在で接続されるようになっている。

さらに、前記コネクタ４２の側面に設けた電気接点部には接続ケーブル４３の一端が接続されるようになっている。この接続ケーブル４３には、例えば内視鏡２における撮像素子２１（図２参照）からの撮像信号を伝送する信号線が内設され、また、他端のコネクタ部はビデオプロセッサ３に接続されるようになっている。

なお、前記コネクタ４２には、後述するＦＰＧＡ６１、水晶発振器（ＶＣＸＯ）６３、変調クロック信号出力部６４、および、当該内視鏡２における固有の所定ＩＤ情報を記憶した記憶部等（図示せず）を有したコネクタ回路２２（図２参照）が配設されている（ＦＰＧＡ６１、水晶発振器（ＶＣＸＯ）６３、変調クロック信号出力部６４については、後に詳述する）。

また、挿入部６の先端部７には、被写体像を入光するレンズを含む対物光学系（図示せず）と、当該対物光学系における結像面に配置された撮像素子２１と、が配設されている。

さらに内視鏡２には、撮像素子２１から延出され、当該撮像素子２１から挿入部６、操作部１０、ユニバーサルコード４１を経て、前記コネクタ４２（および内設するコネクタ回路２２）に至るまで延設されたケーブル２３が配設されている。

以下、本第１の実施形態の内視鏡２の電気的構成について、図２を参照して説明する。
上述したように、先端部７には撮像素子２１が配設されるが、当該撮像素子２１は、本実施形態においてはＣＭＯＳイメージセンサにより構成される固体撮像素子である。

図２に示すように、撮像素子２１は、入射光に応じて光を光電変換して信号電荷を生成する複数の光電変換部であるフォトダイオード（ＰＤ）を有する撮像部５１（図２においては、Imaging Pixel Arrayと表記）を有する。

さらに撮像素子２１は、ケーブル２３内のクロック信号線７１に接続された変調クロック入力部５６と、変調クロック入力部５６の出力端に接続されたＰＬＬ（phase locked loop）５７と、ケーブル２３内の制御信号線７２に接続されたタイミングジェネレータ５８と、を有する。

前記変調クロック入力部５６は、コネクタ回路２２において生成され、ケーブル２３内のクロック信号線７１を伝送された変調クロック（のちに詳述する第２クロック）を入力する入力部である。

また、ＰＬＬ５７は、いわゆる位相同期回路であり、変調クロック入力部５６において入力した変調クロックを所定数倍に逓倍し、上述した撮像部５１の他、撮像素子２１内の各部に供給するようになっている。

タイミングジェネレータ５８は、ケーブル２３内の制御信号線７２を介して伝送された制御信号（垂直同期信号、水平同期信号等の駆動信号）を受け、所定のタイミングパルス信号を生成し、撮像部５１の他、撮像素子２１内の各部に供給するようになっている。なお、当該制御信号は、本実施形態においては、いわゆるＩ２Ｃ（Inter-Integrated Circuit）により伝送されるようになっている。

一方、撮像素子２１は、撮像部５１の出力に接続されたＡＦＥ（アナログフロントエンド）を有する。このＡＦＥは、図示しないＣＤＳ（Correlation Double Sampling；相関二重サンプリング）の他、アナログアンプ部（Analog AMP）５２、ＡＤ変換部（ADC）５３等を含み、タイミングジェネレータ５８からのタイミングパルス信号に制御され、撮像部５１からのアナログ撮像信号をデジタル信号に変換する。

さらに撮像素子２１は、ＡＦＥによってＡＤ変換されたデジタル撮像信号に対して所定の処理を施すデジタル処理部（Digital Processing）５４と、当該デジタル処理部５４から出力されたパラレルの撮像信号を所定のシリアル信号に変換するＰ/Ｓ変換部５５と、を有する。

このＰ/Ｓ変換部５５においてパラレルシリアル変換された信号をシリアル撮像信号は、ケーブル２３内の撮像信号線７３を介して撮像素子２２におけるＦＰＧＡ６１に向けて伝送されるようになっている。

ケーブル２３は、上述したように撮像素子２１とコネクタ回路２２とを接続し、すなわち、像素子２１から延出され、当該撮像素子２１から挿入部６、操作部１０、ユニバーサルコード４１を経て、前記コネクタ４２に内設されたコネクタ回路２２に至るまで延設されている。

また、ケーブル２３には、コネクタ回路２２における変調クロック出力部６４（後に詳述する）と撮像素子２１における前記変調クロック入力部５６とを接続するクロック信号線７１と、コネクタ回路２２におけるＦＰＧＡ６１と撮像素子２１における前記タイミングジェネレータ５８とを接続する制御信号線７２と、コネクタ回路２２におけるＳ／Ｐ変換部６２と撮像素子２１における前記Ｐ／Ｓ変換部５５とを接続する撮像信号線７３と、を内設する。

ケーブル２３における前記クロック信号線７１は、コネクタ回路２２において生成されたクロック信号（本実施形態においては変調クロック；第２クロック）を伝送するが、従来、このケーブル２３を伝送するクロック信号に起因するＥＭＩ（Electro Magnetic Interference）が問題となっていた。

本発明は、独自の手法により、このケーブル２３を伝送するクロックに起因するＥＭＩを抑制可能とする撮像装置を提供するものである。

一方内視鏡２は、上述したように、前記ユニバーサルコード４１の基端側に配設したコネクタ４２内にコネクタ回路２２が配設される。

このコネクタ回路２２には、挿入部先端部７に配設された撮像素子２１を駆動するためのクロック信号および同期信号等の制御信号を生成する機能を有し、ＦＰＧＡ６１、水晶発振器（ＶＣＸＯ）６３、変調クロック信号出力部６４、および、当該内視鏡２における固有の所定ＩＤ情報を記憶した記憶部等（図示せず）を有する。

前記ＦＰＧＡ６１は、いわゆるＦＰＧＡ（Field Programmable Gate Array）により構成され、ビデオプロセッサ３からの動作制御を受け、撮像素子２１の駆動、および、撮像素子２１からの撮像信号の処理等の機能の他、当該内視鏡２における各種回路を制御する機能を備える。

すなわち、本実施形態においては、このＦＰＧＡ６１の一部として、撮像素子２１を駆動するために変調クロック信号（第２クロック；ＣＬＫ３）の生成機能、Ｉ２Ｃ伝送のマスタとして各種同期信号等の制御信号の生成機能、撮像素子２１から入力したデジタル撮像信号に係る映像処理機能等が形成されるようになっている。

なお、ＦＰＧＡ６１における上述した、変調クロック信号（第２クロック；ＣＬＫ３）の生成機能については、後に図３を参照して詳しく説明する。

水晶発振器ＶＣＸＯ（Voltage-Controlled Crystal Oscillator）６３（以下、ＶＣＸＯ６３）は、電圧制御水晶発振器であり所定の第１クロックＣＬＫ１を生成し出力するようになっている。このように、ＶＣＸＯ６３は、所定の第１クロックを生成する第１クロック生成部としての役目を果たす。

変調クロック出力部６４は、ＦＰＧＡ６１において生成された変調クロック（第２クロックＣＬＫ３）を受けて、クロック信号線７１を介して後段（撮像素子２１）に向けて出力する変調クロック出力部としての役目を果たす。

Ｓ／Ｐ変換部６２は、撮像信号線７３を介して入力したシリアルのデジタル撮像信号を所定のパラレル信号に変換するシリアルパラレル変換機能を有する。

＜変調クロック信号（第２クロック；ＣＬＫ３）の生成機能＞
図３は、第１の実施形態の内視鏡のコネクタ回路におけるＦＰＧＡの具体的な構成を示すブロック図であり、図４は、当該ＦＰＧＡ内の所定ポイントの動作を示すタイミングチャートである。

図３に示すように、ＦＰＧＡ６１は、その一部の機能として変調クロック信号（第２クロック；ＣＬＫ３）の生成機能が形成され、具体的に、カウンタ部８１と、擬似乱数発生部８２と、変調クロック発生部８３とが形成される。

なお、図３においては、ＦＰＧＡ６１の機能として、カウンタ部８１、擬似乱数発生部８２および変調クロック発生部８３のみを示しているが、ＦＰＧＡ６１は、上述したように、そのほかの機能として、例えば、各種同期信号等の制御信号の生成機能、入力したデジタル撮像信号に係る映像処理機能等が形成されるようになっている。

カウンタ部８１は、図３に示すように、ＰＬＬ（phase locked loop）９１、マルチプレクサ９２、カウンタ９３を有して構成されている。

ＰＬＬ９１は、ＶＣＸＯ６３において生成された第１クロックＣＬＫ１を受けて、当該第１クロックを所定数倍に逓倍したＣＬＫ２を出力する。カウンタ９３およびマルチプレクサ９２は、図４に示すように、このＣＬＫ２を周期的に所定数カウントし（０〜９）、その周期的なカウント値をカウント信号（ＣＮＴ）として出力する。

擬似乱数発生部８２は、擬似乱数発生器９４および２つのマルチプレクサ９５、９６を有して構成されている。

擬似乱数発生器９４は、所定の乱数を発生する擬似乱数発生器であり、この擬似乱数発生器９４において発生された乱数情報は、２段のマルチプレクサ９５、９６を経て、“０”〜“８”の値を乱数的にとる乱数信号（ＳＥＴＤ）を出力するようになっている（図４参照）。

変調クロック発生部８３は、マルチプレクサ９７により構成され、当該マルチプレクサ９７は、カウンタ部８１からのカウント信号（ＣＮＴ）の値と擬似乱数発生部８２からの乱数信号（ＳＥＴＤ）の値とを比較した信号を、マルチプレクサの選択制御信号として入力するようになっている。

具体的に本実施形態においては、前記カウント信号（ＣＮＴ）は、周期的に“０”〜“９”の値をとり、一方、乱数信号（ＳＥＴＤ）は、“０”〜“８”の値を乱数的にとる。そして、マルチプレクサ９７は、
カウント信号（ＣＮＴ）＜＝乱数信号（ＳＥＴＤ）
を満たす場合に、選択制御入力端子に“１”が入力され、このときマルチプレクサ９７ｂの出力には、“Ｈ”信号出力されるようになっている。

本実施形態においては、このマルチプレクサ９７の出力信号を、変調クロック発生部８３において発生した変調クロック（第２クロック；ＣＬＫ３）として出力するものとする。

ここで、変調クロック発生部８３において発生するクロックＣＬＫ３は、クロックの立ち上がりエッジ（Positive edge）は周期的に毎周期固定した状態である一方で、立ち下りエッジ（Negative edge）は、擬似乱数発生部８２において発生する乱数に依存して、その周期的タイミングが変移することとなる。

すなわち、本実施形態においては、ＣＬＫ３におけるパルス幅のデューティ比が、擬似乱数発生部８２において発生した乱数に基づいて制御されることとなる。

これは、ＦＰＧＡ６１における前記カウンタ部８１、擬似乱数発生部８２および変調クロック発生部８３において、第１クロックであるＣＬＫ１から、周期ごとにパルス幅が変調された変調クロック（第２クロック；ＣＬＫ３）が生成されたことを意味するものである。

換言すると、本実施形態においては、ＦＰＧＡ６１において、原振であるＶＣＸＯ６３が発生したクロックの周波数を動的に変化させて出力し、この動的に変化されたクロックを内視鏡２内のケーブル２３において伝送することにより、パワースペクトラムを拡散させ、これにより放射強度のピークを抑制、すなわちＥＭＩを抑制するものである。

なお、上述したようにＦＰＧＡ６１は、前記第１クロックにおける一方のエッジ（立ち上がりエッジ（Positive edge））の周期的タイミングを固定させたままで他方のエッジ（立ち下りエッジ（Negative edge））の周期的タイミングを変移させることにより、パルス幅が変調された変調クロックを生成する変調クロック生成部としての役目を果たす。

また、本実施形態は、上述の如きパルス幅の変調を、いわゆる「遅延回路」を用いることなく実現することを特徴とする。

さらに、本実施形態において採用した如きＣＭＯＳイメージセンサ等の固体撮像素子においては、例えば、上述したＡＤ変換部５３等の回路ではクロックの立ち上がりエッジ（Positive edge）で動作するため、この立ち上がりエッジが変動するとジッタによる精度劣化が生じる虞がある。

しかしながら、上述したように、本実施形態においては、ＦＰＧＡ６１における変調クロック発生部８３において生成する変調クロックＣＬＫ３は、その立ち下りエッジ（Negative edge）については、擬似乱数発生部８２において発生する乱数に依存してその周期的タイミングを変移するが、クロックの立ち上がりエッジ（Positive edge）について周期的に毎周期固定した状態であるため、撮像素子２１におけるタイミング制御に何等影響を及ぼすことがない。

以上説明したように、本第１の実施形態の内視鏡によると、撮像素子に係るタイミング設計に影響を及ぼすことなく、伝送するクロックに起因するＥＭＩを抑制可能とする撮像装置を提供することができる。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。

図５は、本発明の第２の実施形態の内視鏡の電気的な構成を示すブロック図である。また、図６は、第２の実施形態の内視鏡において、スペクトラム拡散変調をオフした状態におけるケーブルからの放射レベルの一例を示した図であり、図７は、第２の実施形態の内視鏡において、スペクトラム拡散変調をオンした状態におけるケーブルからの放射レベルの一例を示した図である。

本第２の実施形態の内視鏡は、その基本的な構成は第１の実施形態と同様であり、ＦＰＧＡ６１において生成する変調クロックを伝送する際に、当該変調クロックと共に、反転させた変調クロックを差動伝送することを特徴とする。

したがって、ここでは第１の実施形態との差異のみの説明にとどめ、共通する部分の説明については省略する。

図５に示すように、第２の実施形態の内視鏡２０２においても、挿入部先端部には、被写体像を入光するレンズを含む対物光学系（図示せず）と、当該対物光学系における結像面に配置された撮像素子２２１と、が配設され、また、ユニバーサルコードの基端側に配設したコネクタ４２内にはコネクタ回路２２２が配設される。

さらに内視鏡２０２には、撮像素子２２１から延出され、当該撮像素子２２１から挿入部６、操作部１０、ユニバーサルコード４１を経て、前記コネクタ４２（および内設するコネクタ回路２２２）に至るまで延設されたケーブル２２３が配設されている。

当該撮像素子２２１は、第１の実施形態と同様に、本実施形態においてもＣＭＯＳイメージセンサにより構成される固体撮像素子である。

図５に示すように、撮像素子２２１は、第１の実施形態と同様の、撮像部２５１、アナログアンプ部２５２、ＡＤ変換部２５３、デジタル処理部２５４、Ｐ／Ｓ変換部２５５、変調クロック入力部２５６、ＰＬＬ２５７およびタイミングジェネレータ２５８を有する。

ここで、変調クロック入力部２５６は、本第２の実施形態においては、第１の実施形態と同様の変調クロックである第２クロックＣＬＫ３を伝送するクロック信号線２７１ａに接続されるようになっている。

さらに、本第２の実施形態においては、撮像素子２２１は、上述した変調クロックである第２クロックＣＬＫ３を反転させたクロックである第３クロックを伝送するクロック信号線２７１ｂに接続された終端抵抗２５９を備える。

第２の実施形態において、ケーブル２２３は、上述したように撮像素子２２１とコネクタ回路２２２とを接続し、すなわち、撮像素子２２１から延出され、当該撮像素子２２１から挿入部６、操作部１０、ユニバーサルコード４１を経て、前記コネクタ４２に内設されたコネクタ回路２２２に至るまで延設されている。

また、ケーブル２２３には、コネクタ回路２２２における変調クロック出力部２６４と撮像素子２２１における前記変調クロック入力部２５６とを接続するクロック信号線２７１ａに加え、変調クロックである第２クロックＣＬＫ３を反転させたクロックである第３クロックを伝送するクロック信号線２７１ｂが内設される。

さらに、ケーブル２２３には、コネクタ回路２２２におけるＦＰＧＡ２６１と撮像素子２２１における前記タイミングジェネレータ２５８とを接続する制御信号線２７２と、コネクタ回路２２２におけるＳ／Ｐ変換部２６２と撮像素子２２１における前記Ｐ／Ｓ変換部２５５とを接続する撮像信号線２７３と、が内設される。

一方本実施形態の内視鏡２０２は、上述したように、前記ユニバーサルコード４１の基端側に配設したコネクタ４２内にコネクタ回路２２２が配設される。

このコネクタ回路２２２には、第１の実施形態と同様の構成をなす、ＦＰＧＡ２６１、ＶＣＸＯ２６３、Ｓ／Ｐ変換部２６２の他、第１の実施形態と同様の構成をなす、変調クロック出力部２６４ａと有する。
さらに本第２の実施形態は、第２クロックＣＬＫ３を反転させたクロックである第３クロックを生成するための、インバータで構成された変調クロック出力部２６４ｂを備える。

すなわち、本第２の実施形態においては、ＦＰＧＡ２６１において生成された変調クロックであるＣＬＫ３（第２クロック）と、このＣＬＫ３を反転した変調クロックである第３クロックとを、それぞれ同じケーブル２３内の配設したクロック信号線２７１ａ、クロック信号線２７１ｂにより差動伝送することを特徴とする。

次に、本第２の実施形態の作用効果について説明する。
図６は、第２の実施形態の内視鏡において、スペクトラム拡散変調をオフした状態におけるケーブルからの放射レベルの一例を示した図であり、図７は、第２の実施形態の内視鏡において、スペクトラム拡散変調をオンした状態におけるケーブルからの放射レベルの一例を示した図である。

図６に示すように、仮にスペクトラム拡散変調をオフした状態を想定する。この場合、デューティー比は５０％なので偶数倍波は小さくなるが、奇数成分は差動キャンセルするものの元電力が強いため、少しの漏れでも大きい値となることが考えられる。

これに対して、図７に示すように、本第２の実施形態においてスペクトラム拡散変調をオンにした状態では、上述のごときデューティー比が非５０％化されることにより、偶数倍波は図６の場合に比べて微増することになるが、奇数成分はスペクトラム拡散変調により元電力より小さくできるため、放射レベルを抑圧することができる。

このように、本第２の実施形態においては、奇数成分と偶数成分との発生レベルを調整することで、総合的に放射特性のピークレベルを小さく抑えることができる。

以上説明したように、本第２の実施形態の内視鏡によっても、撮像素子に係るタイミング設計に影響を及ぼすことなく、伝送するクロックに起因するＥＭＩの抑制を実現できることに加え、さらに、放射レベルを抑圧することができる。

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。
図８は、本発明の第３の実施形態の内視鏡の電気的な構成を示すブロック図である。

本第３の実施形態の内視鏡は、その基本的な構成は第２の実施形態と同様であるが、複数の撮像素子を有する内視鏡であって、それぞれの内視鏡に係る駆動クロック伝送におけるＥＭＩを抑えることを特徴とするものである。

この目的のために本第３の実施形態は、一方の撮像素子に対しては、上記第１、第２の実施形態と同様の変調クロックを供給し、他方の撮像素子に対しては、反転させた当該変調クロックを供給するものとし、これら変調クロックと当該変調クロックを反転させたクロックとを、同一ケーブルにより差動伝送することを特徴とする。

したがって、ここでは第１、第２の実施形態との差異のみの説明にとどめ、共通する部分の説明については省略する。

図８に示すように、第３の実施形態の内視鏡３０２においても、挿入部先端部には、被写体像を入光するレンズを含む対物光学系（図示せず）と、当該対物光学系における結像面に配置された第１撮像素子３２１および第２撮像素子４２１とが配設される。

また、ユニバーサルコードの基端側に配設したコネクタ４２内にはコネクタ回路３２２が配設される。

さらに内視鏡３０２には、第１撮像素子３２１および第２撮像素子４２１から延出され、これら第１撮像素子３２１および第２撮像素子４２１から挿入部６、操作部１０、ユニバーサルコード４１を経て、前記コネクタ４２（および内設するコネクタ回路３２２）に至るまで延設されたケーブル３２３が配設されている。

これら第１撮像素子３２１および第２撮像素子４２１は、第１の実施形態と同様に、本実施形態においてもＣＭＯＳイメージセンサにより構成される固体撮像素子である。

図８に示すように、第１撮像素子３２１は、第１の実施形態と同様の、撮像部３５１、アナログアンプ部３５２、ＡＤ変換部３５３、デジタル処理部３５４、Ｐ／Ｓ変換部３５５、変調クロック入力部３５６、ＰＬＬ３５７およびタイミングジェネレータ３５８を有する。

ここで、変調クロック入力部３５６は、本第３の実施形態においては、第１の実施形態と同様の変調クロックである第２クロックＣＬＫ３を伝送するクロック信号線３７１に接続されるようになっている。

さらに、本第３の実施形態において第２撮像素子４２１は、第１の実施形態と同様の、撮像部４５１、アナログアンプ部４５２、ＡＤ変換部４５３、デジタル処理部４５４、Ｐ／Ｓ変換部４５５、変調クロック入力部４５６、ＰＬＬ４５７およびタイミングジェネレータ４５８を有する。

ここで、第２撮像素子４２１は、上述した変調クロックである第２クロックＣＬＫ３を反転させたクロックである第３クロックを伝送するクロック信号線４７１に接続されたインバータ４５９を備える。

第３の実施形態において、ケーブル３２３は、上述したように第１撮像素子３２１および第２撮像素子４２１とコネクタ回路３２２とを接続し、すなわち、第１撮像素子３２１および第２撮像素子４２１から延出され、これら第１撮像素子３２１および第２撮像素子４２１から挿入部６、操作部１０、ユニバーサルコード４１を経て、前記コネクタ４２に内設されたコネクタ回路３２２に至るまで延設されている。

また、ケーブル３２３には、コネクタ回路３２２における変調クロック出力部３６４と撮像素子３２１における前記変調クロック入力部３５６とを接続するクロック信号線３７１に加え、変調クロックである第２クロックＣＬＫ３を反転させたクロックである第３クロックを伝送するクロック信号線４７１が内設される。

さらに、ケーブル３２３には、コネクタ回路３２２におけるＦＰＧＡ３６１と撮像素子３２１における前記タイミングジェネレータ３５８とを接続する制御信号線３７２と、コネクタ回路３２２におけるＳ／Ｐ変換部３６２と撮像素子３２１における前記Ｐ／Ｓ変換部３５５とを接続する撮像信号線３７３と、が内設される。

加えてケーブル３２３には、コネクタ回路３２２におけるＦＰＧＡ３６１と撮像素子４２１における前記タイミングジェネレータ４５８とを接続する制御信号線４７２と、コネクタ回路３２２におけるＳ／Ｐ変換部４６２と撮像素子４２１における前記Ｐ／Ｓ変換部４５５とを接続する撮像信号線４７３と、が内設される。

一方本第３の実施形態の内視鏡３０２は、上述したように、前記ユニバーサルコード４１の基端側に配設したコネクタ４２内にコネクタ回路３２２が配設される。

このコネクタ回路３２２には、第１の実施形態と同様の構成をなす、ＦＰＧＡ３６１、ＶＣＸＯ３６３、Ｓ／Ｐ変換部３６２の他、第１の実施形態と同様の構成をなす、変調クロック出力部３６４と有する。

さらに本第３の実施形態は、Ｓ／Ｐ変換部４６２の他、第２クロックＣＬＫ３を反転させたクロックである第３クロックを生成するための、インバータで構成された変調クロック出力部４６４を備える。

すなわち、本第３の実施形態においては、ＦＰＧＡ３６１において生成された変調クロックであるＣＬＫ３（第２クロック）と、このＣＬＫ３を反転した変調クロックである第３クロックとを、それぞれ同じケーブル３２３内の配設したクロック信号線３７１、クロック信号線４７１により差動伝送することを特徴とする。

次に、本第３の実施形態の作用効果について説明する。
上述したように、本第３の実施形態の内視鏡３０２は、複数の（本実施形態においては、２つの）撮像素子３２１，４２１を備え、それぞれの撮像素子３２１、４２１に対しては、互いに反転した変調クロックが差動伝送を介して供給されるようになっている。

また、上述したように、第２撮像素子４２１は、前記インバータ４５９を備えることで、一旦反転された変調クロックを再び反転して第４クロックとして出力するようになっている。

これにより、第３の実施形態においては、内視鏡３０２内に複数の撮像素子を有する場合であっても、それぞれの撮像素子３２１、４２１に対して互いに反転した変調クロックを差動伝送するので、第２の実施形態と同様に、総合的に放射特性のピークレベルを小さく抑えることができると共に、それぞれの撮像素子を互いに同期をとって制御することを可能とする。

以上説明したように、本第３の実施形態の内視鏡によっても、搭載する複数の撮像素子それぞれのタイミング設計に影響を及ぼすことなく、伝送するクロックに起因するＥＭＩの抑制を実現できることに加え、放射レベルを抑圧することができ、かつ、それぞれの撮像素子を互いに同期をとって制御することが可能となる。

なお、上述した実施形態において、ＦＰＧＡ６１（２６１、３６１）は、コネクタ回路２２内に配設するものとしたが、これに限らず、内視鏡に接続されるビデオプロセッサ３内に設けてもよい。

また、上述した実施形態において、ＦＰＧＡ６１（２６１、３６１）に形成したＰＬＬ９１（図３参照）は、これに限らず、コネクタ回路２２内のＦＰＧＡ６１以外の箇所、または、内視鏡に接続されるビデオプロセッサ３内に設けてもよい。

さらに、上述した第３の実施形態において、インバータ４５９は、第２撮像素子４２１内に設けるものとしたが、これに限らず、ケーブル３２３に設けても良い。

本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

１…内視鏡システム
２…内視鏡
３…ビデオプロセッサ
４…光源
５…モニタ装置
２１…撮像素子
２２…コネクタ回路
２３…ケーブル
５１…撮像部
５２…アナログアンプ部
５３…ＡＤ変換部
５４…デジタル処理部
５６…変調クロック入力部
５７…ＰＬＬ
５８…タイミングジェネレータ
６１…ＦＰＧＡ
６３…水晶発振器ＶＣＸＯ
６４…変調クロック出力部
７１…クロック信号線
７２…制御信号線
７３…撮像信号線
８１…カウンタ部
８２…擬似乱数発生部
８３…変調クロック発生部
９１…ＰＬＬ
９３…カウンタ
９４…擬似乱数発生器

Claims

外部から入力されるクロックの一方のエッジに同期して駆動される撮像素子を備える撮像装置であって、
所定の第１クロックを生成する第１クロック生成部と、
遅延回路を用いることなく、前記第１クロックにおける一方のエッジの周期的タイミングを固定させたままで他方のエッジの周期的タイミングを変移させることにより、パルス幅が変調された変調クロックを生成する変調クロック生成部と、
前記変調クロック生成部において生成された前記変調クロックを第２クロックとして出力する変調クロック出力部と、
一端部が前記出力部に接続され、前記第２クロックを伝送するケーブルと、
前記ケーブルの他端部に接続され、伝送された前記第２クロックを入力する変調クロック入力部を有する共に、前記変調クロック入力部に入力された前記第２クロックに基づいて駆動される前記撮像素子と、
を備え、
前記撮像素子は、前記第２クロックにおける一方のエッジであって、周期的タイミングが固定された一方のエッジにのみ同期して駆動され、
前記変調クロック生成部は、前記変調クロックに係るパルス幅のデューティ比を任意の値に制御可能とする
ことを特徴とする撮像装置。
前記いずれのクロックにおける前記一方のエッジは立ち上がりエッジであり、他方のエッジは立ち下りエッジである
ことを特徴とする請求項１に記載の撮像装置。
前記変調クロック生成部は、所定の乱数を発生する擬似乱数発生器を有し、前記変調クロックに係る前記パルス幅のデューティ比を、当該擬似乱数発生器において発生した乱数に基づいて制御する
ことを特徴とする請求項１に記載の撮像装置。
前記変調クロック生成部において生成された前記変調クロックを反転させて第３クロックとして出力する第２出力部をさらに備え、
前記ケーブルは、その一端部が前記出力部と共に前記第２出力部に接続され、かつ、前記出力部から出力された前記第２クロック、および、前記第２出力部から出力された前記第３クロックを差動伝送する
ことを特徴とする請求項１に記載の撮像装置。
前記撮像素子は、前記ケーブルの他端部に接続された、前記第３クロックを入力する終端抵抗を備える
ことを特徴とする請求項４に記載の撮像装置。
外部から入力されるクロックの一方のエッジに同期して駆動される、前記撮像素子とは異なる第２の撮像素子をさらに備え、
前記第２の撮像素子は、前記ケーブルの他端部に接続された、前記第３クロックを入力し当該第３クロックを反転させて第４クロックとして出力する反転部を有する共に、当該第４クロックにおける一方のエッジであって、周期的タイミングが固定された一方のエッジにのみ同期して駆動される
ことを特徴とする請求項４に記載の撮像装置。