JP2017175145A - Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method - Google Patents

Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method Download PDF

Info

Publication number
JP2017175145A
JP2017175145A JP2017091477A JP2017091477A JP2017175145A JP 2017175145 A JP2017175145 A JP 2017175145A JP 2017091477 A JP2017091477 A JP 2017091477A JP 2017091477 A JP2017091477 A JP 2017091477A JP 2017175145 A JP2017175145 A JP 2017175145A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
epitaxial
semiconductor wafer
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017091477A
Other languages
Japanese (ja)
Inventor
武 門野
Takeshi Kadono
武 門野
栗田 一成
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017091477A priority Critical patent/JP2017175145A/en
Publication of JP2017175145A publication Critical patent/JP2017175145A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor epitaxial wafer manufacturing method capable of inhibiting metallic contamination by utilizing higher gettering capability.SOLUTION: A manufacturing method of a semiconductor epitaxial wafer 100 comprises: a first step of irradiating a surface 10A of a semiconductor wafer 10 with first cluster ions 16 and a rear face 10B thereof with second cluster ions 17 to form a first modifying layer 18 composed of a constituent element of the first cluster ion 16 on the surface 10A of the semiconductor wafer 10 and a second modifying layer 19 composed of a constituent element of the second cluster ion 17 on the rear face 10B of the semiconductor wafer 10; and a second step of forming an epitaxial layer 20 on the first modifying layer 18 of the semiconductor wafer 10.SELECTED DRAWING: Figure 1

Description

本発明は、半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法に関する。本発明は特に、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハおよびその製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor epitaxial wafer, a semiconductor epitaxial wafer, and a method for manufacturing a solid-state imaging device. In particular, the present invention relates to a semiconductor epitaxial wafer capable of suppressing metal contamination by exhibiting higher gettering ability and a method for manufacturing the same.

半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。   Metal contamination is a factor that degrades the characteristics of semiconductor devices. For example, in a back-illuminated solid-state imaging device, metal mixed in a semiconductor epitaxial wafer serving as the substrate of this device causes a dark current of the solid-state imaging device to increase and causes a defect called a white defect. The back-illuminated solid-state image sensor has a wiring layer, etc., placed below the sensor part, so that external light can be taken directly into the sensor and clearer images and videos can be taken even in dark places. In recent years, it has been widely used in mobile phones such as digital video cameras and smartphones. Therefore, it is desired to reduce white defect as much as possible.

ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。   Metal contamination in the wafer occurs mainly in the manufacturing process of the semiconductor epitaxial wafer and the manufacturing process (device manufacturing process) of the solid-state imaging device. Metal contamination in the former semiconductor epitaxial wafer manufacturing process is caused by heavy metal particles from the components of the epitaxial growth furnace, or because the chlorine gas is used as the furnace gas during epitaxial growth, the piping material is corroded by metal. The thing by the heavy metal particle to generate | occur | produce is considered. In recent years, these metal contaminations have been improved to some extent by replacing the constituent materials of the epitaxial growth furnace with materials having excellent corrosion resistance, but are not sufficient. On the other hand, in the latter manufacturing process of the solid-state imaging device, there is a concern about heavy metal contamination of the semiconductor substrate during each process such as ion implantation, diffusion and oxidation heat treatment.

そのため、従来は、半導体エピタキシャルウェーハに金属を捕獲するためのゲッタリングシンクを形成するか、あるいは高濃度ボロン基板などの金属の捕獲能力(ゲッタリング能力)が高い基板を用いて、半導体ウェーハへの金属汚染を回避していた。   Therefore, conventionally, a gettering sink for capturing a metal is formed on a semiconductor epitaxial wafer, or a substrate having a high metal capture capability (gettering capability) such as a high-concentration boron substrate is used. The metal contamination was avoided.

半導体ウェーハにゲッタリングシンクを形成する方法としては、半導体ウェーハの内部に結晶欠陥である酸素析出物(シリコン酸化物析出物の通称であり、BMD:Bulk Micro Defectともいう。)や転位を形成するイントリンシックゲッタリング(IG)法と、半導体ウェーハの裏面にゲッタリングシンクを形成するエクストリンシックゲッタリング(EG)法が一般的である。   As a method of forming a gettering sink in a semiconductor wafer, oxygen precipitates (commonly referred to as silicon oxide precipitates, also referred to as BMD: Bulk Micro Defect) and dislocations are formed inside the semiconductor wafer. An intrinsic gettering (IG) method and an extrinsic gettering (EG) method in which a gettering sink is formed on the back surface of a semiconductor wafer are generally used.

ここで、重金属のゲッタリング法の一手法として、半導体ウェーハ中にイオン注入によりゲッタリングサイトを形成する技術がある。特許文献1には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この面にシリコンエピタキシャル層を形成し、シリコンエピタキシャルウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。   Here, as one method of the heavy metal gettering method, there is a technique of forming a gettering site in a semiconductor wafer by ion implantation. Patent Document 1 describes a manufacturing method in which carbon ions are implanted from one surface of a silicon wafer to form a carbon ion implanted region, and then a silicon epitaxial layer is formed on this surface to form a silicon epitaxial wafer. In this technique, the carbon ion implantation region functions as a gettering site.

また、特許文献2には、シリコンウェーハに炭素イオンを注入して炭素注入層を形成し、その後、イオン注入により乱れたウェーハの結晶性を回復させるための熱処理をRTA(Rapid Thermal Annealing)装置で行うことで、この回復熱処理工程を短縮させる技術が記載されている。   In Patent Document 2, carbon ions are implanted into a silicon wafer to form a carbon implanted layer, and then heat treatment for recovering the crystallinity of the wafer disturbed by the ion implantation is performed with an RTA (Rapid Thermal Annealing) apparatus. A technique for shortening the recovery heat treatment process by performing the process is described.

さらに、特許文献3には、シリコンウェーハの複数のデバイスが形成される面と反対の裏面に、不活性な気体状物質のクラスターイオンまたは窒素ガスクラスターイオンを照射し、シリコンウェーハの裏面へゲッタリング層を付与する技術が記載されている。   Further, Patent Document 3 discloses that a back surface of a silicon wafer opposite to a surface on which a plurality of devices are formed is irradiated with inert gaseous substance cluster ions or nitrogen gas cluster ions, and gettering is performed on the back surface of the silicon wafer. Techniques for applying layers are described.

特開平6−338507号公報JP-A-6-338507 特開2008−294245号公報JP 2008-294245 A 特開2011−253983号公報JP 2011-253983 A

特許文献1および特許文献2に記載された技術は、いずれもエピタキシャル層形成前にモノマーイオン(シングルイオン)を半導体ウェーハに注入するものである。しかしながら、本発明者らの検討によれば、モノマーイオン注入を施した半導体エピタキシャルウェーハではゲッタリング能力が不十分であり、より強力なゲッタリング能力が求められることがわかった。   The techniques described in Patent Document 1 and Patent Document 2 both inject monomer ions (single ions) into a semiconductor wafer before forming an epitaxial layer. However, according to the study by the present inventors, it has been found that a semiconductor epitaxial wafer subjected to monomer ion implantation has insufficient gettering capability and a stronger gettering capability is required.

また、特許文献3に記載された技術は、半導体ウェーハの裏面にクラスターイオンを照射するものであり、さらに、クラスターイオン照射後に半導体ウェーハのおもて面にエピタキシャル層を形成する記載はない。つまり、特許文献3は、半導体エピタキシャルウェーハのエピタキシャル層直下にゲッタリング層を設ける近接ゲッタリングを意図したものではない。   Moreover, the technique described in Patent Document 3 irradiates the back surface of the semiconductor wafer with cluster ions, and there is no description of forming an epitaxial layer on the front surface of the semiconductor wafer after the cluster ion irradiation. That is, Patent Document 3 is not intended for proximity gettering in which a gettering layer is provided immediately below an epitaxial layer of a semiconductor epitaxial wafer.

そこで本発明は、上記課題に鑑み、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハおよびその製造方法、並びに、この半導体エピタキシャルウェーハから固体撮像素子を形成する固体撮像素子の製造方法を提供することを目的とする。   In view of the above problems, the present invention provides a semiconductor epitaxial wafer capable of suppressing metal contamination by exhibiting higher gettering capability, a method for manufacturing the same, and a solid-state imaging device formed from the semiconductor epitaxial wafer. It aims at providing the manufacturing method of a solid-state image sensor.

なお、以後本明細書では、半導体ウェーハのエピタキシャル層を形成しない側の面を「半導体ウェーハの裏面」または単に「裏面」と称し、エピタキシャル層を形成する側の面を「半導体ウェーハのおもて面」または単に「おもて面」と称し、両面を併せて「表裏面」と称する。   Hereinafter, in this specification, the surface of the semiconductor wafer on which the epitaxial layer is not formed is referred to as “the back surface of the semiconductor wafer” or simply “the back surface”, and the surface on which the epitaxial layer is formed is referred to as “the front surface of the semiconductor wafer” "Surface" or simply "front surface", and both surfaces are collectively referred to as "front and back surfaces".

本発明者らの更なる検討によれば、半導体ウェーハの表裏面にクラスターイオンを照射することにより、モノマーイオンを半導体ウェーハのおもて面に注入する場合に比べて、以下の有利な点があることを知見した。すなわち、クラスターイオンを照射した場合、モノマーイオンと同等の加速電圧で照射しても、1原子または1分子あたりのエネルギーは、モノマーイオンの場合より小さくして一度に複数の原子を照射し、半導体ウェーハに衝突するため、照射した元素の深さ方向の濃度プロファイルにおいて、ピーク濃度を高濃度とすることができ、ピーク位置をより半導体ウェーハの表裏面に近い位置に位置させることができる。その結果、エピタキシャル層を形成した後であっても、半導体エピタキシャルウェーハの表裏面のゲッタリング能力が向上することを知見した。   According to further studies by the present inventors, by irradiating cluster ions on the front and back surfaces of the semiconductor wafer, the following advantages are obtained compared with the case where monomer ions are implanted into the front surface of the semiconductor wafer. I found out that there was. That is, when irradiating with cluster ions, even if irradiation is performed at an acceleration voltage equivalent to that of monomer ions, the energy per atom or molecule is lower than that of monomer ions, and a plurality of atoms are irradiated at one time. Since it collides with the wafer, the peak concentration can be made high in the concentration profile in the depth direction of the irradiated element, and the peak position can be located closer to the front and back surfaces of the semiconductor wafer. As a result, it has been found that the gettering ability of the front and back surfaces of the semiconductor epitaxial wafer is improved even after the epitaxial layer is formed.

本発明者らは上記知見に基づき、本発明を完成させるに至った。
すなわち、本発明の半導体エピタキシャルウェーハの製造方法は、半導体ウェーハのおもて面に第1クラスターイオンを、裏面に第2クラスターイオンを照射して、該半導体ウェーハのおもて面に、前記第1クラスターイオンの構成元素からなる第1改質層を形成し、該半導体ウェーハの裏面に、前記第2クラスターイオンの構成元素からなる第2改質層を形成する第1工程と、前記半導体ウェーハの前記第1改質層上にエピタキシャル層を形成する第2工程と、を有することを特徴とする。
Based on the above findings, the present inventors have completed the present invention.
That is, in the method for producing a semiconductor epitaxial wafer of the present invention, the front surface of the semiconductor wafer is irradiated with the first cluster ions and the back surface is irradiated with the second cluster ions, and the front surface of the semiconductor wafer is irradiated with the first cluster ions. A first step of forming a first modified layer comprising a constituent element of one cluster ion and forming a second modified layer comprising a constituent element of the second cluster ion on the back surface of the semiconductor wafer; and the semiconductor wafer And a second step of forming an epitaxial layer on the first modified layer.

ここで、前記半導体ウェーハはシリコンウェーハとすることができる。   Here, the semiconductor wafer may be a silicon wafer.

また、前記半導体ウェーハ中のドーパント元素のピーク濃度は、前記エピタキシャル層中のドーパント元素のピーク濃度よりも高いことが好ましい。   The peak concentration of the dopant element in the semiconductor wafer is preferably higher than the peak concentration of the dopant element in the epitaxial layer.

また、前記半導体ウェーハは、シリコンウェーハのおもて面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハとしてもよく、この場合、前記第1工程において前記第1改質層は前記シリコンエピタキシャル層のおもて面に形成され、前記第2改質層は前記シリコンウェーハの裏面に形成される。   The semiconductor wafer may be an epitaxial silicon wafer in which a silicon epitaxial layer is formed on the front surface of a silicon wafer. In this case, in the first step, the first modified layer is a portion of the silicon epitaxial layer. The second modified layer is formed on the back surface of the silicon wafer.

本発明では、前記第1工程の後、前記半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、前記半導体ウェーハをエピタキシャル成長装置に搬送して前記第2工程を行うことができる。ただし、前記第1工程の後、前記第2工程の前に、前記半導体ウェーハに対して結晶性回復のための熱処理を行ことも好ましい。   In the present invention, after the first step, the second step can be performed by transferring the semiconductor wafer to an epitaxial growth apparatus without performing a heat treatment for recovering crystallinity on the semiconductor wafer. However, it is also preferable to perform heat treatment for crystallinity recovery on the semiconductor wafer after the first step and before the second step.

ここで、前記第1および/または第2クラスターイオンが、構成元素として炭素を含むことが好ましい。   Here, it is preferable that the first and / or second cluster ions include carbon as a constituent element.

この場合、前記第1および/または第2クラスターイオンが、構成元素としてドーパント元素をさらに含み、前記ドーパント元素は、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素であることがより好ましい。   In this case, the first and / or second cluster ions further include a dopant element as a constituent element, and the dopant element is one or more elements selected from the group consisting of boron, phosphorus, arsenic, and antimony. More preferably.

さらに、前記第1クラスターイオンの照射条件は、炭素1原子あたり加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が5.0×1015atoms/cm以下であることが好ましく、また、前記第2クラスターイオンの照射条件は、炭素1原子あたりの加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が1.0×1014atoms/cm以上であることが好ましい。 Furthermore, the irradiation conditions of the first cluster ions are that the acceleration voltage per carbon atom is 50 keV / atom or less, the cluster size is 100 or less, and the carbon dose is 5.0 × 10 15 atoms / cm 2 or less. Preferably, the irradiation conditions of the second cluster ions are as follows: an acceleration voltage per carbon atom is 50 keV / atom or less, a cluster size is 100 or less, and a carbon dose is 1.0 × 10 14 atoms / cm 2. The above is preferable.

次に、本発明の半導体エピタキシャルウェーハは、半導体ウェーハと、該半導体ウェーハのおもて面に形成された、該半導体ウェーハ中に所定元素が固溶してなる第1改質層と、前記半導体ウェーハの裏面に形成された、前記半導体ウェーハ中に所定元素が固溶してなる第2改質層と、前記第1改質層上のエピタキシャル層と、を有し、前記第1改質層および第2改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅がともに100nm以下であることを特徴とする。   Next, a semiconductor epitaxial wafer of the present invention includes a semiconductor wafer, a first modified layer formed on the front surface of the semiconductor wafer, in which a predetermined element is dissolved in the semiconductor wafer, and the semiconductor A second modified layer formed on the back surface of the wafer, in which a predetermined element is dissolved in the semiconductor wafer, and an epitaxial layer on the first modified layer, the first modified layer The half width of the concentration profile in the depth direction of the predetermined element in the second modified layer is both 100 nm or less.

ここで、前記半導体ウェーハはシリコンウェーハとすることができる。   Here, the semiconductor wafer may be a silicon wafer.

また、前記半導体ウェーハ中のドーパント元素のピーク濃度は、前記エピタキシャル層中のドーパント元素のピーク濃度よりも高いことが好ましい。   The peak concentration of the dopant element in the semiconductor wafer is preferably higher than the peak concentration of the dopant element in the epitaxial layer.

また、前記半導体ウェーハは、シリコンウェーハのおもて面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハとしてもよく、この場合、前記第1改質層は前記シリコンエピタキシャル層のおもて面に位置し、前記第2改質層は前記シリコンウェーハの裏面に位置する。   The semiconductor wafer may be an epitaxial silicon wafer in which a silicon epitaxial layer is formed on the front surface of a silicon wafer. In this case, the first modified layer is positioned on the front surface of the silicon epitaxial layer. The second modified layer is located on the back surface of the silicon wafer.

また、前記半導体ウェーハおもて面からの深さが150nm以下の範囲内に、前記第1改質層における前記濃度プロファイルのピークが位置し、前記半導体ウェーハの裏面からの深さが150nm以下の範囲内に、前記第2改質層における前記濃度プロファイルのピークが位置することが好ましい。   The peak of the concentration profile in the first modified layer is located within a depth of 150 nm or less from the front surface of the semiconductor wafer, and the depth from the back surface of the semiconductor wafer is 150 nm or less. It is preferable that the peak of the concentration profile in the second modified layer is located within the range.

さらに、前記第1改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であり、前記第2改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であることが好ましい。 Additionally, the peak concentration of the concentration profile in the first reforming layer has a 1 × 10 15 atoms / cm 3 or more, the peak concentration of the concentration profile in the second modified layer, 1 × 10 15 atoms / It is preferable that it is cm 3 or more.

ここで、前記第1および/または第2改質層に固溶した前記所定元素が炭素を含むことが好ましい。   Here, it is preferable that the predetermined element dissolved in the first and / or second modified layer contains carbon.

この場合、前記所定元素がドーパント元素をさらに含み、前記ドーパント元素は、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素であることが好ましい。   In this case, it is preferable that the predetermined element further includes a dopant element, and the dopant element is one or more elements selected from the group consisting of boron, phosphorus, arsenic, and antimony.

そして、本発明の固体撮像素子の製造方法は、上記いずれか1つの製造方法で製造されたエピタキシャルウェーハまたは上記いずれか1つのエピタキシャルウェーハの、おもて面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする。   And the manufacturing method of the solid-state image sensor of this invention is the solid-state image sensor on the epitaxial layer located in the front surface of the epitaxial wafer manufactured by the said any one manufacturing method, or the said any one epitaxial wafer. It is characterized by forming.

本発明の半導体ウェーハの製造方法によれば、半導体ウェーハのおもて面に第1クラスターイオンを、裏面に第2クラスターイオンを照射して、この半導体ウェーハのおもて面に、第1クラスターイオンの構成元素からなる第1改質層を形成し、この半導体ウェーハの裏面に、第2クラスターイオンの構成元素からなる第2改質層を形成したので、この第1改質層および第2改質層がより高いゲッタリング能力を発揮することで、金属汚染を抑制することが可能な半導体エピタキシャルウェーハを製造することができ、また、この半導体エピタキシャルウェーハから高品質の固体撮像素子を製造することができる。   According to the method for manufacturing a semiconductor wafer of the present invention, the first cluster ion is irradiated to the front surface of the semiconductor wafer and the second cluster ion is irradiated to the back surface, and the first cluster is applied to the front surface of the semiconductor wafer. Since the first modified layer made of the constituent element of ions is formed and the second modified layer made of the constituent element of the second cluster ions is formed on the back surface of the semiconductor wafer, the first modified layer and the second modified layer are formed. Since the modified layer exhibits higher gettering capability, a semiconductor epitaxial wafer capable of suppressing metal contamination can be manufactured, and a high-quality solid-state imaging device is manufactured from the semiconductor epitaxial wafer. be able to.

本発明の一実施形態による半導体エピタキシャルウェーハ100の製造方法を説明する摸式断面図である。1 is a schematic cross-sectional view illustrating a method for manufacturing a semiconductor epitaxial wafer 100 according to an embodiment of the present invention. 本発明の他の実施形態による半導体エピタキシャルウェーハ200の製造方法を説明する摸式断面図である。It is a model cross section explaining the manufacturing method of the semiconductor epitaxial wafer 200 by other embodiment of this invention. (A)はクラスターイオンを照射する場合の照射メカニズムを説明する模式図、(B)はモノマーイオンを注入する場合の注入メカニズムを説明する模式図である。(A) is a schematic diagram explaining the irradiation mechanism in the case of irradiating cluster ions, (B) is a schematic diagram explaining the injection mechanism in the case of injecting monomer ions. 参考例1,2におけるSIMS測定で得られた炭素の濃度プロファイルである。It is a carbon concentration profile obtained by SIMS measurement in Reference Examples 1 and 2. クラスターイオンを照射した実施例1におけるSIMS測定で得られた炭素の濃度プロファイルであり、(A)はおもて面側、(B)は裏面側を示す。It is the density | concentration profile of the carbon obtained by the SIMS measurement in Example 1 which irradiated the cluster ion, (A) shows the front surface side, (B) shows the back surface side. モノマーイオンを注入した比較例1におけるSIMS測定で得られた炭素の濃度プロファイルである。It is the density | concentration profile of the carbon obtained by the SIMS measurement in the comparative example 1 which inject | poured the monomer ion.

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図1および図2では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ10に対して第1および第2エピタキシャル層14,20の厚さを誇張して示す。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In principle, the same components are denoted by the same reference numerals, and description thereof is omitted. 1 and 2 exaggerate the thicknesses of the first and second epitaxial layers 14 and 20 with respect to the semiconductor wafer 10 for convenience of explanation, unlike the actual thickness ratio.

(半導体エピタキシャルウェーハの製造方法)
本発明の第1実施形態による半導体エピタキシャルウェーハ100の製造方法を図1に示す。本発明の半導体エピタキシャルウェーハの製造方法は、まず、第1工程として、半導体ウェーハ10のおもて面10Aに第1クラスターイオン16を照射して、半導体ウェーハ10のおもて面10Aに、このクラスターイオン16の構成元素からなる第1改質層18を形成し(図1(A),(B))、さらに半導体ウェーハ10の裏面10Bに第2クラスターイオン17を照射して、半導体ウェーハ10の裏面10Bに、このクラスターイオン17の構成元素からなる第2改質層19を形成する(図1(C),(D))。次に、第2工程として、半導体ウェーハ10の第1改質層18上にエピタキシャル層20を形成する(図1(F))。図1(F)は、この製造方法の結果得られた半導体エピタキシャルウェーハ100の模式断面図である。なお、第1改質層18を形成する前に第2改質層19を形成してもよく、形成の順序を問わない。上記第1工程は、第1改質層18および第2改質層19を形成することにより、半導体エピタキシャルウェーハ100のゲッタリング能力向上を目的とするものである。本明細書では、説明の便宜のため、第1改質層18を形成した後に第2改質層19を形成するものとして以降説明する。
(Method of manufacturing semiconductor epitaxial wafer)
A method for manufacturing a semiconductor epitaxial wafer 100 according to the first embodiment of the present invention is shown in FIG. In the method for manufacturing a semiconductor epitaxial wafer of the present invention, first, as a first step, the front surface 10A of the semiconductor wafer 10 is irradiated with the first cluster ions 16, and the front surface 10A of the semiconductor wafer 10 is irradiated with this first surface. A first modified layer 18 composed of the constituent elements of the cluster ions 16 is formed (FIGS. 1A and 1B), and the back surface 10B of the semiconductor wafer 10 is irradiated with the second cluster ions 17 to thereby form the semiconductor wafer 10. A second modified layer 19 made of the constituent elements of the cluster ions 17 is formed on the back surface 10B of the substrate (FIGS. 1C and 1D). Next, as a second step, an epitaxial layer 20 is formed on the first modified layer 18 of the semiconductor wafer 10 (FIG. 1F). FIG. 1F is a schematic cross-sectional view of a semiconductor epitaxial wafer 100 obtained as a result of this manufacturing method. The second modified layer 19 may be formed before the first modified layer 18 is formed, and the order of formation is not limited. The first step is intended to improve the gettering ability of the semiconductor epitaxial wafer 100 by forming the first modified layer 18 and the second modified layer 19. In the present specification, for convenience of explanation, it will be described hereinafter that the second modified layer 19 is formed after the first modified layer 18 is formed.

半導体ウェーハ10としては、例えばシリコン、化合物半導体(GaAs、GaN、SiC)からなり、おもて面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ10は、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハ10に炭素および/または窒素を添加してもよい。   Examples of the semiconductor wafer 10 include a bulk single crystal wafer made of silicon, a compound semiconductor (GaAs, GaN, SiC) and having no epitaxial layer on the front surface, and a back-illuminated solid-state imaging device is manufactured. In general, a bulk single crystal silicon wafer is used. Moreover, the semiconductor wafer 10 can use what sliced the single crystal silicon ingot grown by the Czochralski method (CZ method) and the floating zone melting method (FZ method) with the wire saw etc. In order to obtain a higher gettering capability, carbon and / or nitrogen may be added to the semiconductor wafer 10.

さらに、半導体ウェーハ10に任意のドーパントを所定濃度添加して、いわゆるn+型もしくはp+型、またはn−型もしくはp−型の基板としてもよい。本実施形態では、半導体ウェーハ10中のドーパント元素のピーク濃度が、エピタキシャル層20中のドーパント元素のピーク濃度よりも高い半導体ウェーハ10を用いることが好ましい。例えばボロンが1.0×1018〜1.0×1020atoms/cmの高濃度でドープされたp+基板を用いることが好ましい。第1および第2改質層18,19のみならず、半導体ウェーハ10(p+基板)自体のゲッタリング能力も加わり、より高いゲッタリング能力を得ることができるからである。この場合、オートドープ防止のために、p+基板の裏面に酸化膜を形成することも好ましい。 Furthermore, a predetermined concentration of an arbitrary dopant may be added to the semiconductor wafer 10 to form a so-called n + type or p + type, or n− type or p− type substrate. In the present embodiment, it is preferable to use the semiconductor wafer 10 in which the peak concentration of the dopant element in the semiconductor wafer 10 is higher than the peak concentration of the dopant element in the epitaxial layer 20. For example, it is preferable to use a p + substrate in which boron is doped at a high concentration of 1.0 × 10 18 to 1.0 × 10 20 atoms / cm 3 . This is because not only the first and second modified layers 18 and 19 but also the gettering ability of the semiconductor wafer 10 (p + substrate) itself is added, and higher gettering ability can be obtained. In this case, it is also preferable to form an oxide film on the back surface of the p + substrate to prevent autodoping.

なお、図1に示した第1実施形態は、半導体ウェーハ10として、おもて面10Aにエピタキシャル層を有しないバルク半導体ウェーハ12を用いる例である。   The first embodiment shown in FIG. 1 is an example in which a bulk semiconductor wafer 12 having no epitaxial layer on the front surface 10 </ b> A is used as the semiconductor wafer 10.

また、半導体ウェーハ10としては、図2(A)に示すように、バルク半導体ウェーハ12表面に半導体エピタキシャル層(第1エピタキシャル層)14が形成されたエピタキシャル半導体ウェーハを挙げることもできる。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、CVD法により一般的な条件で形成することができる。第1エピタキシャル層14は、厚さが0.1〜10μmの範囲内とすることが好ましく、0.2〜5μmの範囲内とすることがより好ましい。   Further, as the semiconductor wafer 10, as shown in FIG. 2A, an epitaxial semiconductor wafer in which a semiconductor epitaxial layer (first epitaxial layer) 14 is formed on the surface of the bulk semiconductor wafer 12 can be exemplified. For example, an epitaxial silicon wafer in which a silicon epitaxial layer is formed on the surface of a bulk single crystal silicon wafer. The silicon epitaxial layer can be formed under general conditions by a CVD method. The first epitaxial layer 14 preferably has a thickness in the range of 0.1 to 10 μm, and more preferably in the range of 0.2 to 5 μm.

この例として、本発明の第2実施形態による半導体エピタキシャルウェーハ200の製造方法は、図2に示すように、まず第1工程として、バルク半導体ウェーハ12の表面(少なくとも片面)に第1エピタキシャル層14が形成された半導体ウェーハ10のおもて面10Aに第1クラスターイオン16を照射して、半導体ウェーハのおもて面10A(本実施形態では第1エピタキシャル層14のおもて面10A)に、第1クラスターイオン16の構成元素からなる第1改質層18を形成し、半導体ウェーハの裏面10Bに、第2クラスターイオン17の構成元素からなる第2改質層19を形成する(図2(A)〜(E))。次に、第2工程として、半導体ウェーハ10の改質層18上に第2エピタキシャル層20を形成する(図2(G))。図2(G)は、この製造方法の結果得られた半導体エピタキシャルウェーハ200の模式断面図である。   As an example of this, in the method of manufacturing a semiconductor epitaxial wafer 200 according to the second embodiment of the present invention, as shown in FIG. 2, first, as a first step, the first epitaxial layer 14 is formed on the surface (at least one side) of the bulk semiconductor wafer 12. The front surface 10A of the semiconductor wafer 10 formed with the first cluster ions 16 is irradiated to the front surface 10A of the semiconductor wafer (in this embodiment, the front surface 10A of the first epitaxial layer 14). The first modified layer 18 made of the constituent elements of the first cluster ions 16 is formed, and the second modified layer 19 made of the constituent elements of the second cluster ions 17 is formed on the back surface 10B of the semiconductor wafer (FIG. 2). (A) to (E)). Next, as a second step, a second epitaxial layer 20 is formed on the modified layer 18 of the semiconductor wafer 10 (FIG. 2G). FIG. 2G is a schematic cross-sectional view of a semiconductor epitaxial wafer 200 obtained as a result of this manufacturing method.

ここで、本発明の特徴的工程は、図1(A)〜(D)および図2(B)〜(E)に示す、半導体ウェーハのおもて面10Aに第1クラスターイオン16を、裏面10Bに第2クラスターイオン17を照射して、第1改質層18および第2改質層19を形成する第1工程である。   Here, the characteristic steps of the present invention are as follows. First cluster ions 16 are provided on the front surface 10A of the semiconductor wafer as shown in FIGS. 1 (A) to (D) and FIGS. 2 (B) to (E). This is the first step of forming the first modified layer 18 and the second modified layer 19 by irradiating the second cluster ions 17 to 10B.

上記第1工程を採用することの技術的意義を、作用効果とともに説明する。第1クラスターイオン16を照射した結果形成される第1改質層18は、第1クラスターイオン16の構成元素が半導体ウェーハ10の表面の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり、ゲッタリングサイトとして働く。同様に、第2クラスターイオン17を照射した結果形成される第2改質層19もゲッタリングサイトとして働く。その理由は、以下のように推測される。すなわち、クラスターイオンの形態で照射された炭素やボロンなどの元素は、シリコン単結晶の置換位置・格子間位置に高密度で局在する。そして、シリコン単結晶の平衡濃度以上にまで炭素やボロンを固溶すると、重金属の固溶度(遷移金属の飽和溶解度)が極めて増加することが実験的に確認された。つまり、平衡濃度以上にまで固溶した炭素やボロンにより重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加したものと考えられる。   The technical significance of adopting the first step will be described together with the effects. The first modified layer 18 formed as a result of the irradiation of the first cluster ions 16 is locally formed by the constituent elements of the first cluster ions 16 being dissolved in the interstitial positions or substitution positions of the crystal on the surface of the semiconductor wafer 10. It is an area that exists as a gettering site. Similarly, the second modified layer 19 formed as a result of the irradiation with the second cluster ions 17 also functions as a gettering site. The reason is presumed as follows. That is, elements such as carbon and boron irradiated in the form of cluster ions are localized at a high density in the substitution position / interstitial position of the silicon single crystal. It was experimentally confirmed that the solid solubility of heavy metals (saturated solubility of transition metals) greatly increases when carbon or boron is dissolved to an equilibrium concentration higher than that of the silicon single crystal. In other words, it is considered that the solid solubility of heavy metals is increased by carbon and boron dissolved to an equilibrium concentration or higher, and the capture rate for heavy metals is thereby remarkably increased.

ここで、本発明では第1クラスターイオン16および第2クラスターイオン17を照射するため、モノマーイオンを注入する場合に比べて、より高いゲッタリング能力を得ることができき、さらに回復熱処理も省略することができる。そのため、表裏面において、より高いゲッタリング能力を有する半導体エピタキシャルウェーハ100,200を製造することが可能となり、本製法により得られる半導体エピタキシャルウェーハ100,200から製造した裏面照射型固体撮像素子は、従来に比べ白傷欠陥発生の抑制が期待できる。   Here, in the present invention, since the first cluster ions 16 and the second cluster ions 17 are irradiated, higher gettering ability can be obtained as compared with the case where monomer ions are implanted, and further, the recovery heat treatment is omitted. be able to. Therefore, it becomes possible to manufacture the semiconductor epitaxial wafers 100 and 200 having higher gettering ability on the front and back surfaces, and the back-illuminated solid-state imaging device manufactured from the semiconductor epitaxial wafers 100 and 200 obtained by this manufacturing method is conventionally known. Compared to the above, it can be expected that white defect defects are suppressed.

なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。   In the present specification, the “cluster ion” means an ionized product in which a plurality of atoms or molecules are aggregated to give a cluster having a lump to give a positive charge or a negative charge. A cluster is a massive group in which a plurality (usually about 2 to 2000) of atoms or molecules are bonded to each other.

本発明者らは、クラスターイオンを照射することにより、高いゲッタリング能力が得られる作用を以下のように考えている。   The present inventors consider the action of obtaining high gettering ability by irradiating cluster ions as follows.

シリコンウェーハに、例えば炭素のモノマーイオンを注入する場合、図3(B)に示すように、モノマーイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における炭素の濃度プロファイルは、比較的ブロードになり、注入された炭素の存在領域は概ね0.5〜1μm程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。なお、本明細書における「深さ方向」とは、おもて面側の深さ方向は、半導体ウェーハおもて面から裏面への方向を意味し、裏面側の深さ方向は、半導体ウェーハ裏面からおもて面への方向を意味する。   For example, when carbon monomer ions are implanted into a silicon wafer, as shown in FIG. 3B, the monomer ions are blown off silicon atoms constituting the silicon wafer and implanted at a predetermined depth in the silicon wafer. The The implantation depth depends on the type of constituent elements of the implanted ions and the acceleration voltage of the ions. In this case, the concentration profile of carbon in the depth direction of the silicon wafer is relatively broad, and the region where the implanted carbon is present is approximately 0.5 to 1 μm. When multiple types of ions are simultaneously irradiated with the same energy, lighter elements are implanted deeper, that is, implanted at different positions according to the mass of each element, so the concentration profile of the implanted elements becomes broader. . In the present specification, the “depth direction” means the depth direction on the front surface side means the direction from the front surface to the back surface of the semiconductor wafer, and the depth direction on the back surface side means the semiconductor wafer. It means the direction from the back to the front.

さらに、モノマーイオンは一般的に150〜2000keV程度の加速電圧で注入するが、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表面部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す。また、加速電圧が大きいほど、結晶性が大きく乱れる。そのため、イオン注入後に乱れた結晶性を回復させるための熱処理(回復熱処理)を高温かつ長時間で行う必要がある。   Furthermore, the monomer ions are generally implanted at an acceleration voltage of about 150 to 2000 keV. Since each ion collides with a silicon atom with its energy, the crystallinity of the surface portion of the silicon wafer into which the monomer ions are implanted is disturbed. The crystallinity of the epitaxial layer grown on the wafer surface is disturbed. Also, the higher the acceleration voltage, the more the crystallinity is disturbed. Therefore, it is necessary to perform heat treatment (recovery heat treatment) for recovering disordered crystallinity after ion implantation at a high temperature for a long time.

一方、シリコンウェーハに、例えば炭素とボロンからなるクラスターイオンを照射する場合、図3(A)に示すように、第1クラスターイオン16は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350〜1400℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素およびボロンが固溶する。なお、図3(A)では半導体ウェーハのおもて面10Aに照射する第1クラスターイオン16について図示したが、裏面に照射する第2クラスターイオン17でも同様の現象が起きる。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。シリコンウェーハの深さ方向における炭素およびボロンの濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素およびボロンが局所的に存在する領域(すなわち、改質層)の厚みは概ね500nm以下の領域(例えば50〜400nm程度)となる。なお、クラスターイオンの形態で照射された元素は、エピタキシャル層20の形成過程で多少の熱拡散は起こる。このため、エピタキシャル層20形成後の炭素およびボロンの濃度プロファイルは、これらの元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚みは大きく変化しない(後述の図5(A)参照)。その結果、炭素およびボロンの析出領域を局所的にかつ高濃度にすることができる。また、シリコンウェーハの表面近傍に改質層が形成されるため、より近接ゲッタリングが可能となる。その結果、より高いゲッタリング能力を得ることができるものと考えられる。なお、クラスターイオンの形態であれば、一度のクラスターイオン照射処理により複数種のイオンを同時に照射できる利点もある。   On the other hand, when the silicon wafer is irradiated with cluster ions made of, for example, carbon and boron, as shown in FIG. 3A, the first cluster ions 16 are instantaneously 1350 with the energy when irradiated to the silicon wafer. It becomes a high temperature state of about ˜1400 ° C., and silicon melts. Thereafter, the silicon is rapidly cooled, and carbon and boron are dissolved in the vicinity of the surface in the silicon wafer. Although FIG. 3A shows the first cluster ions 16 irradiated on the front surface 10A of the semiconductor wafer, the same phenomenon occurs also in the second cluster ions 17 irradiated on the back surface. That is, the “modified layer” in the present specification means a layer in which constituent elements of ions to be irradiated are dissolved in crystal interstitial positions or substitution positions on the surface of the semiconductor wafer. The concentration profile of carbon and boron in the depth direction of the silicon wafer depends on the acceleration voltage and cluster size of cluster ions, but is sharper than that of monomer ions, and the irradiated carbon and boron exist locally. The thickness of the region (that is, the modified layer) is approximately 500 nm or less (for example, about 50 to 400 nm). Note that the elements irradiated in the form of cluster ions undergo some thermal diffusion during the formation process of the epitaxial layer 20. Therefore, in the concentration profile of carbon and boron after the formation of the epitaxial layer 20, broad diffusion regions are formed on both sides of the peak where these elements are present locally. However, the thickness of the modified layer does not change greatly (see FIG. 5A described later). As a result, the carbon and boron precipitation regions can be locally and highly concentrated. Further, since the modified layer is formed near the surface of the silicon wafer, closer gettering is possible. As a result, it is considered that higher gettering ability can be obtained. In the case of the cluster ion form, there is an advantage that a plurality of types of ions can be irradiated simultaneously by a single cluster ion irradiation treatment.

また、クラスターイオン16は一般的に10〜100keV/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、1原子または1分子あたりのエネルギーを小さくして打ち込むことができるため、シリコンウェーハの結晶へ与えるダメージは小さい。さらに、上記のような注入メカニズムの相違にも起因して、クラスターイオン照射の方がモノマーイオン注入よりもシリコンウェーハ10の結晶性を乱さない。そのため、第1工程の後、シリコンウェーハ10に対して回復熱処理を行うことなく、シリコンウェーハ10をエピタキシャル成長装置に搬送して第2工程を行うことができる(図1(E),図2(F))。   The cluster ions 16 are generally irradiated at an acceleration voltage of about 10 to 100 keV / Cluster. However, since the cluster is an aggregate of a plurality of atoms or molecules, it is implanted with a small energy per atom or molecule. Therefore, the damage to the crystal of the silicon wafer is small. Furthermore, due to the difference in the implantation mechanism as described above, the cluster ion irradiation does not disturb the crystallinity of the silicon wafer 10 more than the monomer ion implantation. Therefore, after the first step, the silicon wafer 10 can be transferred to the epitaxial growth apparatus and the second step can be performed without performing a recovery heat treatment on the silicon wafer 10 (FIGS. 1E and 2F). )).

クラスターイオンは結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、(1)特開平9−41138号公報、(2)特開平4−354865号公報、イオンビームの生成法として、(1)荷電粒子ビーム工学:石川順三:ISBN978−4−339−00734−3:コロナ社、(2)電子・イオンビーム工学:電気学会:ISBN4−88686−217−9:オーム社、(3)クラスターイオンビーム基礎と応用:ISBN4−526−05765−7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。   The cluster ion has various clusters depending on the binding mode, and can be generated by a known method as described in, for example, the following documents. As a method for generating a gas cluster beam, (1) JP-A-9-41138, (2) JP-A-4-354865, and as an ion beam generation method, (1) charged particle beam engineering: Junzo Ishikawa: ISBN978 -4-339-00734-3: Corona, (2) Electron / ion beam engineering: The Institute of Electrical Engineers of Japan: ISBN4-88686-217-9: Ohm, (3) Cluster ion beam foundation and application: ISBN4-526-05765 -7: Nikkan Kogyo Shimbun. In general, a Nielsen ion source or a Kaufman ion source is used to generate positively charged cluster ions, and a large current negative ion source using a volume generation method is used to generate negatively charged cluster ions. It is done.

以下で、第1クラスターイオン16および第2クラスターイオン17の照射条件について説明する。なお、下記に説明する照射元素、クラスターサイズ、加速電圧、ドーズ量などの照射条件に関して、第1クラスターイオン16の照射条件と第2クラスターイオン17の照射条件とは同じであっても異なっていてもよい。   Hereinafter, the irradiation conditions of the first cluster ions 16 and the second cluster ions 17 will be described. In addition, regarding irradiation conditions such as an irradiation element, cluster size, acceleration voltage, and dose described below, the irradiation conditions of the first cluster ions 16 and the irradiation conditions of the second cluster ions 17 are the same or different. Also good.

照射元素の種類は特に限定されないが、より高いゲッタリング能力を得る観点から、第1および/または第2クラスターイオンが、構成元素として炭素を含むことが好ましい。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。   Although the kind of irradiation element is not particularly limited, it is preferable that the first and / or second cluster ions contain carbon as a constituent element from the viewpoint of obtaining higher gettering ability. Since the carbon atom at the lattice position has a smaller covalent bond radius than that of the silicon single crystal, a contraction field of the silicon crystal lattice is formed, so that the gettering ability to attract impurities between the lattices is high.

照射元素としては炭素に加えてドーパント元素をさらに含むことが好ましく、照射元素としてのドーパント元素は、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素であることが好ましい。析出元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ボロンの場合、銅、鉄を効率的にゲッタリングすることができる。   The irradiation element preferably further contains a dopant element in addition to carbon, and the dopant element as the irradiation element is preferably one or more elements selected from the group consisting of boron, phosphorus, arsenic and antimony. . This is because the types of metals that can be efficiently gettered differ depending on the types of deposited elements, so that two or more types of elements can be dissolved to cope with a wider range of metal contamination. For example, in the case of carbon, nickel can be efficiently gettered, and in the case of boron, copper and iron can be efficiently gettered.

イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO)などを用いることができ、イオン化が可能なボロン源化合物としては、ジボラン、デカボラン(B1014)などを用いることができる。例えば、ベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ボロンおよび水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C12)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。 The compound to be ionized is not particularly limited, but ethane, methane, carbon dioxide (CO 2 ), or the like can be used as the ionizable carbon source compound, and diborane, decaborane ( B 10 H 14 ) or the like can be used. For example, when a gas in which benzyl and decaborane are mixed is used as a material gas, a hydrogen compound cluster in which carbon, boron, and hydrogen are aggregated can be generated. If cyclohexane (C 6 H 12 ) is used as a material gas, cluster ions composed of carbon and hydrogen can be generated. As the carbon source compound, it is particularly preferable to use a cluster C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) formed from pyrene (C 16 H 10 ), dibenzyl (C 14 H 14 ) or the like. This is because it is easy to control a small-sized cluster ion beam.

イオン化させる化合物としては、炭素および上記ドーパント元素の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、1回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。   As the compound to be ionized, a compound containing both carbon and the above dopant element is also preferable. This is because if such a compound is irradiated as cluster ions, both carbon and the dopant element can be dissolved in a single irradiation.

また、第1および/または第2クラスターイオンの加速電圧およびクラスターサイズを制御することにより、第1改質層18および第2改質層19における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。本明細書において「クラスターサイズ」とは、1つのクラスターを構成する原子または分子の個数を意味する。   Further, by controlling the acceleration voltage and the cluster size of the first and / or second cluster ions, the position of the peak of the concentration profile in the depth direction of the constituent elements in the first modified layer 18 and the second modified layer 19 is controlled. Can be controlled. In this specification, “cluster size” means the number of atoms or molecules constituting one cluster.

本実施形態の第1工程では、高いゲッタリング能力を得る観点から、半導体ウェーハ10のおもて面10Aからの深さが150nm以下の範囲内に、第1改質層18における構成元素の深さ方向の濃度プロファイルのピークが位置するように、第1クラスターイオン16を照射し、裏面10Bからの深さが150nm以下の範囲内に、第2改質層19における構成元素の深さ方向の濃度プロファイルのピークが位置するように、第2クラスターイオン17を照射する。なお、本明細書において、「構成元素の深さ方向の濃度プロファイル」は、構成元素の合計ではなく、それぞれ単独の元素についてのプロファイルを意味するものとする。   In the first step of this embodiment, from the viewpoint of obtaining high gettering capability, the depth of the constituent elements in the first modified layer 18 is within the range where the depth from the front surface 10A of the semiconductor wafer 10 is 150 nm or less. The first cluster ions 16 are irradiated so that the peak of the concentration profile in the vertical direction is located, and the depth in the depth direction of the constituent elements in the second modified layer 19 is within the range of 150 nm or less from the back surface 10B. The second cluster ions 17 are irradiated so that the peak of the concentration profile is located. In the present specification, “concentration profile of constituent elements in the depth direction” means not a total of constituent elements but a profile of each individual element.

ピーク位置を当該深さの範囲に設定するために必要な条件として、第1クラスターイオンとしてC(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とし、好ましくは、40keV/atom以下が望ましい。また、クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下とする。また、第2クラスターイオンとしてC(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とし、好ましくは、40keV/atom以下が望ましい。また、クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下とする。 When C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) is used as the first cluster ion as a necessary condition for setting the peak position within the range of the depth, acceleration per carbon atom The voltage is more than 0 keV / atom and 50 keV / atom or less, preferably 40 keV / atom or less. The cluster size is 2 to 100, preferably 60 or less, more preferably 50 or less. In addition, when C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) is used as the second cluster ion, the acceleration voltage per carbon atom is more than 0 keV / atom and 50 keV / atom or less, preferably 40 keV / atom or less is desirable. The cluster size is 2 to 100, preferably 60 or less, more preferably 50 or less.

なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。また、クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧/電流値などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。   For adjusting the acceleration voltage, two methods of (1) electrostatic acceleration and (2) high frequency acceleration are generally used. As the former method, there is a method in which a plurality of electrodes are arranged at equal intervals and an equal voltage is applied between them to create an equal acceleration electric field in the axial direction. As the latter method, there is a linear linac method in which ions are accelerated using a high frequency while running linearly. The cluster size can be adjusted by adjusting the gas pressure of the gas ejected from the nozzle, the pressure of the vacuum vessel, the voltage / current value applied to the filament when ionizing, and the like. The cluster size can be obtained by obtaining a cluster number distribution by mass spectrometry using a quadrupole high-frequency electric field or time-of-flight mass spectrometry and taking an average value of the number of clusters.

また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。本実施形態では、第1クラスターイオン16の炭素のドーズ量は1×1013〜1×1016atoms/cmとし、好ましくは5×1015atoms/cm以下とする。1×1013atoms/cm未満の場合、ゲッタリング能力を十分に得ることができない可能性があり、1×1016atoms/cm超えの場合、エピタキシャル層20のおもて面に大きなダメージを与えるおそれがあるからである。また、第2クラスターイオン17の炭素のドーズ量は1×1013〜1×1016atoms/cmとするが、半導体ウェーハの裏面への照射であるため、裏面に対するダメージが多少大きくなっても、エピタキシャル層20の品質に影響を及ぼすことはないため、より高いゲッタリング能力を付与する観点から1.0×1014atoms/cm以上とすることが好ましい。 Moreover, the dose amount of cluster ions can be adjusted by controlling the ion irradiation time. In this embodiment, the carbon dose of the first cluster ions 16 is 1 × 10 13 to 1 × 10 16 atoms / cm 2 , preferably 5 × 10 15 atoms / cm 2 or less. If it is less than 1 × 10 13 atoms / cm 2 , the gettering ability may not be sufficiently obtained. If it exceeds 1 × 10 16 atoms / cm 2 , the front surface of the epitaxial layer 20 will be significantly damaged. It is because there is a possibility of giving. Further, the carbon dose of the second cluster ions 17 is set to 1 × 10 13 to 1 × 10 16 atoms / cm 2 , but because the irradiation is performed on the back surface of the semiconductor wafer, even if the damage to the back surface is somewhat increased. Since the quality of the epitaxial layer 20 is not affected, it is preferably 1.0 × 10 14 atoms / cm 2 or more from the viewpoint of providing higher gettering ability.

本発明によれば、既述のとおり、RTAやRTOなどの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行う必要がない。それは、以下に述べるエピタキシャルシリコン層20を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、シリコンウェーハ10の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度でシリコンウェーハ10を炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークによりシリコンウェーハ10の結晶性を十分回復させることができる。   According to the present invention, as described above, there is no need to perform the recovery heat treatment using a rapid heating / cooling heat treatment device such as RTA or RTO that is separate from the epitaxial device. This is because the crystallinity of the silicon wafer 10 can be sufficiently recovered by a hydrogen baking process prior to epitaxial growth in an epitaxial apparatus for forming the epitaxial silicon layer 20 described below. The general conditions for the hydrogen baking are as follows: the inside of the epitaxial growth apparatus is in a hydrogen atmosphere, the silicon wafer 10 is placed in the furnace at a furnace temperature of 600 ° C. or higher and 900 ° C. or lower, and 1 ° C./second or higher and 15 ° C./second or lower. The temperature is raised to a temperature range of 1100 ° C. or higher and 1200 ° C. or lower at a temperature rising rate, and the temperature is maintained for 30 seconds or longer and 1 minute or shorter. This hydrogen baking process is originally intended to remove the natural oxide film formed on the wafer surface by the cleaning process before the epitaxial layer growth, but the crystallinity of the silicon wafer 10 is sufficiently restored by the hydrogen baking under the above conditions. Can be made.

もちろん第1工程の後、第2工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい(図1(E),図2(F))。この回復熱処理は、900℃以上1200℃以下で10秒以上1時間以下行えばよい。ここで、熱処理温度を900℃以上1200℃以下とするのは、900℃未満では、結晶性の回復効果が得られにくいためであり、一方、1200℃を超えると、高温での熱処理に起因するスリップが発生し、また、装置への熱負荷が大きくなるためである。また、熱処理時間を10秒以上1時間以下とするのは、10秒未満では回復効果が得られにくいためであり、一方、1時間超えでは、生産性の低下を招き、装置への熱負荷が大きくなるためである。   Needless to say, recovery heat treatment may be performed after the first step and before the second step by using a heat treatment apparatus separate from the epitaxial apparatus (FIGS. 1E and 2F). This recovery heat treatment may be performed at 900 ° C. to 1200 ° C. for 10 seconds to 1 hour. Here, the reason why the heat treatment temperature is set to 900 ° C. or more and 1200 ° C. or less is that if the temperature is less than 900 ° C., it is difficult to obtain the crystallinity recovery effect. This is because slip occurs and the heat load on the apparatus increases. Moreover, the heat treatment time is set to 10 seconds or more and 1 hour or less because a recovery effect is difficult to be obtained if the heat treatment time is less than 10 seconds. This is because it becomes larger.

このような回復熱処理は、例えば、RTAやRTOなどの急速昇降温熱処理装置や、バッチ式熱処理装置(縦型熱処理装置、横型熱処理装置)を用いて行うことができる。前者は、ランプ照射加熱方式のため、装置構造的に長時間処理には適しておらず、15分以内の熱処理に適している。一方、後者は、所定温度までに温度上昇させるために時間がかかるものの、一度に多数枚のウェーハを同時に処理できる。また、抵抗加熱方式のため、長時間の熱処理が可能である。使用する熱処理装置は、クラスターイオン16の照射条件を考慮して適切なものを選択すればよい。   Such recovery heat treatment can be performed using, for example, a rapid heating / cooling heat treatment apparatus such as RTA or RTO, or a batch heat treatment apparatus (vertical heat treatment apparatus, horizontal heat treatment apparatus). Since the former is a lamp irradiation heating method, it is not suitable for long-time treatment in terms of the device structure, and is suitable for heat treatment within 15 minutes. On the other hand, in the latter, although it takes time to raise the temperature to a predetermined temperature, a large number of wafers can be processed simultaneously. In addition, because of the resistance heating method, long-time heat treatment is possible. An appropriate heat treatment apparatus may be selected in consideration of the irradiation conditions of the cluster ions 16.

本実施形態の第2工程において、第1改質層18上に形成する第2エピタキシャル層20としては、シリコンエピタキシャル層が挙げられ、ここに含まれるドーパント元素のピーク濃度は、既述のとおり半導体ウェーハ10に添加されたドーパント元素のピーク濃度よりも低い。第2エピタキシャル層は、例えば以下の条件により形成することができる。水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の温度範囲の温度でCVD法により半導体ウェーハ10上にエピタキシャル成長させることができる。第2エピタキシャル層中のドーパント濃度は、エピタキシャル成長中のドーパントガスの導入量で調整できる。ドーパントガスとしては、例えばボロンドープの場合ジボランガス(B)を、リンドープの場合ホスフィン(PH)を用いることができる。第2エピタキシャル層20は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、半導体ウェーハ10からのドーパントの外方拡散により第2エピタキシャル層20の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。第2エピタキシャル層20は裏面照射型固体撮像素子を製造するためのデバイス層となる。 In the second step of the present embodiment, the second epitaxial layer 20 formed on the first modified layer 18 includes a silicon epitaxial layer, and the peak concentration of the dopant element contained therein is the semiconductor as described above. The peak concentration of the dopant element added to the wafer 10 is lower. The second epitaxial layer can be formed, for example, under the following conditions. A source gas such as dichlorosilane or trichlorosilane is introduced into the chamber using hydrogen as a carrier gas, and the growth temperature differs depending on the source gas used, but the semiconductor wafer is formed by CVD at a temperature in the range of about 1000 to 1200 ° C. 10 can be epitaxially grown. The dopant concentration in the second epitaxial layer can be adjusted by the amount of dopant gas introduced during epitaxial growth. As the dopant gas, for example, diborane gas (B 2 H 6 ) can be used in the case of boron doping, and phosphine (PH 3 ) in the case of phosphorus doping. The second epitaxial layer 20 preferably has a thickness in the range of 1 to 15 μm. If the thickness is less than 1 μm, the resistivity of the second epitaxial layer 20 may change due to the out-diffusion of the dopant from the semiconductor wafer 10, and if it exceeds 15 μm, the spectral sensitivity characteristics of the solid-state imaging device are affected. This is because there is a risk of occurrence. The second epitaxial layer 20 becomes a device layer for manufacturing a back-illuminated solid-state imaging device.

なお、図2に示す第2実施形態では、第1クラスターイオン照射をバルク半導体ウェーハ12ではなく第1エピタキシャル層14に行うことも特徴の1つである。バルク半導体ウェーハはエピタキシャル層に比べて酸素濃度が2桁程度高い。そのため、バルク半導体ウェーハ中に形成された改質層は、エピタキシャル層に形成された第1改質層よりも多くの酸素が拡散され、多くの酸素を捕獲する。捕獲された酸素はデバイス工程中に捕獲サイトから再放出され、デバイスの活性領域に拡散し、点欠陥を形成するため、デバイスの電気特性に悪影響を与える。したがって、固溶酸素濃度が低いエピタキシャル層にクラスターイオンを照射し、酸素の拡散の影響をほとんど無視できるエピタキシャル層にゲッタリング層を形成することがデバイス工程において重要な設計条件となる。   In the second embodiment shown in FIG. 2, one feature is that the first cluster ion irradiation is performed not on the bulk semiconductor wafer 12 but on the first epitaxial layer 14. A bulk semiconductor wafer has an oxygen concentration about two orders of magnitude higher than that of an epitaxial layer. Therefore, in the modified layer formed in the bulk semiconductor wafer, more oxygen is diffused than the first modified layer formed in the epitaxial layer, and much oxygen is captured. The trapped oxygen is re-emitted from the capture site during the device process and diffuses into the active region of the device, forming point defects, thus adversely affecting the electrical properties of the device. Therefore, an important design condition in the device process is to irradiate an epitaxial layer having a low solid solution oxygen concentration with cluster ions and form a gettering layer in the epitaxial layer in which the influence of oxygen diffusion can be almost ignored.

(半導体エピタキシャルウェーハ)
次に、上記製造方法により得られる半導体エピタキシャルウェーハ100,200について説明する。第1実施形態による半導体エピタキシャルウェーハ100および第2実施形態による半導体エピタキシャルウェーハ200は、図1(F)および図2(G)に示すように、半導体ウェーハ10と、この半導体ウェーハ10のおもて面10Aに形成された、半導体ウェーハ10中に所定元素が固溶してなる第1改質層18と、半導体ウェーハ10の裏面10Bに形成された、半導体ウェーハ10中に所定元素が固溶してなる第2改質層19と、第1改質層18上のエピタキシャル層20と、を有する。そして、第1改質層18および第2改質層19における所定元素の深さ方向の濃度プロファイルの半値幅W,Wがともに100nm以下であることを特徴とする。
(Semiconductor epitaxial wafer)
Next, semiconductor epitaxial wafers 100 and 200 obtained by the above manufacturing method will be described. The semiconductor epitaxial wafer 100 according to the first embodiment and the semiconductor epitaxial wafer 200 according to the second embodiment include the semiconductor wafer 10 and the front of the semiconductor wafer 10 as shown in FIGS. 1 (F) and 2 (G). The first modified layer 18 formed by dissolving a predetermined element in the semiconductor wafer 10 formed on the surface 10A and the predetermined element dissolved in the semiconductor wafer 10 formed on the back surface 10B of the semiconductor wafer 10 are formed. A second modified layer 19 and an epitaxial layer 20 on the first modified layer 18. The half-value widths W A and W B of the concentration profile in the depth direction of the predetermined element in the first modified layer 18 and the second modified layer 19 are both 100 nm or less.

すなわち、本発明の製造方法によれば、モノマーイオン注入に比べて、クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができるため、上記半値幅W,Wをともに100nm以下とすることが可能となった。下限としては10nmと設定することができる。なお、本明細書において、「所定元素の濃度プロファイル」は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)にて測定した深さ方向の各元素の濃度分布を意味する。また、おもて面側の「濃度プロファイルの半値幅」は、測定精度を考慮して、エピタキシャル層の厚さが1μm超の場合は、エピタキシャル層を1μmに薄膜化した状態で、SIMSにて所定元素の濃度プロファイルを測定したときの半値幅とする。 That is, according to the manufacturing method of the present invention, since the precipitation region of the elements constituting the cluster ions can be locally and highly concentrated as compared with the monomer ion implantation, both of the half widths W A and W B can be obtained. It became possible to set it to 100 nm or less. The lower limit can be set to 10 nm. In the present specification, the “concentration profile of a predetermined element” means a concentration distribution of each element in the depth direction measured by secondary ion mass spectrometry (SIMS). Moreover, the “half-value width of the concentration profile” on the front surface side is measured by SIMS in a state where the epitaxial layer is thinned to 1 μm when the thickness of the epitaxial layer exceeds 1 μm in consideration of measurement accuracy. The half value width when the concentration profile of the predetermined element is measured.

固溶する所定元素としては、半導体ウェーハの主材料(シリコンウェーハの場合、シリコン)以外の元素であれば特に限定されないが、炭素を含むことが好ましく、さらにドーパント元素として、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素を含むことが好ましいのは既述のとおりである。   The predetermined element to be dissolved is not particularly limited as long as it is an element other than the main material of the semiconductor wafer (silicon in the case of a silicon wafer), but preferably contains carbon, and further includes boron, phosphorus, arsenic and dopant elements. As described above, it is preferable to include one or more elements selected from the group consisting of antimony.

より高いゲッタリング能力を得る観点から、半導体エピタキシャルウェーハ100,200のいずれも、半導体ウェーハ10のおもて面からの深さが150nm以下の範囲内に、第1改質層18における所定元素の濃度プロファイルのピークが位置し、半導体ウェーハ10の裏面からの深さが150nm以下の範囲内に、第2改質層19における所定元素の濃度プロファイルのピークが位置することが好ましい。第1改質層18における所定元素の濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であることが好ましく、1×1017〜1×1022atoms/cmの範囲内がより好ましく、1×1019〜1×1021atoms/cmの範囲内がさらに好ましい。また、第2改質層19における所定元素の濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であることが好ましく、1×1017〜1×1022atoms/cmの範囲内がより好ましく、1×1019〜1×1021atoms/cmの範囲内がさらに好ましい。 From the viewpoint of obtaining a higher gettering capability, both of the semiconductor epitaxial wafers 100 and 200 have a depth of 150 nm or less from the front surface of the semiconductor wafer 10 and the predetermined element in the first modified layer 18 is within the range of 150 nm or less. It is preferable that the peak of the concentration profile of the predetermined element in the second modified layer 19 is located in the range where the peak of the concentration profile is located and the depth from the back surface of the semiconductor wafer 10 is 150 nm or less. The peak concentration of the concentration profile of the predetermined element in the first modified layer 18 is preferably 1 × 10 15 atoms / cm 3 or more, more preferably in the range of 1 × 10 17 to 1 × 10 22 atoms / cm 3. The range of 1 × 10 19 to 1 × 10 21 atoms / cm 3 is more preferable. The peak concentration of the concentration profile of the predetermined element in the second modified layer 19 is preferably 1 × 10 15 atoms / cm 3 or more, and is within the range of 1 × 10 17 to 1 × 10 22 atoms / cm 3 . Is more preferable, and the range of 1 × 10 19 to 1 × 10 21 atoms / cm 3 is more preferable.

また、第1改質層18および第2改質層19の深さ方向厚みは、概ね30〜400nmの範囲内とすることができる。   In addition, the thickness in the depth direction of the first modified layer 18 and the second modified layer 19 can be approximately in the range of 30 to 400 nm.

半導体ウェーハ10の比抵抗は1.0〜50mΩ・cmが好ましく、5.0〜30mΩ・cmがより好ましい。半導体ウェーハ10におけるドーパント元素のピーク濃度は、1.0×1018〜1.0×1020atoms/cmが好ましく、1.0×1018〜1.0×1019atoms/cm以上がより好ましい。また、エピタキシャル層20におけるドーパント元素のピーク濃度は、1.0×1013〜1.0×1016atoms/cmが好ましく、5.0×1013〜1.0×1015atoms/cm以下がより好ましい。ドーパント元素は特に限定されないが、リン、ボロンを用いることができる。 The specific resistance of the semiconductor wafer 10 is preferably 1.0 to 50 mΩ · cm, and more preferably 5.0 to 30 mΩ · cm. The peak concentration of the dopant element in the semiconductor wafer 10 is preferably 1.0 × 10 18 to 1.0 × 10 20 atoms / cm 3 , and preferably 1.0 × 10 18 to 1.0 × 10 19 atoms / cm 3 or more. More preferred. Further, the peak concentration of the dopant element in the epitaxial layer 20 is preferably 1.0 × 10 13 to 1.0 × 10 16 atoms / cm 3 , and 5.0 × 10 13 to 1.0 × 10 15 atoms / cm 3. The following is more preferable. The dopant element is not particularly limited, and phosphorus and boron can be used.

本実施形態の半導体エピタキシャルウェーハ100,200によれば、従来に比べ表裏面において高いゲッタリング能力を発揮することで、金属汚染をより抑制することが可能となる。   According to the semiconductor epitaxial wafers 100 and 200 of the present embodiment, metal contamination can be further suppressed by exhibiting higher gettering capability on the front and back surfaces than in the prior art.

(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルウェーハまたは上記のエピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ100,200の第2エピタキシャル層14に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
(Method for manufacturing solid-state imaging device)
In the method for manufacturing a solid-state imaging device according to the embodiment of the present invention, the solid-state imaging device is formed on the second epitaxial layer 14 of the epitaxial wafer manufactured by the above-described manufacturing method or the above-described epitaxial wafer, that is, the semiconductor epitaxial wafers 100 and 200. It is characterized by doing. The solid-state imaging device obtained by this manufacturing method can sufficiently suppress the occurrence of white defect as compared with the conventional case.

(参考例1)
CZ単結晶から得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5×1014atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、ジベンジル(C1414)よりCクラスターを生成、イオン化して、ドーズ量9.0×1013Clusters/cm(炭素のドーズ量4.5×1014atoms/cm)、炭素1原子あたりの加速電圧14.8keV/atomの条件で、シリコンウェーハに照射した。
(Reference Example 1)
An n-type silicon wafer (diameter: 300 mm, thickness: 725 μm, dopant: phosphorus, dopant concentration: 5 × 10 14 atoms / cm 3 ) obtained from a CZ single crystal was prepared. Next, a cluster ion generator (manufactured by Nissin Ion Instruments Co., Ltd., model number: CLARIS) is used to generate and ionize C 5 H 5 clusters from dibenzyl (C 14 H 14 ), and a dose of 9.0 × 10 The silicon wafer was irradiated under conditions of 13 Clusters / cm 2 (carbon dose amount 4.5 × 10 14 atoms / cm 3 ) and acceleration voltage 14.8 keV / atom per carbon atom.

(参考例2)
参考例1と同じシリコンウェーハに対して、クラスターイオン照射に替えて、COを材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量9.0×1013atoms/cm、加速電圧300keV/atomの条件で、シリコンウェーハに照射した。
(Reference Example 2)
For the same silicon wafer as in Reference Example 1, instead of cluster ion irradiation, carbon monomer ions are generated using CO 2 as a material gas, a dose amount of 9.0 × 10 13 atoms / cm 2 , an acceleration voltage of 300 keV / The silicon wafer was irradiated under the atom conditions.

(SIMS測定結果)
上記参考例1,2で作製したサンプルについて、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により測定を行い、図4に参考に示す炭素の濃度プロファイルを得た。なお、横軸の深さはシリコンウェーハのおもて面をゼロとしている。図4から明らかなように、クラスターイオン照射をした参考例1では、炭素濃度プロファイルがシャープであるが、モノマーイオン注入をした参考例2では、炭素濃度プロファイルがブロードである。また、参考例2に比べて参考例1では、炭素の濃度プロファイルのピーク濃度が高く、ピーク位置もより半導体ウェーハ表面近傍に位置している。このことから、エピタキシャル層形成後も、各元素の濃度プロファイルの傾向は同様となることが推定される。
(SIMS measurement result)
About the sample produced in the said reference examples 1 and 2, it measured by secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry), and obtained the carbon concentration profile shown in FIG. 4 for reference. The depth of the horizontal axis is zero on the front surface of the silicon wafer. As is clear from FIG. 4, the carbon concentration profile is sharp in Reference Example 1 where cluster ion irradiation is performed, but the carbon concentration profile is broad in Reference Example 2 where monomer ions are implanted. Further, in Reference Example 1, the peak concentration of the carbon concentration profile is higher than that in Reference Example 2, and the peak position is located closer to the semiconductor wafer surface. From this, it is presumed that the tendency of the concentration profile of each element is the same after the formation of the epitaxial layer.

(実施例1)
CZ単結晶から得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント種類:リン、ドーパント濃度:1×1015atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、第1クラスターイオンとしてジベンジル(C1414)よりCクラスターイオンを生成し、ドーズ量9.0×1013Clusters/cm(炭素のドーズ量4.5×1014atoms/cm)、炭素1原子あたり14.8keV/atomの照射条件でシリコンウェーハのおもて面に照射した。次に、第2クラスターイオンとして、第1クラスターイオンと同様にジベンジル(C1414)よりCクラスターイオンを生成し、炭素のドーズ量9.0×1013Clusters/cm、炭素1原子あたり14.8keV/atomの照射条件でシリコンウェーハの裏面に照射した。その後、シリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガス、1000〜1150℃でCVD法により、シリコンウェーハ上にシリコンのエピタキシャル層(厚さ:8μm、ドーパント種類:リン、ドーパント濃度:1×1015atoms/cm)をエピタキシャル成長させ、本発明に従うシリコンエピタキシャルウェーハを作製した。
Example 1
An n-type silicon wafer (diameter: 300 mm, thickness: 725 μm, dopant type: phosphorus, dopant concentration: 1 × 10 15 atoms / cm 3 ) obtained from a CZ single crystal was prepared. Next, C 5 H 5 cluster ions are generated from dibenzyl (C 14 H 14 ) as a first cluster ion using a cluster ion generator (manufactured by Nissin Ion Equipment Co., Ltd., model number: CLARIS). The front surface of the silicon wafer was irradiated under irradiation conditions of 0 × 10 13 Clusters / cm 2 (carbon dose amount 4.5 × 10 14 atoms / cm 3 ) and 14.8 keV / atom per carbon atom. Next, as the second cluster ion, C 5 H 5 cluster ions are generated from dibenzyl (C 14 H 14 ) in the same manner as the first cluster ions, and the carbon dose is 9.0 × 10 13 Clusters / cm 2 , carbon The back surface of the silicon wafer was irradiated under an irradiation condition of 14.8 keV / atom per atom. After that, the silicon wafer is transferred into a single wafer epitaxial growth apparatus (Applied Materials Co., Ltd.), subjected to a hydrogen baking process at a temperature of 1120 ° C. for 30 seconds, and then hydrogen as a carrier gas and trichlorosilane as a source. A silicon epitaxial layer (thickness: 8 μm, dopant type: phosphorus, dopant concentration: 1 × 10 15 atoms / cm 3 ) is epitaxially grown on a silicon wafer by CVD at 1000 to 1150 ° C. in gas, and silicon according to the present invention An epitaxial wafer was produced.

(実施例2)
シリコンウェーハの表裏面に照射するクラスターイオンのドーズ量を6.0×1013Clusters/cmとした以外は、実施例1と同様にして本発明に従うシリコンエピタキシャルウェーハを作製した。
(Example 2)
A silicon epitaxial wafer according to the present invention was produced in the same manner as in Example 1 except that the dose amount of cluster ions irradiated on the front and back surfaces of the silicon wafer was 6.0 × 10 13 Clusters / cm 2 .

(実施例3)
表裏面へのCのクラスターイオン照射に替えてCクラスターイオン照射とした以外は、実施例1と同様にして本発明に従うシリコンエピタキシャルウェーハを作製した。
(Example 3)
A silicon epitaxial wafer according to the present invention was produced in the same manner as in Example 1 except that C 3 H 5 cluster ion irradiation was used instead of C 5 H 5 cluster ion irradiation on the front and back surfaces.

(実施例4)
シリコンウェーハの表裏面に照射するクラスターイオンのドーズ量を6.0×1013Clusters/cmとした以外は、実施例3と同様にして本発明に従うシリコンエピタキシャルウェーハを作製した。
Example 4
A silicon epitaxial wafer according to the present invention was produced in the same manner as in Example 3 except that the dose amount of cluster ions irradiated on the front and back surfaces of the silicon wafer was 6.0 × 10 13 Clusters / cm 2 .

(比較例1)
シリコンウェーハの表裏面へのクラスターイオン照射に替えて、COを材料ガスとして、炭素のモノマーイオンを生成し、シリコンウェーハのおもて面のみへ、注入エネルギーを300keV/atomとして注入した以外は、実施例1と同様にして比較例にかかるシリコンエピタキシャルウェーハを作製した。
(Comparative Example 1)
Except that instead of cluster ion irradiation on the front and back surfaces of the silicon wafer, carbon monomer ions were generated using CO 2 as the material gas, and the injection energy was injected only to the front surface of the silicon wafer at an injection energy of 300 keV / atom. In the same manner as in Example 1, a silicon epitaxial wafer according to a comparative example was produced.

(比較例2)
炭素のモノマーイオンのドーズ量を6.0×1013atoms/cmとした以外は、比較例1と同様にして比較例にかかるシリコンエピタキシャルウェーハを作製した。
(Comparative Example 2)
A silicon epitaxial wafer according to a comparative example was produced in the same manner as in comparative example 1 except that the dose amount of carbon monomer ions was changed to 6.0 × 10 13 atoms / cm 2 .

(評価方法および評価結果)
上記実施例および比較例で作製した各サンプルについて評価を行った。評価方法を以下に示す。
(Evaluation method and evaluation results)
Each sample produced in the above Examples and Comparative Examples was evaluated. The evaluation method is shown below.

(1)SIMS測定
まず、クラスターイオン照射と、モノマーイオン注入とにおける、炭素濃度プロファイルの相違を明らかにするため、代表例として、実施例1および比較例1について、SIMS測定を行った。得られた炭素濃度プロファイルを図5(A),(B)および図(6)に示す。ここで、図5(A)および図6の横軸の深さはエピタキシャルシリコンウェーハのエピタキシャル層おもて面をゼロとしており、図5(B)の横軸の深さはシリコンウェーハの裏面をゼロとしている。
(1) SIMS measurement First, in order to clarify the difference in carbon concentration profile between cluster ion irradiation and monomer ion implantation, SIMS measurement was performed on Example 1 and Comparative Example 1 as representative examples. The obtained carbon concentration profiles are shown in FIGS. 5 (A), 5 (B) and FIG. 6 (6). Here, the depth of the horizontal axis in FIGS. 5A and 6 indicates that the front surface of the epitaxial layer of the epitaxial silicon wafer is zero, and the depth of the horizontal axis in FIG. Zero.

また、実施例1〜4および比較例1,2で作成した各サンプルについて、エピタキシャル層を1μmまで薄膜化した後にSIMS測定したときのおもて面側の炭素濃度プロファイルの半値幅、ピーク位置(エピタキシャル層を除いたシリコンウェーハおもて面からのピーク深さ)、ピーク濃度を表1に示す。実施例1〜4については裏面側の炭素濃度プロファイルの半値幅、ピーク位置、ピーク濃度も表1に示す。   Further, for each sample prepared in Examples 1 to 4 and Comparative Examples 1 and 2, the half-value width and peak position of the carbon concentration profile on the front side when SIMS measurement was performed after thinning the epitaxial layer to 1 μm ( Table 1 shows the peak concentration from the front surface of the silicon wafer excluding the epitaxial layer) and the peak concentration. Tables 1 to 4 also show the half-value width, peak position, and peak concentration of the carbon concentration profile on the back surface side for Examples 1 to 4.

(2)ゲッタリング能力評価
作製した各サンプルのエピタキシャル層おもて面およびシリコンウェーハの裏面を、Ni汚染液(1.0×1013atoms/cm)でスピンコート汚染法を用いて故意に汚染し、引き続き900℃、30分の拡散熱処理を施した。その後、おもて面および裏面のそれぞれをSIMS測定してゲッタリング性能を評価した。Niの捕獲量(SIMSプロファイルの積分値)を以下のようにそれぞれ分類して、評価基準とした。評価結果を表1に示す。
◎:1×1012atoms/cm以上
○:7.5×1011atoms/cm以上〜1×1012atoms/cm未満
△:7.5×1011atoms/cm未満
−:未評価
(2) Evaluation of gettering capability The front surface of the epitaxial layer and the back surface of the silicon wafer of each sample produced were intentionally formed using a Ni contamination liquid (1.0 × 10 13 atoms / cm 2 ) using a spin coat contamination method. Contaminated and subsequently subjected to diffusion heat treatment at 900 ° C. for 30 minutes. Thereafter, the gettering performance was evaluated by performing SIMS measurement on each of the front surface and the back surface. Ni capture amounts (integrated values of SIMS profiles) were classified as follows and used as evaluation criteria. The evaluation results are shown in Table 1.
◎: 1 × 10 12 atoms / cm 2 or more ○: 7.5 × 10 11 atoms / cm 2 or more to less than 1 × 10 12 atoms / cm 2 Δ: 7.5 × 10 11 atoms / cm 2 or less −: Not yet Evaluation

Figure 2017175145
Figure 2017175145

(評価結果の考察)
図5(A),(B)と、図6とを比較すると、クラスターイオン照射により、実施例1では炭素が局所的かつ高濃度に固溶した改質層がおもて面および裏面の両方に形成されることが分かる。そして、表1に示すように、実施例1〜4は、おもて面および裏面において、炭素の濃度プロファイルの半値幅がいずれも100nm以下であるために、比較例1,2よりも優れたゲッタリング能力を表裏面において発揮していることが分かる。一方、比較例1,2では、おもて面側のみでしかNiを捕獲できておらず、そのゲッタリング能力も実施例1〜4の表側のゲッタリング能力より劣る。
(Consideration of evaluation results)
5A and 5B are compared with FIG. 6, in Example 1, the modified layer in which carbon is locally dissolved in a high concentration is formed on both the front surface and the back surface by cluster ion irradiation. It can be seen that And as shown in Table 1, Examples 1-4 were superior to Comparative Examples 1 and 2 because the full width at half maximum of the carbon concentration profile was 100 nm or less on the front surface and the back surface. It can be seen that the gettering ability is exhibited on the front and back surfaces. On the other hand, in Comparative Examples 1 and 2, Ni can be captured only on the front surface side, and the gettering capability is inferior to the gettering capability on the front side of Examples 1 to 4.

本発明によれば、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハおよびその製造方法、並びに、この半導体エピタキシャルウェーハから固体撮像素子を形成する固体撮像素子の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor epitaxial wafer which can suppress metal contamination by exhibiting higher gettering capability, its manufacturing method, and the solid-state image sensor which forms a solid-state image sensor from this semiconductor epitaxial wafer A manufacturing method can be provided.

10 半導体ウェーハ
10A 半導体ウェーハのおもて面
10B 半導体ウェーハの裏面
12 バルク半導体ウェーハ
14 第1エピタキシャル層
16 第1クラスターイオン
17 第2クラスターイオン
18 第1改質層
19 第2改質層
20 (第2)エピタキシャル層
100 半導体エピタキシャルウェーハ
200 半導体エピタキシャルウェーハ
DESCRIPTION OF SYMBOLS 10 Semiconductor wafer 10A The front surface 10B of a semiconductor wafer The back surface 12B of a semiconductor wafer 12 Bulk semiconductor wafer 14 1st epitaxial layer 16 1st cluster ion 17 2nd cluster ion 18 1st modified layer 19 2nd modified layer 20 (1st 2) Epitaxial layer 100 Semiconductor epitaxial wafer 200 Semiconductor epitaxial wafer

Claims (17)

半導体ウェーハのおもて面に第1クラスターイオンを、裏面に第2クラスターイオンを照射して、該半導体ウェーハのおもて面に、前記第1クラスターイオンの構成元素からなる第1改質層を形成し、該半導体ウェーハの裏面に、前記第2クラスターイオンの構成元素からなる第2改質層を形成する第1工程と、
前記半導体ウェーハの前記第1改質層上にエピタキシャル層を形成する第2工程と、
を有し、
前記第1クラスターイオンおよび第2クラスターイオンは、構成元素がともに炭素および水素からなることを特徴とする半導体エピタキシャルウェーハの製造方法。
Irradiating the front surface of the semiconductor wafer with first cluster ions and the back surface with second cluster ions, the first modified layer comprising the constituent elements of the first cluster ions on the front surface of the semiconductor wafer Forming a second modified layer made of a constituent element of the second cluster ions on the back surface of the semiconductor wafer; and
A second step of forming an epitaxial layer on the first modified layer of the semiconductor wafer;
Have
The first cluster ion and the second cluster ion both comprise carbon and hydrogen as constituent elements, and a method for producing a semiconductor epitaxial wafer.
前記半導体ウェーハが、シリコンウェーハである請求項1に記載の半導体エピタキシャルウェーハの製造方法。   The method for producing a semiconductor epitaxial wafer according to claim 1, wherein the semiconductor wafer is a silicon wafer. 前記半導体ウェーハ中のドーパント元素のピーク濃度が、前記エピタキシャル層中のドーパント元素のピーク濃度よりも高い請求項1または2に記載の半導体エピタキシャルウェーハの製造方法。   The method for producing a semiconductor epitaxial wafer according to claim 1, wherein a peak concentration of the dopant element in the semiconductor wafer is higher than a peak concentration of the dopant element in the epitaxial layer. 前記半導体ウェーハが、シリコンウェーハのおもて面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第1工程において前記第1改質層は前記シリコンエピタキシャル層のおもて面に形成され、前記第2改質層は前記シリコンウェーハの裏面に形成される請求項1に記載の半導体エピタキシャルウェーハの製造方法。   The semiconductor wafer is an epitaxial silicon wafer in which a silicon epitaxial layer is formed on a front surface of a silicon wafer, and the first modified layer is formed on a front surface of the silicon epitaxial layer in the first step. The method for producing a semiconductor epitaxial wafer according to claim 1, wherein the second modified layer is formed on a back surface of the silicon wafer. 前記第1工程の後、前記半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、前記半導体ウェーハをエピタキシャル成長装置に搬送して前記第2工程を行う請求項1〜4のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。   5. The method according to claim 1, wherein, after the first step, the second step is performed by transferring the semiconductor wafer to an epitaxial growth apparatus without performing a heat treatment for recovering crystallinity on the semiconductor wafer. The manufacturing method of the semiconductor epitaxial wafer of description. 前記第1工程の後、前記第2工程の前に、前記半導体ウェーハに対して結晶性回復のための熱処理を行う請求項1〜4のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。   The manufacturing method of the semiconductor epitaxial wafer of any one of Claims 1-4 which performs the heat processing for crystallinity recovery with respect to the said semiconductor wafer after the said 1st process and before the said 2nd process. 前記第1および/または第2クラスターイオンが、構成元素としてドーパント元素をさらに含み、前記ドーパント元素は、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素である請求項1〜6のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。   The first and / or second cluster ions further include a dopant element as a constituent element, and the dopant element is one or more elements selected from the group consisting of boron, phosphorus, arsenic, and antimony. The manufacturing method of the semiconductor epitaxial wafer of any one of 1-6. 前記第1クラスターイオンの照射条件は、炭素1原子あたり加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が5.0×1015atoms/cm以下である請求項1〜7のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。 The irradiation conditions of the first cluster ions are: an acceleration voltage per carbon atom is 50 keV / atom or less, a cluster size is 100 or less, and a carbon dose is 5.0 × 10 15 atoms / cm 2 or less. The manufacturing method of the semiconductor epitaxial wafer of any one of -7. 前記第2クラスターイオンの照射条件は、炭素1原子あたりの加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が1.0×1014atoms/cm以上である請求項1〜8のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。 The irradiation conditions of the second cluster ions are an acceleration voltage per carbon atom of 50 keV / atom or less, a cluster size of 100 or less, and a carbon dose of 1.0 × 10 14 atoms / cm 2 or more. The manufacturing method of the semiconductor epitaxial wafer of any one of 1-8. 半導体ウェーハと、該半導体ウェーハのおもて面に形成された、該半導体ウェーハ中に所定元素が固溶してなる第1改質層と、前記半導体ウェーハの裏面に形成された、前記半導体ウェーハ中に所定元素が固溶してなる第2改質層と、前記第1改質層上のエピタキシャル層と、を有し、
前記第1改質層および第2改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅がともに100nm以下であり、
前記第1改質層は構成元素が炭素および水素からなる第1クラスターイオン照射により形成されてなり、前記第2改質層は構成元素が炭素および水素からなる第2クラスターイオン照射により形成されてなることを特徴とする半導体エピタキシャルウェーハ。
A semiconductor wafer, a first modified layer formed by dissolving a predetermined element in the semiconductor wafer formed on the front surface of the semiconductor wafer, and the semiconductor wafer formed on the back surface of the semiconductor wafer A second modified layer formed by dissolving a predetermined element therein, and an epitaxial layer on the first modified layer,
The half-value widths of the concentration profiles in the depth direction of the predetermined element in the first modified layer and the second modified layer are both 100 nm or less,
The first modified layer is formed by irradiation with first cluster ions whose constituent elements are carbon and hydrogen, and the second modified layer is formed by irradiation with second cluster ions whose constituent elements are carbon and hydrogen. A semiconductor epitaxial wafer characterized by comprising:
前記半導体ウェーハが、シリコンウェーハである請求項10に記載の半導体エピタキシャルウェーハ。   The semiconductor epitaxial wafer according to claim 10, wherein the semiconductor wafer is a silicon wafer. 前記半導体ウェーハ中のドーパント元素のピーク濃度が、前記エピタキシャル層中のドーパント元素のピーク濃度よりも高い請求項10または11に記載の半導体エピタキシャルウェーハ。   The semiconductor epitaxial wafer according to claim 10 or 11, wherein a peak concentration of the dopant element in the semiconductor wafer is higher than a peak concentration of the dopant element in the epitaxial layer. 前記半導体ウェーハが、シリコンウェーハのおもて面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第1改質層は前記シリコンエピタキシャル層のおもて面に位置し、前記第2改質層は前記シリコンウェーハの裏面に位置する請求項10に記載の半導体エピタキシャルウェーハ。   The semiconductor wafer is an epitaxial silicon wafer in which a silicon epitaxial layer is formed on a front surface of a silicon wafer, the first modified layer is located on a front surface of the silicon epitaxial layer, and the second modified The semiconductor epitaxial wafer according to claim 10, wherein the quality layer is located on a back surface of the silicon wafer. 前記半導体ウェーハのおもて面からの深さが150nm以下の範囲内に、前記第1改質層における前記濃度プロファイルのピークが位置し、前記半導体ウェーハの裏面からの深さが150nm以下の範囲内に、前記第2改質層における前記濃度プロファイルのピークが位置する請求項10〜13のいずれか1項に記載の半導体エピタキシャルウェーハ。   The peak of the concentration profile in the first modified layer is located within a depth of 150 nm or less from the front surface of the semiconductor wafer, and the depth from the back surface of the semiconductor wafer is 150 nm or less. The semiconductor epitaxial wafer according to claim 10, wherein a peak of the concentration profile in the second modified layer is located inside. 前記第1改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であり、前記第2改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm以上である請求項10〜14のいずれか1項に記載の半導体エピタキシャルウェーハ。 The peak concentration of the concentration profile in the first modified layer is 1 × 10 15 atoms / cm 3 or more, and the peak concentration of the concentration profile in the second modified layer is 1 × 10 15 atoms / cm 3. It is the above, The semiconductor epitaxial wafer of any one of Claims 10-14. 前記所定元素がドーパント元素をさらに含み、前記ドーパント元素は、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素である請求項10〜15のいずれか1項に記載の半導体エピタキシャルウェーハ。   16. The device according to claim 10, wherein the predetermined element further includes a dopant element, and the dopant element is one or more elements selected from the group consisting of boron, phosphorus, arsenic, and antimony. Semiconductor epitaxial wafer. 請求項1〜9のいずれか1項に記載の製造方法で製造されたエピタキシャルウェーハまたは請求項10〜16のいずれか1項に記載のエピタキシャルウェーハの、おもて面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。   In the epitaxial layer located in the front surface of the epitaxial wafer manufactured by the manufacturing method of any one of Claims 1-9, or the epitaxial wafer of any one of Claims 10-16, A method for manufacturing a solid-state imaging device, comprising forming a solid-state imaging device.
JP2017091477A 2017-05-01 2017-05-01 Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method Withdrawn JP2017175145A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017091477A JP2017175145A (en) 2017-05-01 2017-05-01 Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017091477A JP2017175145A (en) 2017-05-01 2017-05-01 Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012249652A Division JP6289805B2 (en) 2012-11-13 2012-11-13 Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device

Publications (1)

Publication Number Publication Date
JP2017175145A true JP2017175145A (en) 2017-09-28

Family

ID=59973496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017091477A Withdrawn JP2017175145A (en) 2017-05-01 2017-05-01 Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method

Country Status (1)

Country Link
JP (1) JP2017175145A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200074964A (en) * 2018-02-27 2020-06-25 가부시키가이샤 사무코 Method for manufacturing semiconductor epitaxial wafer and method for manufacturing semiconductor device

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166032A (en) * 1985-01-17 1986-07-26 Matsushita Electronics Corp Semiconductor substrate
JPH06163556A (en) * 1992-11-26 1994-06-10 Nec Corp Semiconductor device
JP2001177086A (en) * 1999-12-21 2001-06-29 Sony Corp Image pickup element and its manufacturing method
JP2003163216A (en) * 2001-09-12 2003-06-06 Wacker Nsce Corp Epitaxial silicon wafer and its manufacturing method
JP2008294245A (en) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd Method of manufacturing epitaxial wafer, and epitaxial wafer
JP2009038124A (en) * 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd Epitaxial wafer manufacturing method and epitaxial wafer
JP2009518869A (en) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド System and method for manufacturing semiconductor devices by implantation of carbon clusters
JP2009540531A (en) * 2006-06-13 2009-11-19 セムイクウィップ・インコーポレーテッド Ion beam apparatus and ion implantation method
WO2010016457A1 (en) * 2008-08-06 2010-02-11 株式会社Sumco Epitaxial silicon wafer and method for production thereof
JP2010034330A (en) * 2008-07-29 2010-02-12 Sumco Corp Epitaxial wafer and method of manufacturing the same
JP2010114409A (en) * 2008-10-10 2010-05-20 Sony Corp Soi substrate and method for manufacturing the same, solid-state image pickup device and method for manufacturing the same, and image pickup device
JP2010541247A (en) * 2007-09-27 2010-12-24 ティーイーエル エピオン インコーポレイテッド Method for improving electrical leakage characteristics and suppressing electromigration in semiconductor devices
JP2011151318A (en) * 2010-01-25 2011-08-04 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
JP2012049397A (en) * 2010-08-27 2012-03-08 Sumco Corp Method of manufacturing silicon wafer

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166032A (en) * 1985-01-17 1986-07-26 Matsushita Electronics Corp Semiconductor substrate
JPH06163556A (en) * 1992-11-26 1994-06-10 Nec Corp Semiconductor device
JP2001177086A (en) * 1999-12-21 2001-06-29 Sony Corp Image pickup element and its manufacturing method
JP2003163216A (en) * 2001-09-12 2003-06-06 Wacker Nsce Corp Epitaxial silicon wafer and its manufacturing method
JP2009518869A (en) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド System and method for manufacturing semiconductor devices by implantation of carbon clusters
JP2009540531A (en) * 2006-06-13 2009-11-19 セムイクウィップ・インコーポレーテッド Ion beam apparatus and ion implantation method
JP2008294245A (en) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd Method of manufacturing epitaxial wafer, and epitaxial wafer
JP2009038124A (en) * 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd Epitaxial wafer manufacturing method and epitaxial wafer
JP2010541247A (en) * 2007-09-27 2010-12-24 ティーイーエル エピオン インコーポレイテッド Method for improving electrical leakage characteristics and suppressing electromigration in semiconductor devices
JP2010034330A (en) * 2008-07-29 2010-02-12 Sumco Corp Epitaxial wafer and method of manufacturing the same
WO2010016457A1 (en) * 2008-08-06 2010-02-11 株式会社Sumco Epitaxial silicon wafer and method for production thereof
JP2010114409A (en) * 2008-10-10 2010-05-20 Sony Corp Soi substrate and method for manufacturing the same, solid-state image pickup device and method for manufacturing the same, and image pickup device
JP2011151318A (en) * 2010-01-25 2011-08-04 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
JP2012049397A (en) * 2010-08-27 2012-03-08 Sumco Corp Method of manufacturing silicon wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200074964A (en) * 2018-02-27 2020-06-25 가부시키가이샤 사무코 Method for manufacturing semiconductor epitaxial wafer and method for manufacturing semiconductor device
KR102382500B1 (en) 2018-02-27 2022-04-01 가부시키가이샤 사무코 Method of manufacturing semiconductor epitaxial wafer and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JP5799936B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP5673811B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP6065848B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP5799935B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
WO2014076933A1 (en) Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element
KR101917347B1 (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor
JP6107068B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
TWI611482B (en) Method for manufacturing semiconductor epitaxial wafer and method for manufacturing solid-state imaging device
JP6535432B2 (en) Method of manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of manufacturing solid-state imaging device
JP6508030B2 (en) Method of manufacturing silicon epitaxial wafer and method of manufacturing solid-state imaging device
JP6280301B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6221928B2 (en) Manufacturing method of semiconductor epitaxial wafer and manufacturing method of solid-state imaging device
JP6289805B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP2017175145A (en) Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method
JP6361779B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6278592B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP2015220242A (en) Semiconductor epitaxial wafer manufacturing method and solid state image pickup element manufacturing method
JP6318728B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP2017183736A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor
JP2017175143A (en) Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180531