JP2009038124A - Epitaxial wafer manufacturing method and epitaxial wafer - Google Patents

Epitaxial wafer manufacturing method and epitaxial wafer Download PDF

Info

Publication number
JP2009038124A
JP2009038124A JP2007199569A JP2007199569A JP2009038124A JP 2009038124 A JP2009038124 A JP 2009038124A JP 2007199569 A JP2007199569 A JP 2007199569A JP 2007199569 A JP2007199569 A JP 2007199569A JP 2009038124 A JP2009038124 A JP 2009038124A
Authority
JP
Japan
Prior art keywords
layer
carbon
resistivity
epitaxial
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007199569A
Other languages
Japanese (ja)
Inventor
Takemine Magari
偉峰 曲
Hiroyuki Kobayashi
裕之 小林
Takashi Sayama
隆司 佐山
Shoichi Takamizawa
彰一 高見澤
Kiyoshi Mitani
清 三谷
Naohisa Toda
尚久 戸田
Tadayuki Mogi
均之 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2007199569A priority Critical patent/JP2009038124A/en
Priority to PCT/JP2008/001740 priority patent/WO2009016794A1/en
Priority to TW097125613A priority patent/TW200924065A/en
Publication of JP2009038124A publication Critical patent/JP2009038124A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an epitaxial wafer wherein a low-resistivity ion implanted layer, a high-resistivity epitaxial layer and a region where the resistivity transits between such layers are sharply formed, and a problem of generating contamination due to heavy metal impurity is eliminated. <P>SOLUTION: Provided is the epitaxial wafer manufacturing method wherein an epitaxial layer is formed on a silicon single crystal substrate. In the method, only carbon ions are implanted into an N-type silicon single crystal substrate to form a carbon ion implanted layer, then, on the surface of the N-type silicon single crystal substrate whereupon the carbon ion implanted layer is formed, the epitaxial layer is formed so that the thickness of a region where resistivity transits from the epitaxial layer toward the carbon ion implanted layer is 2 μm or less. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、シリコン単結晶基板上にエピタキシャル層を形成したエピタキシャルウェーハおよびその製造方法に関する。   The present invention relates to an epitaxial wafer in which an epitaxial layer is formed on a silicon single crystal substrate and a method for manufacturing the same.

現在の半導体装置の大部分は、単結晶の基板か、またはその上にエピタキシャル層を一層だけ成長させたエピタキシャルウェーハで製造されている。エピタキシャルウェーハは、半導体装置を製造する観点から見ると、基板とは異なる抵抗率を有する電気的活性層を形成することができるので半導体装置を設計する際の自由度が大きく、また結晶欠陥の原因になる酸素や炭素の濃度が低い高純度の単結晶薄膜を任意の厚さに形成することができる等の利点が多い。   Most of the current semiconductor devices are manufactured from a single crystal substrate or an epitaxial wafer on which only one epitaxial layer is grown. From the viewpoint of manufacturing a semiconductor device, the epitaxial wafer can form an electrically active layer having a resistivity different from that of the substrate, so that the degree of freedom in designing the semiconductor device is large and the cause of crystal defects. There are many advantages such as a high-purity single crystal thin film having a low concentration of oxygen or carbon that can be formed to an arbitrary thickness.

このため、高耐圧半導体装置やバイポーラ集積回路装置やCCD等で製品に実用化されている。特にCCDにエピタキシャルウェーハを用いる場合は、低抵抗の基板上に同一導電型で高抵抗のエピタキシャル層を設けてCCDを形成することによって、エピタキシャル層を形成することなく高抵抗の基板に直接CCDを形成した場合に比べて、電子シャッタ用の電圧等としての基板電圧を大幅に低減させる可能性が生じる。この様なエピタキシャルウェーハでは、従来は、基板に不純物としてPを添加していた。   For this reason, it has been put to practical use in products such as high voltage semiconductor devices, bipolar integrated circuit devices, CCDs and the like. In particular, when an epitaxial wafer is used for a CCD, a CCD is formed by providing a high-resistance epitaxial layer of the same conductivity type on a low-resistance substrate, so that the CCD is directly formed on the high-resistance substrate without forming an epitaxial layer. Compared with the case where it is formed, there is a possibility that the substrate voltage as a voltage for an electronic shutter or the like is significantly reduced. In such an epitaxial wafer, conventionally, P is added as an impurity to the substrate.

更に、低抵抗のエピタキシャル層と高抵抗のエピタキシャル層との二層のエピタキシャル層を基板上に順次に積層させたエピタキシャルウェーハで半導体装置を形成すれば、基板の特性による制約が原理的になく、また基板の不純物濃度の不均一さが半導体装置の特性に反映されることもないので、理想的な構造であると考えられる。そして、この様なエピタキシャルウェーハでも、従来は、下層側のエピタキシャル層に不純物としてPを添加していた。   Furthermore, if a semiconductor device is formed with an epitaxial wafer in which two epitaxial layers of a low-resistance epitaxial layer and a high-resistance epitaxial layer are sequentially laminated on the substrate, there are no restrictions due to the characteristics of the substrate in principle. In addition, the non-uniformity of the impurity concentration of the substrate is not reflected in the characteristics of the semiconductor device, which is considered to be an ideal structure. In such an epitaxial wafer, conventionally, P is added as an impurity to the lower epitaxial layer.

ところで、基板上に二層のエピタキシャル層を積層させたエピタキシャルウェーハにCCDを形成した場合、上層側のエピタキシャル層の膜厚が10μm以下でなければ、シャッタ電圧を低減させる効果がない。なお、膜厚の下限は4μmであり、これはCCDを形成するために必要な厚さである。   By the way, when a CCD is formed on an epitaxial wafer in which two epitaxial layers are laminated on a substrate, there is no effect of reducing the shutter voltage unless the film thickness of the upper epitaxial layer is 10 μm or less. The lower limit of the film thickness is 4 μm, which is a thickness necessary for forming a CCD.

一方、上層側のエピタキシャル層の膜厚を8μmに固定し且つその不純物濃度をCCDとして動作可能な最適値に固定した場合、不純物濃度の比が10倍以上でなければ、シャッタ電圧を低減させる効果がない。   On the other hand, when the film thickness of the upper epitaxial layer is fixed to 8 μm and the impurity concentration is fixed to an optimum value operable as a CCD, the effect of reducing the shutter voltage is achieved unless the impurity concentration ratio is 10 times or more. There is no.

ところが、Pは拡散係数が大きい。このため、エピタキシャル層が一層であるエピタキシャルウェーハでは、高温の熱処理を受けると、Pが基板からエピタキシャル層へ拡散して、不純物濃度が安定なエピタキシャル層を形成することができなかった。しかも、エピタキシャル層が一層であるので、基板の不純物濃度の不均一さが半導体装置の特性に反映され、CCDでは画像のムラが生じていた。従って、このエピタキシャルウェーハでは、特性の均一な半導体装置を形成することができなかった。   However, P has a large diffusion coefficient. For this reason, in an epitaxial wafer having a single epitaxial layer, when high-temperature heat treatment is applied, P diffuses from the substrate to the epitaxial layer, and an epitaxial layer with a stable impurity concentration cannot be formed. In addition, since the epitaxial layer is a single layer, the non-uniformity of the impurity concentration of the substrate is reflected in the characteristics of the semiconductor device, and image unevenness occurs in the CCD. Therefore, a semiconductor device having uniform characteristics cannot be formed with this epitaxial wafer.

そこで、基板に拡散係数の小さいAsとCをイオン注入し、その注入した表面の上にエピタキシャル層を形成する技術が開示された(特許文献1参照)。しかし、Asの拡散係数が小さいとはいっても、その後の熱処理によりAs注入層からその上層のエピタキシャル層にAsが拡散してしまい、表面側のエピタキシャル層とAs注入層の抵抗率の遷移領域をなかなかシャープにすることができなかった。しかも、Asは安全性にも問題があり、不純物としてPを添加した基板ほど一般的でない。   Therefore, a technique has been disclosed in which As and C having a small diffusion coefficient are ion-implanted into a substrate and an epitaxial layer is formed on the implanted surface (see Patent Document 1). However, even though the diffusion coefficient of As is small, As is diffused from the As implantation layer to the upper epitaxial layer by the subsequent heat treatment, and the resistivity transition region between the epitaxial layer on the surface side and the As implantation layer is changed. It was difficult to sharpen. In addition, As has a safety problem and is not as common as a substrate to which P is added as an impurity.

更に、エピタキシャル層の成長時には一般に重金属不純物による汚染が発生するので、エピタキシャルウェーハの表面付近の汚染によって電気的活性層の発生ライフタイム、つまりキャリアの発生から再結合までの時間が5m秒以下と、一般的なCZ法で成長させた基板の10m秒に比べて短い。このため、特性の優れた半導体装置を形成することも困難であり、CCDでは白点や暗電流の増加が認められた。   Furthermore, since contamination by heavy metal impurities generally occurs during the growth of the epitaxial layer, the generation lifetime of the electrically active layer due to contamination near the surface of the epitaxial wafer, that is, the time from generation of carriers to recombination is 5 ms or less, It is shorter than 10 ms of a substrate grown by a general CZ method. For this reason, it is difficult to form a semiconductor device having excellent characteristics, and an increase in white spots and dark current was recognized in the CCD.

特開平6−163410号公報JP-A-6-163410

本発明は、上記問題に鑑みてなされたものであって、低抵抗率のイオン注入層と高抵抗率のエピタキシャル層と、これらの間の抵抗率が遷移する領域をシャープなものにするとともに、重金属不純物による汚染の問題が発生しないエピタキシャルウェーハを製造する方法を提供することを目的としている。   The present invention has been made in view of the above problem, and while sharpening the region where the resistivity transition between the low resistivity ion implantation layer and the high resistivity epitaxial layer, An object of the present invention is to provide a method for manufacturing an epitaxial wafer which does not cause the problem of contamination by heavy metal impurities.

上記課題を解決するため、本発明では、シリコン単結晶基板にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、N型シリコン単結晶基板に炭素イオンのみを注入して炭素イオン注入層を形成し、その後、該炭素イオン注入層を形成した前記N型シリコン単結晶基板の表面に前記エピタキシャル層を形成し、前記エピタキシャル層から前記炭素イオン注入層にかけて抵抗率が遷移する領域の厚さが、2μm以下となるようにすることを特徴とするエピタキシャルウェーハの製造方法を提供する(請求項1)。   In order to solve the above-mentioned problems, the present invention provides an epitaxial wafer manufacturing method for forming an epitaxial layer on a silicon single crystal substrate, wherein a carbon ion implanted layer is formed by implanting only carbon ions into an N-type silicon single crystal substrate. Then, the epitaxial layer is formed on the surface of the N-type silicon single crystal substrate on which the carbon ion implanted layer is formed, and the thickness of the region where the resistivity transitions from the epitaxial layer to the carbon ion implanted layer is as follows: An epitaxial wafer manufacturing method characterized in that the thickness is 2 μm or less is provided.

このように、本発明では、N型シリコン単結晶基板に炭素イオンを注入することにより、炭素イオン注入層に、図2に示すようなマイナスの電荷を帯びたA−Typeの構造の炭素複合体が形成される。図2は、本発明のエピタキシャルウェーハの炭素イオン注入層に形成される炭素複合体の一例を示す図である。図2に例示した炭素複合体は、その構造中に存在する一部の炭素の結合が不足しているため、マイナスの電荷を帯びている。そのため、この炭素複合体により炭素イオン注入層がマイナスの電荷を帯びる。そしてこの炭素イオン注入層が形成されたシリコン単結晶基板に電圧を印加すると、この炭素複合体よりマイナスの電荷が放出される。つまり、炭素複合体がドナーとしての役割を果たすため、炭素イオン注入層の抵抗率が低下し、表面側のエピタキシャル層やシリコン単結晶基板バルク中の抵抗率に比べ低くすることができる。   As described above, in the present invention, a carbon composite having an A-Type structure having a negative charge as shown in FIG. 2 is implanted into the carbon ion implanted layer by implanting carbon ions into the N-type silicon single crystal substrate. Is formed. FIG. 2 is a diagram showing an example of a carbon composite formed in the carbon ion implantation layer of the epitaxial wafer of the present invention. The carbon composite illustrated in FIG. 2 has a negative charge because some carbon bonds existing in the structure are insufficient. Therefore, the carbon ion implantation layer is negatively charged by the carbon composite. When a voltage is applied to the silicon single crystal substrate on which the carbon ion implanted layer is formed, negative charges are released from the carbon composite. That is, since the carbon composite plays a role as a donor, the resistivity of the carbon ion implanted layer is lowered, and can be made lower than the resistivity in the epitaxial layer on the surface side or the bulk of the silicon single crystal substrate.

また、本発明の製造方法では、炭素イオンの拡散は起こらず、逆にイオン注入後の結晶性の回復熱処理やエピ工程中あるいはデバイス工程中において炭素イオン注入層に炭素イオンが凝集し、炭素濃度が注入深さを中心として高濃度となり、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の遷移領域を2μm以下になるように形成することが可能となる。   Further, in the manufacturing method of the present invention, carbon ions do not diffuse, and conversely, carbon ions aggregate in the carbon ion implanted layer during the crystallinity recovery heat treatment after the ion implantation, the epi process or the device process, and the carbon concentration It becomes possible to form such that the transition region of the resistivity between the epitaxial layer on the surface side and the carbon ion implantation layer is 2 μm or less.

そして、注入する元素は炭素イオンのみであるので、従来用いられてきた拡散や安全性に問題のあるAs等の元素を注入せず、イオン注入層の抵抗率をエピタキシャル層や基板に比べシャープに変化させることができ、かつ注入層を安定させることができるので、従来に比べ簡易な製造方法で本発明の効果を得ることができる。   Since the only element to be implanted is carbon ions, the resistivity of the ion-implanted layer is sharper than that of the epitaxial layer or the substrate without implanting conventionally used elements such as As that have problems with diffusion and safety. Since it can be changed and the injection layer can be stabilized, the effects of the present invention can be obtained with a simpler manufacturing method than in the prior art.

また、前記エピタキシャル層の厚さが4〜10μmになるように前記エピタキシャル層を形成することが好ましい(請求項2)。
このように、エピタキシャル層を上記範囲の厚さにすることで、例えば、デバイス工程において、エピタキシャル層にCCDを形成した場合に、シャッタ電圧を低減させることができる。つまり、特性の良好な半導体装置を形成することができるエピタキシャルウェーハを作製することができる。
The epitaxial layer is preferably formed so that the thickness of the epitaxial layer is 4 to 10 μm.
Thus, by setting the thickness of the epitaxial layer within the above range, for example, when a CCD is formed in the epitaxial layer in the device process, the shutter voltage can be reduced. That is, an epitaxial wafer capable of forming a semiconductor device with good characteristics can be manufactured.

また、前記炭素イオンを注入するドーズ量は、1×1014ions/cm以上とすることが好ましい(請求項3)。
このように、炭素イオンのドーズ量を上記範囲にすることで、炭素イオン注入層に形成される炭素複合体の総数を増加させることができ、これによって炭素イオン注入層の抵抗率をさらに低下させることができるため、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の差を大きくすることができる。
Moreover, it is preferable that the dose amount into which the carbon ions are implanted is 1 × 10 14 ions / cm 2 or more.
Thus, by making the dose amount of carbon ions within the above range, the total number of carbon composites formed in the carbon ion implanted layer can be increased, thereby further reducing the resistivity of the carbon ion implanted layer. Therefore, the difference in resistivity between the epitaxial layer on the surface side and the carbon ion implanted layer can be increased.

また、前記エピタキシャル層の抵抗率が、前記炭素イオン注入層の抵抗率に比べ10倍以上になるようにすることが好ましい(請求項4)。
このように、エピタキシャル層と炭素イオン注入層の抵抗率を10倍以上の差をつけることで、基板とエピタキシャル層の抵抗率が大幅にかつシャープに異なるエピタキシャルウェーハを作製することが可能となり、基板の特性による制約が原理的にないエピタキシャルウェーハを作製することができる。
Moreover, it is preferable that the resistivity of the epitaxial layer is 10 times or more than the resistivity of the carbon ion implanted layer.
Thus, by making a difference of 10 times or more between the resistivity of the epitaxial layer and the carbon ion implanted layer, it becomes possible to produce an epitaxial wafer in which the resistivity of the substrate and the epitaxial layer is significantly different from each other. It is possible to manufacture an epitaxial wafer that is not theoretically restricted by the above characteristics.

また、本発明では、シリコン単結晶基板にエピタキシャル層が形成されたエピタキシャルウェーハであって、前記シリコン単結晶基板はN型であり、かつその表面から炭素イオンのみが注入され炭素イオン注入層が形成されたものであり、該炭素イオン注入層が形成された前記シリコン単結晶基板の表面に前記エピタキシャル層が形成されたものであり、前記エピタキシャル層から前記炭素イオン注入層へかけて抵抗率が遷移する領域の厚さが、2μm以下であることを特徴とするエピタキシャルウェーハを提供する(請求項5)。   The present invention is also an epitaxial wafer in which an epitaxial layer is formed on a silicon single crystal substrate, wherein the silicon single crystal substrate is N-type and only carbon ions are implanted from its surface to form a carbon ion implanted layer. The epitaxial layer is formed on the surface of the silicon single crystal substrate on which the carbon ion implantation layer is formed, and the resistivity transitions from the epitaxial layer to the carbon ion implantation layer. An epitaxial wafer is provided in which the thickness of the region to be processed is 2 μm or less (claim 5).

このように、炭素イオンが注入されたことにより、炭素イオン注入層にマイナスの電荷を帯びた炭素複合体が形成されており、これによって炭素イオン注入層がマイナスの電荷を帯びる。そしてこの炭素イオン注入層が形成されたシリコン単結晶基板中の炭素イオン注入層の抵抗率は低下する。また、炭素イオンの拡散は起こらず、逆にエピ工程中やデバイス工程中に炭素イオン注入層に炭素イオンが凝集し、炭素濃度が注入深さを中心として高濃度となり、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の遷移領域の厚さが2μm以下のエピタキシャルウェーハとすることができる。
そして、注入するのは炭素イオンのみであって、従来用いられてきた拡散や安全性に問題のあるAs等の元素は注入する必要は無く、シャープな抵抗率分布を有するエピタキシャルウェーハとすることができる。
Thus, carbon ions are implanted, thereby forming a carbon composite having a negative charge in the carbon ion implanted layer, whereby the carbon ion implanted layer has a negative charge. And the resistivity of the carbon ion implantation layer in the silicon single crystal substrate on which the carbon ion implantation layer is formed decreases. In addition, carbon ions do not diffuse, and conversely, carbon ions aggregate in the carbon ion implanted layer during the epi process or device process, and the carbon concentration becomes high centering on the implantation depth. An epitaxial wafer having a resistivity transition region thickness of the carbon ion implantation layer of 2 μm or less can be obtained.
Then, only carbon ions are implanted, and it is not necessary to implant conventionally used elements such as As which have problems with diffusion and safety, and an epitaxial wafer having a sharp resistivity distribution can be obtained. it can.

また、前記エピタキシャル層の厚さが4〜10μmであることが好ましい(請求項6)。
このように、エピタキシャル層を上記範囲の厚さとすることで、例えば、エピタキシャル層にCCDを形成した場合に、シャッタ電圧を低減させることができる。つまり、電気特性が良好な半導体装置を形成することができるエピタキシャルウェーハとすることができる。
The epitaxial layer preferably has a thickness of 4 to 10 μm.
Thus, by setting the thickness of the epitaxial layer in the above range, for example, when a CCD is formed in the epitaxial layer, the shutter voltage can be reduced. That is, an epitaxial wafer capable of forming a semiconductor device with good electrical characteristics can be obtained.

また、前記シリコン単結晶基板は、前記注入された炭素イオンのドーズ量が1×1014ions/cm以上であることが好ましい(請求項7)。
このように、ドーズされた炭素イオン量が上記範囲であることで、炭素イオン注入層に形成される炭素複合体の総数を増加させることができ、これによって炭素イオン注入層の抵抗率をさらに低下させることができるため、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の差をさらに大きくすることができる。
The silicon single crystal substrate preferably has a dose amount of the implanted carbon ions of 1 × 10 14 ions / cm 2 or more.
Thus, when the amount of carbon ions dosed is in the above range, the total number of carbon composites formed in the carbon ion implanted layer can be increased, thereby further reducing the resistivity of the carbon ion implanted layer. Therefore, the difference in resistivity between the epitaxial layer on the surface side and the carbon ion implanted layer can be further increased.

また、前記エピタキシャル層の抵抗率が、前記炭素イオン注入層の抵抗率に比べ10倍以上であることが好ましい(請求項8)。
このように、エピタキシャル層と炭素イオン注入層の抵抗率が10倍以上の差があることで、基板とエピタキシャル層の抵抗率が大幅にかつシャープに異なるエピタキシャルウェーハとすることができ、基板の特性による制約が原理的にないエピタキシャルウェーハとすることができる。
Moreover, it is preferable that the resistivity of the epitaxial layer is 10 times or more as compared with the resistivity of the carbon ion implanted layer.
As described above, the difference between the resistivity of the epitaxial layer and the carbon ion implanted layer is 10 times or more, so that the resistivity of the substrate and the epitaxial layer can be greatly and sharply different from each other. It is possible to make an epitaxial wafer in which there is no restriction by the principle.

以上説明したように、本発明では、N型シリコン単結晶ウェーハに炭素イオンを注入して、その後、炭素イオン注入面にエピタキシャル層を形成する。このことによって炭素イオン注入層にマイナスの電荷を帯びた炭素複合体が形成され、この炭素複合体がキャリアとして作用して、炭素イオン注入層の抵抗率を低下させることができる。また、エピ成長工程やデバイス工程において炭素イオンは注入深さ付近を中心として凝集して高濃度となり、炭素イオン注入層の抵抗率はさらに低下することとなり、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の遷移領域を2μm以下のシャープなものとすることができる。これによって、低抵抗率の層と高抵抗率のエピタキシャル層との二つの層を有するエピタキシャルウェーハを得ることができる。よって良好な特性を有した半導体装置をエピタキシャル層の表面に作製することができるようになる。
そして、炭素イオンのみを注入することで本発明の効果を得ることができるので、従来に比べ、安全であり、かつ簡易な製造方法とすることができ、さらに電気特性が良好なエピタキシャルウェーハを得ることができる。
As described above, in the present invention, carbon ions are implanted into an N-type silicon single crystal wafer, and then an epitaxial layer is formed on the carbon ion implanted surface. As a result, a carbon composite having a negative charge is formed in the carbon ion implanted layer, and the carbon composite can act as a carrier to reduce the resistivity of the carbon ion implanted layer. In addition, in the epi-growth process and device process, carbon ions agglomerate around the implantation depth and become a high concentration, and the resistivity of the carbon ion implanted layer further decreases, and the epitaxial layer on the surface side and the carbon ion implanted layer are further reduced. The resistivity transition region can be made as sharp as 2 μm or less. Thereby, an epitaxial wafer having two layers of a low resistivity layer and a high resistivity epitaxial layer can be obtained. Therefore, a semiconductor device having good characteristics can be manufactured on the surface of the epitaxial layer.
Then, since the effects of the present invention can be obtained by implanting only carbon ions, an epitaxial wafer that is safer and simpler than conventional methods and that has good electrical characteristics can be obtained. be able to.

以下、本発明についてより具体的に説明する。
前述のように、低抵抗のイオン注入層と高抵抗のエピタキシャル層とを有し、これらの間で抵抗率が変化して遷移する領域がシャープであるようにするとともに、重金属不純物による汚染の問題が発生しないエピタキシャルウェーハを製造する方法の開発が待たれていた。
Hereinafter, the present invention will be described more specifically.
As mentioned above, it has a low-resistance ion-implanted layer and a high-resistance epitaxial layer, and the region where the resistivity changes and transitions between them is sharp, and the problem of contamination by heavy metal impurities The development of a method for manufacturing an epitaxial wafer that does not generate the problem has been awaited.

そこで、本発明者らは、拡散係数が小さく、かつ重金属汚染の発生しない非金属元素を注入して課題を解決できないか鋭意検討を重ねた。   Therefore, the present inventors have intensively studied whether a problem can be solved by injecting a nonmetallic element having a small diffusion coefficient and no heavy metal contamination.

その結果、本発明者らは、N型シリコン単結晶基板において炭素をイオン注入すると、炭素イオン注入層にマイナスの電荷を帯びた炭素複合体が形成され、その炭素複合体がキャリアとして作用して炭素イオン注入層の抵抗率を変化させることができ、さらに、炭素複合体が凝集するため、炭素イオンの拡散が抑制されるため、炭素イオン注入層を安定させることができる。これによって、拡散や安全性に問題のあるAsを用いることなく、低抵抗率層と高抵抗率層の二層を有したエピタキシャルウェーハを作製できることを見出し、本発明を完成させた。   As a result, when the present inventors ion-implanted carbon in the N-type silicon single crystal substrate, a carbon composite having a negative charge is formed in the carbon ion-implanted layer, and the carbon composite acts as a carrier. The resistivity of the carbon ion implanted layer can be changed, and furthermore, since the carbon composite is aggregated, the diffusion of carbon ions is suppressed, so that the carbon ion implanted layer can be stabilized. As a result, it has been found that an epitaxial wafer having two layers of a low resistivity layer and a high resistivity layer can be produced without using As which is problematic in diffusion and safety, and the present invention has been completed.

以下、本発明について図1を用いてさらに詳細に説明するが、本発明はこれらに限定されるものではない。図1は本発明のエピタキシャルウェーハを説明する断面説明図である。
シリコン単結晶基板11に、炭素イオンが注入されることによって形成された炭素イオン注入層12に、格子間炭素(C)、格子間酸素(O)、格子間シリコン(Si)等からなる複合体が形成されたものであって、炭素イオン注入層12が形成されたシリコン単結晶基板11の表面上にエピタキシャル層13が形成されたものである。
ここで、炭素イオン注入によって炭素イオン注入層12に形成される炭素複合体として挙げられるのは、C(Si、C(Si等である。
Hereinafter, the present invention will be described in more detail with reference to FIG. 1, but the present invention is not limited thereto. FIG. 1 is a cross-sectional explanatory view illustrating an epitaxial wafer of the present invention.
A carbon ion implantation layer 12 formed by implanting carbon ions into a silicon single crystal substrate 11 is made of interstitial carbon (C i ), interstitial oxygen (O i ), interstitial silicon (Si I ), or the like. In other words, an epitaxial layer 13 is formed on the surface of the silicon single crystal substrate 11 on which the carbon ion implanted layer 12 is formed.
Here, examples of the carbon composite formed in the carbon ion implanted layer 12 by carbon ion implantation include C i (Si I ) n and C i O i (Si I ) n .

本発明のエピタキシャルウェーハは以下のような工程で作製することができ、以下にその一例を示すが、本発明のエピタキシャルウェーハの製造方法は以下に限定されるものではない。   The epitaxial wafer of the present invention can be produced by the following steps, and an example thereof is shown below, but the method for producing the epitaxial wafer of the present invention is not limited to the following.

まず、N型の単結晶シリコン基板を準備する。このシリコン基板は、通常CZ法により作製され、ドーパントとしてはP、As、Sbが挙げられる。
このシリコン単結晶基板のいずれか一方の主表面に、高電流イオン注入機を用いて、As等を注入することなく炭素イオンのみ注入を行って、このシリコン単結晶基板に炭素イオン注入層を形成する。
ここで、シリコン単結晶基板にイオン注入する元素は炭素イオンだけである。
First, an N-type single crystal silicon substrate is prepared. This silicon substrate is usually produced by the CZ method, and examples of the dopant include P, As, and Sb.
A carbon ion implantation layer is formed on this silicon single crystal substrate by injecting only carbon ions into one of the main surfaces of this silicon single crystal substrate using a high current ion implanter without implanting As or the like. To do.
Here, carbon ions are the only elements implanted into the silicon single crystal substrate.

ここで、炭素イオンのドーズ量としては1×1014ions/cm以上とすることができる。
上記の範囲のドーズ量とすることで、炭素イオン注入層に形成される炭素複合体の総数を増加させることができ、これによって炭素イオン注入層の抵抗率をさらに低下させることができ、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の差を大きくすることができる。
また、炭素イオンドーズ量と相関して抵抗率を変化させることができるため、所望の抵抗率を得られるように炭素イオンのドーズ量を選択することもできる。このように炭素イオン注入量によってイオン注入層の抵抗率を制御することができる。
Here, the dose amount of carbon ions can be set to 1 × 10 14 ions / cm 2 or more.
By setting the dose in the above range, the total number of carbon composites formed in the carbon ion implanted layer can be increased, whereby the resistivity of the carbon ion implanted layer can be further reduced, and the surface side The difference in resistivity between the epitaxial layer and the carbon ion implanted layer can be increased.
Further, since the resistivity can be changed in correlation with the carbon ion dose, the dose of carbon ions can be selected so as to obtain a desired resistivity. Thus, the resistivity of the ion implantation layer can be controlled by the carbon ion implantation amount.

この炭素イオンの注入後に、RTA装置によって結晶性の回復熱処理を行うことが好ましい。
このように結晶性の回復熱処理を行うことで、炭素イオン注入によって乱れた基板の結晶性を回復することが可能であり、これによってエピタキシャル層をそのウェーハ表面に形成する際にエピ欠陥が発生することを抑制できる。また、炭素複合体をこの段階で形成して炭素濃度分布(抵抗率分布)をシャープなものにすることも可能となる。
After this carbon ion implantation, it is preferable to perform a crystalline recovery heat treatment by an RTA apparatus.
By performing the crystallinity recovery heat treatment in this way, it is possible to recover the crystallinity of the substrate disturbed by the carbon ion implantation, which causes epi defects when the epitaxial layer is formed on the wafer surface. This can be suppressed. It is also possible to form a carbon composite at this stage to sharpen the carbon concentration distribution (resistivity distribution).

その後、炭素イオンを注入した面に、エピタキシャル層を形成する。エピタキシャル層の形成には一般的な条件を用いることができる。
たとえば、HをキャリアガスとしてSiHCl等のソースガスをチャンバー内に導入し、サセプタ上に配置した炭素イオン注入層を有したウェーハ上に、1050〜1250℃程度でCVD法により、エピタキシャル成長することができる。
Thereafter, an epitaxial layer is formed on the surface implanted with carbon ions. General conditions can be used to form the epitaxial layer.
For example, a source gas such as SiHCl 3 is introduced into the chamber using H 2 as a carrier gas, and epitaxial growth is performed by CVD at about 1050 to 1250 ° C. on a wafer having a carbon ion implantation layer disposed on the susceptor. Can do.

ここで、形成するエピタキシャル層の厚さを4〜10μmとすることができる。
エピタキシャル層を上記範囲の厚さにすることで、例えば、デバイス工程において、エピタキシャル層にCCDを形成した場合に、シャッタ電圧を低減させることができる。つまり、良好な電気特性を有した半導体装置を形成することができるエピタキシャルウェーハを製造することができる。
Here, the thickness of the formed epitaxial layer can be 4 to 10 μm.
By setting the thickness of the epitaxial layer within the above range, for example, when a CCD is formed in the epitaxial layer in the device process, the shutter voltage can be reduced. That is, an epitaxial wafer that can form a semiconductor device having good electrical characteristics can be manufactured.

また、本発明では、エピタキシャル層から炭素イオン注入層へかけて抵抗率が遷移する領域の厚さを2μm以下となるようにエピタキシャルウェーハを作製する。
抵抗率が深さ方向に変化して遷移する領域の厚さを2μm以下にすることで、抵抗率の遷移領域を従来に比べシャープなものにすることができ、これによって良好な電気特性のエピタキシャルウェーハを作製することができる。
Moreover, in this invention, an epitaxial wafer is produced so that the thickness of the area | region where a resistivity transitions from an epitaxial layer to a carbon ion implantation layer may be set to 2 micrometers or less.
By making the thickness of the region where the resistivity changes in the depth direction and transitions to 2 μm or less, the resistivity transition region can be made sharper than the conventional one, which makes epitaxials with good electrical characteristics. A wafer can be fabricated.

また、形成されたエピタキシャル層の抵抗率が、炭素イオン注入層の抵抗率に比べて10倍以上になるようにすることができる。
これによって、抵抗率の異なる二層を有するエピタキシャルウェーハを作製することが可能となり、基板の特性による制約が原理的にないエピタキシャルウェーハを得ることができる。
In addition, the resistivity of the formed epitaxial layer can be made 10 times or more that of the carbon ion implanted layer.
This makes it possible to produce an epitaxial wafer having two layers with different resistivity, and an epitaxial wafer that is not theoretically restricted by the characteristics of the substrate can be obtained.

このように、本発明によれば、炭素イオン注入層に、マイナスの電荷を帯びたA−Typeの構造の炭素複合体が形成され、この炭素複合体により炭素イオン注入層がマイナスの電荷を帯びる。そしてこの炭素イオン注入層が形成されたシリコン単結晶基板に電圧を印加すると、この炭素複合体よりマイナスの電荷が放出される。つまり、炭素複合体がドナーとしての役割を果たすため、炭素イオン注入層の抵抗率が低下し、表面側のエピタキシャル層やシリコン単結晶基板バルク中の抵抗率に比べ低くすることができる。   As described above, according to the present invention, a carbon composite having a negative A-type structure is formed in the carbon ion implanted layer, and the carbon ion implanted layer is negatively charged by the carbon composite. . When a voltage is applied to the silicon single crystal substrate on which the carbon ion implanted layer is formed, negative charges are released from the carbon composite. That is, since the carbon composite plays a role as a donor, the resistivity of the carbon ion implanted layer is lowered, and can be made lower than the resistivity in the epitaxial layer on the surface side or the bulk of the silicon single crystal substrate.

また、本発明のエピタキシャルウェーハは、炭素イオン注入層からの炭素イオンの拡散はほとんど起こらず、逆に、回復熱処理やエピ工程中に炭素イオン注入層に炭素イオンが凝集し、炭素濃度が注入深さを中心として高濃度となり、表面側のエピタキシャル層と炭素イオン注入層の抵抗率の遷移領域を極めてシャープなものにすることが可能となる。また、炭素複合体が凝集することで、炭素イオン注入層から炭素が拡散することを抑制する効果が得られるため、炭素イオン注入層の抵抗率が変化することを防ぐこともできる。   Further, in the epitaxial wafer of the present invention, almost no diffusion of carbon ions from the carbon ion implanted layer occurs. Conversely, carbon ions aggregate in the carbon ion implanted layer during the recovery heat treatment or epi process, and the carbon concentration becomes the implantation depth. It becomes possible to make the transition region of resistivity between the epitaxial layer on the surface side and the carbon ion implanted layer extremely sharp. Moreover, since the carbon composite aggregates, an effect of suppressing the diffusion of carbon from the carbon ion implanted layer is obtained, so that the resistivity of the carbon ion implanted layer can be prevented from changing.

上述したように、炭素イオン注入層の抵抗率をエピタキシャル層や基板バルク中に比べて変化させたうえ、抵抗率の遷移する領域の厚さが薄いものにすることができ、かつその抵抗率は安定なものにすることができるため、本発明によれば、抵抗率が異なる層を有するエピタキシャルウェーハを容易に得ることができる。そしてその電気特性は均一で、かつ安定したものであるので、このようなエピタキシャルウェーハの表面に半導体装置を作製すれば、性能が良好な装置を得ることができる。
そして、上述した効果によって、熱処理中の拡散や安全性に問題があり、重金属不純物となりえるAs、Sb等を使用することなく、低抵抗率の層と高抵抗率のエピタキシャル層の二層を有したエピタキシャルウェーハを作製することができる。
As described above, the resistivity of the carbon ion implanted layer can be changed as compared with that in the epitaxial layer or the substrate bulk, and the thickness of the region where the resistivity transition can be reduced, and the resistivity is Since it can be made stable, according to the present invention, an epitaxial wafer having layers with different resistivity can be easily obtained. Since the electrical characteristics are uniform and stable, a device having good performance can be obtained by manufacturing a semiconductor device on the surface of such an epitaxial wafer.
Due to the effects described above, there is a problem in diffusion and safety during heat treatment, and there are two layers of a low resistivity layer and a high resistivity epitaxial layer without using As, Sb, etc., which can be heavy metal impurities. An epitaxial wafer can be produced.

さらに、エピタキシャル層の直下に炭素イオン注入層が形成されているため、ゲッタリング効果も高い。特に、本発明では、エピタキシャル層から炭素イオン注入層にかけて抵抗率が遷移する領域がシャープになっているので、ゲッタリング効果も集中しており、より効果大である。   Furthermore, since the carbon ion implantation layer is formed immediately below the epitaxial layer, the gettering effect is also high. In particular, in the present invention, since the region where the resistivity transitions from the epitaxial layer to the carbon ion implantation layer is sharp, the gettering effect is also concentrated and the effect is more significant.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
まず、直径200mmのN型シリコン単結晶基板を準備した。準備したN型シリコン単結晶基板の抵抗率は10Ωcmであり、表面の自然酸化膜の厚さは25nmであり、ドーパントにはPを用いた。
次に、その単結晶基板に、ドーズ量1×1015atoms/cm、加速エネルギー80keVの条件で、高電流イオン注入機を用いて炭素をイオン注入して、炭素イオン注入層を形成した。
その後、アンモニア濃度が1.0%のアルゴン雰囲気下にて急速加熱・急速冷却(RTA)装置を用いて、1175℃・30秒の条件で結晶性の回復のための熱処理を行った。
その後、1130℃の処理条件で、炭素イオン注入層を形成した単結晶基板の表面にエピタキシャル層を形成し、エピタキシャルウェーハを作製した。形成したエピタキシャル層の厚さは約6μmであった。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Example 1)
First, an N-type silicon single crystal substrate having a diameter of 200 mm was prepared. The resistivity of the prepared N-type silicon single crystal substrate was 10 Ωcm, the thickness of the natural oxide film on the surface was 25 nm, and P was used as the dopant.
Next, carbon was ion-implanted into the single crystal substrate using a high-current ion implanter under the conditions of a dose of 1 × 10 15 atoms / cm 2 and an acceleration energy of 80 keV to form a carbon ion implanted layer.
Thereafter, heat treatment was performed for crystallinity recovery at 1175 ° C. for 30 seconds using a rapid heating / rapid cooling (RTA) apparatus in an argon atmosphere with an ammonia concentration of 1.0%.
Thereafter, an epitaxial layer was formed on the surface of the single crystal substrate on which the carbon ion implanted layer was formed under the processing conditions of 1130 ° C., and an epitaxial wafer was manufactured. The thickness of the formed epitaxial layer was about 6 μm.

その後、作製したエピタキシャルウェーハの評価を以下の方法で行った。
作製したエピタキシャル層の表面から深さ方向の炭素濃度分布を評価するために、二次イオン質量分析法によって炭素濃度を評価した。ここで、デバイス熱処理後に本発明のエピタキシャルウェーハの様子も評価するために、デバイス熱処理に相当する2段階熱処理を行った。条件としては窒素(97%)、酸素(3%)の混合ガス雰囲気下で800℃4時間および1000℃16時間とした。測定するウェーハは、前述した熱処理を行う前後のウェーハとした。その結果を図3に示す。図3は本発明の実施例1のエピタキシャルウェーハのデバイス熱処理前後における表面から深さ方向の炭素濃度分布の一例を示す図である。
また、作製したエピタキシャルウェーハの深さ方向の抵抗率分布及びキャリア濃度分布を評価するために、SR法及びSCM(Scanning Capacitance Microscope)法によって、エピタキシャルウェーハの深さ方向の抵抗率が変化する遷移領域を評価した。その結果を図5に示す。図5は、本発明の実施例と後述する比較例のエピタキシャルウェーハの表面からの深さ方向の抵抗率の遷移を示した図である。
Thereafter, the produced epitaxial wafer was evaluated by the following method.
In order to evaluate the carbon concentration distribution in the depth direction from the surface of the produced epitaxial layer, the carbon concentration was evaluated by secondary ion mass spectrometry. Here, in order to evaluate the state of the epitaxial wafer of the present invention after the device heat treatment, a two-step heat treatment corresponding to the device heat treatment was performed. The conditions were 800 ° C. for 4 hours and 1000 ° C. for 16 hours in a mixed gas atmosphere of nitrogen (97%) and oxygen (3%). The wafer to be measured was the wafer before and after performing the heat treatment described above. The result is shown in FIG. FIG. 3 is a view showing an example of a carbon concentration distribution in the depth direction from the surface before and after device heat treatment of the epitaxial wafer according to Example 1 of the present invention.
Further, in order to evaluate the resistivity distribution and the carrier concentration distribution in the depth direction of the manufactured epitaxial wafer, a transition region in which the resistivity in the depth direction of the epitaxial wafer is changed by the SR method and the SCM (Scanning Capacitance Microscope) method. Evaluated. The result is shown in FIG. FIG. 5 is a diagram showing a change in resistivity in the depth direction from the surface of an epitaxial wafer of an example of the present invention and a comparative example described later.

図3に示すように、実施例1のエピタキシャルウェーハは、エピタキシャル層形成後は、炭素は注入深さ付近に集中して存在しており、濃度分布の変化は滑らかなものであることが評価結果より分かる。そして、熱処理後のエピタキシャルウェーハでは、炭素は注入深さ付近に集中して分布しており、注入深さ付近に鋭いピークが観察された。   As shown in FIG. 3, in the epitaxial wafer of Example 1, after the formation of the epitaxial layer, carbon is concentrated near the implantation depth, and the change in concentration distribution is smooth. I understand more. In the epitaxial wafer after the heat treatment, carbon was concentrated and distributed near the implantation depth, and a sharp peak was observed near the implantation depth.

図4は、図3の評価結果を基にした、本発明と従来技術のエピタキシャルウェーハ中に注入した注入元素の深さ方向の濃度分布が、後の処理工程においてどの様に変遷するかを調査した図である。図4(a)は、本発明のエピタキシャルウェーハにおける注入元素の深さ方向の濃度分布が工程によってどの様に変化するかを示した図である。図4(b)は後に示す比較例の濃度分布の変化を示した図である。   FIG. 4 shows how the concentration distribution in the depth direction of the implanted elements implanted in the epitaxial wafer of the present invention and the prior art changes based on the evaluation results of FIG. 3 in the subsequent processing steps. FIG. FIG. 4A is a diagram showing how the concentration distribution of the implanted element in the depth direction in the epitaxial wafer of the present invention changes depending on the process. FIG. 4B is a diagram showing a change in concentration distribution of a comparative example shown later.

図4(a)に示したように、本発明のエピタキシャルウェーハにおいては、注入された炭素元素は、基板にイオン注入した直後では注入深さを中心としてマクスウェル分布をしている。その後、エピタキシャル層を形成する際に基板が高温になるために、注入された炭素は一部少量がエピタキシャル層方向や単結晶基板に拡散するが、本発明では前述したように炭素複合体の凝集効果によって注入深さを中心として炭素濃度が上昇する。さらに、デバイス熱処理によって、一部が注入層の外部にさらに拡散するが、凝集効果によって濃度分布は注入深さを中心としてさらにシャープな分布となる。   As shown in FIG. 4A, in the epitaxial wafer of the present invention, the implanted carbon element has a Maxwell distribution centering on the implantation depth immediately after ion implantation into the substrate. Thereafter, when the epitaxial layer is formed, the temperature of the substrate becomes high, so that a small amount of the implanted carbon diffuses in the direction of the epitaxial layer or the single crystal substrate. The effect increases the carbon concentration around the implantation depth. Furthermore, a part of the device is further diffused outside the implantation layer by the device heat treatment, but the concentration distribution becomes a sharper distribution centering on the implantation depth due to the aggregation effect.

これに対し図4(b)に示すように、PやAsをイオン注入する従来技術の場合、イオン注入直後は、本発明と同様に注入深さを中心としてマクスウェル分布をしているが、エピタキシャル層の形成や、デバイス熱処理を行うなど、基板に熱を加える毎に、注入元素がエピタキシャル層や単結晶基板の方など外部へ拡散するために、濃度分布はより緩やかなものへと推移していく。濃度分布が緩やかに推移して変化することは、言い換えると、イオン注入層が変化することを意味しており、この結果、注入層の抵抗率やウェーハ自体の抵抗率が変化することを意味する。このような変化が起こることは、ウェーハ上に半導体装置を製造する際に非常に都合が悪いものである。   On the other hand, as shown in FIG. 4B, in the case of the conventional technique in which P or As is ion-implanted, the Maxwell distribution is centered on the implantation depth immediately after the ion implantation as in the present invention. Each time heat is applied to the substrate, such as layer formation or device heat treatment, the implanted element diffuses to the outside, such as the epitaxial layer or single crystal substrate, so the concentration distribution has become more gradual. Go. In other words, the concentration distribution gradually changes and changes, which means that the ion implantation layer changes, and as a result, the resistivity of the implantation layer and the resistivity of the wafer itself change. . The occurrence of such a change is very inconvenient when manufacturing a semiconductor device on a wafer.

(比較例1、2)
実施例1において、炭素イオンの注入を行う前に、単結晶基板にAsをドーズ量1×1013atoms/cm、加速エネルギー180keVの条件で、高電流イオン注入機を用いてAsのイオン注入を行った以外は実施例1と同様の条件でエピタキシャルウェーハの作製を行った(比較例1)。そして、実施例1と同様の評価方法でエピタキシャルウェーハの深さ方向の抵抗率の変化を評価した。
また、実施例1において炭素イオンの注入を行う換わりに、単結晶基板にAsのみをドーズ量1×1013atoms/cm、加速エネルギー180keVの条件で、高電流イオン注入機を用いてAsのイオン注入を行った以外は実施例1と同様の条件でエピタキシャルウェーハの作製を行った(比較例2)。そして、実施例1と同様の評価方法でエピタキシャルウェーハの深さ方向の抵抗率の変化を評価した。
(Comparative Examples 1 and 2)
In Example 1, before carbon ions are implanted, As is implanted into a single crystal substrate using a high current ion implanter under conditions of a dose amount of 1 × 10 13 atoms / cm 2 and an acceleration energy of 180 keV. An epitaxial wafer was produced under the same conditions as in Example 1 except that (Comparative Example 1) was performed. And the change of the resistivity of the depth direction of an epitaxial wafer was evaluated with the evaluation method similar to Example 1. FIG.
Further, in place of carbon ion implantation in Example 1, only As was implanted into a single crystal substrate at a dose of 1 × 10 13 atoms / cm 2 and an acceleration energy of 180 keV using a high current ion implanter. An epitaxial wafer was produced under the same conditions as in Example 1 except that ion implantation was performed (Comparative Example 2). And the change of the resistivity of the depth direction of an epitaxial wafer was evaluated with the evaluation method similar to Example 1. FIG.

その結果、実施例1のエピタキシャルウェーハは、エピタキシャル層から炭素イオン注入層に掛けて抵抗率が遷移する領域の厚さ(エピタキシャル層の抵抗率から、イオン注入層の最低の抵抗率まで変化する領域の厚さ)は1.4μmであり、比較例1のエピタキシャルウェーハの遷移領域の厚さは3.2μmであった。比較例2のエピタキシャルウェーハの遷移領域の厚さは3.2μmであった。
このように、本発明では、エピタキシャル層から炭素イオン注入層にかけて抵抗率が遷移する領域を2μm以下とすることができ、このように遷移領域を2μm以下とすることができれば、エピタキシャル層の膜厚を10μm以下としても、デバイス形成領域における抵抗率を均一にすることができ、従来に比べ十分にエピタキシャル層から前記炭素イオン注入層にかけて抵抗率が遷移する領域がシャープであり、十分なIG効果や、デバイス設計上の利点を得ることができる。
この結果より、実施例のエピタキシャルウェーハは、比較例のエピタキシャルウェーハと比較して、抵抗率が遷移する領域を極めてシャープにすることができる。
As a result, in the epitaxial wafer of Example 1, the thickness of the region where the resistivity transitions from the epitaxial layer to the carbon ion implantation layer (the region where the resistivity changes from the resistivity of the epitaxial layer to the lowest resistivity of the ion implantation layer). ) Was 1.4 μm, and the thickness of the transition region of the epitaxial wafer of Comparative Example 1 was 3.2 μm. The thickness of the transition region of the epitaxial wafer of Comparative Example 2 was 3.2 μm.
Thus, in the present invention, the region where the resistivity transitions from the epitaxial layer to the carbon ion implanted layer can be made 2 μm or less, and if the transition region can be made 2 μm or less in this way, the film thickness of the epitaxial layer is increased. 10 μm or less, the resistivity in the device formation region can be made uniform, and the region where the resistivity transitions from the epitaxial layer to the carbon ion implantation layer is sufficiently sharp compared to the conventional case, and the sufficient IG effect and Advantages in device design can be obtained.
From this result, the epitaxial wafer of the example can extremely sharpen the region where the resistivity transitions compared with the epitaxial wafer of the comparative example.

(実施例2)
実施例1において、炭素イオンのドーズ量を5×1013、1×1014、5×1014ions/cmとした以外は、実施例1と同様の条件でエピタキシャルウェーハの作製を行った。そして実施例1と同様に、エピタキシャルウェーハの抵抗率の測定を行った。
(Example 2)
In Example 1, an epitaxial wafer was produced under the same conditions as in Example 1 except that the dose amount of carbon ions was 5 × 10 13 , 1 × 10 14, and 5 × 10 14 ions / cm 2 . Then, as in Example 1, the resistivity of the epitaxial wafer was measured.

実施例1、2のエピタキシャルウェーハの炭素イオン注入層の抵抗率を図6に示す。図6は、炭素イオンドーズ量に対する炭素イオン注入層の抵抗率の関係の一例を示す図である。
実施例1のエピタキシャルウェーハの炭素イオン注入層の抵抗率は0.04Ωcmであり、実施例2のエピタキシャルウェーハにおいてドーズ量が1×1014ions/cmの炭素イオン注入層の抵抗率は15Ωcmであった。このように、炭素イオンのドーズ量を変化させることによって炭素イオン注入層の抵抗率を変化させることができる。
The resistivity of the carbon ion implantation layer of the epitaxial wafers of Examples 1 and 2 is shown in FIG. FIG. 6 is a diagram showing an example of the relationship of the resistivity of the carbon ion implanted layer with respect to the carbon ion dose.
The resistivity of the carbon ion implanted layer of the epitaxial wafer of Example 1 is 0.04 Ωcm, and the resistivity of the carbon ion implanted layer having a dose of 1 × 10 14 ions / cm 2 in the epitaxial wafer of Example 2 is 15 Ωcm. there were. Thus, the resistivity of the carbon ion implanted layer can be changed by changing the dose of carbon ions.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

本発明のエピタキシャルウェーハを説明する断面説明図である。It is sectional explanatory drawing explaining the epitaxial wafer of this invention. 本発明のエピタキシャルウェーハの炭素イオン注入層に形成される炭素複合体の一例を示す図である。It is a figure which shows an example of the carbon composite_body | complex formed in the carbon ion implantation layer of the epitaxial wafer of this invention. 本発明のエピタキシャルウェーハのデバイス熱処理前後における表面から深さ方向の炭素濃度分布の一例を示す図である。It is a figure which shows an example of the carbon concentration distribution of the depth direction from the surface before and behind the device heat processing of the epitaxial wafer of this invention. 本発明と従来技術のエピタキシャルウェーハの表面からの深さ方向の注入不純物元素の濃度分布の変遷の図である。It is a figure of transition of the concentration distribution of the implantation impurity element of the depth direction from the surface of the epitaxial wafer of this invention and a prior art. 実施例と比較例のエピタキシャルウェーハの表面からの深さ方向の抵抗率の遷移を示した図である。It is the figure which showed the transition of the resistivity of the depth direction from the surface of the epitaxial wafer of an Example and a comparative example. 実施例における炭素イオンドーズ量に対する炭素イオン注入層の抵抗率の関係の一例を示す図である。It is a figure which shows an example of the relationship of the resistivity of the carbon ion implantation layer with respect to the carbon ion dose amount in an Example.

符号の説明Explanation of symbols

11…シリコン単結晶基板、 12…炭素イオン注入層、 13…エピタキシャル層。   DESCRIPTION OF SYMBOLS 11 ... Silicon single crystal substrate, 12 ... Carbon ion implantation layer, 13 ... Epitaxial layer.

Claims (8)

シリコン単結晶基板にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、N型シリコン単結晶基板に炭素イオンのみを注入して炭素イオン注入層を形成し、その後、該炭素イオン注入層を形成した前記N型シリコン単結晶基板の表面に前記エピタキシャル層を形成し、前記エピタキシャル層から前記炭素イオン注入層にかけて抵抗率が遷移する領域の厚さが、2μm以下となるようにすることを特徴とするエピタキシャルウェーハの製造方法。   An epitaxial wafer manufacturing method for forming an epitaxial layer on a silicon single crystal substrate, in which only carbon ions are implanted into an N-type silicon single crystal substrate to form a carbon ion implanted layer, and then the carbon ion implanted layer is formed. The epitaxial layer is formed on the surface of the N-type silicon single crystal substrate, and the thickness of the region where the resistivity transitions from the epitaxial layer to the carbon ion implanted layer is 2 μm or less. A method of manufacturing an epitaxial wafer. 前記エピタキシャル層の厚さが4〜10μmになるように前記エピタキシャル層を形成することを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。   2. The method for producing an epitaxial wafer according to claim 1, wherein the epitaxial layer is formed so that the thickness of the epitaxial layer is 4 to 10 [mu] m. 前記炭素イオンを注入するドーズ量は、1×1014ions/cm以上とすることを特徴とする請求項1または請求項2に記載のエピタキシャルウェーハの製造方法。 3. The method of manufacturing an epitaxial wafer according to claim 1, wherein a dose amount for implanting the carbon ions is 1 × 10 14 ions / cm 2 or more. 4. 前記エピタキシャル層の抵抗率が、前記炭素イオン注入層の抵抗率に比べ10倍以上になるようにすることを特徴とする請求項1ないし請求項3のいずれか1項に記載のエピタキシャルウェーハの製造方法。   The epitaxial wafer manufacturing method according to any one of claims 1 to 3, wherein the resistivity of the epitaxial layer is set to be 10 times or more that of the carbon ion implanted layer. Method. シリコン単結晶基板にエピタキシャル層が形成されたエピタキシャルウェーハであって、前記シリコン単結晶基板はN型であり、かつその表面から炭素イオンのみが注入され炭素イオン注入層が形成されたものであり、該炭素イオン注入層が形成された前記シリコン単結晶基板の表面に前記エピタキシャル層が形成されたものであり、前記エピタキシャル層から前記炭素イオン注入層へかけて抵抗率が遷移する領域の厚さが、2μm以下であることを特徴とするエピタキシャルウェーハ。   An epitaxial wafer in which an epitaxial layer is formed on a silicon single crystal substrate, wherein the silicon single crystal substrate is N-type, and only carbon ions are implanted from the surface thereof to form a carbon ion implanted layer, The epitaxial layer is formed on the surface of the silicon single crystal substrate on which the carbon ion implanted layer is formed, and the thickness of the region where the resistivity transitions from the epitaxial layer to the carbon ion implanted layer is An epitaxial wafer having a thickness of 2 μm or less. 前記エピタキシャル層の厚さが4〜10μmであることを特徴とする請求項5に記載のエピタキシャルウェーハ。   The epitaxial wafer according to claim 5, wherein the epitaxial layer has a thickness of 4 to 10 μm. 前記シリコン単結晶基板は、前記注入された炭素イオンのドーズ量が1×1014ions/cm以上であることを特徴とする請求項5または請求項6に記載のエピタキシャルウェーハ。 7. The epitaxial wafer according to claim 5, wherein the silicon single crystal substrate has a dose amount of the implanted carbon ions of 1 × 10 14 ions / cm 2 or more. 前記エピタキシャル層の抵抗率が、前記炭素イオン注入層の抵抗率に比べ10倍以上であることを特徴とする請求項5ないし請求項7のいずれか1項に記載のエピタキシャルウェーハ。   8. The epitaxial wafer according to claim 5, wherein the resistivity of the epitaxial layer is 10 times or more as compared with the resistivity of the carbon ion implanted layer. 9.
JP2007199569A 2007-07-31 2007-07-31 Epitaxial wafer manufacturing method and epitaxial wafer Withdrawn JP2009038124A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007199569A JP2009038124A (en) 2007-07-31 2007-07-31 Epitaxial wafer manufacturing method and epitaxial wafer
PCT/JP2008/001740 WO2009016794A1 (en) 2007-07-31 2008-07-02 Epitaxial wafer manufacturing method and epitaxial wafer
TW097125613A TW200924065A (en) 2007-07-31 2008-07-07 Epitaxial wafer manufacturing method and epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007199569A JP2009038124A (en) 2007-07-31 2007-07-31 Epitaxial wafer manufacturing method and epitaxial wafer

Publications (1)

Publication Number Publication Date
JP2009038124A true JP2009038124A (en) 2009-02-19

Family

ID=40304038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007199569A Withdrawn JP2009038124A (en) 2007-07-31 2007-07-31 Epitaxial wafer manufacturing method and epitaxial wafer

Country Status (3)

Country Link
JP (1) JP2009038124A (en)
TW (1) TW200924065A (en)
WO (1) WO2009016794A1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125305A1 (en) * 2010-04-08 2011-10-13 信越半導体株式会社 Silicon epitaxial wafer, method for manufacturing silicon epitaxial wafer, and method for manufacturing semiconductor element or integrated circuit
JP2015041622A (en) * 2013-08-20 2015-03-02 株式会社Sumco Method of manufacturing epitaxial wafer and epitaxial wafer
JP2015156455A (en) * 2014-02-21 2015-08-27 株式会社Sumco Method for manufacturing epitaxial wafer
JP2015176913A (en) * 2014-03-13 2015-10-05 株式会社Sumco Method of manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of manufacturing solid-state imaging element
JP2015216327A (en) * 2014-05-13 2015-12-03 株式会社Sumco Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid-state imaging device
JP2017123477A (en) * 2017-02-28 2017-07-13 株式会社Sumco Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging device
JP2017175145A (en) * 2017-05-01 2017-09-28 株式会社Sumco Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method
JP2017175144A (en) * 2017-05-01 2017-09-28 株式会社Sumco Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging element manufacturing method
JP2017175143A (en) * 2017-05-01 2017-09-28 株式会社Sumco Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method
JP2017183736A (en) * 2017-05-11 2017-10-05 株式会社Sumco Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor
WO2021002363A1 (en) * 2019-07-02 2021-01-07 信越半導体株式会社 Carbon-doped silicon single crystal wafer and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6303321B2 (en) * 2013-08-08 2018-04-04 株式会社Sumco Bonded wafer manufacturing method and bonded wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524482A (en) * 1978-08-09 1980-02-21 Nec Corp Mono-cyrstalline silicon
JP3353277B2 (en) * 1992-09-25 2002-12-03 ソニー株式会社 Manufacturing method of epitaxial wafer
JP2002353434A (en) * 2001-05-22 2002-12-06 Sony Corp Method of manufacturing for solid-state image pickup device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125305A1 (en) * 2010-04-08 2011-10-13 信越半導体株式会社 Silicon epitaxial wafer, method for manufacturing silicon epitaxial wafer, and method for manufacturing semiconductor element or integrated circuit
JP5440693B2 (en) * 2010-04-08 2014-03-12 信越半導体株式会社 Silicon epitaxial wafer, silicon epitaxial wafer manufacturing method, and semiconductor device or integrated circuit manufacturing method
JP2015041622A (en) * 2013-08-20 2015-03-02 株式会社Sumco Method of manufacturing epitaxial wafer and epitaxial wafer
JP2015156455A (en) * 2014-02-21 2015-08-27 株式会社Sumco Method for manufacturing epitaxial wafer
JP2015176913A (en) * 2014-03-13 2015-10-05 株式会社Sumco Method of manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of manufacturing solid-state imaging element
JP2015216327A (en) * 2014-05-13 2015-12-03 株式会社Sumco Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid-state imaging device
JP2017123477A (en) * 2017-02-28 2017-07-13 株式会社Sumco Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging device
JP2017175145A (en) * 2017-05-01 2017-09-28 株式会社Sumco Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method
JP2017175144A (en) * 2017-05-01 2017-09-28 株式会社Sumco Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging element manufacturing method
JP2017175143A (en) * 2017-05-01 2017-09-28 株式会社Sumco Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method
JP2017183736A (en) * 2017-05-11 2017-10-05 株式会社Sumco Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor
WO2021002363A1 (en) * 2019-07-02 2021-01-07 信越半導体株式会社 Carbon-doped silicon single crystal wafer and manufacturing method thereof
US11761118B2 (en) 2019-07-02 2023-09-19 Shin-Etsu Handotai Co., Ltd. Carbon-doped silicon single crystal wafer and method for manufacturing the same

Also Published As

Publication number Publication date
TW200924065A (en) 2009-06-01
WO2009016794A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
JP2009038124A (en) Epitaxial wafer manufacturing method and epitaxial wafer
KR102082191B1 (en) Epitaxial wafer, bonded wafer, and fabrication method thereof
KR101916931B1 (en) Semiconductor epitaxial wafer, method for producing same, and method for manufacturing solid-state imaging element
CN104781918B (en) Manufacturing method, the manufacturing method of semiconductor epitaxial wafer and solid-state imager of semiconductor epitaxial wafer
TWI514558B (en) Method for fabricating semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for fabricating solid-state imaging device
CN108028170B (en) Method for manufacturing bonded SOI wafer
TW201246298A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for manufacturing solid state imaging device
WO2010016457A1 (en) Epitaxial silicon wafer and method for production thereof
US9620615B2 (en) IGBT manufacturing method
WO2011125305A1 (en) Silicon epitaxial wafer, method for manufacturing silicon epitaxial wafer, and method for manufacturing semiconductor element or integrated circuit
CN101176194A (en) Semiconductor device and method for manufacturing same
TWI611482B (en) Method for manufacturing semiconductor epitaxial wafer and method for manufacturing solid-state imaging device
JP6442818B2 (en) Silicon wafer and manufacturing method thereof
JP2014099481A (en) Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor
JP5625239B2 (en) Manufacturing method of bonded wafer
JP2014099457A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor
JP6280301B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
CN111902911A (en) Method for manufacturing semiconductor epitaxial wafer and method for manufacturing semiconductor device
JP2015142079A (en) photoelectric conversion device
JP6278592B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP7088239B2 (en) Semiconductor wafers for epitaxial growth and methods for manufacturing semiconductor epitaxial wafers
JP6289805B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP2017175145A (en) Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method
JP6361779B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
CN113948375A (en) Method for improving impurity activation rate of semiconductor active region and application thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090615

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090831