JP2017175143A - Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method - Google Patents
Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method Download PDFInfo
- Publication number
- JP2017175143A JP2017175143A JP2017091474A JP2017091474A JP2017175143A JP 2017175143 A JP2017175143 A JP 2017175143A JP 2017091474 A JP2017091474 A JP 2017091474A JP 2017091474 A JP2017091474 A JP 2017091474A JP 2017175143 A JP2017175143 A JP 2017175143A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- epitaxial
- wafer
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法に関する。本発明は特に、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハおよびその製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor epitaxial wafer, a semiconductor epitaxial wafer, and a method for manufacturing a solid-state imaging device. In particular, the present invention relates to a semiconductor epitaxial wafer capable of suppressing metal contamination by exhibiting higher gettering ability and a method for manufacturing the same.
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。 Metal contamination is a factor that degrades the characteristics of semiconductor devices. For example, in a back-illuminated solid-state imaging device, metal mixed in a semiconductor epitaxial wafer serving as the substrate of this device causes a dark current of the solid-state imaging device to increase and causes a defect called a white defect. The back-illuminated solid-state image sensor has a wiring layer, etc., placed below the sensor part, so that external light can be taken directly into the sensor and clearer images and videos can be taken even in dark places. In recent years, it has been widely used in mobile phones such as digital video cameras and smartphones. Therefore, it is desired to reduce white defect as much as possible.
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。 Metal contamination in the wafer occurs mainly in the manufacturing process of the semiconductor epitaxial wafer and the manufacturing process (device manufacturing process) of the solid-state imaging device. Metal contamination in the former semiconductor epitaxial wafer manufacturing process is caused by heavy metal particles from the components of the epitaxial growth furnace, or because the chlorine gas is used as the furnace gas during epitaxial growth, the piping material is corroded by metal. The thing by the heavy metal particle to generate | occur | produce is considered. In recent years, these metal contaminations have been improved to some extent by replacing the constituent materials of the epitaxial growth furnace with materials having excellent corrosion resistance, but are not sufficient. On the other hand, in the latter manufacturing process of the solid-state imaging device, there is a concern about heavy metal contamination of the semiconductor substrate during each process such as ion implantation, diffusion and oxidation heat treatment.
そのため、従来は、半導体エピタキシャルウェーハに金属を捕獲するためのゲッタリングシンクを形成するか、あるいは高濃度ボロン基板などの金属の捕獲能力(ゲッタリング能力)が高い基板を用いて、半導体ウェーハへの金属汚染を回避していた。 For this reason, conventionally, a gettering sink for capturing metal on a semiconductor epitaxial wafer is formed, or a substrate having a high metal capture capability (gettering capability) such as a high-concentration boron substrate is used. The metal contamination was avoided.
半導体ウェーハにゲッタリングシンクを形成する方法としては、半導体ウェーハの内部に結晶欠陥である酸素析出物(シリコン酸化物析出物の通称であり、BMD:Bulk Micro Defectともいう。)や転位を形成するイントリンシックゲッタリング(IG)法と、半導体ウェーハの裏面にゲッタリングシンクを形成するエクストリンシックゲッタリング(EG)法が一般的である。 As a method of forming a gettering sink in a semiconductor wafer, oxygen precipitates (commonly referred to as silicon oxide precipitates, also referred to as BMD: Bulk Micro Defect) and dislocations are formed inside the semiconductor wafer. An intrinsic gettering (IG) method and an extrinsic gettering (EG) method in which a gettering sink is formed on the back surface of a semiconductor wafer are generally used.
ここで、重金属のゲッタリング法の一手法として、半導体ウェーハ中にイオン注入によりゲッタリングサイトを形成する技術がある。特許文献1には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にシリコンエピタキシャル層を形成し、シリコンエピタキシャルウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。
Here, as one method of the heavy metal gettering method, there is a technique of forming a gettering site in a semiconductor wafer by ion implantation.
また、特許文献2には、シリコンウェーハに炭素イオンを注入して炭素注入層を形成し、その後、イオン注入により乱れたウェーハの結晶性を回復させるための熱処理をRTA(Rapid Thermal Annealing)装置で行うことで、この回復熱処理工程を短縮させる技術が記載されている。
In
さらに、特許文献3には、シリコン単結晶基板に対してボロン、炭素、アルミニウム、砒素、アンチモンのうち少なくとも1種類をドーズ量5×1014〜1×1016atoms/cm2の範囲でイオン注入し、その後、該イオン注入を行った前記シリコン単結晶基板に対して回復熱処理を行わずに洗浄を行った後、枚葉式エピタキシャル装置を用いて1100℃以上の温度でエピタキシャル層を形成することを特徴とするエピタキシャルウェーハの製造方法が記載されている。 Furthermore, Patent Document 3 discloses that at least one of boron, carbon, aluminum, arsenic, and antimony is ion-implanted with a dose of 5 × 10 14 to 1 × 10 16 atoms / cm 2 with respect to a silicon single crystal substrate. Then, after cleaning the silicon single crystal substrate subjected to the ion implantation without performing a recovery heat treatment, an epitaxial layer is formed at a temperature of 1100 ° C. or higher using a single wafer epitaxial apparatus. An epitaxial wafer manufacturing method characterized by the above is described.
特許文献1、特許文献2および特許文献3に記載された技術は、いずれもエピタキシャル層形成前にモノマーイオン(シングルイオン)を半導体ウェーハに注入するものである。しかしながら、本発明者らの検討によれば、モノマーイオン注入を施した半導体エピタキシャルウェーハではゲッタリング能力が不十分であり、より強力なゲッタリング能力が求められることがわかった。
The techniques described in
そこで本発明は、上記課題に鑑み、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハおよびその製造方法、並びに、この半導体エピタキシャルウェーハから固体撮像素子を形成する固体撮像素子の製造方法を提供することを目的とする。 In view of the above problems, the present invention provides a semiconductor epitaxial wafer capable of suppressing metal contamination by exhibiting higher gettering capability, a method for manufacturing the same, and a solid-state imaging device formed from the semiconductor epitaxial wafer. It aims at providing the manufacturing method of a solid-state image sensor.
本発明者らの更なる検討によれば、半導体ウェーハに炭素を含むクラスターイオンを照射することにより、モノマーイオンを注入する場合に比べて、以下の有利な点があることを知見した。すなわち、クラスターイオンを照射した場合、モノマーイオンと同等の加速電圧で照射しても、1原子または1分子あたりのエネルギーは、モノマーイオンの場合より小さくして半導体ウェーハに衝突するため、照射した炭素の深さ方向の濃度プロファイルにおいて、ピーク濃度を半導体ウェーハ表面のより近い位置に急峻に位置させることができ、一度に複数の原子を照射できるので、高濃度とすることができる。その結果、ゲッタリング能力が向上することを知見した。また、デバイスが作製されるエピタキシャル層の直下に、高ドーパント濃度のエピタキシャル層を形成することで、該エピタキシャル層がゲッタリングサイトとして機能し、さらなるゲッタリング能力の向上に寄与する。本発明者らは上記知見に基づき、本発明を完成させるに至った。 According to further studies by the present inventors, it has been found that there are the following advantages compared with the case where monomer ions are implanted by irradiating a semiconductor wafer with cluster ions containing carbon. In other words, when irradiating with cluster ions, even if irradiation is performed at an acceleration voltage equivalent to that of monomer ions, the energy per atom or molecule collides with the semiconductor wafer with a smaller energy than in the case of monomer ions. In the concentration profile in the depth direction, the peak concentration can be steeply positioned at a position closer to the surface of the semiconductor wafer, and a plurality of atoms can be irradiated at once, so that a high concentration can be achieved. As a result, it has been found that the gettering ability is improved. In addition, by forming an epitaxial layer with a high dopant concentration immediately below the epitaxial layer on which the device is fabricated, the epitaxial layer functions as a gettering site and contributes to further improvement of gettering capability. Based on the above findings, the present inventors have completed the present invention.
すなわち、本発明の半導体エピタキシャルウェーハの製造方法は、半導体ウェーハ上に第1エピタキシャル層を形成する工程と、該第1エピタキシャル層上に第2エピタキシャル層を形成する工程と、を有する半導体エピタキシャルウェーハの製造方法であって、前記半導体ウェーハ表面または前記第1エピタキシャル層表面に、炭素を含むクラスターイオンを照射して、該半導体ウェーハ表面または第1エピタキシャル層表面に、炭素が固溶した改質層を形成する工程をさらに有し、前記第1エピタキシャル層中のドーパント元素のピーク濃度は、前記第2エピタキシャル層中のドーパント元素のピーク濃度よりも高いことを特徴とする。 That is, a method for manufacturing a semiconductor epitaxial wafer according to the present invention includes a step of forming a first epitaxial layer on a semiconductor wafer and a step of forming a second epitaxial layer on the first epitaxial layer. In the manufacturing method, the surface of the semiconductor wafer or the surface of the first epitaxial layer is irradiated with cluster ions containing carbon, and the modified layer in which carbon is dissolved in the surface of the semiconductor wafer or the surface of the first epitaxial layer is formed. And a peak concentration of the dopant element in the first epitaxial layer is higher than a peak concentration of the dopant element in the second epitaxial layer.
ここで、前記第1エピタキシャル層中のドーパント元素のピーク濃度を1.0×1018〜1.0×1020atoms/cm3の範囲とし、前記第2エピタキシャル層中のドーパント元素のピーク濃度を1.0×1013〜1.0×1016atoms/cm3の範囲とすることが好ましい。 Here, the peak concentration of the dopant element in the first epitaxial layer is in the range of 1.0 × 10 18 to 1.0 × 10 20 atoms / cm 3 , and the peak concentration of the dopant element in the second epitaxial layer is It is preferable to be in a range of 1.0 × 10 13 to 1.0 × 10 16 atoms / cm 3 .
また、前記第1エピタキシャル層中のドーパント元素が、ボロン、リン、砒素およびアンチモンからなる群から選択される1または2以上の元素であることが好ましい。 The dopant element in the first epitaxial layer is preferably one or more elements selected from the group consisting of boron, phosphorus, arsenic, and antimony.
本発明では、前記半導体ウェーハがシリコンウェーハであり、前記第1エピタキシャル層および前記第2エピタキシャル層がシリコンエピタキシャル層であることが好ましい。 In the present invention, it is preferable that the semiconductor wafer is a silicon wafer and the first epitaxial layer and the second epitaxial layer are silicon epitaxial layers.
また、前記クラスターイオンの照射後、次のエピタキシャル層を形成する前に、前記半導体ウェーハに対して結晶性回復のための熱処理を行うことが好ましい。 Moreover, it is preferable to perform a heat treatment for crystallinity recovery on the semiconductor wafer after forming the next epitaxial layer after the irradiation of the cluster ions.
さらに、前記半導体ウェーハ表面または前記第1エピタキシャル層表面からの深さが150nm以下の範囲内に、前記改質層における炭素濃度プロファイルのピークが位置するように、前記クラスターイオンを照射することが好ましい。 Furthermore, it is preferable to irradiate the cluster ions so that the peak of the carbon concentration profile in the modified layer is located within a depth of 150 nm or less from the surface of the semiconductor wafer or the surface of the first epitaxial layer. .
次に、本発明の半導体エピタキシャルウェーハは、半導体ウェーハと、該半導体ウェーハ上に位置する第1エピタキシャル層と、該第1エピタキシャル層上に位置する第2エピタキシャル層と、を有する半導体エピタキシャルウェーハであって、前記半導体ウェーハの表面または前記第1エピタキシャル層の表面に形成された、炭素が固溶してなる改質層をさらに有し、前記改質層における前記炭素の濃度プロファイルの半値幅が100nm以下であり、前記第1エピタキシャル層中のドーパント元素のピーク濃度は、前記第2エピタキシャル層中のドーパント元素のピーク濃度よりも高いことを特徴とする。 Next, the semiconductor epitaxial wafer of the present invention is a semiconductor epitaxial wafer having a semiconductor wafer, a first epitaxial layer located on the semiconductor wafer, and a second epitaxial layer located on the first epitaxial layer. And a modified layer formed by solid solution of carbon formed on the surface of the semiconductor wafer or the surface of the first epitaxial layer, and the half-value width of the concentration profile of the carbon in the modified layer is 100 nm. The peak concentration of the dopant element in the first epitaxial layer is higher than the peak concentration of the dopant element in the second epitaxial layer.
ここで、前記第1エピタキシャル層中のドーパント元素のピーク濃度が1.0×1018〜1.0×1020atoms/cm3の範囲であり、前記第2エピタキシャル層中のドーパント元素のピーク濃度が1.0×1013〜1.0×1016atoms/cm3の範囲であることが好ましい。 Here, the peak concentration of the dopant element in the first epitaxial layer is in the range of 1.0 × 10 18 to 1.0 × 10 20 atoms / cm 3 , and the peak concentration of the dopant element in the second epitaxial layer is Is preferably in the range of 1.0 × 10 13 to 1.0 × 10 16 atoms / cm 3 .
また、前記第1エピタキシャル層中のドーパント元素が、ボロン、リン、砒素およびアンチモンからなる群から選択される1または2以上の元素であることが好ましい。 The dopant element in the first epitaxial layer is preferably one or more elements selected from the group consisting of boron, phosphorus, arsenic, and antimony.
さらに、前記半導体ウェーハがシリコンウェーハであり、前記第1エピタキシャル層および前記第2エピタキシャル層がシリコンエピタキシャル層であることが好ましい。 Furthermore, it is preferable that the semiconductor wafer is a silicon wafer, and the first epitaxial layer and the second epitaxial layer are silicon epitaxial layers.
本発明では、前記半導体ウェーハ表面または前記第1エピタキシャル層表面からの深さが150nm以下の範囲内に、前記改質層における炭素濃度プロファイルのピークが位置することが好ましい。 In the present invention, it is preferable that the peak of the carbon concentration profile in the modified layer is located within a depth of 150 nm or less from the semiconductor wafer surface or the first epitaxial layer surface.
また、前記改質層における炭素濃度プロファイルのピーク濃度が、1.0×1015atoms/cm3以上であることが好ましい。 Moreover, it is preferable that the peak concentration of the carbon concentration profile in the modified layer is 1.0 × 10 15 atoms / cm 3 or more.
そして、本発明の固体撮像素子の製造方法は、上記いずれか1つの製造方法で製造されたエピタキシャルウェーハまたは上記いずれか1つのエピタキシャルウェーハの第2エピタキシャル層に、固体撮像素子を形成することを特徴とする。 And the manufacturing method of the solid-state image sensor of this invention forms a solid-state image sensor in the 2nd epitaxial layer of the epitaxial wafer manufactured by the said any one manufacturing method, or the said any one epitaxial wafer, It is characterized by the above-mentioned. And
本発明の半導体ウェーハの製造方法によれば、半導体ウェーハにクラスターイオンを照射して、この半導体ウェーハの表面に前記クラスターイオンの構成元素からなる改質層を形成し、さらにデバイスが作製される第2エピタキシャル層の直下に、高ドーパント濃度の第1エピタキシャル層を形成したので、この改質層および第1エピタキシャル層がより高いゲッタリング能力を発揮することで、金属汚染を抑制することが可能な半導体エピタキシャルウェーハを製造することができる。 According to the method for producing a semiconductor wafer of the present invention, the semiconductor wafer is irradiated with cluster ions, a modified layer composed of the constituent elements of the cluster ions is formed on the surface of the semiconductor wafer, and a device is manufactured. Since the first epitaxial layer having a high dopant concentration is formed immediately below the two epitaxial layers, the modified layer and the first epitaxial layer exhibit higher gettering ability, thereby suppressing metal contamination. A semiconductor epitaxial wafer can be manufactured.
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図1および図2では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ10に対して第1および第2エピタキシャル層12,14の厚さを誇張して示す。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In principle, the same components are denoted by the same reference numerals, and description thereof is omitted. 1 and 2 exaggerate the thicknesses of the first and second
(半導体エピタキシャルウェーハの製造方法)
本発明の半導体エピタキシャルウェーハの製造方法の一実施形態を図1に、他の実施形態を図2に示す。これら図1および図2に示すように、本発明の半導体エピタキシャルウェーハの製造方法は、半導体ウェーハ10上に第1エピタキシャル層12を形成する工程と、この第1エピタキシャル層12上に第2エピタキシャル層14を形成する工程と、を有する。ここで、第2エピタキシャル層14が、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
(Method of manufacturing semiconductor epitaxial wafer)
One embodiment of a method for producing a semiconductor epitaxial wafer of the present invention is shown in FIG. 1, and another embodiment is shown in FIG. As shown in FIGS. 1 and 2, the method for manufacturing a semiconductor epitaxial wafer of the present invention includes a step of forming a
まず、図1を参照して、第1実施形態による製造方法を説明する。本実施形態の製造方法では、図1(A)〜(C)に示すように、半導体ウェーハ10の表面10Aに、炭素を含むクラスターイオン16を照射して、この半導体ウェーハ表面10Aに、炭素が固溶した改質層18を形成する。次に、半導体ウェーハ10をSC−1やHFなどの周知の方法で洗浄し、図1(D)に示すように、半導体ウェーハ10上(本実施形態では改質層18の直上)に第1エピタキシャル層12を形成する。さらに、図1(E)に示すように、第1エピタキシャル層12上に第2エピタキシャル層14を形成する。図1(E)は、この製造方法の結果得られた半導体エピタキシャルウェーハ100の模式断面図である。
First, the manufacturing method according to the first embodiment will be described with reference to FIG. In the manufacturing method of this embodiment, as shown in FIGS. 1A to 1C, the
次に、図2を参照して、第2実施形態による製造方法を説明する。本実施形態の製造方法では、まず、図2(A),(B)に示すように、半導体ウェーハ10上に第1エピタキシャル層12を形成する。次に、図2(C),(D)に示すように、第1エピタキシャル層の表面12Aに、炭素を含むクラスターイオン16を照射して、この第1エピタキシャル層表面12Aに、炭素が固溶した改質層18を形成する。さらに、半導体ウェーハ10をSC−1洗浄やHF洗浄などの周知の方法で洗浄した後、図2(E)に示すように、第1エピタキシャル層12上(本実施形態では改質層18の直上)に第2エピタキシャル層14を形成する。図2(E)は、この製造方法の結果得られた半導体エピタキシャルウェーハ200の模式断面図である。
Next, a manufacturing method according to the second embodiment will be described with reference to FIG. In the manufacturing method of this embodiment, first, as shown in FIGS. 2A and 2B, the
半導体ウェーハ10としては、例えばシリコン、化合物半導体(GaAs、GaN、SiC)からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ10は、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、炭素および/または窒素を添加してもよい。また、任意のドーパントを添加して、n型またはp型としてもよい。
Examples of the
第1エピタキシャル層12および第2エピタキシャル層14としては、シリコンエピタキシャル層が挙げられ、CVD法により一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の範囲の温度でCVD法により半導体ウェーハ10上にエピタキシャル成長させることができる。本実施形態では、任意のドーパントを添加して、n型またはp型のエピタキシャル層12,14を形成する。
Examples of the
ここで、本発明の特徴的工程の一つは、図1(B)および図2(C)に示すクラスターイオン照射工程である。この工程を採用することの技術的意義を、作用効果とともに説明する。クラスターイオン16を照射した結果形成される改質層18は、クラスターイオン16の構成元素(少なくとも炭素)が半導体ウェーハ10または第1エピタキシャル層12の表面の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり、ゲッタリングサイトとして働く。その理由は、以下のように推測される。すなわち、クラスターイオンの形態で照射された炭素やホウ素などの元素は、シリコン単結晶の置換位置・格子間位置に高密度で局在する。そして、シリコン単結晶の平衡濃度以上にまで炭素やホウ素を固溶すると、重金属の固溶度(遷移金属の飽和溶解度)が極めて増加することが実験的に確認された。つまり、平衡濃度以上にまで固溶した炭素やホウ素により重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加したものと考えられる。
Here, one of the characteristic steps of the present invention is a cluster ion irradiation step shown in FIGS. 1B and 2C. The technical significance of adopting this process will be described together with the effects. The modified
ここで、本発明ではクラスターイオン16を照射するため、モノマーイオンを注入する場合に比べて、より高いゲッタリング能力を得ることができる。そのため、本製法により得られる半導体エピタキシャルウェーハ100,200から製造した裏面照射型固体撮像素子は、従来に比べ白傷欠陥発生の抑制が期待できる。
Here, since the
なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。 In the present specification, the “cluster ion” means an ionized product in which a plurality of atoms or molecules are aggregated to give a cluster having a lump to give a positive charge or a negative charge. A cluster is a massive group in which a plurality (usually about 2 to 2000) of atoms or molecules are bonded to each other.
本発明者らは、クラスターイオンを照射することにより、高いゲッタリング能力が得られる作用を以下のように考えている。 The present inventors consider the action of obtaining high gettering ability by irradiating cluster ions as follows.
シリコンウェーハに、例えば炭素のモノマーイオンを注入する場合、図3(B)に示すように、モノマーイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における炭素の濃度プロファイルは、比較的ブロードになり、注入された炭素の存在領域は概ね0.5〜1μm程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。 For example, when carbon monomer ions are implanted into a silicon wafer, as shown in FIG. 3B, the monomer ions are blown off silicon atoms constituting the silicon wafer and implanted at a predetermined depth in the silicon wafer. The The implantation depth depends on the type of constituent elements of the implanted ions and the acceleration voltage of the ions. In this case, the concentration profile of carbon in the depth direction of the silicon wafer is relatively broad, and the region where the implanted carbon is present is approximately 0.5 to 1 μm. When multiple types of ions are simultaneously irradiated with the same energy, lighter elements are implanted deeper, that is, implanted at different positions according to the mass of each element, so the concentration profile of the implanted elements becomes broader. .
一方、シリコンウェーハに、例えば炭素とホウ素からなるクラスターイオンを照射する場合、図3(A)に示すように、クラスターイオン16は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350〜1400℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素およびホウ素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。シリコンウェーハの深さ方向における炭素およびホウ素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素およびホウ素が局所的に存在する領域(すなわち、改質層)の厚みは、概ね500nm以下の領域(例えば50〜400nm程度)となる。なお、クラスターイオンの形態で照射された元素は、モノマーイオンで注入された元素よりも熱拡散は抑制されるものの、やはりエピタキシャル層20の形成過程で多少の熱拡散は起こる。このため、エピタキシャル層20形成後の炭素およびホウ素の濃度プロファイルは、これらの元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚みは大きく変化しない(後述の図5(A),(B)、図6(A),(B)参照)。その結果、炭素およびホウ素の析出領域を局所的にかつ高濃度にすることができる。また、シリコンウェーハの表面近傍に改質層18が形成されるため、より近接ゲッタリングが可能となる。その結果、より高いゲッタリング能力を得ることができるものと考えられる。なお、クラスターイオンの形態であれば、複数種のイオンを同時に照射することができる。
On the other hand, when irradiating the silicon wafer with cluster ions made of, for example, carbon and boron, as shown in FIG. 3A, the
クラスターイオン16は結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、(1)特開平9−41138号公報、(2)特開平4−354865号公報、イオンビームの生成法として、(1)荷電粒子ビーム工学:石川 順三:ISBN978-4-339-00734-3 :コロナ社、(2)電子・イオンビーム工学:電気学会:ISBN4-88686-217-9 :オーム社、(3)クラスターイオンビーム基礎と応用:ISBN4-526-05765-7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
The
次に、本発明の他の特徴は、ドーパントの添加量を調節することによって、第1エピタキシャル層12中のドーパント元素のピーク濃度を、第2エピタキシャル層14中のドーパント元素のピーク濃度よりも高く設定することである。このような高濃度のドーパント元素を含有する第1エピタキシャル層12を、デバイスが作製される第2エピタキシャル層14の直下に形成することで、改質層18に加えて第1エピタキシャル層12もゲッタリングサイトとして機能し、さらなるゲッタリング能力の向上が達成できる。
Next, another feature of the present invention is that the peak concentration of the dopant element in the
ここで、第1エピタキシャル層12中のドーパント元素のピーク濃度は1.0×1018〜1.0×1020atoms/cm3の範囲とすることが好ましい。1.0×1018atoms/cm3以上とすれば、ゲッタリングの効果を十分に得ることができ、1.0×1020atoms/cm3以下とすれば、第2エピタキシャル層14にミスフィット転移を発生させることがないからである。
Here, the peak concentration of the dopant element in the
また、第2エピタキシャル層14中のドーパント元素のピーク濃度は、固体撮像素子等の半導体素子を製造するために最適な仕様を適宜設定すればよく、例えば1.0×1013〜1.0×1016atoms/cm3の範囲とすることが好ましい。
In addition, the peak concentration of the dopant element in the
第1エピタキシャル層12および第2エピタキシャル層14中のドーパント元素は、p型ドーパントとしてはボロンとすることができ、n型ドーパントとしてはリン、砒素およびアンチモンからなる群から選択される1または2以上の元素とすることができる。
The dopant element in the
半導体ウェーハ10/第1エピタキシャル層12/第2エピタキシャル層14の導電型の組合せは特に限定されず、p/n/p構造、n/p/n構造、p/p/p構造、n/n/n構造、n/n/p構造、p/p/n構造、p/n/n構造、n/p/p構造のいずれでもよい。
The combination of conductivity types of the
なお、図2に示す第2実施形態では、クラスターイオン照射をバルク半導体ウェーハ10ではなく第1エピタキシャル層12に行うことも特徴の1つである。バルク半導体ウェーハはエピタキシャル層に比べて酸素濃度が2桁程度高い。そのため、バルク半導体ウェーハ中に形成された改質層は、エピタキシャル層に形成された改質層よりも多くの酸素が拡散され、多くの酸素を捕獲する。捕獲された酸素はデバイス工程中に捕獲サイトから再放出され、デバイスの活性領域に拡散し、点欠陥を形成するため、デバイスの電気特性に悪影響を与える。したがって、固溶酸素濃度が低いエピタキシャル層にイオン注入し、酸素の拡散の影響をほとんど無視できるエピタキシャル層にゲッタリング層を形成することがデバイス工程において重要な設計条件となる。
In the second embodiment shown in FIG. 2, one feature is that the cluster ion irradiation is performed not on the
以下で、クラスターイオンの照射条件について説明する。まず、照射する元素は少なくとも炭素を含むものとすれば、改質層18のゲッタリング能力を確実に得ることができる。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。
Hereinafter, irradiation conditions of cluster ions will be described. First, if the irradiated element contains at least carbon, the gettering ability of the modified
照射元素としては他にも、ホウ素、リン、砒素、アンチモンなどのドーパント元素を挙げることができる。クラスターイオンの構成元素は、炭素を含む2種以上の元素であることがより好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。 Other examples of the irradiation element include dopant elements such as boron, phosphorus, arsenic, and antimony. More preferably, the constituent elements of the cluster ions are two or more elements including carbon. This is because the types of metals that can be efficiently gettered differ depending on the types of elements to be dissolved, so that a wider range of metal contamination can be dealt with by dissolving two or more elements in solid solutions. For example, in the case of carbon, nickel can be efficiently gettered, and in the case of boron, copper and iron can be efficiently gettered.
イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO2)などを用いることができ、イオン化が可能なホウ素源化合物としては、ジボラン、デカボラン(B10H14)などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C6H12)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(C16H10)、ジベンジル(C14H14)などより生成したクラスターCnHm(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。 A compound to be ionized is not particularly limited, and ethane, methane, carbon dioxide (CO 2 ), or the like can be used as a carbon source compound that can be ionized, and diborane, decaborane ( B 10 H 14 ) or the like can be used. For example, when a gas obtained by mixing dibenzyl and decaborane is used as a material gas, a hydrogen compound cluster in which carbon, boron and hydrogen are aggregated can be generated. If cyclohexane (C 6 H 12 ) is used as a material gas, cluster ions composed of carbon and hydrogen can be generated. As the carbon source compound, it is particularly preferable to use a cluster C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) formed from pyrene (C 16 H 10 ), dibenzyl (C 14 H 14 ) or the like. This is because it is easy to control a small-sized cluster ion beam.
イオン化させる化合物としては、炭素および上記ドーパント元素の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、1回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。 As the compound to be ionized, a compound containing both carbon and the above dopant element is also preferable. This is because if such a compound is irradiated as cluster ions, both carbon and the dopant element can be dissolved in a single irradiation.
また、クラスターイオンの加速電圧およびクラスターサイズを制御することにより、改質層18における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。本明細書において「クラスターサイズ」とは、1つのクラスターを構成する原子または分子の個数を意味する。
Further, by controlling the acceleration voltage and cluster size of cluster ions, the position of the peak of the concentration profile of the constituent elements in the modified
本実施形態では、より高いゲッタリング能力を得る観点から、図1の場合は半導体ウェーハの表面10Aからの深さが150nm以下の範囲内に、図2の場合は第1エピタキシャル層の表面12Aからの深さが150nm以下の範囲内に、改質層18における炭素濃度プロファイルのピークが位置するように、クラスターイオン16を照射する。ドーパント元素も照射する場合には、ドーパント元素の濃度プロファイルのピーク位置も同様とすることが好ましい。
In the present embodiment, from the viewpoint of obtaining higher gettering capability, the depth from the
ピーク位置を当該深さの範囲に設定するために必要な条件として、クラスターイオンとしてCnHm(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とし、好ましくは、40keV/atom以下とする。また、クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下とする。 When C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) is used as a cluster ion as a necessary condition for setting the peak position within the depth range, the acceleration voltage per carbon atom is , 0 keV / atom and 50 keV / atom or less, preferably 40 keV / atom or less. The cluster size is 2 to 100, preferably 60 or less, more preferably 50 or less.
なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。また、クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。 For adjusting the acceleration voltage, two methods of (1) electrostatic acceleration and (2) high frequency acceleration are generally used. As the former method, there is a method in which a plurality of electrodes are arranged at equal intervals and an equal voltage is applied between them to create an equal acceleration electric field in the axial direction. As the latter method, there is a linear linac method in which ions are accelerated using a high frequency while running linearly. The cluster size can be adjusted by adjusting the gas pressure of the gas ejected from the nozzle, the pressure of the vacuum vessel, the voltage applied to the filament during ionization, and the like. The cluster size can be obtained by obtaining a cluster number distribution by mass spectrometry using a quadrupole high-frequency electric field or time-of-flight mass spectrometry and taking an average value of the number of clusters.
また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。本実施形態では、炭素のドーズ量は1×1013〜1×1016atoms/cm2とし、好ましくは5×1015atoms/cm2以下とする。1×1013atoms/cm2未満の場合、ゲッタリング能力を十分に得ることができない可能性があり、1×1016atoms/cm2超えの場合、エピタキシャル層の表面に大きなダメージを与えるおそれがあるからである。 Moreover, the dose amount of cluster ions can be adjusted by controlling the ion irradiation time. In the present embodiment, the dose amount of carbon is 1 × 10 13 to 1 × 10 16 atoms / cm 2 , preferably 5 × 10 15 atoms / cm 2 or less. If it is less than 1 × 10 13 atoms / cm 2 , the gettering ability may not be sufficiently obtained. If it exceeds 1 × 10 16 atoms / cm 2 , the surface of the epitaxial layer may be seriously damaged. Because there is.
本実施形態において、クラスターイオンの照射後、次のエピタキシャル層を形成する前に、半導体ウェーハ10に対して結晶性回復のための熱処理を行うことが好ましい。
In the present embodiment, it is preferable that the
ここで、モノマーイオンは一般的に150〜2000keV程度の加速電圧で注入するが、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表面部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す。一方、クラスターイオンは一般的に10〜100keV/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、1原子または1分子あたりのエネルギーを小さくして打ち込むことができ、半導体ウェーハの結晶へ与えるダメージは小さい。そのため、クラスターイオン照射の場合、回復熱処理の条件は比較的緩やかなものとすることができる。すなわち、RTA(Rapid Thermal Annealing)やRTO(Rapid Thermal Oxidation)などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行う必要はない。 Here, the monomer ions are generally implanted at an acceleration voltage of about 150 to 2000 keV. However, since each ion collides with a silicon atom with its energy, the crystallinity of the surface portion of the silicon wafer into which the monomer ions are implanted is disturbed. Thereafter, the crystallinity of the epitaxial layer grown on the wafer surface is disturbed. On the other hand, cluster ions are generally irradiated with an acceleration voltage of about 10 to 100 keV / Cluster. However, since a cluster is an aggregate of a plurality of atoms or molecules, it must be implanted with a small energy per atom or molecule. Damage to the crystal of the semiconductor wafer is small. Therefore, in the case of cluster ion irradiation, the conditions for the recovery heat treatment can be made relatively gentle. That is, it is not necessary to perform the recovery heat treatment using a rapid heating / cooling heat treatment device or the like separate from the epitaxial device, such as RTA (Rapid Thermal Annealing) or RTO (Rapid Thermal Oxidation).
それは、エピタキシャル装置内でエピタキシャル成長に先立ち行われる水素ベーク処理によって、半導体ウェーハ10の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度で半導体ウェーハ10を炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークにより半導体ウェーハ10の結晶性を十分回復させることができる。
This is because the crystallinity of the
もちろん第1工程の後、第2工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい。この回復熱処理は、900℃以上1200℃以下で10秒以上1時間以下の条件とすることが好ましい。この回復熱処理は、900℃以上1200℃以下で10秒以上1時間以下行えばよい。ここで、熱処理温度を900℃以上1200℃以下とするのは、900℃未満では、結晶性の回復効果が得られにくいためであり、一方、1200℃を超えると、高温での熱処理に起因するスリップが発生し、また、装置への熱負荷が大きくなるためである。また、熱処理時間を10秒以上1時間以下とするのは、10秒未満では回復効果が得られにくいためであり、一方、1時間超えでは、生産性の低下を招き、装置への熱負荷が大きくなるためである。 Of course, after the first step and before the second step, the recovery heat treatment may be performed using a heat treatment device separate from the epitaxial device. This recovery heat treatment is preferably performed under conditions of 900 ° C. or more and 1200 ° C. or less and 10 seconds or more and 1 hour or less. This recovery heat treatment may be performed at 900 ° C. to 1200 ° C. for 10 seconds to 1 hour. Here, the reason why the heat treatment temperature is set to 900 ° C. or more and 1200 ° C. or less is that if the temperature is less than 900 ° C., it is difficult to obtain the crystallinity recovery effect. This is because slip occurs and the heat load on the apparatus increases. Moreover, the heat treatment time is set to 10 seconds or more and 1 hour or less because a recovery effect is difficult to be obtained if the heat treatment time is less than 10 seconds. This is because it becomes larger.
この回復熱処理は、例えば、半導体ウェーハ10をエピタキシャル成長装置内に搬送する前に、RTAやRTOなどの急速昇降温熱処理装置や、バッチ式熱処理装置(縦型熱処理装置、横型熱処理装置)を用いて行うことができる。前者は、ランプ照射加熱方式のため、装置構造的に長時間処理には適しておらず、15分以内の熱処理に適している。一方、後者は、所定温度までに温度上昇させるために時間がかかるものの、一度に多数枚のウェーハを同時に処理できる。また、抵抗加熱方式のため、長時間の熱処理が可能である。使用する熱処理装置は、クラスターイオン16の照射条件を考慮して適切なものを選択すればよい。
This recovery heat treatment is performed using, for example, a rapid heating / cooling heat treatment apparatus such as RTA or RTO, or a batch heat treatment apparatus (vertical heat treatment apparatus, horizontal heat treatment apparatus) before the
(半導体エピタキシャルウェーハ)
次に、上記製造方法により得られる半導体エピタキシャルウェーハ100,200について、図1(E)および図2(E)を参照して説明する。半導体エピタキシャルウェーハ100,200は、ともに半導体ウェーハ10と、この半導体ウェーハ10上に位置する第1エピタキシャル層12と、この第1エピタキシャル層12上に位置する第2エピタキシャル層14と、を有する。そして、第1実施形態による半導体エピタキシャルウェーハ100は半導体ウェーハの表面10Aに、第2実施形態による半導体エピタキシャルウェーハ200は、第1エピタキシャル層の表面12Aに形成された、少なくとも炭素が固溶してなる改質層18をさらに有する。そして、いずれにおいても改質層18における炭素の濃度プロファイルの半値幅Wが100nm以下であることを特徴とする。
(Semiconductor epitaxial wafer)
Next,
すなわち、本発明の製造方法によれば、モノマーイオン注入に比べて、クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができ、その結果、上記半値幅Wを100nm以下とすることが可能となった。下限としては10nmと設定することができる。なお、本明細書における「濃度プロファイル」は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)にて測定した深さ方向の濃度分布を意味する。また、「炭素の濃度プロファイルの半値幅」とは、測定精度を考慮して、改質層の上のエピタキシャル層の厚さが1μm超の場合は、そのエピタキシャル層を1μmに薄膜化した状態で、SIMSにて炭素の濃度プロファイルを測定したときの半値幅とする。 That is, according to the manufacturing method of the present invention, compared to the monomer ion implantation, the precipitation region of the elements constituting the cluster ions can be locally and highly concentrated, and as a result, the half width W is 100 nm or less. It became possible to do. The lower limit can be set to 10 nm. Note that the “concentration profile” in this specification means a concentration distribution in the depth direction measured by secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry). In addition, the “half-value width of the carbon concentration profile” means that when the thickness of the epitaxial layer on the modified layer exceeds 1 μm, the epitaxial layer is thinned to 1 μm in consideration of measurement accuracy. The half-value width when the carbon concentration profile is measured by SIMS.
また、第1エピタキシャル層12中のドーパント元素のピーク濃度が、第2エピタキシャル層14中のドーパント元素のピーク濃度よりも高いため、既述のように、改質層18に加えて第1エピタキシャル層12もゲッタリングサイトとして機能し、さらなるゲッタリング能力の向上が達成できる。
Further, since the peak concentration of the dopant element in the
このように、本実施形態の半導体エピタキシャルウェーハ100,200によれば、従来に比べ高いゲッタリング能力を発揮することで、金属汚染をより抑制することが可能である。
As described above, according to the
より高いゲッタリング能力を得る観点から、図1の場合は半導体ウェーハの表面10Aからの深さが150nm以下の範囲内に、図2の場合は第1エピタキシャル層の表面12Aからの深さが150nm以下の範囲内に、改質層18における炭素濃度プロファイルのピークが位置することが好ましい。ドーパント元素も照射する場合には、ドーパント元素の濃度プロファイルのピーク位置も同様とすることが好ましい。
From the viewpoint of obtaining a higher gettering capability, the depth from the
また、炭素濃度プロファイルのピーク濃度が、1×1015atoms/cm3以上であることが好ましく、1×1017〜1×1022atoms/cm3の範囲内がより好ましく、1×1019〜1×1021atoms/cm3の範囲内がさらに好ましい。 Further, the peak concentration of the carbon concentration profile is preferably 1 × 10 15 atoms / cm 3 or more, more preferably in the range of 1 × 10 17 to 1 × 10 22 atoms / cm 3 , and 1 × 10 19 to More preferably within the range of 1 × 10 21 atoms / cm 3 .
また、改質層18の深さ方向厚みは、概ね30〜400nmの範囲内とすることができる。
Moreover, the depth direction thickness of the modified
第1エピタキシャル層12は、厚さが0.1〜10μmの範囲内とすることが好ましく、0.2〜5μmの範囲内とすることがより好ましい。第2エピタキシャル層14は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、半導体ウェーハ10からのドーパントの外方拡散により第2エピタキシャル層14の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。
The
(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルウェーハまたは上記のエピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ100,200の第2エピタキシャル層14に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
(Method for manufacturing solid-state imaging device)
In the method for manufacturing a solid-state imaging device according to the embodiment of the present invention, the solid-state imaging device is formed on the
(参考実験例)
まず、クラスターイオン照射とモノマーイオン注入の相違を明らかにするため、以下の実験を行った。
(Reference experiment example)
First, the following experiment was conducted to clarify the difference between cluster ion irradiation and monomer ion implantation.
(参考例1)
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5×1014atoms/cm3)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、ジベンジル(C14H14)よりC5H5クラスターを生成して、ドーズ量9.0×1013Clusters/cm2(炭素のドーズ量4.5×1014atoms/cm2)、炭素1原子あたりの加速電圧14.8keV/atomの条件で、シリコンウェーハに照射した。
(Reference Example 1)
An n-type silicon wafer (diameter: 300 mm, thickness: 725 μm, dopant: phosphorus, dopant concentration: 5 × 10 14 atoms / cm 3 ) obtained from a CZ single crystal silicon ingot was prepared. Next, a C 5 H 5 cluster is generated from dibenzyl (C 14 H 14 ) using a cluster ion generator (manufactured by Nissin Ion Instruments Co., Ltd., model number: CLARIS), and a dose of 9.0 × 10 13 Clusters is generated. The silicon wafer was irradiated under the conditions of / cm 2 (carbon dose amount 4.5 × 10 14 atoms / cm 2 ) and an acceleration voltage of 14.8 keV / atom per carbon atom.
(参考例2)
参考例1と同じシリコンウェーハに対して、クラスターイオン照射に替えて、二酸化炭素(CO2)を材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量9.0×1013atoms/cm2、加速電圧300keV/atomの条件で、シリコンウェーハに照射した。
(Reference Example 2)
For the same silicon wafer as in Reference Example 1, instead of cluster ion irradiation, carbon monoxide (CO 2 ) was used as a material gas to generate carbon monomer ions, and a dose amount of 9.0 × 10 13 atoms / cm 2 , The silicon wafer was irradiated under the condition of an acceleration voltage of 300 keV / atom.
<SIMS測定結果>
上記参考例1,2で作製したサンプルについて、SIMS測定を行い、図4に示す炭素の濃度プロファイルを得た。なお、横軸の深さはシリコンウェーハの表面をゼロとしている。図4から明らかなように、クラスターイオン照射をした参考例1では、炭素濃度プロファイルがシャープであるが、モノマーイオン注入をした参考例2では、炭素濃度プロファイルがブロードである。また、参考例2に比べて参考例1では、炭素濃度プロファイルのピーク濃度は高く、ピーク位置もより半導体ウェーハ表面近傍に位置している。このことから、エピタキシャル層形成後も、炭素濃度プロファイルの傾向は同様となることが推定される。
<SIMS measurement results>
The samples prepared in Reference Examples 1 and 2 were subjected to SIMS measurement, and the carbon concentration profile shown in FIG. 4 was obtained. Note that the depth of the horizontal axis is zero on the surface of the silicon wafer. As is clear from FIG. 4, the carbon concentration profile is sharp in Reference Example 1 where cluster ion irradiation is performed, but the carbon concentration profile is broad in Reference Example 2 where monomer ions are implanted. Further, in Reference Example 1 compared to Reference Example 2, the peak concentration of the carbon concentration profile is high, and the peak position is located closer to the semiconductor wafer surface. From this, it is presumed that the tendency of the carbon concentration profile is the same after the formation of the epitaxial layer.
(実験例1)
(本発明例1−1)
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5×1014atoms/cm3)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、ジベンジル(C14H14)よりC5H5クラスターを生成して、ドーズ量9.0×1013Clusters/cm2(炭素のドーズ量4.5×1014atoms/cm2)、炭素1原子あたりの加速電圧14.8keV/atomの条件で、シリコンウェーハに照射した。その後、シリコンウェーハをHFで洗浄した後、枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1200℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハ上に第1シリコンエピタキシャル層(厚さ:2μm、ドーパント:ボロン、ドーパント濃度:3×1018atoms/cm3)をエピタキシャル成長させ、続いて、第2シリコンエピタキシャル層(厚さ:4μm、ドーパント:リン、ドーパント濃度:5×1014atoms/cm3)をエピタキシャル成長させ、本発明に従うシリコンエピタキシャルウェーハとした。なお、ドーパントガスとしては、ボロンドープの場合ジボランガス(B2H6)を、リンドープの場合ホスフィン(PH3)を用いた。
(Experimental example 1)
(Invention Example 1-1)
An n-type silicon wafer (diameter: 300 mm, thickness: 725 μm, dopant: phosphorus, dopant concentration: 5 × 10 14 atoms / cm 3 ) obtained from a CZ single crystal silicon ingot was prepared. Next, a C 5 H 5 cluster is generated from dibenzyl (C 14 H 14 ) using a cluster ion generator (manufactured by Nissin Ion Instruments Co., Ltd., model number: CLARIS), and a dose of 9.0 × 10 13 Clusters is generated. The silicon wafer was irradiated under the conditions of / cm 2 (carbon dose amount 4.5 × 10 14 atoms / cm 2 ) and an acceleration voltage of 14.8 keV / atom per carbon atom. Then, after cleaning the silicon wafer with HF, the silicon wafer is transferred into a single wafer epitaxial growth apparatus (Applied Materials Co., Ltd.) and subjected to a hydrogen baking process at a temperature of 1200 ° C. for 30 seconds in the apparatus, and then a carrier of hydrogen. A first silicon epitaxial layer (thickness: 2 μm, dopant: boron, dopant concentration: 3 × 10 18 atoms / cm 3 ) is epitaxially grown on a silicon wafer by CVD at 1150 ° C. using a gas, trichlorosilane as a source gas, Subsequently, a second silicon epitaxial layer (thickness: 4 μm, dopant: phosphorus, dopant concentration: 5 × 10 14 atoms / cm 3 ) was epitaxially grown to obtain a silicon epitaxial wafer according to the present invention. As the dopant gas, diborane gas (B 2 H 6 ) was used in the case of boron doping, and phosphine (PH 3 ) was used in the case of phosphorus doping.
(本発明例1−2)
シリコンウェーハ/第1エピタキシャル層/第2エピタキシャル層を以下のように変更した以外は、本発明例1−1と同様にして、本発明に従うシリコンエピタキシャルウェーハを作製した。
シリコンウェーハ:p型シリコンウェーハ(ドーパント:ボロン、ドーパント濃度:1×1015atoms/cm3)
第1エピタキシャル層:ドーパント種類:リン、ドーパント濃度:3×1018atoms/cm3
第2エピタキシャル層:ドーパント種類:ボロン、ドーパント濃度:1×1015atoms/cm3
(Invention Example 1-2)
A silicon epitaxial wafer according to the present invention was produced in the same manner as in Invention Example 1-1 except that the silicon wafer / first epitaxial layer / second epitaxial layer was changed as follows.
Silicon wafer: p-type silicon wafer (dopant: boron, dopant concentration: 1 × 10 15 atoms / cm 3 )
First epitaxial layer: dopant type: phosphorus, dopant concentration: 3 × 10 18 atoms / cm 3
Second epitaxial layer: dopant type: boron, dopant concentration: 1 × 10 15 atoms / cm 3
(比較例1−1)
クラスター照射に替えて、二酸化炭素(CO2)を材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量9.0×1013atoms/cm2、加速電圧300keV/atomの条件で、シリコンウェーハに注入し、その後の第1エピタキシャル層を形成しなかったこと以外は、本発明例1−1と同様にして、比較例のシリコンエピタキシャルウェーハを作製した。
(Comparative Example 1-1)
Instead of cluster irradiation, carbon monoxide (CO 2 ) is used as a material gas to generate carbon monomer ions, and a silicon wafer is formed under the conditions of a dose amount of 9.0 × 10 13 atoms / cm 2 and an acceleration voltage of 300 keV / atom. A silicon epitaxial wafer of a comparative example was produced in the same manner as in Example 1-1 of the present invention except that the first epitaxial layer was not formed after implantation.
<評価方法および評価結果>
(1)SIMS測定
作製した各サンプルについてSIMS測定を行い、図5(A),(B),(C)に示す炭素およびドーパントの濃度プロファイルを得た。なお、横軸の深さは第2エピタキシャル層の表面をゼロとしている。また、作製した各サンプルについて、エピタキシャル層を1μmまで薄膜化した後にSIMS測定を行った。このとき得られた炭素濃度プロファイルの半値幅、ピーク濃度、およびピーク位置(エピタキシャル層を除いたシリコンウェーハ表面からのピーク深さ)を表1に示す。
<Evaluation method and evaluation results>
(1) SIMS measurement SIMS measurement was performed on each of the produced samples, and carbon and dopant concentration profiles shown in FIGS. 5A, 5B, and 5C were obtained. The depth of the horizontal axis is zero on the surface of the second epitaxial layer. For each sample produced, SIMS measurement was performed after the epitaxial layer was thinned to 1 μm. Table 1 shows the half width, peak concentration, and peak position (peak depth from the silicon wafer surface excluding the epitaxial layer) of the carbon concentration profile obtained at this time.
(2)ゲッタリング能力評価
作製した各サンプルの第2エピタキシャル層表面を、Ni汚染液(1.0×1013/cm2)でスピンコート汚染法を用いて故意に汚染し、引き続き900℃、30分の熱処理を施した。その後、SIMS測定を行った。Niの捕獲量(SIMSプロファイルの積分値)を以下のように分類して、評価基準とした。評価結果を表1に示す。
◎:1.0×1012atoms/cm2以上
○:5.0×1011atoms/cm2以上1.0×1012atoms/cm2未満
△:5.0×1011atoms/cm2未満
(2) Evaluation of gettering ability The surface of the second epitaxial layer of each prepared sample was intentionally contaminated with Ni contamination liquid (1.0 × 10 13 / cm 2 ) using a spin coat contamination method, and subsequently, 900 ° C., A 30 minute heat treatment was applied. Thereafter, SIMS measurement was performed. Ni capture amounts (integrated values of SIMS profiles) were classified as follows and used as evaluation criteria. The evaluation results are shown in Table 1.
A: 1.0 × 10 12 atoms / cm 2 or more ○: 5.0 × 10 11 atoms / cm 2 or more and less than 1.0 × 10 12 atoms / cm 2 Δ: 5.0 × 10 11 atoms / cm 2 or less
<評価結果の考察>
本発明例1−1では図5(A)に示すように、ボロンの高濃度領域が確認され、本発明例1−2では図5(B)に示すように、リンの高濃度領域が確認された。また、図5(A),(B)では、炭素濃度プロファイルがシャープであるが、図5(C)では、炭素濃度プロファイルがブロードである。また、表1のSIMS測定結果からも明らかなように、クラスターイオン照射により、モノマーイオン注入よりも局所的かつ高濃度に炭素が固溶した改質層が形成できたことがわかる。このような、ドーパント高濃度領域および炭素の改質層に起因して、表1に示すように、本発明例では比較例よりも高いゲッタリング能力を得ることができた。
<Consideration of evaluation results>
In the present invention example 1-1, a high concentration region of boron is confirmed as shown in FIG. 5A, and in the present invention example 1-2, a high concentration region of phosphorus is confirmed as shown in FIG. 5B. It was done. 5A and 5B, the carbon concentration profile is sharp, whereas in FIG. 5C, the carbon concentration profile is broad. Further, as is clear from the SIMS measurement results in Table 1, it can be seen that a modified layer in which carbon is solid-dissolved locally and at a higher concentration than monomer ion implantation can be formed by cluster ion irradiation. Due to such a high dopant concentration region and a modified layer of carbon, as shown in Table 1, the inventive example was able to obtain a higher gettering ability than the comparative example.
(実験例2)
(実施例2−1)
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5×1014atoms/cm3)を用意した。次に、シリコンウェーハをHFで洗浄した後、枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1200℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハ上に第1シリコンエピタキシャル層(厚さ:2μm、ドーパント:ボロン、ドーパント濃度:3×1018atoms/cm3)をエピタキシャル成長させた。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、ジベンジル(C14H14)よりC5H5クラスターを生成して、ドーズ量9.0×1013Clusters/cm2(炭素のドーズ量4.5×1014atoms/cm2)、炭素1原子あたりの加速電圧14.8keV/atomの条件で、シリコンウェーハに照射した。その後、シリコンウェーハを再度枚葉式エピタキシャル成長装置内に搬送し、第2シリコンエピタキシャル層(厚さ:4μm、ドーパント:リン、ドーパント濃度:5×1014atoms/cm3)をエピタキシャル成長させ、本発明に従うシリコンエピタキシャルウェーハとした。なお、ドーパントガスとしては、ボロンドープの場合ジボランガス(B2H6)を、リンドープの場合ホスフィン(PH3)を用いた。
(Experimental example 2)
(Example 2-1)
An n-type silicon wafer (diameter: 300 mm, thickness: 725 μm, dopant: phosphorus, dopant concentration: 5 × 10 14 atoms / cm 3 ) obtained from a CZ single crystal silicon ingot was prepared. Next, after cleaning the silicon wafer with HF, the silicon wafer is transferred into a single wafer epitaxial growth apparatus (Applied Materials Co., Ltd.) and subjected to a hydrogen baking process at a temperature of 1200 ° C. for 30 seconds in the apparatus. A first silicon epitaxial layer (thickness: 2 μm, dopant: boron, dopant concentration: 3 × 10 18 atoms / cm 3 ) is epitaxially grown on the silicon wafer by CVD at 1150 ° C. using carrier gas, trichlorosilane as a source gas. It was. Next, a C 5 H 5 cluster is generated from dibenzyl (C 14 H 14 ) using a cluster ion generator (manufactured by Nissin Ion Instruments Co., Ltd., model number: CLARIS), and a dose of 9.0 × 10 13 Clusters is generated. The silicon wafer was irradiated under the conditions of / cm 2 (carbon dose amount 4.5 × 10 14 atoms / cm 2 ) and an acceleration voltage of 14.8 keV / atom per carbon atom. Thereafter, the silicon wafer is transferred again into the single-wafer epitaxial growth apparatus, and the second silicon epitaxial layer (thickness: 4 μm, dopant: phosphorus, dopant concentration: 5 × 10 14 atoms / cm 3 ) is epitaxially grown, and according to the present invention. A silicon epitaxial wafer was obtained. As the dopant gas, diborane gas (B 2 H 6 ) was used in the case of boron doping, and phosphine (PH 3 ) was used in the case of phosphorus doping.
(本発明例2−2)
シリコンウェーハ/第1エピタキシャル層/第2エピタキシャル層を以下のように変更した以外は、本発明例2−1と同様にして、本発明に従うシリコンエピタキシャルウェーハを作製した。
シリコンウェーハ:p型シリコンウェーハ(ドーパント:ボロン、ドーパント濃度:1×1015atoms/cm3)
第1エピタキシャル層:ドーパント種類:リン、ドーパント濃度:3×1018atoms/cm3
第2エピタキシャル層:ドーパント種類:ボロン、ドーパント濃度:1×1015atoms/cm3
(Invention Example 2-2)
A silicon epitaxial wafer according to the present invention was produced in the same manner as in Invention Example 2-1, except that the silicon wafer / first epitaxial layer / second epitaxial layer was changed as follows.
Silicon wafer: p-type silicon wafer (dopant: boron, dopant concentration: 1 × 10 15 atoms / cm 3 )
First epitaxial layer: dopant type: phosphorus, dopant concentration: 3 × 10 18 atoms / cm 3
Second epitaxial layer: dopant type: boron, dopant concentration: 1 × 10 15 atoms / cm 3
<評価方法および評価結果>
作成した各サンプルについて、実験例1と同様の評価を行った。図6(A)に本発明例2−1、図6(B)に本発明例2−2についての、炭素およびドーパントの濃度プロファイルを示す。また、エピタキシャル層を1μmまで薄膜化した後にSIMS測定およびゲッタリング能力評価の結果は、表2に示す。なお、表2中、炭素濃度プロファイルのピーク位置は、第2エピタキシャル層を除いた第1エピタキシャル層表面からのピーク深さを意味する。
<Evaluation method and evaluation results>
Each sample prepared was evaluated in the same manner as in Experimental Example 1. FIG. 6A shows the carbon and dopant concentration profiles of Example 2-1 of the present invention and FIG. 6B of Example 2-2 of the present invention. Table 2 shows the results of SIMS measurement and gettering ability evaluation after the epitaxial layer was thinned to 1 μm. In Table 2, the peak position of the carbon concentration profile means the peak depth from the surface of the first epitaxial layer excluding the second epitaxial layer.
以上の結果から、第1エピタキシャル層にクラスターイオンを照射した実験例2でも、シリコンウェーハにクラスターイオンを照射した実験例1と同様の結果を得ることができた。 From the above results, in Experimental Example 2 in which the first epitaxial layer was irradiated with cluster ions, the same result as in Experimental Example 1 in which the silicon wafer was irradiated with cluster ions could be obtained.
本発明によれば、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハおよびその製造方法、並びに、この半導体エピタキシャルウェーハから固体撮像素子を形成する固体撮像素子の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor epitaxial wafer which can suppress metal contamination by exhibiting higher gettering capability, its manufacturing method, and the solid-state image sensor which forms a solid-state image sensor from this semiconductor epitaxial wafer A manufacturing method can be provided.
100,200 半導体エピタキシャルウェーハ
10 半導体ウェーハ
10A 半導体ウェーハの表面
12 第1エピタキシャル層
12A 第1エピタキシャル層の表面
14 第2エピタキシャル層
16 クラスターイオン
18 改質層
100,200
Claims (13)
該第1エピタキシャル層上に第2エピタキシャル層を形成する工程と、
を有する半導体エピタキシャルウェーハの製造方法であって、
前記半導体ウェーハ表面または前記第1エピタキシャル層表面に、炭素を含むクラスターイオンを照射して、該半導体ウェーハ表面または第1エピタキシャル層表面に、炭素が固溶した改質層を形成する工程をさらに有し、
前記第1エピタキシャル層中のドーパント元素のピーク濃度は、前記第2エピタキシャル層中のドーパント元素のピーク濃度よりも高く、
前記第1エピタキシャル層の厚さを0.1〜10μmの範囲内とし、
前記第2エピタキシャル層の厚さを1〜15μmの範囲内とすることを特徴とする半導体エピタキシャルウェーハの製造方法。 Forming a first epitaxial layer on a semiconductor wafer;
Forming a second epitaxial layer on the first epitaxial layer;
A method of manufacturing a semiconductor epitaxial wafer having
The method further includes the step of irradiating the surface of the semiconductor wafer or the surface of the first epitaxial layer with cluster ions containing carbon to form a modified layer in which carbon is dissolved in the surface of the semiconductor wafer or the first epitaxial layer. And
The peak concentration of the dopant element in the first epitaxial layer is higher than the peak concentration of the dopant element in the second epitaxial layer,
The thickness of the first epitaxial layer is in the range of 0.1 to 10 μm,
A method of manufacturing a semiconductor epitaxial wafer, wherein the thickness of the second epitaxial layer is in the range of 1 to 15 μm.
前記半導体ウェーハの表面または前記第1エピタキシャル層の表面に形成された、炭素が固溶してなる改質層をさらに有し、
前記改質層における前記炭素の濃度プロファイルの半値幅が100nm以下であり、
前記第1エピタキシャル層中のドーパント元素のピーク濃度は、前記第2エピタキシャル層中のドーパント元素のピーク濃度よりも高く、
前記第1エピタキシャル層の厚さは0.1〜10μmの範囲内であり、
前記第2エピタキシャル層の厚さは1〜15μmの範囲内であることを特徴とする半導体エピタキシャルウェーハ。 A semiconductor epitaxial wafer having a semiconductor wafer, a first epitaxial layer located on the semiconductor wafer, and a second epitaxial layer located on the first epitaxial layer,
A modified layer formed on the surface of the semiconductor wafer or the surface of the first epitaxial layer, in which carbon is dissolved;
The half value width of the carbon concentration profile in the modified layer is 100 nm or less,
The peak concentration of the dopant element in the first epitaxial layer is higher than the peak concentration of the dopant element in the second epitaxial layer,
The first epitaxial layer has a thickness in the range of 0.1 to 10 μm;
The thickness of the said 2nd epitaxial layer exists in the range of 1-15 micrometers, The semiconductor epitaxial wafer characterized by the above-mentioned.
A solid-state imaging device is formed on the epitaxial wafer manufactured by the manufacturing method according to any one of claims 1 to 6 or the second epitaxial layer of the epitaxial wafer according to any one of claims 7 to 12. A method for manufacturing a solid-state imaging device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017091474A JP2017175143A (en) | 2017-05-01 | 2017-05-01 | Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017091474A JP2017175143A (en) | 2017-05-01 | 2017-05-01 | Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012249358A Division JP6278592B2 (en) | 2012-11-13 | 2012-11-13 | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017175143A true JP2017175143A (en) | 2017-09-28 |
Family
ID=59973961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017091474A Withdrawn JP2017175143A (en) | 2017-05-01 | 2017-05-01 | Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017175143A (en) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177086A (en) * | 1999-12-21 | 2001-06-29 | Sony Corp | Image pickup element and its manufacturing method |
JP2002033472A (en) * | 2000-07-17 | 2002-01-31 | Matsushita Electric Ind Co Ltd | Solid state image pickup device and its fabricating method |
JP2009038124A (en) * | 2007-07-31 | 2009-02-19 | Shin Etsu Handotai Co Ltd | Epitaxial wafer manufacturing method and epitaxial wafer |
JP2009518869A (en) * | 2005-12-09 | 2009-05-07 | セムイクウィップ・インコーポレーテッド | System and method for manufacturing semiconductor devices by implantation of carbon clusters |
JP2009164590A (en) * | 2007-12-13 | 2009-07-23 | Sumco Corp | Epitaxial wafer and method of producing the same |
JP2010114409A (en) * | 2008-10-10 | 2010-05-20 | Sony Corp | Soi substrate and method for manufacturing the same, solid-state image pickup device and method for manufacturing the same, and image pickup device |
JP2010541247A (en) * | 2007-09-27 | 2010-12-24 | ティーイーエル エピオン インコーポレイテッド | Method for improving electrical leakage characteristics and suppressing electromigration in semiconductor devices |
JP2011003577A (en) * | 2009-06-16 | 2011-01-06 | Sumco Corp | Silicon wafer and method of manufacturing the same, and method of manufacturing semiconductor device |
JP2011512038A (en) * | 2008-02-11 | 2011-04-14 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | Low temperature implantation techniques for carbon-containing species |
JP2011151318A (en) * | 2010-01-25 | 2011-08-04 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
JP2011253983A (en) * | 2010-06-03 | 2011-12-15 | Disco Abrasive Syst Ltd | Method for adding gettering layer to silicon wafer |
-
2017
- 2017-05-01 JP JP2017091474A patent/JP2017175143A/en not_active Withdrawn
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177086A (en) * | 1999-12-21 | 2001-06-29 | Sony Corp | Image pickup element and its manufacturing method |
JP2002033472A (en) * | 2000-07-17 | 2002-01-31 | Matsushita Electric Ind Co Ltd | Solid state image pickup device and its fabricating method |
JP2009518869A (en) * | 2005-12-09 | 2009-05-07 | セムイクウィップ・インコーポレーテッド | System and method for manufacturing semiconductor devices by implantation of carbon clusters |
JP2009038124A (en) * | 2007-07-31 | 2009-02-19 | Shin Etsu Handotai Co Ltd | Epitaxial wafer manufacturing method and epitaxial wafer |
JP2010541247A (en) * | 2007-09-27 | 2010-12-24 | ティーイーエル エピオン インコーポレイテッド | Method for improving electrical leakage characteristics and suppressing electromigration in semiconductor devices |
JP2009164590A (en) * | 2007-12-13 | 2009-07-23 | Sumco Corp | Epitaxial wafer and method of producing the same |
JP2011512038A (en) * | 2008-02-11 | 2011-04-14 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | Low temperature implantation techniques for carbon-containing species |
JP2010114409A (en) * | 2008-10-10 | 2010-05-20 | Sony Corp | Soi substrate and method for manufacturing the same, solid-state image pickup device and method for manufacturing the same, and image pickup device |
JP2011003577A (en) * | 2009-06-16 | 2011-01-06 | Sumco Corp | Silicon wafer and method of manufacturing the same, and method of manufacturing semiconductor device |
JP2011151318A (en) * | 2010-01-25 | 2011-08-04 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
JP2011253983A (en) * | 2010-06-03 | 2011-12-15 | Disco Abrasive Syst Ltd | Method for adding gettering layer to silicon wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5673811B2 (en) | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device | |
JP5799936B2 (en) | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device | |
JP6065848B2 (en) | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device | |
JP6278591B2 (en) | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device | |
JP5799935B2 (en) | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device | |
JP6107068B2 (en) | Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method | |
TWI611482B (en) | Method for manufacturing semiconductor epitaxial wafer and method for manufacturing solid-state imaging device | |
JP6427946B2 (en) | Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method | |
JP6535432B2 (en) | Method of manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of manufacturing solid-state imaging device | |
JP6280301B2 (en) | Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method | |
JP6221928B2 (en) | Manufacturing method of semiconductor epitaxial wafer and manufacturing method of solid-state imaging device | |
JP2017112276A (en) | Method of manufacturing semiconductor epitaxial wafer and method of manufacturing solid state imaging device | |
JP6289805B2 (en) | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device | |
JP2017175145A (en) | Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method | |
JP6278592B2 (en) | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device | |
JP6361779B2 (en) | Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method | |
JP2017175143A (en) | Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method | |
JP2017123477A (en) | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging device | |
JP2015220242A (en) | Semiconductor epitaxial wafer manufacturing method and solid state image pickup element manufacturing method | |
JP6318728B2 (en) | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device | |
JP2017183736A (en) | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180403 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20180518 |