JP6107068B2 - Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method - Google Patents

Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method Download PDF

Info

Publication number
JP6107068B2
JP6107068B2 JP2012249681A JP2012249681A JP6107068B2 JP 6107068 B2 JP6107068 B2 JP 6107068B2 JP 2012249681 A JP2012249681 A JP 2012249681A JP 2012249681 A JP2012249681 A JP 2012249681A JP 6107068 B2 JP6107068 B2 JP 6107068B2
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
epitaxial silicon
layer
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012249681A
Other languages
Japanese (ja)
Other versions
JP2014099481A (en
Inventor
武 門野
武 門野
栗田 一成
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2012249681A priority Critical patent/JP6107068B2/en
Publication of JP2014099481A publication Critical patent/JP2014099481A/en
Application granted granted Critical
Publication of JP6107068B2 publication Critical patent/JP6107068B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法に関する。本発明は特に、より高いゲッタリング能力を発揮することで金属汚染を抑制でき、かつ、エピタキシャル層の積層欠陥が低減したエピタキシャルシリコンウェーハを製造する方法に関する。   The present invention relates to an epitaxial silicon wafer manufacturing method, an epitaxial silicon wafer, and a solid-state imaging device manufacturing method. In particular, the present invention relates to a method of manufacturing an epitaxial silicon wafer in which metal contamination can be suppressed by exhibiting higher gettering ability and the stacking fault of the epitaxial layer is reduced.

半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となるエピタキシャルシリコンウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。   Metal contamination is a factor that degrades the characteristics of semiconductor devices. For example, in a back-illuminated solid-state imaging device, metal mixed in an epitaxial silicon wafer serving as the substrate of the device causes a dark current of the solid-state imaging device to increase, and causes a defect called a white defect. The back-illuminated solid-state image sensor has a wiring layer, etc., placed below the sensor part, so that external light can be taken directly into the sensor and clearer images and videos can be taken even in dark places. In recent years, it has been widely used in mobile phones such as digital video cameras and smartphones. Therefore, it is desired to reduce white defect as much as possible.

ウェーハへの金属の混入は、主にエピタキシャルシリコンウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者のエピタキシャルシリコンウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。   Metal contamination in the wafer mainly occurs in the manufacturing process of the epitaxial silicon wafer and the manufacturing process (device manufacturing process) of the solid-state imaging device. Metal contamination in the former epitaxial silicon wafer manufacturing process is caused by heavy metal particles from the components of the epitaxial growth furnace, or because the chlorine gas is used as the furnace gas during epitaxial growth, the piping material is corroded by metal. The thing by the heavy metal particle to generate | occur | produce is considered. In recent years, these metal contaminations have been improved to some extent by replacing the constituent materials of the epitaxial growth furnace with materials having excellent corrosion resistance, but are not sufficient. On the other hand, in the latter manufacturing process of the solid-state imaging device, there is a concern about heavy metal contamination of the semiconductor substrate during each process such as ion implantation, diffusion and oxidation heat treatment.

そのため、従来は、エピタキシャルシリコンウェーハに金属を捕獲するためのゲッタリングシンクを形成するか、あるいは高濃度ボロン基板などの金属の捕獲能力(ゲッタリング能力)が高い基板を用いて、シリコンウェーハへの金属汚染を回避していた。   For this reason, conventionally, a gettering sink for capturing metal on an epitaxial silicon wafer is formed, or a substrate having a high metal capture capability (gettering capability) such as a high-concentration boron substrate is used. The metal contamination was avoided.

シリコンウェーハにゲッタリングシンクを形成する方法としては、シリコンウェーハの内部に結晶欠陥である酸素析出物(シリコン酸化物析出物の通称であり、BMD:Bulk Micro Defectともいう。)や転位を形成するイントリンシックゲッタリング(IG)法と、シリコンウェーハの裏面にゲッタリングシンクを形成するエクストリンシックゲッタリング(EG)法が一般的である。   As a method for forming a gettering sink on a silicon wafer, oxygen precipitates (commonly called silicon oxide precipitates, also called BMD: Bulk Micro Defect) or dislocations, which are crystal defects, are formed inside the silicon wafer. An intrinsic gettering (IG) method and an extrinsic gettering (EG) method in which a gettering sink is formed on the back surface of a silicon wafer are generally used.

ここで、重金属のゲッタリング法の一手法として、シリコンウェーハ中にモノマーイオン(シングルイオン)注入によりゲッタリングサイトを形成する技術がある。特許文献1には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にエピタキシャル層を形成し、エピタキシャルシリコンウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。   Here, there is a technique of forming a gettering site by injecting monomer ions (single ions) into a silicon wafer as one technique for gettering heavy metals. Patent Document 1 describes a manufacturing method in which carbon ions are implanted from one surface of a silicon wafer to form a carbon ion implanted region, and then an epitaxial layer is formed on this surface to form an epitaxial silicon wafer. In this technique, the carbon ion implantation region functions as a gettering site.

また、特許文献2には、シリコンウェーハに炭素イオンを注入して炭素注入層を形成し、その後、イオン注入により乱れたウェーハの結晶性を回復させるための熱処理(以下、「回復熱処理」という。)をRTA(Rapid Thermal Annealing)装置で行うことで、この回復熱処理工程を短縮させ、その後にエピタキシャル層を形成する技術が記載されている。   In Patent Document 2, carbon ions are implanted into a silicon wafer to form a carbon implanted layer, and then heat treatment for recovering the crystallinity of the wafer disturbed by the ion implantation (hereinafter referred to as “recovery heat treatment”). ) Is performed with an RTA (Rapid Thermal Annealing) apparatus, thereby shortening the recovery heat treatment step and then forming an epitaxial layer.

また、特許文献3には酸素濃度が7ppma(JEIDA)以上のシリコン単結晶基板を用い、該シリコン単結晶基板に対して、炭素イオン注入・結晶性回復熱処理・エピタキシャル層のエピタキシャル成長、のセットを2回以上行って2層以上の炭素イオン注入層を形成し、前記エピタキシャル層の最表面部の酸素濃度を5ppma(JEIDA)以下とするエピタキシャルシリコンウェーハの製造方法が記載されている。   In Patent Document 3, a silicon single crystal substrate having an oxygen concentration of 7 ppma (JEIDA) or more is used, and two sets of carbon ion implantation, crystallinity recovery heat treatment, and epitaxial layer epitaxial growth are performed on the silicon single crystal substrate. A method of manufacturing an epitaxial silicon wafer is described in which two or more carbon ion implantation layers are formed by performing the process more than once, and the oxygen concentration of the outermost surface portion of the epitaxial layer is 5 ppma (JEIDA) or less.

特開平6−338507号公報JP-A-6-338507 特開2008−294245号公報JP 2008-294245 A 特開2012−59849号公報JP 2012-59849 A

ところで、シリコンウェーハの酸素濃度が高い場合には、単結晶シリコンインゴットの育成過程において、サイズの大きな酸素析出物(BMD)が結晶内に形成されてしまうことがある。BMDは、イントリンシックゲッタリング(IG)として機能する点では有用である。しかしながら、このサイズの大きなBMDはエピタキシャル成長処理時の高温熱処理によって消失することはなく、シリコンウェーハ表層部に存在するBMDを起点に、エピタキシャル層において積層欠陥(SF:Staking Fault)が発生する原因となり、エピタキシャルシリコンウェーハの品質に悪影響を及ぼす。   By the way, when the oxygen concentration of the silicon wafer is high, large-sized oxygen precipitates (BMD) may be formed in the crystal during the growth process of the single crystal silicon ingot. BMD is useful in that it functions as intrinsic gettering (IG). However, this large BMD does not disappear due to the high-temperature heat treatment during the epitaxial growth process, and causes a stacking fault (SF: Staking Fault) in the epitaxial layer starting from the BMD existing on the surface layer of the silicon wafer. It adversely affects the quality of epitaxial silicon wafers.

また、特許文献1、特許文献2、および特許文献3に記載された技術は、いずれもエピタキシャル層形成前にモノマーイオンをシリコンウェーハに注入するものである。しかしながら、本発明者らの検討によれば、モノマーイオンの注入を施したエピタキシャルシリコンウェーハでは、ゲッタリング能力が不十分であることがわかった。特に基板となるシリコンウェーハの酸素濃度が低い場合、BMDによるイントリンシンクゲッタリング(IG)能力が不足するために、モノマーイオン注入ではエピタキシャルシリコンウェーハ全体としてのゲッタリング能力が不足し、より強力なゲッタリング能力が求められることがわかった。   The techniques described in Patent Document 1, Patent Document 2, and Patent Document 3 all implant monomer ions into a silicon wafer before forming an epitaxial layer. However, according to studies by the present inventors, it has been found that an epitaxial silicon wafer into which monomer ions have been implanted has insufficient gettering capability. Intrinsic sink gettering (IG) capability by BMD is insufficient especially when the oxygen concentration of the silicon wafer that is the substrate is low, and monomer ion implantation has insufficient gettering capability as a whole epitaxial silicon wafer, making it more powerful. It was found that gettering ability was required.

そこで本発明は、上記課題に鑑み、より高いゲッタリング能力を有し、かつ、エピタキシャル層の積層欠陥が低減したエピタキシャルシリコンウェーハおよびその製造方法、並びに、このエピタキシャルシリコンウェーハから固体撮像素子を形成する固体撮像素子の製造方法を提供することを目的とする。   Therefore, in view of the above problems, the present invention has an epitaxial silicon wafer having higher gettering capability and reduced stacking faults in the epitaxial layer, a manufacturing method thereof, and a solid-state imaging device formed from the epitaxial silicon wafer. It aims at providing the manufacturing method of a solid-state image sensor.

本発明者らの検討によれば、シリコンウェーハにクラスターイオンを照射することにより、モノマーイオンを注入する場合に比べて、以下の有利な点があることを知見した。すなわち、クラスターイオンを照射した場合、モノマーイオンと同等の加速電圧で照射しても、1原子または1分子あたりのエネルギーは、モノマーイオンの場合より小さくしてシリコンウェーハに衝突するため、一度に複数の原子を照射でき、照射した元素の深さ方向プロファイルのピーク濃度を高濃度とすることができ、ピーク位置をよりシリコンウェーハ表面に近い位置に位置させることができる。その結果、シリコンウェーハの酸素濃度が低濃度でイントリンシンクゲッタリングによるゲッタリング能力が不十分であっても、エピタキシャルシリコンウェーハのゲッタリング能力が十分に得られることを知見した。さらに、シリコンウェーハの酸素濃度が低濃度であるため、エピタキシャル層の積層欠陥を低減できることを見出した。   According to the study by the present inventors, it has been found that by irradiating cluster ions on a silicon wafer, there are the following advantages compared to the case of injecting monomer ions. In other words, when cluster ions are irradiated, even if irradiation is performed at an acceleration voltage equivalent to that of monomer ions, the energy per atom or molecule collides with the silicon wafer with a smaller energy than that of monomer ions, so that multiple ions can be applied at a time. The peak concentration of the profile in the depth direction of the irradiated element can be made high, and the peak position can be located closer to the silicon wafer surface. As a result, it was found that the gettering ability of the epitaxial silicon wafer can be sufficiently obtained even if the oxygen concentration of the silicon wafer is low and the gettering ability by intrinsic sink gettering is insufficient. Furthermore, it has been found that the stacking faults of the epitaxial layer can be reduced because the oxygen concentration of the silicon wafer is low.

すなわち、本発明のエピタキシャルシリコンウェーハの製造方法は、酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下のシリコンウェーハにクラスターイオンを照射して、前記シリコンウェーハの表面に、前記クラスターイオンの構成元素が固溶してなる改質層を形成する第1工程と、前記シリコンウェーハの改質層上にエピタキシャルシリコン層を形成する第2工程と、を有することを特徴とする。 That is, in the method for producing an epitaxial silicon wafer according to the present invention, a silicon wafer having an oxygen concentration of 16 × 10 17 atoms / cm 3 (ASTM F121-1979) or less is irradiated with cluster ions, The method includes a first step of forming a modified layer in which constituent elements of cluster ions are dissolved, and a second step of forming an epitaxial silicon layer on the modified layer of the silicon wafer.

ここで、前記シリコンウェーハの酸素濃度は、8×1017atoms/cm(ASTM F121−1979)以下とすることが好ましい。 Here, the oxygen concentration of the silicon wafer is preferably 8 × 10 17 atoms / cm 3 (ASTM F121-1979) or less.

本発明では、前記第1工程の後、前記シリコンウェーハに対して結晶性回復のための熱処理を行うことなく、前記シリコンウェーハをエピタキシャル成長装置に搬送して前記第2工程を行うことができる。ただし、前記第1工程の後、前記第2工程の前に、前記シリコンウェーハに対して結晶性回復のための熱処理を行うことも好ましい。   In the present invention, after the first step, the second step can be performed by transporting the silicon wafer to an epitaxial growth apparatus without performing a heat treatment for recovering crystallinity on the silicon wafer. However, it is also preferable to perform heat treatment for crystallinity recovery on the silicon wafer after the first step and before the second step.

ここで、前記クラスターイオンが、構成元素として炭素を含むことが好ましく、構成元素として炭素を含む2種以上の元素を含むことがより好ましい。   Here, the cluster ions preferably include carbon as a constituent element, and more preferably include two or more elements including carbon as a constituent element.

さらに、前記クラスターイオンの照射条件は、炭素1原子あたり加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が1.0×1016atoms/cm以下であることが好ましい。 Further, the irradiation conditions of the cluster ions are preferably an acceleration voltage per carbon atom of 50 keV / atom or less, a cluster size of 100 or less, and a carbon dose of 1.0 × 10 16 atoms / cm 2 or less. .

次に、本発明のエピタキシャルシリコンウェーハは、シリコンウェーハと、該シリコンウェーハの表面に形成された、該シリコンウェーハ中に所定元素が固溶してなる改質層と、該改質層上のエピタキシャルシリコン層と、を有し、前記シリコンウェーハの酸素濃度は、前記改質層を除く領域では16×1017atoms/cm(ASTM F121−1979)以下であり、前記改質層における、前記所定元素の濃度プロファイルの半値幅が100nm以下であることを特徴とする。 Next, an epitaxial silicon wafer of the present invention includes a silicon wafer, a modified layer formed on the surface of the silicon wafer, in which a predetermined element is dissolved, and an epitaxial layer on the modified layer. The oxygen concentration of the silicon wafer is 16 × 10 17 atoms / cm 3 (ASTM F121-1979) or less in the region excluding the modified layer, and the predetermined concentration in the modified layer is The half width of the concentration profile of the element is 100 nm or less.

また、前記シリコンウェーハの酸素濃度は、前記改質層を除く領域では8×1017atoms/cm(ASTM F121−1979)以下であることが好ましい。 The oxygen concentration of the silicon wafer is preferably 8 × 10 17 atoms / cm 3 (ASTM F121-1979) or less in the region excluding the modified layer.

また、前記シリコンウェーハの表面からの深さが150nm以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置することが好ましい。   In addition, it is preferable that the peak of the concentration profile in the modified layer is located within a depth of 150 nm or less from the surface of the silicon wafer.

さらに、前記改質層における前記濃度プロファイルのピーク濃度が、1.0×1015atoms/cm以上であることが好ましい。 Furthermore, it is preferable that the peak concentration of the concentration profile in the modified layer is 1.0 × 10 15 atoms / cm 3 or more.

ここで、前記所定元素が炭素を含むことが好ましく、炭素を含む2種以上の元素を含むことがより好ましい。   Here, the predetermined element preferably includes carbon, and more preferably includes two or more elements including carbon.

そして、本発明の固体撮像素子の製造方法は、上記いずれか1つの製造方法で製造されたエピタキシャルシリコンウェーハまたは上記いずれか1つのエピタキシャルシリコンウェーハの、表面に位置するエピタキシャルシリコン層に、固体撮像素子を形成することを特徴とする。   And the manufacturing method of the solid-state image sensor of this invention is a solid-state image sensor on the epitaxial silicon layer located in the surface of the epitaxial silicon wafer manufactured by the said any one manufacturing method, or the said any one epitaxial silicon wafer. It is characterized by forming.

本発明によれば、酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下のシリコンウェーハにクラスターイオンを照射して、このシリコンウェーハの表面に前記クラスターイオンの構成元素からなる改質層を形成したので、この改質層がより高いゲッタリング能力を発揮することで、金属汚染を抑制することができ、かつ、エピタキシャル層のエピタキシャル欠陥が低減したエピタキシャルシリコンウェーハを得ることができ、また、このエピタキシャルシリコンウェーハから高品質の固体撮像素子を形成することができる。 According to the present invention, a silicon wafer having an oxygen concentration of 16 × 10 17 atoms / cm 3 (ASTM F121-1979) or less is irradiated with cluster ions, and the surface of the silicon wafer is modified with the constituent elements of the cluster ions. Since the quality layer is formed, this modified layer exhibits higher gettering capability, thereby suppressing metal contamination and obtaining an epitaxial silicon wafer with reduced epitaxial defects in the epitaxial layer. In addition, a high-quality solid-state imaging device can be formed from this epitaxial silicon wafer.

本発明の一実施形態によるエピタキシャルシリコンウェーハ100の製造方法を説明する摸式断面図である。It is a model cross section explaining the manufacturing method of epitaxial silicon wafer 100 by one embodiment of the present invention. (A)はクラスターイオンを照射する場合の照射メカニズムを説明する模式図、(B)はモノマーイオンを注入する場合の注入メカニズムを説明する模式図である。(A) is a schematic diagram explaining the irradiation mechanism in the case of irradiating cluster ions, (B) is a schematic diagram explaining the injection mechanism in the case of injecting monomer ions. 参考例1,2におけるSIMS測定で得られた炭素の濃度プロファイルである。It is a carbon concentration profile obtained by SIMS measurement in Reference Examples 1 and 2. (A)は実施例1について、(B)は比較例2について、エピタキシャルシリコンウェーハの炭素濃度プロファイルと、ゲッタリング能力評価後のNi濃度プロファイルとを併せて示したグラフである。(A) is the graph which combined the carbon concentration profile of the epitaxial silicon wafer, and the Ni concentration profile after gettering ability evaluation about Example 1 and (B) about the comparative example 2. (A)は実施例4および比較例6について、(B)は実施例5および比較例7について、エピタキシャルシリコンウェーハの酸素濃度プロファイルを示したグラフである。(A) is the graph which showed the oxygen concentration profile of the epitaxial silicon wafer about Example 4 and the comparative example 6, (B) about Example 5 and the comparative example 7. FIG. 実施例3および比較例7について、エピタキシャルシリコンウェーハのサーマルドナー準位密度を示したグラフである。5 is a graph showing thermal donor level density of an epitaxial silicon wafer for Example 3 and Comparative Example 7. FIG.

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図1では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ10に対してエピタキシャルシリコン層20の厚さを誇張して示す。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. For convenience of explanation, FIG. 1 exaggerates the thickness of the epitaxial silicon layer 20 relative to the silicon wafer 10, unlike the actual thickness ratio.

(エピタキシャルシリコンウェーハの製造方法)
本発明の一実施形態によるエピタキシャルシリコンウェーハ100の製造方法を図1に示す。まず、酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下のシリコンウェーハ10の表面10Aにクラスターイオン16を照射して、シリコンウェーハ10の表面10Aに、このクラスターイオン16の構成元素が固溶してなる改質層18を形成する第1工程(図1(A),(B))を行う。次に、シリコンウェーハ10の改質層18上に、エピタキシャルシリコン層20を形成する第2工程(図1(D))を行う。図1(D)は、この製造方法の結果得られたエピタキシャルシリコンウェーハ100の模式断面図である。なお、第1工程の後、基板となるシリコンウェーハ10中には、改質層18およびこの改質層18を除く領域19がある。
(Epitaxial silicon wafer manufacturing method)
A method for manufacturing an epitaxial silicon wafer 100 according to an embodiment of the present invention is shown in FIG. First, the surface 10A of the silicon wafer 10 having an oxygen concentration of 16 × 10 17 atoms / cm 3 (ASTM F121-1979) or less is irradiated with the cluster ions 16, and the surface 10 A of the silicon wafer 10 is configured with the cluster ions 16. A first step (FIGS. 1A and 1B) for forming a modified layer 18 in which the element is dissolved is performed. Next, a second step (FIG. 1D) for forming an epitaxial silicon layer 20 on the modified layer 18 of the silicon wafer 10 is performed. FIG. 1D is a schematic cross-sectional view of an epitaxial silicon wafer 100 obtained as a result of this manufacturing method. After the first step, the silicon wafer 10 serving as a substrate has a modified layer 18 and a region 19 excluding the modified layer 18.

ここで、一実施形態で使用するシリコンウェーハ10の酸素濃度は、16×1017atoms/cm(ASTM F121−1979)以下とする。シリコンウェーハ10の酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下であれば、BMDを起因としたエピタキシャルシリコン層20への積層欠陥の発生を抑制できる。一方、シリコンウェーハ10の酸素濃度が16×1017atoms/cm超であると、酸素濃度が高すぎるために、シリコンウェーハ10の表層部にまでサイズの大きなBMDが形成されてしまい、エピタキシャルシリコン層20において、BMDを起因とした積層欠陥が発生する恐れがある。 Here, the oxygen concentration of the silicon wafer 10 used in one embodiment is 16 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. If the oxygen concentration of the silicon wafer 10 is 16 × 10 17 atoms / cm 3 (ASTM F121-1979) or less, generation of stacking faults in the epitaxial silicon layer 20 due to BMD can be suppressed. On the other hand, if the oxygen concentration of the silicon wafer 10 is more than 16 × 10 17 atoms / cm 3 , the oxygen concentration is too high, so that a large BMD is formed up to the surface layer portion of the silicon wafer 10, resulting in epitaxial silicon In the layer 20, a stacking fault caused by BMD may occur.

また、本実施形態では、酸素濃度が8×1017atoms/cm以下のシリコンウェーハ10を用いることがより好ましく、好適範囲は3×1017atoms/cm〜8×1017atoms/cmである。シリコンウェーハ10の酸素濃度が8×1017atoms/cm以下になると、シリコンウェーハ10内での酸素析出が殆ど発生しなくなるため、エピタキシャル層におけるBMD起因の積層欠陥の発生をほぼ確実に防止することができる。なお、シリコンウェーハ10の酸素濃度が8×1017atoms/cm以下であると、BMDによるイントリンシックゲッタリング(IG)能力が全く期待できないことになるが、本発明では、後述するクラスターイオン照射により、エピタキシャルシリコンウェーハ100は十分なゲッタリング能力を備えることができる。 In the present embodiment, it is more preferable to use the silicon wafer 10 having an oxygen concentration of 8 × 10 17 atoms / cm 3 or less, and a preferable range is 3 × 10 17 atoms / cm 3 to 8 × 10 17 atoms / cm 3. It is. When the oxygen concentration of the silicon wafer 10 is 8 × 10 17 atoms / cm 3 or less, oxygen precipitation in the silicon wafer 10 hardly occurs, so that the occurrence of stacking faults due to BMD in the epitaxial layer is almost certainly prevented. be able to. If the oxygen concentration of the silicon wafer 10 is 8 × 10 17 atoms / cm 3 or less, the intrinsic gettering (IG) ability by BMD cannot be expected at all. However, in the present invention, cluster ion irradiation described later is performed. Thus, the epitaxial silicon wafer 100 can have a sufficient gettering capability.

酸素濃度が16×1017atoms/cm以下であるシリコンウェーハ10は、一般的なCZ法(Czochralski法:チョクラルスキ法)を用いて得たシリコン単結晶インゴッドをワイヤーソー等でスライスして作製することができる。一般的なCZ法により得られる低酸素単結晶シリコンインゴットの酸素濃度は3×1017atoms/cm以上であり、この濃度範囲のシリコンウェーハを作製できる。なお、酸素濃度の調整はシリコン単結晶インゴット育成時に設定するルツボ回転速度、チャンバー内の圧力やArガス流量などを調整することにより制御することができる。また、FZ法(Floating Zone法:浮遊帯域溶融法)により、酸素濃度が1×1017atoms/cm以下のシリコンウェーハを作製することもできる。 The silicon wafer 10 having an oxygen concentration of 16 × 10 17 atoms / cm 3 or less is produced by slicing a silicon single crystal ingot obtained by a general CZ method (Czochralski method: Czochralski method) with a wire saw or the like. be able to. The oxygen concentration of a low oxygen single crystal silicon ingot obtained by a general CZ method is 3 × 10 17 atoms / cm 3 or more, and a silicon wafer in this concentration range can be produced. The oxygen concentration can be controlled by adjusting the crucible rotation speed, the pressure in the chamber, the Ar gas flow rate, and the like set during the growth of the silicon single crystal ingot. In addition, a silicon wafer having an oxygen concentration of 1 × 10 17 atoms / cm 3 or less can be manufactured by an FZ method (floating zone method: floating zone melting method).

ここで、本発明の特徴的工程は、図1(A)に示すクラスターイオンを照射する第1工程である。この工程を採用することの技術的意義を、作用効果とともに説明する。クラスターイオン16を照射した結果形成される改質層18は、クラスターイオン16の構成元素がシリコンウェーハの表面の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり、ゲッタリングサイトとして働く。その理由は、以下のように推測される。すなわち、クラスターイオンの形態で照射された炭素やボロンなどの元素は、シリコン単結晶の置換位置・格子間位置に高密度で局在する。そして、シリコン単結晶の平衡濃度以上にまで炭素やボロンを固溶すると、重金属の固溶度(遷移金属の飽和溶解度)が極めて増加することが実験的に確認された。つまり、平衡濃度以上にまで固溶した炭素やボロンにより重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加したものと考えられる。   Here, the characteristic process of the present invention is the first process of irradiating the cluster ions shown in FIG. The technical significance of adopting this process will be described together with the effects. The modified layer 18 formed as a result of irradiating the cluster ions 16 is a region where the constituent elements of the cluster ions 16 are locally present as a solid solution in the interstitial positions or substitution positions of crystals on the surface of the silicon wafer. Work as a gettering site. The reason is presumed as follows. That is, elements such as carbon and boron irradiated in the form of cluster ions are localized at a high density in the substitution position / interstitial position of the silicon single crystal. It was experimentally confirmed that the solid solubility of heavy metals (saturated solubility of transition metals) greatly increases when carbon or boron is dissolved to a level equal to or higher than the equilibrium concentration of the silicon single crystal. In other words, it is considered that the solid solubility of heavy metals is increased by carbon and boron dissolved to an equilibrium concentration or higher, and the capture rate for heavy metals is thereby remarkably increased.

ここで、本発明ではクラスターイオン16を照射するため、モノマーイオンを注入する場合に比べて、より高いゲッタリング能力を得ることができ、さらに回復熱処理も省略することができる。そのため、より高いゲッタリング能力を有するエピタキシャルシリコンウェーハ100を製造することが可能となり、本製法により得られるエピタキシャルシリコンウェーハ100から製造した裏面照射型固体撮像素子は、従来に比べ白傷欠陥発生の抑制が期待できる。   Here, in the present invention, since the cluster ions 16 are irradiated, higher gettering ability can be obtained as compared with the case where monomer ions are implanted, and further, the recovery heat treatment can be omitted. Therefore, it becomes possible to manufacture the epitaxial silicon wafer 100 having higher gettering ability, and the back-illuminated solid-state imaging device manufactured from the epitaxial silicon wafer 100 obtained by this manufacturing method suppresses the generation of white defect as compared with the conventional case. Can be expected.

なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。   In the present specification, the “cluster ion” means an ionized product in which a plurality of atoms or molecules are aggregated to give a cluster having a lump to give a positive charge or a negative charge. A cluster is a massive group in which a plurality (usually about 2 to 2000) of atoms or molecules are bonded to each other.

本発明者らは、クラスターイオンを照射することにより、高いゲッタリング能力が得られる作用を以下のように考えている。   The present inventors consider the action of obtaining high gettering ability by irradiating cluster ions as follows.

シリコンウェーハに、例えば炭素のモノマーイオンを注入する場合、図2(B)に示すように、モノマーイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における炭素の濃度プロファイルは、比較的ブロードになり、注入された炭素の存在領域は概ね0.5〜1μm程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。   For example, when carbon monomer ions are implanted into a silicon wafer, as shown in FIG. 2B, the monomer ions are blown off silicon atoms constituting the silicon wafer and implanted at a predetermined depth in the silicon wafer. The The implantation depth depends on the type of constituent elements of the implanted ions and the acceleration voltage of the ions. In this case, the concentration profile of carbon in the depth direction of the silicon wafer is relatively broad, and the region where the implanted carbon is present is approximately 0.5 to 1 μm. When multiple types of ions are simultaneously irradiated with the same energy, lighter elements are implanted deeper, that is, implanted at different positions according to the mass of each element, so the concentration profile of the implanted elements becomes broader. .

さらに、モノマーイオンは一般的に150〜2000keV程度の加速電圧で注入するが、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表面部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す。また、加速電圧が大きいほど、結晶性が大きく乱れる。そのため、イオン注入後に乱れた結晶性を回復させるための熱処理(回復熱処理)を高温かつ長時間で行う必要がある。   Furthermore, the monomer ions are generally implanted at an acceleration voltage of about 150 to 2000 keV. Since each ion collides with a silicon atom with its energy, the crystallinity of the surface portion of the silicon wafer into which the monomer ions are implanted is disturbed. The crystallinity of the epitaxial layer grown on the wafer surface is disturbed. Also, the higher the acceleration voltage, the more the crystallinity is disturbed. Therefore, it is necessary to perform heat treatment (recovery heat treatment) for recovering disordered crystallinity after ion implantation at a high temperature for a long time.

一方、シリコンウェーハに、例えば炭素とボロンからなるクラスターイオンを照射する場合、図2(A)に示すように、クラスターイオン16は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350〜1400℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素およびボロンが固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。シリコンウェーハの深さ方向における炭素およびホウ素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素およびホウ素が局所的に存在する領域(すなわち、改質層)の厚みは概ね500nm以下の領域(例えば50〜400nm程度)となる。なお、クラスターイオンの形態で照射された元素は、エピタキシャル層20の形成過程で多少の熱拡散は起こる。このため、エピタキシャル層20形成後の炭素およびホウ素の濃度プロファイルは、これらの元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚みは大きく変化しない(後述の図4(A)参照)。その結果、モノマーイオンを注入する場合よりも高いゲッタリング能力を得ることができ、さらに一度のクラスターイオン照射で十分高いゲッタリング能力を得ることができるものと考えられる。なお、クラスターイオンの形態であれば、複数種のイオンを同時に照射に照射することができる。   On the other hand, when irradiating the silicon wafer with cluster ions made of, for example, carbon and boron, as shown in FIG. 2A, when the silicon ion is irradiated onto the silicon wafer, the energy is instantaneously 1350 to 1400. It becomes a high temperature of about ℃ and silicon melts. Thereafter, the silicon is rapidly cooled, and carbon and boron are dissolved in the vicinity of the surface in the silicon wafer. That is, the “modified layer” in the present specification means a layer in which constituent elements of ions to be irradiated are dissolved in crystal interstitial positions or substitution positions on the surface of the semiconductor wafer. The concentration profile of carbon and boron in the depth direction of the silicon wafer depends on the acceleration voltage and cluster size of cluster ions, but is sharper than that of monomer ions, and the irradiated carbon and boron exist locally. The thickness of the region (that is, the modified layer) is approximately 500 nm or less (for example, about 50 to 400 nm). Note that the elements irradiated in the form of cluster ions undergo some thermal diffusion during the formation process of the epitaxial layer 20. For this reason, in the concentration profile of carbon and boron after the formation of the epitaxial layer 20, broad diffusion regions are formed on both sides of the peak where these elements exist locally. However, the thickness of the modified layer does not change greatly (see FIG. 4A described later). As a result, it is considered that a higher gettering ability can be obtained than in the case of injecting monomer ions, and a sufficiently high gettering ability can be obtained by one-time cluster ion irradiation. In addition, if it is a form of cluster ion, multiple types of ions can be irradiated to irradiation simultaneously.

また、クラスターイオン16は一般的に10〜100keV/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、1原子または1分子あたりのエネルギーを小さくして打ち込むことができるため、シリコンウェーハの結晶へ与えるダメージは小さい。さらに、上記のような注入メカニズムの相違にも起因して、クラスターイオン照射の方がモノマーイオン注入よりもシリコンウェーハ10の結晶性を乱さない。そのため、第1工程の後、シリコンウェーハ10に対して回復熱処理を行うことなく、シリコンウェーハ10をエピタキシャル成長装置に搬送して第2工程を行うことができる(図1(C))。   The cluster ions 16 are generally irradiated at an acceleration voltage of about 10 to 100 keV / Cluster. Since the cluster is an aggregate of a plurality of atoms or molecules, it is implanted with a small energy per atom or molecule. Therefore, the damage to the crystal of the silicon wafer is small. Furthermore, due to the difference in the implantation mechanism as described above, the cluster ion irradiation does not disturb the crystallinity of the silicon wafer 10 more than the monomer ion implantation. Therefore, after the first step, the silicon wafer 10 can be transported to the epitaxial growth apparatus and the second step can be performed without performing a recovery heat treatment on the silicon wafer 10 (FIG. 1C).

なお、改質層18は、重金属を固溶するだけでなく、酸素も捕獲することができ、エピタキシャルシリコン層20への酸素拡散を抑制することができる。ここで、撮像素子(CCD、CIS)のデバイス動作に影響する要因の一つとして、Vth(しきい値電圧:Threshold Voltage)の変化が挙げられる。エピタキシャルシリコンウェーハのバルクの単結晶ウェーハ(シリコンウェーハ)中の酸素がエピタキシャル層に拡散すると、サーマルドナー(酸素ドナー)が発生してしまい、これがVthを変化させてしまう原因となる。この点、改質層18の上記酸素拡散抑制効果により、Vthの変動を抑制できる。   The modified layer 18 not only dissolves heavy metals but also captures oxygen, and can suppress oxygen diffusion into the epitaxial silicon layer 20. Here, as one of the factors affecting the device operation of the image sensor (CCD, CIS), there is a change in Vth (Threshold Voltage). When oxygen in the bulk single crystal wafer (silicon wafer) of the epitaxial silicon wafer diffuses into the epitaxial layer, a thermal donor (oxygen donor) is generated, which causes a change in Vth. In this respect, the variation in Vth can be suppressed by the oxygen diffusion suppressing effect of the modified layer 18.

クラスターイオン16は結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、(1)特開平9−41138号公報、(2)特開平4−354865号公報、イオンビームの生成法として、(1)荷電粒子ビーム工学:石川順三:ISBN978−4−339−00734−3:コロナ社、(2)電子・イオンビーム工学:電気学会:ISBN4−88686−217−9:オーム社、(3)クラスターイオンビーム基礎と応用:ISBN4−526−05765−7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。   The cluster ion 16 has various clusters depending on the binding mode, and can be generated by a known method as described in the following document, for example. As a method for generating a gas cluster beam, (1) JP-A-9-41138, (2) JP-A-4-354865, and as an ion beam generation method, (1) charged particle beam engineering: Junzo Ishikawa: ISBN978 -4-339-00734-3: Corona, (2) Electron / ion beam engineering: The Institute of Electrical Engineers of Japan: ISBN4-88686-217-9: Ohm, (3) Cluster ion beam foundation and application: ISBN4-526-05765 -7: Nikkan Kogyo Shimbun. In general, a Nielsen ion source or a Kaufman ion source is used to generate positively charged cluster ions, and a large current negative ion source using a volume generation method is used to generate negatively charged cluster ions. It is done.

以下で、クラスターイオンの照射条件について説明する。まず、照射する元素は特に限定されず、炭素、ボロン、リン、砒素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオンが、構成元素として炭素を含むことが好ましい。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。   Hereinafter, irradiation conditions of cluster ions will be described. First, the irradiation element is not particularly limited, and examples thereof include carbon, boron, phosphorus, and arsenic. However, from the viewpoint of obtaining higher gettering ability, the cluster ions preferably contain carbon as a constituent element. Since the carbon atom at the lattice position has a smaller covalent bond radius than that of the silicon single crystal, a contraction field of the silicon crystal lattice is formed, so that the gettering ability to attract impurities between the lattices is high.

また、構成元素として炭素を含む2種以上の元素を含むことがより好ましい。析出元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ボロンの場合、銅、鉄を効率的にゲッタリングすることができる。   Moreover, it is more preferable to include two or more elements including carbon as a constituent element. This is because the types of metals that can be efficiently gettered differ depending on the types of deposited elements, so that two or more types of elements can be dissolved to cope with a wider range of metal contamination. For example, in the case of carbon, nickel can be efficiently gettered, and in the case of boron, copper and iron can be efficiently gettered.

イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO)などを用いることができ、イオン化が可能なボロン源化合物としては、ジボラン、デカボラン(B1014)などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ボロンおよび水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C12)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを形成し易いためである。 The compound to be ionized is not particularly limited, and ethane, methane, carbon dioxide (CO 2 ), or the like can be used as a carbon source compound that can be ionized, and diborane, decaborane ( B 10 H 14 ) or the like can be used. For example, when a gas obtained by mixing dibenzyl and decaborane is used as a material gas, a hydrogen compound cluster in which carbon, boron, and hydrogen are aggregated can be generated. If cyclohexane (C 6 H 12 ) is used as a material gas, cluster ions composed of carbon and hydrogen can be generated. As the carbon source compound, it is particularly preferable to use a cluster C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) formed from pyrene (C 16 H 10 ), dibenzyl (C 14 H 14 ) or the like. This is because a small-sized cluster ion beam can be easily formed.

イオン化させる化合物としては、炭素およびドーパント元素(ボロン、リン、砒素、アンチモンなど)の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、1回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。   The compound to be ionized is preferably a compound containing both carbon and a dopant element (boron, phosphorus, arsenic, antimony, etc.). This is because if such a compound is irradiated as cluster ions, both carbon and the dopant element can be dissolved in a single irradiation.

また、クラスターイオンの加速電圧およびクラスターサイズを制御することにより、改質層18における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。本明細書において「クラスターサイズ」とは、1つのクラスターを構成する原子または分子の個数を意味する。   Further, by controlling the acceleration voltage and cluster size of cluster ions, the position of the peak of the concentration profile of the constituent elements in the modified layer 18 can be controlled. In this specification, “cluster size” means the number of atoms or molecules constituting one cluster.

本実施形態の第1工程では、高いゲッタリング能力を得る観点から、シリコンウェーハ10の表面10Aからの深さが150nm以下の範囲内に、改質層18における構成元素の深さ方向の濃度プロファイルのピークが位置するように、クラスターイオン16を照射する。なお、本明細書において、「構成元素の深さ方向の濃度プロファイル」は、構成元素が2種以上の元素を含む場合は、合計ではなく、それぞれ単独の元素についてのプロファイルを意味するものとする。   In the first step of the present embodiment, from the viewpoint of obtaining high gettering capability, the concentration profile of the constituent elements in the modified layer 18 in the depth direction is within a range of 150 nm or less from the surface 10A of the silicon wafer 10. The cluster ions 16 are irradiated so that the peak of is located. In this specification, the “concentration profile in the depth direction of the constituent element” means not a total but a profile of each single element when the constituent element includes two or more elements. .

ピーク位置を当該深さの範囲に設定するために必要な条件として、クラスターイオンとしてC(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とし、好ましくは、40keV/atom以下が望ましい。また、クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下とする。 When C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) is used as a cluster ion as a necessary condition for setting the peak position within the depth range, the acceleration voltage per carbon atom is 0 keV / atom and 50 keV / atom or less, preferably 40 keV / atom or less. The cluster size is 2 to 100, preferably 60 or less, more preferably 50 or less.

なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。また、クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。   For adjusting the acceleration voltage, two methods of (1) electrostatic acceleration and (2) high frequency acceleration are generally used. As the former method, there is a method in which a plurality of electrodes are arranged at equal intervals and an equal voltage is applied between them to create an equal acceleration electric field in the axial direction. As the latter method, there is a linear linac method in which ions are accelerated using a high frequency while running linearly. The cluster size can be adjusted by adjusting the gas pressure of the gas ejected from the nozzle, the pressure of the vacuum vessel, the voltage applied to the filament during ionization, and the like. The cluster size can be obtained by obtaining a cluster number distribution by mass spectrometry using a quadrupole high-frequency electric field or time-of-flight mass spectrometry and taking an average value of the number of clusters.

また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。本実施形態では、クラスターイオン16の炭素のドーズ量は1×1013〜1×1016atoms/cmとし、1×1014〜5×1015atoms/cmであることがより好ましい。1×1013atoms/cm未満の場合、ゲッタリング能力を十分に得ることができない可能性があり、1×1016atoms/cm超えの場合、エピタキシャル表面に大きなダメージを与えるおそれがあるからである。 Moreover, the dose amount of cluster ions can be adjusted by controlling the ion irradiation time. In this embodiment, the carbon dose of the cluster ions 16 is 1 × 10 13 to 1 × 10 16 atoms / cm 2, and more preferably 1 × 10 14 to 5 × 10 15 atoms / cm 2 . If it is less than 1 × 10 13 atoms / cm 2 , the gettering ability may not be sufficiently obtained, and if it exceeds 1 × 10 16 atoms / cm 2 , the epitaxial surface may be greatly damaged. It is.

本発明によれば、既述のとおり、RTAやRTOなどの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行う必要がない。それは、以下に述べるエピタキシャルシリコン層20を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、シリコンウェーハ10の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度でシリコンウェーハ10を炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークによりシリコンウェーハ10の結晶性を十分回復させることができる。   According to the present invention, as described above, there is no need to perform the recovery heat treatment using a rapid heating / cooling heat treatment device such as RTA or RTO that is separate from the epitaxial device. This is because the crystallinity of the silicon wafer 10 can be sufficiently recovered by a hydrogen baking process prior to epitaxial growth in an epitaxial apparatus for forming the epitaxial silicon layer 20 described below. The general conditions for the hydrogen baking are as follows: the inside of the epitaxial growth apparatus is in a hydrogen atmosphere, the silicon wafer 10 is placed in the furnace at a furnace temperature of 600 ° C. or higher and 900 ° C. or lower, and 1 ° C./second or higher and 15 ° C./second or lower. The temperature is raised to a temperature range of 1100 ° C. or higher and 1200 ° C. or lower at a temperature rising rate, and the temperature is maintained for 30 seconds or longer and 1 minute or shorter. This hydrogen baking process is originally intended to remove the natural oxide film formed on the wafer surface by the cleaning process before the epitaxial layer growth, but the crystallinity of the silicon wafer 10 is sufficiently restored by the hydrogen baking under the above conditions. Can be made.

もちろん第1工程の後、第2工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい(図1(C))。この回復熱処理は、900℃以上1200℃以下で10秒以上1時間以下行えばよい。ここで、熱処理温度を900℃以上1200℃以下とするのは、900℃未満では、結晶性の回復効果が得られにくいためであり、一方、1200℃を超えると、高温での熱処理に起因するスリップが発生し、また、装置への熱負荷が大きくなるためである。また、熱処理時間を10秒以上1時間以下とするのは、10秒未満では回復効果が得られにくいためであり、一方、1時間超えでは、生産性の低下を招き、装置への熱負荷が大きくなるためである。   Of course, recovery heat treatment may be performed after the first step and before the second step by using a heat treatment apparatus separate from the epitaxial apparatus (FIG. 1C). This recovery heat treatment may be performed at 900 ° C. to 1200 ° C. for 10 seconds to 1 hour. Here, the reason why the heat treatment temperature is set to 900 ° C. or more and 1200 ° C. or less is that if the temperature is less than 900 ° C., it is difficult to obtain the crystallinity recovery effect, whereas if it exceeds 1200 ° C., it is caused by the heat treatment at high temperature. This is because slip occurs and the heat load on the apparatus increases. Moreover, the heat treatment time is set to 10 seconds or more and 1 hour or less because a recovery effect is difficult to be obtained if the heat treatment time is less than 10 seconds. This is because it becomes larger.

このような回復熱処理は、例えば、RTAやRTOなどの急速昇降温熱処理装置や、バッチ式熱処理装置(縦型熱処理装置、横型熱処理装置)を用いて行うことができる。前者は、ランプ照射加熱方式のため、装置構造的に長時間処理には適しておらず、15分以内の熱処理に適している。一方、後者は、所定温度までに温度上昇させるために時間がかかるものの、一度に多数枚のウェーハを同時に処理できる。また、抵抗加熱方式のため、長時間の熱処理が可能である。使用する熱処理装置は、クラスターイオン16の照射条件を考慮して適切なものを選択すればよい。   Such recovery heat treatment can be performed using, for example, a rapid heating / cooling heat treatment apparatus such as RTA or RTO, or a batch heat treatment apparatus (vertical heat treatment apparatus, horizontal heat treatment apparatus). Since the former is a lamp irradiation heating method, it is not suitable for long-time treatment in terms of the device structure, and is suitable for heat treatment within 15 minutes. On the other hand, in the latter, although it takes time to raise the temperature to a predetermined temperature, a large number of wafers can be processed simultaneously. In addition, because of the resistance heating method, long-time heat treatment is possible. An appropriate heat treatment apparatus may be selected in consideration of the irradiation conditions of the cluster ions 16.

本実施形態の第2工程において、改質層18上に形成するエピタキシャルシリコン層20は、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の温度範囲の温度でCVD法によりシリコンウェーハ10上にエピタキシャル成長させることができる。エピタキシャルシリコン層20は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、シリコンウェーハ10からのドーパントの外方拡散によりエピタキシャルシリコン層20の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。エピタキシャルシリコン層20は裏面照射型固体撮像素子を製造するためのデバイス層となる。   In the second step of this embodiment, the epitaxial silicon layer 20 formed on the modified layer 18 can be formed under general conditions. For example, hydrogen is used as a carrier gas and a source gas such as dichlorosilane or trichlorosilane is introduced into the chamber, and the growth temperature varies depending on the source gas used, but it is approximately 1000 to 1200 ° C. by the CVD method. It can be epitaxially grown on the silicon wafer 10. The epitaxial silicon layer 20 preferably has a thickness in the range of 1 to 15 μm. If the thickness is less than 1 μm, the resistivity of the epitaxial silicon layer 20 may change due to the out-diffusion of dopant from the silicon wafer 10, and if it exceeds 15 μm, the spectral sensitivity characteristics of the solid-state imaging device are affected. This is because it may occur. The epitaxial silicon layer 20 becomes a device layer for manufacturing a back-illuminated solid-state imaging device.

(エピタキシャルシリコンウェーハ)
次に、上記製造方法により得られるエピタキシャルシリコンウェーハ100について説明する。一実施形態によるエピタキシャルシリコンウェーハ100は、図1(D)に示すように、シリコンウェーハ10と、このシリコンウェーハ10の表面10Aに形成された、シリコンウェーハ10中に所定元素が固溶してなる改質層18と、改質層18上のエピタキシャルシリコン層20と、を有する。そして、シリコンウェーハ10の酸素濃度は、改質層18を除く領域19では16×1017atoms/cm(ASTM F121−1979)以下であり、かつ、改質層18における所定元素の深さ方向の濃度プロファイルの半値幅Wが100nm以下であることを特徴とする。
(Epitaxial silicon wafer)
Next, the epitaxial silicon wafer 100 obtained by the above manufacturing method will be described. As shown in FIG. 1D, an epitaxial silicon wafer 100 according to an embodiment is formed by dissolving a predetermined element in the silicon wafer 10 and the silicon wafer 10 formed on the surface 10A of the silicon wafer 10. A modified layer 18 and an epitaxial silicon layer 20 on the modified layer 18 are included. The oxygen concentration of the silicon wafer 10 is 16 × 10 17 atoms / cm 3 (ASTM F121-1979) or less in the region 19 excluding the modified layer 18 and the depth direction of the predetermined element in the modified layer 18 The half-value width W of the density profile is 100 nm or less.

すなわち、本発明の製造方法によれば、モノマーイオン注入に比べて、クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができるため、上記半値幅Wを100nm以下とすることが可能となった。下限としては10nmと設定することができる。なお、本明細書における「深さ方向の濃度プロファイル」は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)にて測定した深さ方向の濃度分布を意味する。また、「改質層における所定元素の深さ方向の濃度プロファイルの半値幅」は、測定精度を考慮して、エピタキシャル層の厚さが1μm超の場合は、エピタキシャル層を1μmに薄膜化した状態で、SIMSにて所定元素の濃度プロファイルを測定したときの半値幅とする。   That is, according to the manufacturing method of the present invention, the precipitation region of the elements constituting the cluster ions can be locally and highly concentrated as compared with the monomer ion implantation. Became possible. The lower limit can be set to 10 nm. Note that the “concentration profile in the depth direction” in this specification means a concentration distribution in the depth direction measured by secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry). In addition, the “half-value width of the concentration profile in the depth direction of the predetermined element in the modified layer” is a state in which the epitaxial layer is thinned to 1 μm when the thickness of the epitaxial layer exceeds 1 μm in consideration of measurement accuracy. Thus, the half width when the concentration profile of the predetermined element is measured by SIMS is used.

さらに、本発明の製造方法によれば、改質層18を除く領域19では、シリコンウェーハ10の酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下と、低濃度であるにもかかわらず、上記改質層18のために、十分なゲッタリング能力を有することができる。また、改質層18を除く領域19の酸素濃度が低濃度であるため、エピタキシャル層における積層欠陥を低減することもできる。 Further, according to the manufacturing method of the present invention, in the region 19 excluding the modified layer 18, the oxygen concentration of the silicon wafer 10 is as low as 16 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. Nevertheless, the modified layer 18 can have sufficient gettering capability. In addition, since the oxygen concentration in the region 19 excluding the modified layer 18 is low, stacking faults in the epitaxial layer can be reduced.

なお、既述のとおり、エピタキシャルシリコンウェーハ100において、改質層18は重金属の捕獲に加えて、酸素を捕獲するため、改質層18内で酸素濃度のピークを形成する。そのため、改質層18と、改質層18を除く領域19とでは、酸素濃度が極端に異なる。そこで、エピタキシャルシリコンウェーハ100の、シリコンウェーハ10における酸素濃度を指す場合、改質層18を除いた領域19における酸素濃度の上限値を用いることとする。この改質層18は、エピタキシャルシリコン層20への酸素の拡散を抑制し、そのためエピタキシャルシリコン層20中の酸素濃度を低下することができ、したがってサーマルドナーの形成を低減することができる。このため、このエピタキシャルシリコンウェーハ100による固体撮像素子のVthの変動を抑制することができる。   As described above, in the epitaxial silicon wafer 100, the modified layer 18 captures oxygen in addition to capturing heavy metals, and thus forms a peak of oxygen concentration in the modified layer 18. Therefore, the oxygen concentration is extremely different between the modified layer 18 and the region 19 excluding the modified layer 18. Therefore, when the oxygen concentration in the silicon wafer 10 of the epitaxial silicon wafer 100 is indicated, the upper limit value of the oxygen concentration in the region 19 excluding the modified layer 18 is used. This modified layer 18 suppresses the diffusion of oxygen into the epitaxial silicon layer 20, so that the oxygen concentration in the epitaxial silicon layer 20 can be lowered, and therefore the formation of thermal donors can be reduced. For this reason, the fluctuation | variation of Vth of the solid-state image sensor by this epitaxial silicon wafer 100 can be suppressed.

また、シリコンウェーハ10の、改質層18を除く領域19における酸素濃度が8×1017atoms/cm以下であれば、エピタキシャル層でのBMD起因の積層欠陥の発生をほぼ確実に防止できることは既述のとおりである。 Further, if the oxygen concentration in the region 19 of the silicon wafer 10 excluding the modified layer 18 is 8 × 10 17 atoms / cm 3 or less, it is possible to almost certainly prevent the occurrence of stacking faults due to BMD in the epitaxial layer. As described above.

また、所定元素としては、シリコン以外の元素であれば特に限定されないが、炭素または炭素を含む2種以上の元素とすることが好ましいのは既述のとおりである。   The predetermined element is not particularly limited as long as it is an element other than silicon, but as described above, it is preferable to use carbon or two or more elements containing carbon.

より高いゲッタリング能力を得る観点から、エピタキシャルシリコンウェーハ100は、シリコンウェーハ10の表面からの深さが150nm以下の範囲内に、改質層18における濃度プロファイルのピークが位置することが好ましい。また、濃度プロファイルのピーク濃度が、1×1015〜1×1022atoms/cmが好ましく、1×1017〜1×1021atoms/cmの範囲内がより好ましい。 From the viewpoint of obtaining a higher gettering capability, the epitaxial silicon wafer 100 preferably has a concentration profile peak in the modified layer 18 within a depth of 150 nm or less from the surface of the silicon wafer 10. Further, the peak concentration of the concentration profile is preferably 1 × 10 15 to 1 × 10 22 atoms / cm 3 , and more preferably in the range of 1 × 10 17 to 1 × 10 21 atoms / cm 3 .

また、改質層18の深さ方向厚みは、概ね30〜400nmの範囲内とすることができる。   Moreover, the depth direction thickness of the modified layer 18 can be in the range of approximately 30 to 400 nm.

本実施形態のエピタキシャルシリコンウェーハ100によれば、従来に比べ高いゲッタリング能力を発揮することで、金属汚染をより抑制することができ、かつ、エピタキシャル層の積層欠陥を低減することができる。   According to the epitaxial silicon wafer 100 of the present embodiment, metal gettering can be further suppressed and stacking faults of the epitaxial layer can be reduced by exhibiting higher gettering ability than conventional ones.

(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルシリコンウェーハまたは上記のエピタキシャルシリコンウェーハ、すなわちエピタキシャルシリコンウェーハ100の表面に位置するエピタキシャルシリコン層20に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ製造工程の各処理中で発生する重金属汚染の影響を低減でき、白傷欠陥の発生を十分に抑制することができる。また、この固体撮像素子は、エピタキシャル層での積層欠陥を低減できる。さらに、この固体撮像素子は、エピタキシャルシリコン層20の酸素拡散が抑制されているため、Vthの変化を抑制することもできる。
(Method for manufacturing solid-state imaging device)
The method for manufacturing a solid-state imaging device according to an embodiment of the present invention provides a solid-state imaging on the epitaxial silicon wafer manufactured by the above-described manufacturing method or the epitaxial silicon layer 20 positioned on the surface of the epitaxial silicon wafer, that is, the epitaxial silicon wafer 100. An element is formed. The solid-state imaging device obtained by this manufacturing method can reduce the influence of heavy metal contamination that occurs during each process of the manufacturing process, and can sufficiently suppress the occurrence of white scratch defects. In addition, this solid-state imaging device can reduce stacking faults in the epitaxial layer. Furthermore, since this solid-state imaging device suppresses oxygen diffusion in the epitaxial silicon layer 20, it is also possible to suppress changes in Vth.

以上、本発明の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。   The exemplary embodiments of the present invention have been described above, but the present invention is not limited to these embodiments.

(参考実験例)
まず、クラスターイオン照射とモノマーイオン注入の相違を明らかにするため、以下の実験を行った。
(Reference experiment example)
First, the following experiment was conducted to clarify the difference between cluster ion irradiation and monomer ion implantation.

(参考例1)
CZ単結晶シリコンインゴットから得た、酸素濃度が6.5×1017atoms/cmであるn型シリコンウェーハ(直径:300mm、厚さ:725μm、結晶方位:<100>、ドーパント:リン、ドーパント濃度:4×1014atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、ジベンジル(C1414)より生成したCのクラスターイオンを、ドーズ量9.0×1013Clusters/cm(炭素のドーズ量4.5×1014atoms/cm)、炭素1原子あたりの加速電圧14.8keV/atomの条件で、シリコンウェーハに照射した。
(Reference Example 1)
N-type silicon wafer (diameter: 300 mm, thickness: 725 μm, crystal orientation: <100>, dopant: phosphorus, dopant obtained from CZ single crystal silicon ingot and having an oxygen concentration of 6.5 × 10 17 atoms / cm 3 Concentration: 4 × 10 14 atoms / cm 3 ) was prepared. Next, the cluster ion of C 5 H 5 produced from dibenzyl (C 14 H 14 ) using a cluster ion generator (manufactured by Nissin Ion Equipment Co., Ltd., model number: CLARIS) is dosed 9.0 × 10 13. The silicon wafer was irradiated under conditions of Clusters / cm 2 (carbon dose of 4.5 × 10 14 atoms / cm 2 ) and acceleration voltage of 14.8 keV / atom per carbon atom.

(参考例2)
参考例1と同じシリコンウェーハに対して、クラスターイオン照射に替えて、COを材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量9.0×1013atoms/cm、加速電圧300keV/atomの条件とした以外は、参考例1と同じ条件で、シリコンウェーハに照射した。
(Reference Example 2)
For the same silicon wafer as in Reference Example 1, instead of cluster ion irradiation, carbon monomer ions are generated using CO 2 as a material gas, a dose amount of 9.0 × 10 13 atoms / cm 2 , an acceleration voltage of 300 keV / The silicon wafer was irradiated under the same conditions as in Reference Example 1 except that the atom conditions were used.

上記参考例1,2で作製したサンプルについて、SIMSにより測定を行い、図3に示す炭素の濃度プロファイルを得た。なお、横軸の深さはシリコンウェーハの表面をゼロとしている。この図3から明らかなように、クラスターイオン照射をした参考例1では、炭素濃度プロファイルがシャープであるが、モノマーイオン注入をした参考例2では、炭素濃度プロファイルがブロードである。また、参考例2に比べて参考例1では、炭素の濃度プロファイルのピーク濃度が高く、ピーク位置もよりシリコンウェーハ表面近傍に位置している。このことから、エピタキシャル層形成後も、炭素の濃度プロファイルの傾向は同様となることが推定される。   About the sample produced by the said reference examples 1 and 2, it measured by SIMS and obtained the carbon concentration profile shown in FIG. Note that the depth of the horizontal axis is zero on the surface of the silicon wafer. As is clear from FIG. 3, the carbon concentration profile is sharp in Reference Example 1 where cluster ion irradiation is performed, but the carbon concentration profile is broad in Reference Example 2 where monomer ions are implanted. Further, in Reference Example 1, the peak concentration of the carbon concentration profile is higher than that in Reference Example 2, and the peak position is located closer to the silicon wafer surface. From this, it is presumed that the tendency of the carbon concentration profile remains the same after the formation of the epitaxial layer.

(実施例1)
CZ単結晶シリコンインゴットから得た、酸素濃度が6.5×1017atoms/cmであるn型シリコンウェーハ(直径:300mm、厚さ:725μm、結晶方位:<100>、ドーパント:リン、ドーパント濃度:4×1014atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、表1に記載の条件で、シリコンウェーハに照射した。その後、シリコンウェーハをHF洗浄処理した後、枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガス、ホスフィン(PH)をドーパントガスとして1150℃でCVD法により、シリコンウェーハ上にシリコンのエピタキシャル層(厚さ:8μm、ドーパント種類:リン、ドーパント濃度:1×1015atoms/cm)をエピタキシャル成長させ、本発明に従うエピタキシャルシリコンウェーハを作製した。
Example 1
N-type silicon wafer (diameter: 300 mm, thickness: 725 μm, crystal orientation: <100>, dopant: phosphorus, dopant obtained from CZ single crystal silicon ingot and having an oxygen concentration of 6.5 × 10 17 atoms / cm 3 Concentration: 4 × 10 14 atoms / cm 3 ) was prepared. Next, the silicon wafer was irradiated under the conditions described in Table 1 using a cluster ion generator (manufactured by Nissin Ion Equipment Co., Ltd., model number: CLARIS). Then, after the silicon wafer is subjected to HF cleaning treatment, it is transferred into a single wafer epitaxial growth apparatus (Applied Materials) and subjected to hydrogen baking treatment at a temperature of 1120 ° C. for 30 seconds in the apparatus, followed by hydrogen carrier A silicon epitaxial layer (thickness: 8 μm, dopant type: phosphorus, dopant concentration: 1 × 10 15 ) on a silicon wafer by a CVD method at 1150 ° C. using a gas, trichlorosilane as a source gas, and phosphine (PH 3 ) as a dopant gas atoms / cm 3 ) was epitaxially grown to produce an epitaxial silicon wafer according to the present invention.

(実施例2,3)
シリコンウェーハの酸素濃度を表1のとおりに変更した以外は、実施例1と同じ条件で、本発明に従うエピタキシャルシリコンウェーハを作製した。
(Examples 2 and 3)
An epitaxial silicon wafer according to the present invention was produced under the same conditions as in Example 1 except that the oxygen concentration of the silicon wafer was changed as shown in Table 1.

(実施例4)
ドーズ量を9.0×1014Clusters/cmに変更した以外は、実施例1と同じ条件で、本発明に従うエピタキシャルシリコンウェーハを作製した。
Example 4
An epitaxial silicon wafer according to the present invention was fabricated under the same conditions as in Example 1 except that the dose was changed to 9.0 × 10 14 Clusters / cm 2 .

(実施例5)
ドーズ量を9.0×1014Clusters/cmに変更した以外は、実施例3と同じ条件で、本発明に従うエピタキシャルシリコンウェーハを作製した。
(Example 5)
An epitaxial silicon wafer according to the present invention was fabricated under the same conditions as in Example 3 except that the dose was changed to 9.0 × 10 14 Clusters / cm 2 .

(比較例1)
シリコンウェーハの酸素濃度を表1のとおりに変更した以外は、実施例1と同じ条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
(Comparative Example 1)
An epitaxial silicon wafer according to a comparative example was produced under the same conditions as in Example 1 except that the oxygen concentration of the silicon wafer was changed as shown in Table 1.

(比較例2〜5)
シリコンウェーハの酸素濃度を表1のとおりにして、さらに、クラスターイオン照射に替えて、表1に記載の条件で、炭素のモノマーイオンを注入した以外は、実施例1と同じ条件で、比較例にかかるシリコンエピタキシャルシリコンウェーハを作製した。
(Comparative Examples 2 to 5)
Comparative example with the same conditions as in Example 1 except that the oxygen concentration of the silicon wafer is changed as shown in Table 1, and carbon monomer ions are implanted under the conditions shown in Table 1 instead of the cluster ion irradiation. The silicon epitaxial silicon wafer concerning this was produced.

(比較例6)
クラスターイオンの照射を行わなかった以外は、実施例1と同じ条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
(Comparative Example 6)
An epitaxial silicon wafer according to a comparative example was produced under the same conditions as in Example 1 except that no cluster ion irradiation was performed.

(比較例7)
クラスターイオンの照射を行わなかった以外は、実施例3と同じ条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
(Comparative Example 7)
An epitaxial silicon wafer according to a comparative example was produced under the same conditions as in Example 3 except that the cluster ion irradiation was not performed.

Figure 0006107068
Figure 0006107068

(1)SIMS測定(炭素)
代表例として、実施例1および比較例2で作製した各サンプルについてSIMS測定を行い、図4(A),(B)に示す炭素の濃度プロファイルを得た。なお、横軸の深さはエピタキシャル層の表面をゼロとしている。さらに、実施例1〜3および比較例1〜5で作製した各サンプルについて、エピタキシャル層を1μmまで薄膜化した後にSIMS測定を行った。このとき得られた炭素の濃度プロファイルの半値幅、ピーク濃度、およびピーク位置(エピタキシャル層を除いたシリコンウェーハ表面からのピーク深さ)を表1に示す。
(1) SIMS measurement (carbon)
As a representative example, SIMS measurement was performed on each sample produced in Example 1 and Comparative Example 2, and carbon concentration profiles shown in FIGS. 4A and 4B were obtained. The depth of the horizontal axis is zero on the surface of the epitaxial layer. Furthermore, about each sample produced in Examples 1-3 and Comparative Examples 1-5, after thinning an epitaxial layer to 1 micrometer, SIMS measurement was performed. Table 1 shows the half-value width, peak concentration, and peak position (peak depth from the silicon wafer surface excluding the epitaxial layer) of the carbon concentration profile obtained at this time.

(2)ゲッタリング能力評価
実施例1〜3および比較例1〜5で作製した各サンプルのエピタキシャルシリコンウェーハ表面を、Ni汚染液(1.0×1012/cm)で、スピンコート汚染法を用いて故意に汚染し、引き続き900℃、30分の熱処理を施した。その後、SIMS測定を行った。代表例として、実施例1および比較例2についてのNi濃度プロファイルを、それぞれ炭素濃度プロファイルとともに示す(図4(A),(B))。他の実施例および比較例については、ゲッタリング能力評価の結果を表1に示す。Niの濃度プロファイルのピーク濃度を以下のようにそれぞれ分類して、評価基準とした。
◎:1×1017atoms/cm以上
○:7.5×1016atoms/cm以上〜1×1017atoms/cm未満
△:7.5×1016atoms/cm未満
(2) Evaluation of gettering ability The surface of the epitaxial silicon wafer of each sample produced in Examples 1 to 3 and Comparative Examples 1 to 5 was subjected to spin coating contamination with Ni contamination liquid (1.0 × 10 12 / cm 2 ). Was deliberately contaminated with a heat treatment, followed by heat treatment at 900 ° C. for 30 minutes. Thereafter, SIMS measurement was performed. As representative examples, the Ni concentration profiles for Example 1 and Comparative Example 2 are shown together with the carbon concentration profiles (FIGS. 4A and 4B). Table 1 shows the results of gettering ability evaluation for other examples and comparative examples. The peak concentrations of the Ni concentration profile were classified as follows and used as evaluation criteria.
◎: 1 × 10 17 atoms / cm 3 or more ○: 7.5 × 10 16 atoms / cm 3 or more to less than 1 × 10 17 atoms / cm 3 Δ: less than 7.5 × 10 16 atoms / cm 3

(3)積層欠陥評価
実施例1〜3および比較例1〜5で作製した各サンプルのそれぞれについて、エピタキシャル層で観察されるBMD起因の積層欠陥の発生状況を調査した。まず、表面欠陥検査装置(KLA−Tencor社製:Surfscan SP−2)を用いて、DWOモード(Dark Field Wide Obliqueモード:暗視野・ワイド・斜め入射モード)でエピタキシャル層表面を観察する。次に、表面欠陥検査装置により検出されたLPD(Light Point Defect)部位を、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いて観察評価して、積層欠陥(SF)か否かの判別を行う。SEM観察後、集束イオンビーム(FIB:Focused Ion Beam)加工により積層欠陥部位を含む断面観察用評価サンプルを作成し、この評価サンプルを透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて観察評価して、BMD起因の積層欠陥か否かの確認を行った。積層欠陥の観察結果を、以下のように分類して、評価基準とした。評価結果を表1に示す。
○:10個/ウェーハ以下
△:10個/ウェーハ超
(3) Stacking fault evaluation About each sample produced in Examples 1-3 and Comparative Examples 1-5, the generation | occurrence | production situation of the stacking fault resulting from BMD observed by an epitaxial layer was investigated. First, the surface of the epitaxial layer is observed in a DWO mode (Dark Field Wide Oblique mode: dark field / wide / oblique incidence mode) using a surface defect inspection apparatus (manufactured by KLA-Tencor: Surfscan SP-2). Next, an LPD (Light Point Defect) site detected by the surface defect inspection apparatus is observed and evaluated using a scanning electron microscope (SEM) to determine whether it is a stacking fault (SF). Do. After SEM observation, an evaluation sample for cross-sectional observation including a stacking fault site is created by focused ion beam (FIB) processing, and this evaluation sample is observed and evaluated using a transmission electron microscope (TEM). Then, it was confirmed whether there was a stacking fault caused by BMD. The observation results of stacking faults were classified as follows and used as evaluation criteria. The evaluation results are shown in Table 1.
○: 10 pieces / wafer or less △: 10 pieces / wafer over

(4)SIMS測定(酸素)
作製した実施例4,5および比較例6,7で作製した各サンプルについてSIMS測定を行い、図5(A),(B)に示す酸素の濃度プロファイルを得た。なお、横軸の深さはエピタキシャル層の表面をゼロとしている。
(4) SIMS measurement (oxygen)
SIMS measurement was performed on each of the samples prepared in Examples 4 and 5 and Comparative Examples 6 and 7, and oxygen concentration profiles shown in FIGS. 5A and 5B were obtained. The depth of the horizontal axis is zero on the surface of the epitaxial layer.

(5)サーマルドナー発生量調査
実施例3および比較例7で作製した各サンプルについて、エピタキシャル層内で発生するサーマルドナーの発生量を調査した。この評価は、サンプルのエピタキシャルシリコンウェーハを大気雰囲気中で、450℃,4時間の熱処理を施した後、エピタキシャル層中央近傍でのサーマルドナー準位密度を、過渡容量分光法(DLTS:Deep Level Transient Spectroscopy)により測定したものである。なお、DLTS測定とは、バルク結晶の表面にショットキーダイオードを形成し、このダイオードに逆バイアスのパルスを印加した場合に得られるキャパシタンス変化の温度依存性に基づいて、バルク結晶に含まれる欠陥や重金属の種類およびその濃度を測定する方法である。具体的には、ショットキーダイオードに印加する逆バイアスを弱めることによってキャリアを深い準位に捕捉させた後、逆バイアスを強めることによって空乏層を広げ、これにより深い準位から放出されるキャリアの過渡応答を観測することにより測定を行う評価手法である。サーマルドナー発生量の結果を図6に示す。なお、横軸の深さはエピタキシャル層の表面をゼロとしている。
(5) Investigation of Thermal Donor Generation Amount For each sample produced in Example 3 and Comparative Example 7, the amount of thermal donor generated in the epitaxial layer was investigated. In this evaluation, the sample epitaxial silicon wafer was subjected to a heat treatment at 450 ° C. for 4 hours in the air atmosphere, and then the thermal donor level density near the center of the epitaxial layer was measured by transient capacitance spectroscopy (DLTS: Deep Level Transient). Spectroscopy). Note that DLTS measurement is based on the temperature dependence of the capacitance change obtained when a Schottky diode is formed on the surface of the bulk crystal and a reverse bias pulse is applied to the diode. This is a method for measuring the type and concentration of heavy metals. Specifically, the carrier is trapped at a deep level by weakening the reverse bias applied to the Schottky diode, and then the depletion layer is widened by strengthening the reverse bias, whereby the carriers emitted from the deep level are increased. This is an evaluation method for measuring by observing the transient response. The result of the thermal donor generation amount is shown in FIG. The depth of the horizontal axis is zero on the surface of the epitaxial layer.

(評価結果の考察)
図4(A),(B)から、クラスターイオン照射により、実施例1では、モノマーイオン注入を施した比較例2と比べて、炭素が局所的かつ高濃度に固溶した改質層が形成されることがわかる。そして、表1に示すように、実施例1〜3は、炭素の濃度プロファイルの半値幅がいずれも100nm以下であるために、Niに対して、比較例2〜5よりも優れたゲッタリング能力を発揮していることがわかる。また、実施例1〜3のエピタキシャルシリコンウェーハは、シリコンウェーハの酸素濃度が16×1017atoms/cm以下であるため、いずれもBMD起因の積層欠陥が発生していない。なお、比較例1は、クラスターイオン照射により十分なゲッタリング能力を得ることができているが、シリコンウェーハの酸素濃度が高すぎるため、BMD起因の積層欠陥が観察された。
(Consideration of evaluation results)
4 (A) and 4 (B), the modified layer in which carbon is locally dissolved at a high concentration is formed in Example 1 by cluster ion irradiation as compared with Comparative Example 2 in which monomer ion implantation is performed. You can see that And as shown in Table 1, in Examples 1-3, since the half-value width of the carbon concentration profile is 100 nm or less, gettering ability superior to Comparative Examples 2-5 with respect to Ni It can be seen that Further, in the epitaxial silicon wafers of Examples 1 to 3, since the oxygen concentration of the silicon wafer is 16 × 10 17 atoms / cm 3 or less, none of the stacking faults caused by BMD occurs. In Comparative Example 1, sufficient gettering ability was obtained by cluster ion irradiation, but because the oxygen concentration of the silicon wafer was too high, stacking faults due to BMD were observed.

また、図5(A),(B)から、クラスターイオン照射により形成された改質層は、酸素を捕獲し、エピタキシャル層への酸素の拡散を抑制していることがわかった。さらに、図6から、クラスターイオンを照射することで、エピタキシャル層の中心近傍におけるサーマルドナーの準位密度が低減することがわかった。これらの結果から、クラスターイオンを照射することで形成した改質層は、エピタキシャル層への酸素拡散を抑制できることがわかる。   5A and 5B show that the modified layer formed by cluster ion irradiation captures oxygen and suppresses diffusion of oxygen into the epitaxial layer. Furthermore, FIG. 6 shows that irradiation with cluster ions reduces the level density of the thermal donor near the center of the epitaxial layer. From these results, it can be seen that the modified layer formed by irradiation with cluster ions can suppress oxygen diffusion into the epitaxial layer.

本発明によれば、より高いゲッタリング能力を発揮することで、金属汚染を抑制することができ、かつ、エピタキシャル層の積層欠陥が低減したエピタキシャルシリコンウェーハを得ることができ、また、このエピタキシャルシリコンウェーハから高品質の固体撮像素子を形成することができる。   According to the present invention, it is possible to obtain an epitaxial silicon wafer in which metal contamination can be suppressed and the stacking faults of the epitaxial layer are reduced by exhibiting higher gettering capability. A high-quality solid-state imaging device can be formed from the wafer.

10 シリコンウェーハ
10A シリコンウェーハの表面
16 クラスターイオン
18 改質層
19 改質層を除く領域
20 エピタキシャルシリコン層
100 エピタキシャルシリコンウェーハ
DESCRIPTION OF SYMBOLS 10 Silicon wafer 10A Silicon wafer surface 16 Cluster ion 18 Modified layer 19 Area | region except a modified layer 20 Epitaxial silicon layer 100 Epitaxial silicon wafer

Claims (14)

酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下のシリコンウェーハにクラスターイオンを照射して、前記シリコンウェーハの表面に、前記クラスターイオンの構成元素が固溶してなる改質層を形成する第1工程と、
前記シリコンウェーハの改質層上にエピタキシャルシリコン層を形成する第2工程と、
を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
A modification in which cluster ions are irradiated onto a silicon wafer having an oxygen concentration of 16 × 10 17 atoms / cm 3 (ASTM F121-1979) or less, and the constituent elements of the cluster ions are dissolved on the surface of the silicon wafer. A first step of forming a layer;
A second step of forming an epitaxial silicon layer on the modified layer of the silicon wafer;
A method for producing an epitaxial silicon wafer, comprising:
前記シリコンウェーハの酸素濃度は、8×1017atoms/cm(ASTM F121−1979)以下である請求項1に記載のエピタキシャルシリコンウェーハの製造方法。 2. The method for producing an epitaxial silicon wafer according to claim 1, wherein the silicon wafer has an oxygen concentration of 8 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. 前記第1工程の後、前記シリコンウェーハに対して結晶性回復のための熱処理を行うことなく、前記シリコンウェーハをエピタキシャル成長装置に搬送して前記第2工程を行う請求項1または2に記載のエピタキシャルシリコンウェーハの製造方法。   3. The epitaxial according to claim 1, wherein, after the first step, the second step is performed by transferring the silicon wafer to an epitaxial growth apparatus without performing a heat treatment for recovering crystallinity on the silicon wafer. Silicon wafer manufacturing method. 前記第1工程の後、前記第2工程の前に、前記シリコンウェーハに対して結晶性回復のための熱処理を行う請求項1または2に記載のエピタキシャルシリコンウェーハの製造方法。   The method for producing an epitaxial silicon wafer according to claim 1, wherein after the first step and before the second step, the silicon wafer is subjected to a heat treatment for crystallinity recovery. 前記クラスターイオンが、構成元素として炭素を含む請求項1〜4のいずれか1項に記載のエピタキシャルシリコンウェーハの製造方法。   The manufacturing method of the epitaxial silicon wafer of any one of Claims 1-4 in which the said cluster ion contains carbon as a structural element. 前記クラスターイオンが、構成元素として炭素を含む2種以上の元素を含む請求項5に記載のエピタキシャルシリコンウェーハの製造方法。   The manufacturing method of the epitaxial silicon wafer of Claim 5 in which the said cluster ion contains 2 or more types of elements containing carbon as a structural element. 前記クラスターイオンの照射条件は、炭素1原子あたり加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が1.0×1013atoms/cm以上である請求項5または6に記載のエピタキシャルシリコンウェーハの製造方法。 The irradiation conditions of the cluster ions are an acceleration voltage of 50 keV / atom or less per carbon atom, a cluster size of 100 or less, and a carbon dose of 1.0 × 10 13 atoms / cm 2 or more. The manufacturing method of the epitaxial silicon wafer of description. シリコンウェーハと、該シリコンウェーハの表面に形成された、該シリコンウェーハ中に所定元素が固溶してなる改質層と、該改質層上のエピタキシャルシリコン層と、を有し、
前記シリコンウェーハの酸素濃度は、前記改質層を除く領域では16×1017atoms/cm(ASTM F121−1979)以下であり、
前記改質層における、前記所定元素の濃度プロファイルの半値幅が100nm以下であることを特徴とするエピタキシャルシリコンウェーハ。
A silicon wafer, a modified layer formed on the surface of the silicon wafer, in which a predetermined element is dissolved in the silicon wafer, and an epitaxial silicon layer on the modified layer,
The oxygen concentration of the silicon wafer is 16 × 10 17 atoms / cm 3 (ASTM F121-1979) or less in the region excluding the modified layer,
An epitaxial silicon wafer, wherein a half-value width of a concentration profile of the predetermined element in the modified layer is 100 nm or less.
前記シリコンウェーハの酸素濃度は、前記改質層を除く領域では8×1017atoms/cm(ASTM F121−1979)以下である請求項8に記載のエピタキシャルシリコンウェーハ。 The epitaxial silicon wafer according to claim 8, wherein an oxygen concentration of the silicon wafer is 8 × 10 17 atoms / cm 3 (ASTM F121-1979) or less in a region excluding the modified layer. 前記シリコンウェーハの表面からの深さが150nm以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置する請求項8または9に記載のエピタキシャルシリコンウェーハ。   The epitaxial silicon wafer according to claim 8 or 9, wherein a peak of the concentration profile in the modified layer is located within a depth of 150 nm or less from the surface of the silicon wafer. 前記改質層における前記濃度プロファイルのピーク濃度が、1.0×1015atoms/cm以上である請求項8〜10のいずれか1項に記載のエピタキシャルシリコンウェーハ。 The epitaxial silicon wafer according to claim 8, wherein a peak concentration of the concentration profile in the modified layer is 1.0 × 10 15 atoms / cm 3 or more. 前記所定元素が炭素を含む請求項8〜11のいずれか1項に記載のエピタキシャルシリコンウェーハ。   The epitaxial silicon wafer according to claim 8, wherein the predetermined element includes carbon. 前記所定元素が炭素を含む2種以上の元素を含む請求項12に記載のエピタキシャルシリコンウェーハ。   The epitaxial silicon wafer according to claim 12, wherein the predetermined element includes two or more elements including carbon. 請求項1〜7のいずれか1項に記載の製造方法で製造されたエピタキシャルシリコンウェーハまたは請求項8〜13のいずれか1項に記載のエピタキシャルシリコンウェーハの、表面に位置するエピタキシャルシリコン層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。   In the epitaxial silicon layer located in the surface of the epitaxial silicon wafer manufactured by the manufacturing method of any one of Claims 1-7, or the epitaxial silicon wafer of any one of Claims 8-13, A method for manufacturing a solid-state imaging device, comprising forming a solid-state imaging device.
JP2012249681A 2012-11-13 2012-11-13 Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method Active JP6107068B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012249681A JP6107068B2 (en) 2012-11-13 2012-11-13 Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249681A JP6107068B2 (en) 2012-11-13 2012-11-13 Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method

Publications (2)

Publication Number Publication Date
JP2014099481A JP2014099481A (en) 2014-05-29
JP6107068B2 true JP6107068B2 (en) 2017-04-05

Family

ID=50941267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249681A Active JP6107068B2 (en) 2012-11-13 2012-11-13 Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method

Country Status (1)

Country Link
JP (1) JP6107068B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539959B2 (en) * 2014-08-28 2019-07-10 株式会社Sumco Epitaxial silicon wafer, method of manufacturing the same, and method of manufacturing solid-state imaging device
JP6528710B2 (en) * 2016-04-11 2019-06-12 株式会社Sumco Method of measuring carbon concentration of silicon sample and method of manufacturing silicon single crystal ingot
JP2017201647A (en) 2016-05-02 2017-11-09 ルネサスエレクトロニクス株式会社 Method for manufacturing semiconductor device
JP6737066B2 (en) 2016-08-22 2020-08-05 株式会社Sumco Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP2018098266A (en) 2016-12-08 2018-06-21 キヤノン株式会社 Photoelectric conversion device, method of manufacturing photoelectric conversion device, and camera
DE102020115899A1 (en) * 2019-09-30 2021-04-01 Taiwan Semiconductor Manufacturing Co. Ltd. METHOD OF FORMING AN IMAGE SENSOR

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384506B2 (en) * 1993-03-30 2003-03-10 ソニー株式会社 Semiconductor substrate manufacturing method
JP4288406B2 (en) * 2003-01-17 2009-07-01 株式会社ニコン Method for manufacturing solid-state imaging device
EP1723667A4 (en) * 2004-02-14 2009-09-09 Tel Epion Inc Methods of forming doped and un-doped strained semiconductor and semiconductor films by gas-cluster ion irradiation
US7666771B2 (en) * 2005-12-09 2010-02-23 Semequip, Inc. System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
JP2007317760A (en) * 2006-05-24 2007-12-06 Sharp Corp Semiconductor device, and its manufacturing method
WO2007146395A2 (en) * 2006-06-13 2007-12-21 Semequip, Inc. Ion beam apparatus and method employing magnetic scanning
JP2008311418A (en) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd Epitaxial wafer, and its manufacturing method
JP2010040864A (en) * 2008-08-06 2010-02-18 Sumco Corp Epitaxial silicon wafer and method of manufacturing the same
JP2010114409A (en) * 2008-10-10 2010-05-20 Sony Corp Soi substrate and method for manufacturing the same, solid-state image pickup device and method for manufacturing the same, and image pickup device
JP2011054821A (en) * 2009-09-03 2011-03-17 Sumco Corp Method of producing epitaxial wafer and epitaxial wafer
JP2012059849A (en) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd Silicon epitaxial wafer and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014099481A (en) 2014-05-29

Similar Documents

Publication Publication Date Title
JP5673811B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP6278591B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP5799936B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP6065848B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP5799935B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP6107068B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
TWI611482B (en) Method for manufacturing semiconductor epitaxial wafer and method for manufacturing solid-state imaging device
JP6427946B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6535432B2 (en) Method of manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of manufacturing solid-state imaging device
JP6280301B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6289805B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP6278592B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP2017123477A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging device
JP6361779B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP2017175145A (en) Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method
JP6318728B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP2015220242A (en) Semiconductor epitaxial wafer manufacturing method and solid state image pickup element manufacturing method
JP2017175143A (en) Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method
JP2017183736A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R150 Certificate of patent or registration of utility model

Ref document number: 6107068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250