JP2017169192A - 半導体集積回路および撮像装置 - Google Patents
半導体集積回路および撮像装置 Download PDFInfo
- Publication number
- JP2017169192A JP2017169192A JP2016255001A JP2016255001A JP2017169192A JP 2017169192 A JP2017169192 A JP 2017169192A JP 2016255001 A JP2016255001 A JP 2016255001A JP 2016255001 A JP2016255001 A JP 2016255001A JP 2017169192 A JP2017169192 A JP 2017169192A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- signal processing
- constant current
- circuit
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000003384 imaging method Methods 0.000 title claims description 16
- 238000012545 processing Methods 0.000 claims abstract description 86
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000002596 correlated effect Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 description 20
- 230000004048 modification Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- 230000007423 decrease Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Abstract
【解決手段】定電流源を備えた複数の信号処理回路が一方向に配列された半導体集積回路であって、複数の信号処理回路の配列である信号処理回路列の一端側に配置され、供給される電流に応じてバイアス電圧を発生させる第1バイアス源と、信号処理回路列の他端側に配置され、供給される電流に応じてバイアス電圧を発生させる第2バイアス源と、第1バイアス源が発生させたバイアス電圧、及び第2バイアス源が発生させたバイアス電圧を、定電流源を構成するトランジスタそれぞれのゲートに対して供給するバイアス配線と、信号処理回路列の一端側に配置されて電源電圧を印加する第1電圧供給源と、信号処理回路列の他端側に配置されて電源電圧を印加する第2電圧供給源とを有する。
【選択図】図3
Description
以下に添付図面を参照して、半導体集積回路および撮像装置の実施形態を詳細に説明する。図1は、第1の実施形態にかかる半導体集積回路1の構成の概要を例示する図である。半導体集積回路1は、例えばCMOSリニアカラーイメージセンサである。図1に示すように、半導体集積回路1は、画素部10、N個の列信号処理回路(信号処理回路)12−1〜12−N、定電流源回路20、垂直駆動回路14、水平駆動回路16、及び出力部18を有する。なお、列信号処理回路12−1〜12−Nなどの複数ある構成部分のいずれかを特定せずに示す場合には、単に「列信号処理回路12」などと略記することがある。
次に、第1の実施形態にかかる半導体集積回路1の定電流源回路20の変形例について説明する。図6は、第1の実施形態にかかる半導体集積回路1の定電流源回路20の第1変形例の構成を示す図である。図6に示した定電流源回路20の第1変形例は、図3に示した定電流源回路20のバイアス源や電流源となっていた基本カレントミラー回路を、バイアス配線531,532を用いるとともに、動作電圧の低い低電圧カスコードカレントミラー回路(トランジスタ521,522,561,562,54−1〜54−N,57−1〜57−N)に置き換えたものである。詳細には、低電圧カスコードカレントミラー回路(トランジスタ521,522,561,562,54−1〜54−N,57−1〜57−N)は、折り返しカレントミラー回路になっている。なお、図6に示した定電流源回路20の第1変形例においては、設計によって異なる電流値を用いる場合があるので、基準電流Iref0と基準電流Iref1とを分けている。
図7は、第1の実施形態にかかる半導体集積回路1の定電流源回路20の第2変形例の構成を示す図である。図7に示した定電流源回路20の第2変形例は、バイアスサンプル/ホールド(S/H)回路となっている。図7に示した定電流源回路20の第2変形例は、列信号処理電流源340と第1トランジスタ321との間に接続される第1スイッチ611と、列信号処理電流源340と第2トランジスタ322との間に接続される第2スイッチ612とを有する。具体的には、第1スイッチ611は、第1トランジスタ321(第1バイアス源)とバイアス配線331との接続を開閉させる。第2スイッチ612は、第2トランジスタ322(第2バイアス源)とバイアス配線331との接続を開閉させる。第1スイッチ611と第2スイッチ612は、トランジスタで構成されるスイッチである。
図8は、第1の実施形態にかかる半導体集積回路1の定電流源回路20の第3変形例の構成を示す図である。図8に示した定電流源回路20の第3変形例は、図3に示した定電流源回路に対して、定電流源トランジスタ(定電流源)74−1〜74−NがNMOSトランジスタで構成されている点が異なる。
次に、第2の実施形態について説明する。なお、前述した第1の実施形態と同じ部分は同じ符号で示し説明も省略する。
10 画素部
12 列信号処理回路(信号処理回路)
14 垂直駆動回路
16 水平駆動回路
18 出力部
34 定電流源トランジスタ(定電流源)
74 定電流源トランジスタ(定電流源)
100 画素
301 第1電源配線
302 第2電源配線
321 第1トランジスタ(第1バイアス源)
322 第2トランジスタ(第2バイアス源)
331 バイアス配線
342 第1バイアス回路
343 第2バイアス回路
351 第1電圧供給源
352 第2電圧供給源
611 第1スイッチ
612 第2スイッチ
Claims (6)
- それぞれ定電流源を備えた複数の信号処理回路が一方向に配列された半導体集積回路であって、
複数の前記信号処理回路の配列である信号処理回路列の一端側に配置され、供給される電流に応じてバイアス電圧を発生させる第1バイアス源と、
前記信号処理回路列の他端側に配置され、供給される電流に応じてバイアス電圧を発生させる第2バイアス源と、
前記第1バイアス源に対して基準電流を供給する第1バイアス回路と、
前記第2バイアス源に対して基準電流を供給する第2バイアス回路と、
前記第1バイアス源が発生させたバイアス電圧、及び前記第2バイアス源が発生させたバイアス電圧を、前記定電流源を構成するトランジスタそれぞれのゲートに対して供給するバイアス配線と、
前記第1バイアス源、前記第2バイアス源及び前記定電流源それぞれに対して電源電圧を供給する電源配線と、
前記信号処理回路列の一端側に配置され、前記電源配線に電源電圧を印加する第1電圧供給源と、
前記信号処理回路列の他端側に配置され、前記電源配線に電源電圧を印加する第2電圧供給源と、
を有することを特徴とする半導体集積回路。 - 前記電源配線は、
他の回路に対して電源電圧を供給する他の電源配線とは独立して設けられていること
を特徴とする請求項1に記載の半導体集積回路。 - 前記信号処理回路は、
アナログ信号処理、相関二重サンプリング処理、A/D変換、及びデジタル信号処理の少なくともいずれかの処理を実行すること
を特徴とする請求項1又は2に記載の半導体集積回路。 - 前記定電流源それぞれは、
入力電流よりも出力電流が大きくなるようにサイズ比が設定された2つのトランジスタによって構成されたカレントミラー回路を介して負荷回路に電流を供給すること
を特徴とする請求項1乃至3のいずれか1項に記載の半導体集積回路。 - 前記第1バイアス源と前記バイアス配線との接続を開閉させる第1スイッチと、
前記第2バイアス源と前記バイアス配線との接続を開閉させる第2スイッチと、
をさらに有し、
前記第1スイッチ及び前記第2スイッチは、
サンプル期間に同時にオンされ、ホールド期間に同時にオフされること
を特徴とする請求項1乃至4のいずれか1項に記載の半導体集積回路。 - 光電変換機能を有するものであって請求項1乃至5のいずれか1項に記載の半導体集積回路と、
前記半導体集積回路に被写体像を結像する光学系と、
前記半導体集積回路から出力される画像信号に対する各種の信号処理を実行する信号処理部と、
前記半導体集積回路及び前記信号処理部を制御する制御部と、
を備えることを特徴とする撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/447,281 US9986185B2 (en) | 2016-03-09 | 2017-03-02 | Semiconductor integrated circuit and image capturing apparatus |
US15/963,394 US10212373B2 (en) | 2016-03-09 | 2018-04-26 | Semiconductor integrated circuit and image capturing apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016045109 | 2016-03-09 | ||
JP2016045109 | 2016-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017169192A true JP2017169192A (ja) | 2017-09-21 |
JP6733540B2 JP6733540B2 (ja) | 2020-08-05 |
Family
ID=59910324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016255001A Expired - Fee Related JP6733540B2 (ja) | 2016-03-09 | 2016-12-28 | 半導体集積回路および撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6733540B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10523164B2 (en) | 2017-07-18 | 2019-12-31 | Ricoh Company, Ltd. | Semiconductor integrated circuit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006186467A (ja) * | 2004-12-27 | 2006-07-13 | Sony Corp | 物理情報取得方法および物理情報取得装置 |
JP2008054246A (ja) * | 2006-08-28 | 2008-03-06 | Canon Inc | 光電変換装置及び撮像装置 |
JP2012010008A (ja) * | 2010-06-23 | 2012-01-12 | Sony Corp | 撮像素子及び撮像装置 |
JP2012129984A (ja) * | 2010-11-26 | 2012-07-05 | Fujifilm Corp | 放射線画像検出装置、及び放射線画像撮影システム |
JP2013051527A (ja) * | 2011-08-30 | 2013-03-14 | Panasonic Corp | 固体撮像装置及び撮像装置 |
JP2014096758A (ja) * | 2012-11-12 | 2014-05-22 | Sony Corp | 半導体集積回路、電流制御方法、ad変換装置、固体撮像素子、及び、電子機器 |
JP2015162705A (ja) * | 2014-02-26 | 2015-09-07 | ソニー株式会社 | カレントミラー回路、制御方法、及び、イメージセンサ |
-
2016
- 2016-12-28 JP JP2016255001A patent/JP6733540B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006186467A (ja) * | 2004-12-27 | 2006-07-13 | Sony Corp | 物理情報取得方法および物理情報取得装置 |
JP2008054246A (ja) * | 2006-08-28 | 2008-03-06 | Canon Inc | 光電変換装置及び撮像装置 |
JP2012010008A (ja) * | 2010-06-23 | 2012-01-12 | Sony Corp | 撮像素子及び撮像装置 |
JP2012129984A (ja) * | 2010-11-26 | 2012-07-05 | Fujifilm Corp | 放射線画像検出装置、及び放射線画像撮影システム |
JP2013051527A (ja) * | 2011-08-30 | 2013-03-14 | Panasonic Corp | 固体撮像装置及び撮像装置 |
JP2014096758A (ja) * | 2012-11-12 | 2014-05-22 | Sony Corp | 半導体集積回路、電流制御方法、ad変換装置、固体撮像素子、及び、電子機器 |
JP2015162705A (ja) * | 2014-02-26 | 2015-09-07 | ソニー株式会社 | カレントミラー回路、制御方法、及び、イメージセンサ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10523164B2 (en) | 2017-07-18 | 2019-12-31 | Ricoh Company, Ltd. | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP6733540B2 (ja) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8199235B2 (en) | Image sensing device and imaging system | |
US8289431B2 (en) | Image sensing device and image sensing system | |
US9497403B2 (en) | Solid-state imaging apparatus and camera | |
US7746170B2 (en) | Class AB amplifier and imagers and systems using same | |
US10212373B2 (en) | Semiconductor integrated circuit and image capturing apparatus | |
US20160006968A1 (en) | Imaging apparatus and imaging system | |
JP2009164836A (ja) | 撮像装置及び撮像システム | |
US8743255B2 (en) | Solid-state image pickup apparatus and solid-state image pickup method to reduce power consumption | |
US9432607B2 (en) | Solid-state imaging apparatus and imaging system | |
EP2339831A1 (en) | Solid-state image pickup device and method for driving the same | |
US20110279720A1 (en) | Solid-state imaging device and camera | |
JP2013051527A (ja) | 固体撮像装置及び撮像装置 | |
US20090295966A1 (en) | Solid-state imaging device and camera | |
US9426388B2 (en) | Semiconductor device and infrared image pickup device provided with same | |
US7667753B2 (en) | Method for processing information delivered by a sensor pixel matrix offering a wide dynamic range and gain and corresponding sensor | |
JP4661212B2 (ja) | 物理情報取得方法および物理情報取得装置並びに半導体装置 | |
CN114679555A (zh) | 固态成像设备、ad转换器电路和电流补偿电路 | |
US10165214B2 (en) | Imaging device and imaging system | |
JP6733540B2 (ja) | 半導体集積回路および撮像装置 | |
JP6532224B2 (ja) | 撮像装置、撮像システム、及び撮像装置の駆動方法 | |
US20140070074A1 (en) | Semiconductor integrated circuit and image sensor | |
US11025241B2 (en) | Comparator circuit and mobile device | |
US20080061830A1 (en) | Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate | |
JP5177198B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200622 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6733540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |