JP2017163009A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2017163009A
JP2017163009A JP2016046605A JP2016046605A JP2017163009A JP 2017163009 A JP2017163009 A JP 2017163009A JP 2016046605 A JP2016046605 A JP 2016046605A JP 2016046605 A JP2016046605 A JP 2016046605A JP 2017163009 A JP2017163009 A JP 2017163009A
Authority
JP
Japan
Prior art keywords
support substrate
peeling
semiconductor wafer
line
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2016046605A
Other languages
English (en)
Inventor
達彦 白河
Tatsuhiko Shirakawa
達彦 白河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016046605A priority Critical patent/JP2017163009A/ja
Priority to TW106103788A priority patent/TWI643242B/zh
Priority to CN201710133211.6A priority patent/CN107180781B/zh
Publication of JP2017163009A publication Critical patent/JP2017163009A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Abstract

【課題】薄膜化された半導体ウェハを支持基板から剥離する時に、半導体ウェハにかかるダメージを低減する。【解決手段】線剥離終了位置Ｅ２において、支持基板１と接着層２との間に爪６Ａの先端を挿入することで支持基板１に剥離面Ｈ１を設け、線剥離開始位置Ｅ１において、支持基板１と接着層２との間に爪６Ｂの先端を挿入することで支持基板１に剥離面Ｈ２を設け、剥離線ＬＨを剥離方向ＤＨに移動させることで、支持基板１を半導体ウェハＷから剥離する。【選択図】図２

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置の製造プロセスでは、半導体ウェハを薄膜化する前に、半導体ウェハを支持基板に貼り付けることがある。支持基板に貼り付けられた半導体ウェハは、半導体ウェハを薄膜化した後、支持基板から剥離される。
特願２０１５−５３８４２号明細書
本発明の一つの実施形態は、薄膜化された半導体ウェハを支持基板から剥離する時に、半導体ウェハにかかるダメージを低減することが可能な半導体装置の製造方法を提供することを目的とする。
本発明の一つの実施形態によれば、ウェハが接着された支持基板の外周の少なくとも一部に剥離面を形成し、前記剥離面の方向に向かって前記ウェハと前記支持基板とを剥離する。
図１（ａ）〜図１（ｄ）は、第１実施形態に係る半導体装置の製造方法を示す断面図である。 図２（ａ）〜図２（ｂ）は、第１実施形態に係る半導体装置の製造方法を示す断面図である。 図３（ａ）〜図３（ｃ）は、第１実施形態に係る半導体装置の製造方法を示す平面図である。 図４（ａ）〜図４（ｃ）は、第２実施形態に係る半導体装置の製造方法を示す平面図である。
以下に添付図面を参照して、実施形態に係る半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１（ａ）〜図１（ｄ）および図２（ａ）〜図２（ｂ）は、第１実施形態に係る半導体装置の製造方法を示す断面図、図３（ａ）〜図３（ｃ）は、第１実施形態に係る半導体装置の製造方法を示す平面図である。
図１（ａ）において、半導体ウェハＷの表面側にはデバイス層ＤＶが形成されている。この時、半導体ウェハＷの厚さは、半導体ウェハＷ単体で安定してハンドリングできるように設定することができる。例えば、半導体ウェハＷの厚さは、１００μｍ以上に設定することができる。半導体ウェハＷの材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣまたはＩｎＧａＡｓＰなどを用いることができる。デバイス層ＤＶには、半導体ウェハＷに形成されたアクティブ領域および半導体ウェハＷ上に形成された配線層などを含むことができる。アクティブ領域には、チャネル領域、ソース層およびドレイン層を設けることができる。配線層には、ゲート電極および配線などを設けることができる。デバイス層ＤＶに形成されるデバイスは、メモリ素子であってもよいし、トランジスタ素子であってもよい。ロジック回路、プロセッサまたはＮＡＮＤフラッシュメモリなどの集積回路が形成されていてもよい。
そして、接着層２を介して半導体ウェハＷの表面側を支持基板１に固定する。なお、支持基板１の形状は、半導体ウェハＷの形状に対応させることができる。この時、支持基板１は、半導体ウェハＷよりも外形が大きくてもよい。また、支持基板１の材料は、Ｓｉであってもよいし、ガラスであってもよい。接着層２の材料は、加熱等により剥離可能で剥離後に粘着性のない材料を用いることができる。例えば、接着層２の材料は熱硬化性樹脂を用いることができる。
次に、図１（ｂ）に示すように、ＣＭＰなどの方法にて半導体ウェハＷの裏面側を研磨することにより、半導体ウェハＷを薄膜化する。この時、半導体ウェハＷの厚さは５０μｍ以下に設定することができる。なお、半導体ウェハＷを薄膜化した後、半導体ウェハＷに貫通電極を形成する工程や、半導体ウェハＷに裏面電極を形成する工程などがあってもよい。
次に、図１（ｃ）に示すように、半導体ウェハＷの裏面側をサポートテープ３に貼り付ける。この時、サポートテープ３はリング４にて支持することができる。サポートテープ３の材料は、粘着性のある樹脂フィルムなどを用いることができる。この時、サポートテープ３として、ダイシングテープを用いるようにしてもよい。リング４の材料は、例えば、ステンレスなどを用いることができる。ここで、半導体ウェハＷをサポートテープ３に貼り付けることにより、半導体ウェハＷの薄膜化後に半導体ウェハＷから支持基板１を剥離した場合においても、半導体ウェハＷの折損を防止することができる。
次に、図１（ｄ）に示すように、半導体ウェハＷが貼り付けられたサポートテープ３をステージ５に固定する。この時、サポートテープ３を支持するリング４をステージ５にはめ込むことで、サポートテープ３をステージ５に固定することができる。サポートテープ３の固定の安定性を向上させるために、ポーラスチャックなどをステージ５に採用するようにしてもよい。
次に、図２（ａ）および図３（ａ）に示すように、線剥離終了位置Ｅ２において、支持基板１と接着層２との間に爪６Ａの先端を挿入することで支持基板１に剥離面Ｈ１を設ける。
次に、図２（ｂ）および図３（ｂ）に示すように、線剥離開始位置Ｅ１において、支持基板１と接着層２との間に爪６Ｂの先端を挿入することで支持基板１に剥離面Ｈ２を設ける。この時、線剥離終了位置Ｅ２は、支持基板１の中心（幾何学重心）を挟んで線剥離開始位置Ｅ１とは反対側の支持基板１の外周に設けることができる。各爪６Ａ、６Ｂは、支持基板１と接着層２との間に挿入できるように先端を尖らせることができる。各爪６Ａ、６Ｂは、ヘラ状であってもよいし、楔状であってもよい。また、線剥離終了位置Ｅ２および線剥離開始位置Ｅ１にそれぞれ対応して爪６Ａ、６Ｂを別個に設けるようにしてもよいし、線剥離終了位置Ｅ２および線剥離開始位置Ｅ１で１個の爪も共有してもよい。この時、線剥離終了位置Ｅ２および線剥離開始位置Ｅ１の位置に爪を移動できるように構成することができる。
次に、図３（ｃ）に示すように、剥離線ＬＨを剥離方向ＤＨに移動させることで、支持基板１を半導体ウェハＷから剥離する。剥離方向ＤＨは、線剥離開始位置Ｅ１から線剥離終了位置Ｅ２に向かうように設定することができる。この時、剥離線ＬＨを剥離方向ＤＨに移動させるため、剥離線ＬＨより線剥離開始位置Ｅ１側では、支持基板１を吸着し、剥離線ＬＨより線剥離終了位置Ｅ２側では、支持基板１を加圧することができる。そして、剥離面Ｈ１に到達するまで剥離線ＬＨを剥離方向ＤＨに移動させることで、支持基板１を半導体ウェハＷから剥離することができる。この剥離線ＬＨは、支持基板１と半導体ウェハＷとの密着面と剥離面との境界に直線状に設けることができる。線剥離とは、剥離線ＬＨを剥離方向ＤＨに移動させることで支持基板１を半導体ウェハＷから剥離することを言う。
ここで、線剥離が進むと、支持基板１と半導体ウェハＷとの密着面が小さくなる。この時、線剥離終了位置Ｅ２に剥離面Ｈ１がない場合、支持基板１の剛性に対抗できるだけの密着面の面積を確保するのが困難になる。このため、剥離の最終段階で支持基板１の剛性に負けて残りの密着面が一気に剥離し（面剥離）、デバイス層ＤＶにダメージが及ぶことがある。
これに対して、線剥離の開始前に線剥離終了位置Ｅ２に剥離面Ｈ１を形成することで、線剥離を維持したまま剥離面Ｈ１に到達させることができる。このため、剥離の最終段階で残りの密着面が一気に剥離するのを防止することができ、デバイス層ＤＶにかかる負荷を低減することができる。
（第２実施形態）
図４（ａ）〜図４（ｃ）は、第２実施形態に係る半導体装置の製造方法を示す平面図である。
図４（ａ）の線剥離開始位置Ｅ１において、支持基板１と接着層２との間に爪６Ａの先端を挿入することで支持基板１に剥離面Ｈ１を設ける。
次に、図４（ｂ）に示すように、支持基板１と接着層２との間に爪６Ａの先端を挿入したまま、支持基板１の外周に沿って爪６Ａを１回転させることで、支持基板１の全周に渡って剥離面Ｈ３を設ける。
次に、図４（ｃ）に示すように、剥離線ＬＨを剥離方向ＤＨに移動させることで、支持基板１を半導体ウェハＷから剥離する。剥離方向ＤＨは、線剥離開始位置Ｅ１から線剥離終了位置Ｅ２に向かうように設定することができる。
ここで、支持基板１の全周に渡って剥離面Ｈ３を設けてから線剥離を進行させることで、剥離線ＬＨの長さを短くすることができ、剥離線時の支持基板１の剛性を低減することが可能となるとともに、剥離の最終段階で残りの密着面が一気に剥離するのを防止することができ、デバイス層ＤＶにかかる負荷を低減することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 支持基板、２ 接着層、３ サポートテープ、４ リング、５ ステージ、６Ａ、６Ｂ 爪

Claims (5)

  1. 半導体素子がその表面に形成されたウェハが前記表面を支持基板側に向けて接着された前記支持基板の外周の少なくとも一部に剥離面を形成し、
    前記剥離面から見て前記支持基板の幾何学重心を挟んで前記剥離面の方向に向かって前記ウェハと前記支持基板とを剥離する半導体装置の製造方法。
  2. 前記剥離面は、線剥離終了位置に形成される請求項１に記載の半導体装置の製造方法。
  3. 前記支持基板と前記ウェハとの間に爪を挿入することで前記剥離面を形成する請求項１または２に記載の半導体装置の製造方法。
  4. 半導体素子がその表面に形成されたウェハが前記表面を支持基板側に向けて接着された前記支持基板の外周の少なくとも一部に剥離面を形成し、
    前記剥離面を前記支持基板の全周に広げ、
    全周に広げられた前記剥離面の一部分から、前記一部分から見て前記支持基板の幾何学重心を挟んだ前記剥離面の他の一部分の方向に向かって前記ウェハと前記支持基板とを剥離する半導体装置の製造方法。
  5. 前記剥離面を形成する際には、前記一部分における前記支持基板と前記ウェハとの間に爪を挿入し、
    前記剥離面を前記支持基板の全周に広げる際には、前記爪に対して前記支持基板を相対的に回転させる請求項４に記載の半導体装置の製造方法。
JP2016046605A 2016-03-10 2016-03-10 半導体装置の製造方法 Abandoned JP2017163009A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016046605A JP2017163009A (ja) 2016-03-10 2016-03-10 半導体装置の製造方法
TW106103788A TWI643242B (zh) 2016-03-10 2017-02-06 半導體裝置之製造方法
CN201710133211.6A CN107180781B (zh) 2016-03-10 2017-03-08 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016046605A JP2017163009A (ja) 2016-03-10 2016-03-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2017163009A true JP2017163009A (ja) 2017-09-14

Family

ID=59830594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016046605A Abandoned JP2017163009A (ja) 2016-03-10 2016-03-10 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2017163009A (ja)
CN (1) CN107180781B (ja)
TW (1) TWI643242B (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
JP2007109927A (ja) * 2005-10-14 2007-04-26 Tokyo Seimitsu Co Ltd 表面保護フィルム剥離方法および表面保護フィルム剥離装置
JP4353975B2 (ja) * 2006-11-29 2009-10-28 日東電工株式会社 粘着シートの貼付・剥離方法及び粘着シートの貼付装置並びに粘着シートの剥離装置
US8950459B2 (en) * 2009-04-16 2015-02-10 Suss Microtec Lithography Gmbh Debonding temporarily bonded semiconductor wafers
EP2667407B1 (de) * 2009-09-01 2019-01-23 EV Group GmbH Verfahren zum Ablösen eines Produktsubstrats (z.B. eines Halbleiterwafers) von einem Trägersubstrat mittels eines Lösungsmittels und Schallwellen durch Verformung eines auf einem Filmrahmen montierten flexiblen Films
JP4902812B2 (ja) * 2010-02-12 2012-03-21 積水化学工業株式会社 粘接着剤層付き半導体チップの製造方法
DE102012112989A1 (de) * 2012-12-21 2014-06-26 Ev Group E. Thallner Gmbh Verfahren zum Aufbringen einer Temporärbondschicht
JP6223795B2 (ja) * 2013-11-28 2017-11-01 日東電工株式会社 板の剥離方法
US9613845B2 (en) * 2014-01-17 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion de-taping
JP6145415B2 (ja) * 2014-02-27 2017-06-14 東京エレクトロン株式会社 剥離方法、プログラム、コンピュータ記憶媒体、剥離装置及び剥離システム
JP6446290B2 (ja) * 2014-04-22 2018-12-26 東京応化工業株式会社 接着剤組成物、積層体及び剥離方法
JP6366996B2 (ja) * 2014-05-19 2018-08-01 株式会社ディスコ リフトオフ方法

Also Published As

Publication number Publication date
TW201802865A (zh) 2018-01-16
CN107180781A (zh) 2017-09-19
CN107180781B (zh) 2020-10-20
TWI643242B (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
US8343851B2 (en) Wafer temporary bonding method using silicon direct bonding
US8975160B2 (en) Manufacturing method for semiconductor device
US9966293B2 (en) Wafer arrangement and method for processing a wafer
JP2013201251A (ja) 基板の分離方法及び分離装置
US7863104B2 (en) Method of producing a thin semiconductor chip
JP6594930B2 (ja) ウェーハを加工する方法およびウェーハ加工システム
US20110156217A1 (en) Power devices having reduced on-resistance and methods of their manufacture
JP6502874B2 (ja) 半導体装置の製造方法
JP2017163009A (ja) 半導体装置の製造方法
JP3187573U (ja) 無電解めっき用シリコンウェハ
US8173245B2 (en) Peelable tape carrier
US20150340264A1 (en) Method of application of a carrier to a device wafer
JP4342340B2 (ja) 半導体装置の製造方法
JP4800820B2 (ja) 半導体ウェーハの加工方法
TW201618170A (zh) 用於保護製造中半導體晶圓之周邊的方法及相關之製造中半導體晶圓和系統
US10043701B2 (en) Substrate removal from a carrier
JP2019186291A (ja) ウェーハの加工方法
JP2020191371A (ja) 半導体装置の製造方法
JP2013069946A (ja) 支持基板、支持基板の製造方法、及び半導体装置の製造方法
JP2023114541A (ja) 半導体製造装置および半導体装置の製造方法
JP2010062415A (ja) 保護テープの剥離方法、及び、半導体装置の製造方法
JP2013258228A (ja) 半導体装置の製造方法
JP2005285878A (ja) 半導体装置
JP2003318135A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20181126