JP2017147694A - 基準電流生成回路、ad変換器、及び無線通信装置 - Google Patents
基準電流生成回路、ad変換器、及び無線通信装置 Download PDFInfo
- Publication number
- JP2017147694A JP2017147694A JP2016030203A JP2016030203A JP2017147694A JP 2017147694 A JP2017147694 A JP 2017147694A JP 2016030203 A JP2016030203 A JP 2016030203A JP 2016030203 A JP2016030203 A JP 2016030203A JP 2017147694 A JP2017147694 A JP 2017147694A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- delay
- circuit
- reference current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 39
- 230000003111 delayed effect Effects 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 claims description 30
- 238000013459 approach Methods 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 56
- 229920005994 diacetyl cellulose Polymers 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 1
- 101150102866 adc1 gene Proteins 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Theoretical Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
Abstract
【解決手段】一実施形態に係る基準電流生成回路は、可変電流源と、遅延回路と、位相比較器と、制御回路と、を備える。可変電流源は、基準電流を出力する。遅延回路は、クロックを基準遅延量だけ遅延させた基準クロックと、クロックを基準電流の電流値に応じて遅延させた遅延クロックと、を生成する。位相比較器は、基準クロックの位相と、遅延クロックの位相と、を比較し、比較結果を出力する。制御回路は、比較結果に基づいて、基準電流の電流値を制御する。
【選択図】図2
Description
第1実施形態に係る基準電流生成回路(以下、「生成回路」という)について、図1〜図10を参照して説明する。本実施形態に係る生成回路は、アナログ回路で利用される基準電流を生成する。
第2実施形態に係る生成回路について、図11及び図12を参照して説明する。
第3実施形態に係る生成回路について、図13〜図15を参照して説明する。図13は、本実施形態に係る生成回路の機能構成を示す図である。図13の生成回路は、パルス生成器5を備える。他の構成は、第1実施形態と同様である。
第4実施形態に係るパイプラインADC100について、図16を参照して説明する。本実施形態に係るパイプラインADC100は、第1実施形態乃至第3実施形態のいずれか1つに係る生成回路を備える。パイプラインADC100は、入力されたアナログ信号ADCINをAD変換し、アナログ信号ADCINに応じたデジタル信号ADCOUTを出力する。
第5実施形態に係る無線通信装置200について、図17を参照して説明する。本実施形態に係る無線通信装置200は、第1実施形態乃至第3実施形態のいずれか1つに係る生成回路を備える。
第6実施形態に係る無線端末について、図18〜図20を参照して説明する。本実施形態に係る無線端末は、第5実施形態に係る無線通信装置を備える。図18〜図20は、本実施形態に係る無線端末の一例を示す図である。
Claims (10)
- 基準電流を出力する可変電流源と、
クロックを基準遅延量だけ遅延させた基準クロックと、前記クロックを前記基準電流の電流値に応じて遅延させた遅延クロックと、を生成する遅延回路と、
前記基準クロックの位相と、前記遅延クロックの位相と、を比較し、比較結果を出力する位相比較器と、
前記比較結果に基づいて、前記基準電流の前記電流値を制御する制御回路と、
を備える基準電流生成回路。 - 前記制御回路は、前記遅延クロックの遅延量が前記基準遅延量に近づくように制御する
請求項1に記載の基準電流生成回路。 - 前記遅延回路は、前記クロックを前記基準電流の電流値に応じて遅延させる、少なくとも1つの遅延器を備える
請求項1又は請求項2に記載の基準電流生成回路。 - 前記基準遅延量は、前記クロックの周期に応じて設定される
請求項1乃至請求項3のいずれか1項に記載の基準電流生成回路。 - 前記クロックは、離散時間信号処理回路の動作クロックである
請求項1乃至請求項4のいずれか1項に記載の基準電流生成回路。 - 前記遅延回路が生成した第1の遅延クロック及び第2の遅延クロックに基づいて、パルスを生成するパルス生成器を備える
請求項1乃至請求項5のいずれか1項に記載の基準電流生成回路。 - 前記パルスは、前記第1の遅延クロックの遅延量と、前記第2の遅延クロックの遅延量と、の差分に応じたパルス幅を有する
請求項6に記載の基準電流生成回路。 - 離散時間信号処理回路の動作クロックを逓倍又は分周し、前記クロックを生成する位相ロックループを備える
請求項1乃至請求項7のいずれか1項に記載の基準電流生成回路。 - 請求項1乃至請求項8のいずれか1項に記載の前記基準電流生成回路と、
前記基準電流生成回路が生成した前記基準電流を駆動電流として供給されるオペアンプと、
を備えるAD変換器。 - 請求項9に記載の前記AD変換器を備える無線通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016030203A JP6438422B2 (ja) | 2016-02-19 | 2016-02-19 | 基準電流生成回路、ad変換器、及び無線通信装置 |
US15/388,090 US9874895B2 (en) | 2016-02-19 | 2016-12-22 | Reference current generating circuitry, A/D converter, and wireless communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016030203A JP6438422B2 (ja) | 2016-02-19 | 2016-02-19 | 基準電流生成回路、ad変換器、及び無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017147694A true JP2017147694A (ja) | 2017-08-24 |
JP6438422B2 JP6438422B2 (ja) | 2018-12-12 |
Family
ID=59631062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016030203A Active JP6438422B2 (ja) | 2016-02-19 | 2016-02-19 | 基準電流生成回路、ad変換器、及び無線通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9874895B2 (ja) |
JP (1) | JP6438422B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019054035A1 (ja) * | 2017-09-13 | 2019-03-21 | 日立オートモティブシステムズ株式会社 | 電流生成回路および診断回路 |
JP2020014196A (ja) * | 2018-07-13 | 2020-01-23 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 電流ミラーを含むデジタル制御オシレータ |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111399574B (zh) * | 2019-01-02 | 2022-09-09 | 钜泉光电科技(上海)股份有限公司 | 一种可编程电压源 |
CN111399582B (zh) * | 2019-01-02 | 2022-08-09 | 钜泉光电科技(上海)股份有限公司 | 一种可编程电流源 |
CN112564707B (zh) * | 2021-02-22 | 2021-05-07 | 中国空气动力研究与发展中心低速空气动力研究所 | 一种旋转环境下数据采集的时钟抖动估计及修正方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190448A (ja) * | 1996-12-26 | 1998-07-21 | Nippon Steel Corp | 位相比較回路及び信号発生回路 |
JPH10209828A (ja) * | 1997-01-20 | 1998-08-07 | Nippon Steel Corp | 内部クロック発生回路及びそれに用いる可変遅延回路 |
US20040046684A1 (en) * | 2002-09-11 | 2004-03-11 | Paolo Cusinato | Low power pipeline analog-to-digital converter |
US20130051090A1 (en) * | 2011-03-10 | 2013-02-28 | Hangzhou Silan Microelectronics Co., Ltd. | Current reference generating circuit and a constant current switch mode power supply control circuit and method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247241A (en) | 1991-10-21 | 1993-09-21 | Silicon Systems, Inc. | Frequency and capacitor based constant current source |
US5990714A (en) * | 1996-12-26 | 1999-11-23 | United Microelectronics Corporation | Clock signal generating circuit using variable delay circuit |
US8044654B2 (en) | 2007-05-18 | 2011-10-25 | Analog Devices, Inc. | Adaptive bias current generator methods and apparatus |
KR101502033B1 (ko) * | 2008-04-11 | 2015-03-12 | 삼성전자주식회사 | Adc의 전류 제어 회로 및 방법 |
US7626527B1 (en) * | 2008-07-09 | 2009-12-01 | Newport Media, Inc. | Continuous time sigma-delta analog-to-digital converter with stability |
US8378738B1 (en) | 2009-10-16 | 2013-02-19 | Marvell International Ltd. | Adaptive voltage scaling using a delay line |
US8786483B1 (en) | 2013-03-14 | 2014-07-22 | Analog Devices Technology | Use of a DLL to optimize an ADC performance |
-
2016
- 2016-02-19 JP JP2016030203A patent/JP6438422B2/ja active Active
- 2016-12-22 US US15/388,090 patent/US9874895B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190448A (ja) * | 1996-12-26 | 1998-07-21 | Nippon Steel Corp | 位相比較回路及び信号発生回路 |
JPH10209828A (ja) * | 1997-01-20 | 1998-08-07 | Nippon Steel Corp | 内部クロック発生回路及びそれに用いる可変遅延回路 |
US20040046684A1 (en) * | 2002-09-11 | 2004-03-11 | Paolo Cusinato | Low power pipeline analog-to-digital converter |
US20130051090A1 (en) * | 2011-03-10 | 2013-02-28 | Hangzhou Silan Microelectronics Co., Ltd. | Current reference generating circuit and a constant current switch mode power supply control circuit and method thereof |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019054035A1 (ja) * | 2017-09-13 | 2019-03-21 | 日立オートモティブシステムズ株式会社 | 電流生成回路および診断回路 |
JPWO2019054035A1 (ja) * | 2017-09-13 | 2020-10-01 | 日立オートモティブシステムズ株式会社 | 電流生成回路および診断回路 |
US11604483B2 (en) | 2017-09-13 | 2023-03-14 | Hitachi Astemo, Ltd. | Current generator circuit and diagnostic circuit |
JP2020014196A (ja) * | 2018-07-13 | 2020-01-23 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 電流ミラーを含むデジタル制御オシレータ |
Also Published As
Publication number | Publication date |
---|---|
US20170242451A1 (en) | 2017-08-24 |
JP6438422B2 (ja) | 2018-12-12 |
US9874895B2 (en) | 2018-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6438422B2 (ja) | 基準電流生成回路、ad変換器、及び無線通信装置 | |
US10205465B2 (en) | Apparatus for overload recovery of an integrator in a sigma-delta modulator | |
CN107257231B (zh) | 数据转换装置、数字传送装置与数字转换方法 | |
WO2022100754A1 (zh) | 一种片内rc振荡器、芯片及通信终端 | |
US10581442B2 (en) | Apparatus for correcting linearity of a digital-to-analog converter | |
US9501073B2 (en) | Low-noise sampled voltage regulator | |
US9948318B1 (en) | Delta-sigma modulator and method for enhancing stability of delta-sigma modulator | |
CN109314497B (zh) | 低供给ab类输出放大器 | |
US20210091784A1 (en) | Digital-to-analog converter | |
JP2021184649A (ja) | 増幅回路、ad変換器、無線通信装置、及びセンサシステム | |
US9154154B2 (en) | Method and system for a low input voltage low impedance termination stage for current inputs | |
US7973687B2 (en) | Differential switch, D/A converter, semiconductor integrated circuit and communication apparatus | |
US9608657B1 (en) | A/D converter circuit, pipeline A/D converter, and wireless communication device | |
US11303282B1 (en) | Techniques for measuring slew rate in current integrating phase interpolator | |
JP2005072632A (ja) | A/d変換回路を内蔵した通信用半導体集積回路 | |
US9680431B2 (en) | Amplifier circuit, pipeline ADC, and wireless communication device | |
US10523231B1 (en) | Dynamic integrator with boosted output impedance of the transconductance | |
US11581895B2 (en) | Analog-to-digital converter circuit | |
US20230353160A1 (en) | Analog tracking circuit to improve dynamic and static image rejection of a frequency converter | |
Kim et al. | A 0.2 to 1.7 GHz low-jitter integer-N QPLL for power efficient direct digital RF modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181116 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6438422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |