JP2017146255A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2017146255A
JP2017146255A JP2016029652A JP2016029652A JP2017146255A JP 2017146255 A JP2017146255 A JP 2017146255A JP 2016029652 A JP2016029652 A JP 2016029652A JP 2016029652 A JP2016029652 A JP 2016029652A JP 2017146255 A JP2017146255 A JP 2017146255A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
cad data
design
tomographic image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016029652A
Other languages
English (en)
Inventor
善宏 小野
Yoshihiro Ono
善宏 小野
賢治 坂田
Kenji Sakata
賢治 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016029652A priority Critical patent/JP2017146255A/ja
Priority to US15/403,203 priority patent/US20170242955A1/en
Priority to CA2955323A priority patent/CA2955323A1/en
Publication of JP2017146255A publication Critical patent/JP2017146255A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

【課題】X線CTによる半導体装置の断層画像と当該半導体装置のCADデータとを対比させて形状解析を行う際の精度を向上させる。【解決手段】CADにより前記半導体装置の設計を行い、設計CADデータ100を出力する第1工程と、設計CADデータ100に対して、前記半導体装置の出来栄えに対応した補正を行い、補正CADデータ200を出力する第2工程と、設計CADデータ100に基づいて前記半導体装置を製造する第3工程と、製造された前記半導体装置の断層画像を撮影する第4工程と、前記断層画像と、補正CADデータ200との間で、前記半導体装置に含まれる部品の形状および寸法を対比する第5工程と、前記第5工程における対比の結果、差分が所定の量以上である場合に不良と判定する第6工程と、を有する。【選択図】図1

Description

本発明は、半導体装置の製造技術に関し、特に、製造された半導体装置の出来栄えを検査する半導体装置の製造方法に適用して有効な技術に関するものである。
製造された半導体装置の出来栄えの検査・解析において、半導体装置の内部の構造や電気的接続など、断面形状を観察する必要がある場合、当該断面を露出させるよう半導体装置を研磨する手法がとられるのが一般的である。しかしながら、研磨による方法では、例えば、奥行き方向の複数の断面にわたって形状解析を行う場合は、少しずつ研磨しながら解析する必要があり、時間もコストもかかる。また、破壊検査であるため、研磨済みの箇所を再観察できない等の課題を有する。
この課題を解決する手法として、例えば、X線CT(Computed Tomography:コンピュータ断層撮影法)等を用いる非破壊の3次元検査手法が用いられる。X線CTで撮影された断層画像は、画像データとしてコンピュータで取り扱うことができるため、例えば、断層画像と設計CAD(Computer-Aided Design)データとをコンピュータ上の演算により対比させて出来栄え解析することも可能である。
これに関連する技術として、例えば、特許第4082718号公報(特許文献1)や、特許第5220316号公報(特許文献2)には、X線CT等の断層画像撮影装置により得られた画像データと、CADデータとを対比させることにより、対象物体の不良検査等を行う技術が記載されている。
特許第4082718号公報 特許第5220316号公報
半導体装置の製造工程においては、各種の熱処理・熱加工が行われ、その結果、反りや歪み等の変形が生じたり、設計時にはない半田合金部が生成されたり等、実際の出来栄えが設計CADデータから一定程度乖離する場合がある。このような場合に、従来技術のようなX線CTによる断層画像と設計CADデータとを対比させる形状解析の手法をとると、適切な出来栄えの判定ができない場合が生じる。
これは、設計CADデータが製造前の設計時のデータであり、製造後の出来栄えにおける判断基準を反映したものではないことに起因する。特に、3次元的な形状寸法の検査では、設計CADデータに対して出来栄えの輪郭形状が様々な形に変化し得るため、出来栄えと乖離した設計CADデータとの対比を行っても適切な形状解析を行うことができない。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、CADにより前記半導体装置の設計を行い、設計CADデータを出力する第1工程と、前記設計CADデータに対して、前記半導体装置の出来栄えに対応した補正を行い、補正CADデータを出力する第2工程と、前記設計CADデータに基づいて前記半導体装置を製造する第3工程と、製造された前記半導体装置の断層画像を撮影する第4工程と、前記断層画像と、前記補正CADデータとの間で、前記半導体装置に含まれる部品の形状および寸法を対比する第5工程と、前記第5工程における対比の結果、差分が所定の量以上である場合に不良と判定する第6工程と、を有するものである。
上記一実施の形態によれば、X線CTによる半導体装置の断層画像と当該半導体装置のCADデータとを対比させて形状解析を行う際の精度を向上させることができる。
一実施の形態における出来栄え解析を含む半導体装置の製造方法の処理の流れの例について概要を示したフローチャートである。 一実施の形態における良否判定処理の流れの例について概要を示したフローチャートである。 一実施の形態におけるFEM解析により補正CADデータを得る例について概要を示した図である。 (a)、(b)は、一実施の形態におけるFEM解析の際の材料パラメータと規格適合範囲の例について概要を示した図である。 一実施の形態における複数の材料パラメータの値の組み合わせ条件の例について概要を示した図である。 一実施の形態における検査対象物の輪郭形状を抽出する手法の例について概要を示した図である。 一実施の形態における断層画像と補正CADデータとの位置合わせの例について概要を示した図である。 一実施の形態における断層画像と補正CADデータにおける部品要素の紐付けの例について概要を示した図である。 (a)、(b)は、一実施の形態における出来栄え解析の例について概要を示した図である。 一実施の形態における不良原因の推定の例について概要を示した図である。 (a)、(b)は、半導体装置の構成例について概要を示した図である。 半導体装置の構成例について概要を示した図である。 従来の出来栄え解析を含む半導体装置の製造方法の処理の流れの例について概要を示したフローチャートである。 設計CADデータの例について概要を示した図である。 半田バンプの出来栄えにおける断面形状の例を示した図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。一方で、ある図において符号を付して説明した部位について、他の図の説明の際に再度の図示はしないが同一の符号を付して言及する場合がある。
本発明の一実施の形態である半導体装置の製造方法は、製造された半導体装置の出来栄え解析において、X線CTで撮影した断層画像とCADデータとを対比する非破壊の3次元検査手法を適用する。これにより、半導体装置の任意の複数断面を短時間で繰り返し検査することを可能とする。さらに、CADデータについて、出来栄えと乖離した設計CADデータではなく、出来栄えに対応した補正が施された補正CADデータを使用することで、形状解析の精度を向上させる。そして、検査結果に基づいて不良原因を推定し、製造条件の修正へフィードバックすることを可能とする。
なお、本実施の形態における半導体製造方法は、例えば、CPU(Central Processing Unit)によるプログラムの実行や、マイコン等のハードウェアによる制御・演算を用いることで、半導体製造装置や、X線CT装置等の半導体検査装置にシステムとして組み込んで実装することも可能である。また、上記のようなプログラムの実行や制御・演算を行うコンピュータシステムと、半導体製造装置やX線CT装置等とを連携させたシステムとして構成することも可能である。
<半導体装置>
図11、図12は、半導体装置の構成例について概要を示した図である。本実施の形態では、製造・検査の対象となる半導体装置1としてFCBGA(Flip Chip Ball Grid Array)パッケージを例としている。図11(a)および(b)においてその上面図および下面図の例を示し、また、図11(a)中のA−A’断面における側面図の例を図12で示している。なお、半導体装置1はFCBGAに限られず、他のタイプの半導体装置であってもよいし、これらを備えた電子機器や装置等であってもよい。
図11(a)の上面図において、半導体装置1は、有機基板10上に搭載された半導体チップ(ダイ)30と、これを覆うリッド20を有している。リッド20を有さないものであってもよい。リッド20を有する場合、上面から半導体チップ30を直接視認することはできないが、図11(a)では便宜上点線で半導体チップ30の位置を示している。また、図11(b)の下面図において、半導体装置1は、有機基板10のそれぞれの電極に対応して配置された複数の半田ボール11を有している。なお、図11の例では、図11(a)を上面図とし、図11(b)を下面図としているが、上下の取扱いが逆であってもよい。
図12の側面図において、有機基板10上に搭載された半導体チップ30は、半田バンプ42によって有機基板10に電気的に接続されていることを示している。そして、この半田バンプ42は、アンダーフィル樹脂41で封止されている。
<従来の半導体装置の製造方法および出来栄え解析手法>
図13は、従来の出来栄え解析を含む半導体装置の製造方法の処理の流れの例について概要を示したフローチャートである。まず、CADを利用して半導体装置1の設計を行う(S01)。設計工程の内容の詳細については特に触れないが、ここでは、例えば、出力された設計CADデータ100について、参照や検索等が可能となるようにデータベース等として記録、蓄積しておく。
図14は、設計CADデータ100の例について概要を示した図である。ここでは、CADにより設計された半導体装置1の層構造および断面形状の例を斜視図により示している。その中でも、本実施の形態において出来栄えの検査対象とする半田バンプ42を例として、その断面形状を設計CADデータ101として示している。図示するように、設計CADデータ101における半田バンプ42の断面形状は、円形の上部・下部がそれぞれ平坦に削られたような形状であり、概ね左右対称の歪みのない形状となっている。なお、ここでは半田バンプ42の断面形状を2次元的に表示しているが、実際の設計CADデータ101では、半田バンプ42を含む各部品等は3次元のボクセルデータとして表現される。
図13に戻り、次に、ステップS01での設計内容に基づいて半導体装置1の製造を行う(S02)。製造工程の内容についても特に詳細な説明は行わないが、各製造工程の中には、半田付けのためのリフロー処理や乾燥のためのベーク処理など、各種の熱処理・熱加工がなされる工程が含まれる。なお、ステップS02の製造工程は、出荷対象の製品の製造であってもよいし、試作品やテストのための製造であってもよい。
その後、ステップS02で製造された半導体装置1についての出来栄え解析を行う。まず、製造された半導体装置1における所望の位置の断面形状を取得する(S03)。上述したように、従来は半導体装置1を研磨することにより断面形状を得る破壊検査の手法がとられていた。一方で、特許文献1、2等に記載されているように、X線CTを用いる非破壊検査が行われる場合もある。
図15は、半田バンプ42の出来栄えにおける断面形状の例を示した図である。上述したように、半導体装置1の製造工程では各種の熱処理・熱加工がなされる。半導体装置1の各部品(例えば、有機基板10やリッド20、半導体チップ30など)の線膨張係数は相違する。したがって、加熱された半導体装置1が冷却される際に、各部品の膨張や収縮の程度が異なることから、半導体装置1やこれを構成する各部材に反りや歪み等の寸法変化が生じる場合がある。その結果、図15に示したように、製造された半導体装置1における半田バンプ42の出来栄えの断面形状は、図14に示した設計CADデータ101と比較して、上部と下部がそれぞれ左右方向にズレて歪む形となる。
図13に戻り、その後、ステップS01で得た設計CADデータ100(本実施の形態では半田バンプ42の設計CADデータ101)と、ステップS03で得た検査対象物(本実施の形態では半田バンプ42)の出来栄えとを対比させることで良否判定を行う(S04)。例えば、図15に示したような半田バンプ42の出来栄えの断面形状における各寸法を実測し、図14に示したような設計CADデータ101を基準とした規格内(上限、下限により示される範囲内)に入るか否かを判定する(S05)。規格内に入っている場合には適切に製造されたものとして処理を終了する。
一方、規格内に入っていない場合には、その状況等に基づいて人の判断により不良原因を推定した上で(S06)、その内容に基づいて製造条件における材料パラメータ等の各種パラメータを適宜変更し(S07)、ステップS02に戻って再度半導体装置1の製造を行う。すなわち、半導体装置1の出来栄えにおいて、検査対象の部品の断面形状の寸法が規格内に入るまで一連の処理を繰り返す。
上記の従来の製造方法・検査方法では、対比させる対象・基準となるものが、一方は形状に歪み等を有する実際の出来栄えの断面形状であるのに対し、他方は歪み等を有さない理想的な設計CADデータ100である。したがって、適切な対比・比較を行うことは難しく、出来栄えの解析の精度を向上させることは困難である。
<半導体装置の製造方法および出来栄え解析手法>
図1は、本発明の一実施の形態における出来栄え解析を含む半導体装置の製造方法の処理の流れの例について概要を示したフローチャートである。まず、図13に示した従来技術のステップS01と同様に、CADを利用した半導体装置1の設計を行う(S11)。設計工程の内容については特に限定されないため詳細については触れないが、ここで出力された設計CADデータ100は、参照や検索等が可能となるよう記録・蓄積しておく。
本実施の形態では、次に、設計CADデータ100に対して出来栄えの状況を反映させる補正を行う(S12)。具体的な補正の内容としては、例えば、部品等の輪郭形状や寸法値の補正と、部品の追加が考えられる。以下、これらの補正の内容について説明する。
(1)輪郭形状および寸法値の補正
ここでは、半導体装置1の製造工程におけるリフローやベーク等の熱履歴や、各部品間の材料特性のミスマッチによって生じる反りや歪み等の寸法変化により、出来栄えの形状寸法と設計CADデータ100との間に生じる一定量の乖離を補正する。具体的には、製造工程によって得られる出来栄えの形状寸法を求め、これに基づいて設計CADデータ100を補正することで、補正CADデータ200を得る。
出来栄えの形状寸法を求めるには、例えば、FEM(Finite Element Method:有限要素法)解析の結果を用いたり、実際に製造された半導体装置1の各部品の寸法を実測したりすることができる。ここで得られた出来栄えの形状寸法を設計CADデータ100に反映させて補正CADデータ200を得る処理は、人が手動で行ってもよいが、可能な場合にはコンピュータ処理等により自動的に行うようにしてもよい。
図3は、FEM解析により補正CADデータ200を得る例について概要を示した図である。左上の図は、図14に示したものと同様の、半田バンプ42についての設計CADデータ101を示している。これに対して、下段の図では、3次元のFEM解析等、コンピュータの演算を用いた応力解析結果の例を示している。設計CADデータ100(図の例では設計CADデータ101)このFEM解析の結果を入力して補正することで、右上の図に示すように、補正CADデータ200(図の例では半田バンプ42に係る補正CADデータ201)を生成する。なお、FEM解析の結果によりCADデータを補正する具体的な手法については、公知の技術を適宜用いることができる。
上記のようなFEM解析による補正に際しては、半導体装置1を構成する各部品の材料パラメータについて、値を適宜変化させた組み合わせの条件毎に解析を行って、その結果を参照可能なように保持しておくのが望ましい。出来栄えの形状寸法に影響を与え得る材料パラメータとしては、例えば、組立精度に係るもの(半導体チップ30と有機基板10の位置合わせの精度等)や、材料寸法に係るもの(有機基板10のコア材(基板コア材)の厚さ等)、材料物性に係るもの(基板コア材やアンダーフィル樹脂41の線膨張係数等)などを適宜使用することができる。
各材料パラメータについて設計値(基準値)を用いた場合の組み合わせでFEM解析をした結果の形状寸法の値が、各材料パラメータについて設計値(基準値)を用いて製造した場合の半導体装置1の出来栄えに対応する。また、各材料パラメータについてそれぞれの規格上限/下限の範囲内で設定した値の組み合わせでFEM解析をした結果が含まれる範囲・領域を、規格適合範囲とする。
図4は、FEM解析の際の材料パラメータと規格適合範囲の例について概要を示した図である。図4(a)は、各種の材料パラメータ毎に、設計値(基準値)と、規格上限/下限の値、さらに必要に応じて規格上限以上/規格下限以下の代表値についての設定内容の例を示している。例えば、基板コア材の線膨張係数の値として、設計値=20ppm/deg、規格下限=15ppm/deg、規格上限=25ppm/degとし、さらに規格下限以下の代表値=10ppm/deg、規格上限以上の代表値=30ppm/degを設定することを示している。
図4(b)は、各材料パラメータの値を変えてFEM解析を行うことにより得られた、補正CADデータ200の設計値、および規格適合範囲の上限/下限の例について示している。ここでは、半田バンプ42に係る設計値(基準値)での補正CADデータ201a、および規格適合範囲の上限/下限である補正CADデータ201b、201cの例をそれぞれ示している。全ての材料パラメータに設計値を用いた場合のFEM解析結果が、補正CADデータ201aとなる。また、各材料パラメータについてそれぞれ個別に規格上限、規格下限とした組み合わせ毎でのFEM解析結果について、OR条件で重ね合わせた領域が、規格適合範囲の上限の補正CADデータ201bとなる。また、AND条件で重ねあわせた領域が、規格適合範囲の下限の補正CADデータ201cとなる。
なお、補正CADデータ200を求めるために各材料パラメータの値を変化させて行ったそれぞれのFEM解析の結果は、実際に製造された半導体装置1の出来栄えを判定する際の比較データとすることができる。したがって、各FEM解析の結果は、その際の各材料パラメータの値の組み合わせの情報と関連付けて記録・蓄積しておくのが望ましい。
上述したように、出来栄えの形状寸法は、実際に製造された半導体装置1の実寸法を測定して取得してもよい。例えば、図15に示したような半田バンプ42の出来栄えの各寸法を実際に測定する。測定方法は特に限定されず、例えば、半導体装置1のサンプルの外観における反り形状等の外形寸法を測定してもよいし、所望の断面まで研磨し、半田バンプ42の断面形状等の寸法を測定してもよい。また、例えば、透過型X線解析やX線CT等の非破壊的手法により得られた画像等に基づいて、半田バンプ42の形状寸法の測定を行ってもよい。
さらに、半導体装置1の複数のサンプルに対して実寸法を測定し、統計計算によって、例えば、平均値±3σ等を規格上限/下限の値として定義するようにしてもよい。これらの値を用いることで、規格適合範囲の上限の補正CADデータ200(本実施の形態では図4(b)に示した補正CADデータ201b)、および規格適合範囲の下限の補正CADデータ200(本実施の形態では図4(b)に示した補正CADデータ201c)を生成することができる。
上記のような手法により、出来栄えの形状寸法に基づいて設計CADデータ100を補正して補正CADデータ200を得ることができる。一方で、FEM解析の結果による補正では、FEMの解析結果と実際の出来栄えに差が生じることがある。FEMがあくまで連続体を有限の要素でメッシュ分割した上での近似計算であり、また、解析時間を短縮化するためにモデルを簡素化する場合もあるためである。そこで、製造された半導体装置1のサンプルについて出来栄えの実寸法をさらに測定し、FEM解析の結果と合わせ込みを行うことで、FEM解析結果と出来栄えとをマッチさせるようにしてもよい。
具体的には、例えば、まず設計CADデータ100に対してFEM解析を行って、設計CADデータ100に対する一次補正を行い、さらに実寸法の測定を行った結果に基づいて二次補正(合わせ込み)を行う。なお、各材料パラメータの値の変化量に対する検査対象(本実施の形態では半田バンプ42の形状)の形状の変化量を正確に合わせ込みするためには、複数の材料パラメータの値の組み合わせ条件におけるFEM解析の結果との合わせ込みが必要となる。
図5は、複数の材料パラメータの値の組み合わせ条件の例について概要を示した図である。例えば、図示するように、全ての材料パラメータについて設計値(基準値)を設定した場合の「条件1」に対して、各材料パラメータの値を一部ずつ変化させた複数の条件を設定し、それぞれの条件についてFEM解析を行う。そして、それぞれの解析結果に対して、対応する条件によって実際に製造された半導体装置1のサンプルの実寸法を合わせ込む。これにより、補正CADデータ200の精度をより向上させることができる。
上述したように、設計CADデータ100に対する補正は、上記の輪郭形状や寸法値の補正に加えて、当初の設計CADデータ100に含まれていない新たな部品の追加による場合もある。例えば、製造工程において、有機基板10の表面に形成されている銅やニッケル等からなる電極に対してリフローにより半田バンプ42を接続すると、電極と半田との間に半田合金層が形成される場合がある。ここで形成された半田合金層を新たな部品として取り扱い、補正CADデータ200にこれを追加する。この場合は、例えば、断面等の出来栄えを実際に観察、測定した結果に基づいて、ユーザが手動で設計CADデータ100を修正する。
図1に戻り、次に、ステップS11での設計内容に基づいて、図13に示した従来技術のステップS02と同様に、半導体装置1の製造を行う(S13)。図1の例では、ステップS12の設計CADデータ100に対する補正と、ステップS13の製造を逐次直列的に行うものとしているが、これらを並列的に行うようにしてもよい。すなわち、設計CADデータ100から補正CADデータ200を得るステップS12は、実際に半導体装置1が製造されてその出来栄え解析を行うときまでに行われていればよい。
半導体装置1が製造されると、次にその出来栄え解析を行う。まず、X線CTによる非破壊検査により、製造された半導体装置1の断層画像を撮影する(S14)。X線CTでは、半導体装置1に対して細かいスライスで複数の断層画像を得ることがでる。得られた各断層画像を画像処理して再構築することで、半導体装置1の内部の3次元形状の情報(ボクセルデータ)を得ることができる。その後、ステップS12で得た補正CADデータ200(本実施の形態では半田バンプ42に係る補正CADデータ201)と、ステップS14で得た検査対象物(本実施の形態では半田バンプ42)の3次元の断層画像情報とを対比させる良否判定処理を行う(S15)。
図2は、良否判定処理の流れの例について概要を示したフローチャートである。良否判定処理を開始すると、まず、断層画像において、検査対象物の輪郭形状を画像処理により抽出する(S151)。図6は、検査対象物の輪郭形状を抽出する手法の例について概要を示した図である。上段の図では、検査対象物(本実施の形態では半田バンプ42)付近のX線CTによる断層画像300の例(図中では半田バンプ42に係る断層画像301)を模式的に示している。この図において、ボール状の材料Bは半田であり、その上下の材料Aは銅などの電極である。その他の部分は材料Cからなる背景領域(バックグラウンド)である。
このような画像データから対象物の輪郭を抽出するには、例えば、ヒストグラム法などの公知技術を適宜使用することができる。ヒストグラム法では、画像データ(3次元の各ボクセルデータ)の階調のヒストグラムを得ることで、異なる部品を分離するための階調の閾値を求める。図6の中段の図は、ヒストグラムの例であり、図示するように、画素数が極小化する階調を部品間の境界とすることを示している。そして、断層画像300において当該境界(もしくはその付近)の階調のボクセルを抽出することで、下段の図に示すように、各部品の輪郭形状が抽出された断層画像300(図中では半田バンプ42に係る断層画像301)を得ることができる。
図2に戻り、良否判定処理では、次に、ステップS151で取得した輪郭形状が抽出された断層画像300と、補正CADデータ200との位置合わせを行う(S152)。図7は、断層画像300と補正CADデータ200との位置合わせの例について概要を示した図である。本実施の形態では、半導体装置1全体について、補正CADデータ200(左上の図)を基準として、輪郭形状が抽出された断層画像300(左下の図)を位置合わせする。具体的には、半導体装置1全体の重心点を一致させる(右上の図)。このとき、断層画像300および補正CADデータ200のいずれもボクセルデータで表現され、縮尺は同じであることから、拡大・縮小・回転等の処理は行わない(不要である)。なお、それぞれの重心点についてはボクセルデータから自動的に算出することができる。
図2に戻り、良否判定処理では、次に、ステップS152で位置合わせがされた断層画像300と補正CADデータ200とにおいて、それぞれに含まれる各部品要素を紐付けする(S153)。これにより、輪郭形状が抽出された断層画像300内の各部品につき、補正CADデータ200における対応する部品の部品情報(形状寸法や材料情報等)を参照し、比較することが可能となる。紐付けは、具体的には、輪郭形状が抽出された断層画像300の各部品に対して、これと輪郭形状が近い部品を補正CADデータ200から特定して行う。
図8は、断層画像300と補正CADデータ200における部品要素の紐付けの例について概要を示した図である。左側の図は、半導体装置1全体について断層画像300と補正CADデータ200とで位置合わせを行った状態での検査対象の部品(図8の例では半田バンプ42)付近の状況を示している。半導体装置1の重心点で位置合わせを行なった場合、図示するように、半田バンプ42に係る断層画像301と補正CADデータ201とでは、重心点(図中の×印)や傾きなどにズレが生じ得る。特に、半導体装置1の重心点から遠い周辺部の部品ではズレが大きくなる。なお、左側の図の例では、断層画像301と補正CADデータ201とでは一部重なっているが、全く重ならない場合もあり得る。
この状態で、まず、補正CADデータ201の重心点を中心として、断層画像300の所定の範囲を検索し、重心点が近い部品を検索する。図8の例では、中央の図に示したように、半田バンプ42に係る断層画像301内の各部品(半田ボールおよび上下の電極)が候補部品として検索されたことを示している。
次に、断層画像301において検索された各候補部品について、補正CADデータ201との間で輪郭形状の相関をそれぞれ計算し、相関が最大、すなわち輪郭形状が最も類似している部品を特定する。図8の例では、右側の図に示したように、中段の部品が最も相関が大きい(輪郭形状が類似する)ものとして特定されたことを示している。輪郭形状の相関計算は、補正CADデータ200における対象部品の重心点と、断層画像300における対象部品の重心点とを位置合わせした上で行う。例えば、補正CADデータ200における対象部品の輪郭内に含まれる総ボクセル数に対して、その内の断層画像300における対象部品と重なる領域に含まれるボクセル数の割合を計算する等により求めることができる。
上記のような断層画像300と補正CADデータ200における部品要素の紐付けの処理は、コンピュータ処理により自動的に行う仕組みとしてもよいし、ユーザがモニタを参照しながら手動で行う仕組みとしてもよい。部品要素の紐付けは、半導体装置1に含まれる全ての部品についてそれぞれ行なってもよいし、一部の部品についてのみ適宜行うようにしてもよい。
図2に戻り、良否判定処理では、最後に、ステップS153で紐付けがされた各部品について、断層画像300と補正CADデータ200とを対比する(S154)。これにより、設計上の値と実際の出来栄えとの差分を解析することができる。また、出来栄えが図4の例に示したような規格適合範囲に含まれるか否かの確認を行うことができる。
図9は、出来栄え解析の例について概要を示した図である。図9(a)は、半田バンプ42について、断層画像301と補正CADデータ201の重心点を位置合わせして対比させた状態を示している。補正CADデータ201については、設計値である補正CADデータ201c、および規格適合範囲の上限/下限である補正CADデータ201a、bをそれぞれ示している。なお、図9(a)では便宜上2次元的に示しているが、実際には3次元のボクセルデータでの対比となる。
位置合わせして対比する内容としては、例えば、断層画像301と補正CADデータ201の重心点の差分(重心点を位置合わせした際の移動量)や、輪郭形状の回転角などを求めることで位置のズレ量を計算する。その際、例えば、上述の図8で説明した対象部品の輪郭形状の相関計算の結果を用いることができる。また、断層画像301と補正CADデータ201c(設計値)との間で重ならない領域のボクセル数を計算することで、これらの間の形状の差分を把握するようにしてもよい。
また、断層画像301において輪郭が補正CADデータ201a(規格適合範囲の上限)より外側にはみ出している(対象部品の形状寸法が規格適合範囲を超えている)領域のボクセル数を計算し、ボクセル数がゼロの場合は規格適合範囲内であると判断する。これに加えて、もしくはこれに代えて、補正CADデータ201b(規格適合範囲の下限)において輪郭が断層画像301より外側にはみ出している(対象部品の形状寸法が規格適合範囲に達していない)領域のボクセル数を計算し、ボクセル数がゼロの場合は規格適合範囲内であると判断するようにしてもよい。
また、半導体装置1の複数のサンプルに対してX線CT撮影を行って断層画像300を取得し、それぞれの検査対象部品について補正CADデータ200との差分を取得し、図9(b)に示すようなヒストグラムを作成してもよい。これにより、検査対象の半導体装置1が含まれる製造ロットにおける出来栄えの分布を把握して出力することが可能となる。
図1に戻り、上述したような良品判定処理(S15)を行った結果、検査対象の各部品について出来栄えの形状寸法が規格適合範囲内に入っているか否かを判定する(S16)。規格内に入っている場合には、適切に製造されたものとして、例えば、ステップS15での良品判定処理の結果や内容をモニタに表示するなどによりユーザに出力し(S17)、処理を終了する。
一方、規格内に入っていない、すなわち、検査対象の部品の出来栄えと設計値との間に差分があることが把握された場合には、その内容等に基づいて不良原因を推定し(S18)、材料パラメータのミスマッチ量を算出する(S19)。
具体的には、ステップS12の設計CADデータ100の補正の際に行った、材料パラメータの値の条件を変化させた場合の複数のFEM解析の結果と、断層画像300とを比較して、輪郭形状が類似する解析結果を探索・特定する。そして、特定されたFEM解析結果に対応する材料パラメータ値の条件の内容と、ステップS13で検査対象部品を含む半導体装置1を実際に製造したときの製造条件の材料パラメータ値(すなわち設計値)とを比較する。これにより、設計値(より正確には、設計CADデータ100を補正した補正CADデータ200)と出来栄えとの差分が生じた原因となる材料パラメータを推定し、そのミスマッチ量を算出する。
図10は、不良原因の推定の例について概要を示した図である。図10では、材料パラメータとして、半導体装置1の部品の一つである有機基板10のコア材(基板コア材)の線膨張係数を変化させた場合の例を示している。具体的には、各線膨張係数において、有機基板10の反り量と、半田バンプ42の変形量(いずれも図中でカッコにより値を示している)について、FEM解析により取得した結果を示している。図示するように、基板コア材の線膨張係数を大きくするほど、有機基板10の反り量および半田バンプ42の変形量のいずれも大きくなることが分かる。
そして、図10の例では、半田バンプ42の実際の断層画像301の輪郭形状に対して、基板コア材の線膨張係数が30ppm/degの場合のFEM解析結果が最も類似したことを示している。輪郭形状の類似判断は、上述の図8で示した相関計算等の手法を適宜用いることができる。
この場合、断層画像301取得の対象となった半導体装置1に用いられた基板コア材の線膨張係数の出来栄えは、設計値である20ppm/degより大きい30ppm/degであったと推定することができる。すなわち、半田バンプ42における設計値と出来栄えとの差分の原因となった材料パラメータは、有機基板10の基板コア材の線膨張係数であり、30−20=10ppm/degが設計値からのミスマッチ量であると推定することができる。
図10の例では、材料パラメータとして基板コア材の線膨張係数のみを変化させた場合を例としているが、他の材料パラメータについて変化させた場合についてもFEM解析を行っている場合は、それらの材料パラメータに対して出来栄えの良否を判定することができる。また、複数の材料パラメータの組み合わせ(例えば、基板コア材の線膨張係数と、アンダーフィル樹脂41の線膨張係数など)からなる条件毎にFEM計算を行っている場合は、各組み合わせに対して出来栄えの良否を判定することも可能である。
また、図10の例では、断層画像300とFEM解析結果との間で比較を行う対象を、半田バンプ42の変形量としているが、他の部品を比較の対象としてもよいことは当然である。また、例えば、半田バンプ42の変形量に加えて、さらに有機基板10の反り量も比較するなど、比較対象の項目を複数としてもよい。これにより、出来栄えの良否判定をより精度よく行うことができる。
図1に戻り、ステップS18、S19で、半導体装置1の出来栄えの不良の原因となった材料パラメータを推定し、そのミスマッチ量を算出した後、その結果や内容をモニタに表示する等によりユーザに対して出力する(S20)。例えば、出来栄えの断層画像300をモニタ上に表示し、材料パラメータのミスマッチにより輪郭形状に差分が生じた箇所を、色を変更する等により強調表示する。差分の原因となった材料パラメータの内容とミスマッチ量の情報を表示してもよい。これにより、ユーザは、出来栄えに不良が生じた箇所とその原因を視覚的に容易に把握することが可能となる。
その後、ステップS20で出力された、差分の原因となった材料パラメータとそのミスマッチ量を反映させて、製造条件における材料パラメータ値を変更・修正し(S21)、ステップS13に戻って半導体装置1の製造を再度行う。例えば、図10の例に示したように、差分の原因となった材料パラメータが基板コア材の線膨張係数で、ミスマッチ量が10ppm/degであった場合、対象の製造ロットにおける基板コア材の線膨張係数を、10ppm/deg分だけ修正した(減らした)基板コア材を使用して、再度半導体装置1の製造を行う。
そして、半導体装置1の出来栄えの形状寸法が規格適合範囲内に入るまで、ステップS13以降の一連の処理を繰り返す。
以上に説明したように、本発明の一実施の形態である半導体装置の製造方法によれば、製造された半導体装置1の出来栄え解析において、X線CTで撮影した断層画像300と、出来栄えの結果により補正された補正CADデータ200とを対比する。これにより、形状解析の精度を向上させるとともに、検査結果に基づいて不良原因の材料パラメータとミスマッチ量を推定し、製造条件の修正へフィードバックすることが可能となる。また、X線CTで撮影した断層画像300を用いる非破壊の手法をとることにより、半導体装置1の任意の複数断面を短時間で繰り返し検査することが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記の実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、上記の実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
例えば、本実施の形態では、半導体装置1の断層画像を得るためにX線CTを用いているが、他の非破壊の断層撮影手法を適宜用いることもできる。また、数値計算により出来栄えを求める手法としてFEMを用いているが、他の数値計算やシミュレーションの手法を適宜用いることもできる。
本発明は、製造された半導体装置の出来栄えを検査する半導体装置の製造方法に利用可能である。
1…半導体装置、
10…有機基板、11…半田ボール、20…リッド、30…半導体チップ、41…アンダーフィル樹脂、42…半田バンプ、
100、101…設計CADデータ、
200、201、201a〜c…補正CADデータ、
300、301…断層画像

Claims (11)

  1. 半導体装置の出来栄えの検査を含む半導体装置の製造方法であって、
    CADにより前記半導体装置の設計を行い、設計CADデータを出力する第1工程と、
    前記設計CADデータに対して、前記半導体装置の出来栄えに対応した補正を行い、補正CADデータを出力する第2工程と、
    前記設計CADデータに基づいて前記半導体装置を製造する第3工程と、
    製造された前記半導体装置の断層画像を撮影する第4工程と、
    前記断層画像と、前記補正CADデータとの間で、前記半導体装置に含まれる部品の形状および寸法を対比する第5工程と、
    前記第5工程における対比の結果、差分が所定の量以上である場合に不良と判定する第6工程と、を有する、半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記第2工程における前記設計CADデータに対する補正は、前記半導体装置に含まれる前記部品の寸法の補正を含む、半導体装置の製造方法。
  3. 請求項1に記載の半導体装置の製造方法において、
    前記第2工程における前記設計CADデータに対する補正は、前記半導体装置の製造によって新たに形成される部品の追加を含む、半導体装置の製造方法。
  4. 請求項2に記載の半導体装置の製造方法において、
    前記半導体装置の出来栄えを数値計算により求めた出力に基づいて、前記設計CADデータにおける前記部品の寸法の補正を行う、半導体装置の製造方法。
  5. 請求項2に記載の半導体装置の製造方法において、
    実際に製造された前記半導体装置において実際に測定した寸法に基づいて、前記設計CADデータにおける前記部品の寸法の補正を行う、半導体装置の製造方法。
  6. 請求項2に記載の半導体装置の製造方法において、
    前記半導体装置の出来栄えを数値計算により求めた出力、および実際に製造された前記半導体装置において実際に測定した寸法に基づいて、前記設計CADデータにおける前記部品の寸法の補正を行う、半導体装置の製造方法。
  7. 請求項1に記載の半導体装置の製造方法において、
    前記第2工程は、さらに、前記半導体装置の製造条件における1つ以上の材料パラメータの設計値、上限値および下限値を組み合わせた条件毎に、前記半導体装置の出来栄えを数値計算により求めた出力に基づいて、前記補正CADデータにおける前記部品の形状および寸法の適合範囲の上限および下限を決定する、半導体装置の製造方法。
  8. 請求項7に記載の半導体装置の製造方法において、
    前記第5工程では、前記部品について、前記断層画像と、前記補正CADデータにおける前記適合範囲の上限および下限とを対比し、
    前記第6工程では、前記断層画像が前記適合範囲の上限もしくは下限を超える場合に不良と判定する、半導体装置の製造方法。
  9. 請求項1に記載の半導体装置の製造方法において、
    前記第2工程における前記設計CADデータに対する補正は、前記半導体装置の製造条件における1つ以上の材料パラメータの値を組み合わせた条件毎における、前記半導体装置に含まれる前記部品の形状および寸法の補正を含み、
    さらに、前記第5工程で不良と判定した場合に、前記部品について、前記断層画像と最も形状および寸法が類似する前記補正CADデータを特定する第7工程と、
    検査対象の前記半導体装置を製造したときの前記各材料パラメータの設計値と、前記第7工程で特定した前記補正CADデータに対応する前記各材料パラメータの値との間の差分をそれぞれ取得し、不良の原因となった前記材料パラメータおよび対応する差分の量を特定する第8工程と、を有する、半導体装置の製造方法。
  10. 請求項9に記載の半導体装置の製造方法において、
    さらに、前記第8工程で特定した前記材料パラメータと対応する差分の量に基づいて、前記半導体装置の製造条件を変更する第9工程を有する、半導体装置の製造方法。
  11. 請求項10に記載の半導体装置の製造方法において、
    前記第9工程において変更された製造条件に基づいて、前記第6工程において不良と判定されなくなるまで、前記第3工程以降の各工程の実行を繰り返す、半導体装置の製造方法。




JP2016029652A 2016-02-19 2016-02-19 半導体装置の製造方法 Pending JP2017146255A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016029652A JP2017146255A (ja) 2016-02-19 2016-02-19 半導体装置の製造方法
US15/403,203 US20170242955A1 (en) 2016-02-19 2017-01-11 Method of manufacturing semiconductor device
CA2955323A CA2955323A1 (en) 2016-02-19 2017-01-16 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016029652A JP2017146255A (ja) 2016-02-19 2016-02-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2017146255A true JP2017146255A (ja) 2017-08-24

Family

ID=59593748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016029652A Pending JP2017146255A (ja) 2016-02-19 2016-02-19 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20170242955A1 (ja)
JP (1) JP2017146255A (ja)
CA (1) CA2955323A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163236B1 (en) * 2016-03-04 2018-12-25 Northrop Grumman Systems Corporation Visualization of data via manipulation of an object representing the data
JP6778666B2 (ja) * 2017-08-24 2020-11-04 株式会社日立製作所 探索装置及び探索方法
US11127612B2 (en) * 2018-04-25 2021-09-21 Micron Technology, Inc. Testing semiconductor devices based on warpage and associated methods
US10718724B2 (en) * 2018-11-06 2020-07-21 Jon M Frenn Systems and methods of comparative computed tomography (CT) for qualification of commercial grade items
EP3833164A1 (en) * 2019-12-05 2021-06-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
KR102459695B1 (ko) * 2020-11-03 2022-10-28 주식회사 고영테크놀러지 실장 정보를 결정하기 위한 장치, 방법 및 명령을 기록한 기록 매체
CN112908878B (zh) * 2021-01-20 2023-02-07 江西新菲新材料有限公司 电子产品的加工方法及加工装置
DE102021213897A1 (de) 2021-11-18 2023-05-25 Siemens Energy Global GmbH & Co. KG Verfahrensablauf zur automatisierten zerstörungsfreien Materialprüfung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3190402B1 (en) * 2014-09-02 2023-10-18 Nikon Corporation Measurement processing device, x-ray inspection apparatus, method for manufacturing a structure, measurement processing method and measurement processing program
JP2016057187A (ja) * 2014-09-10 2016-04-21 株式会社東芝 解析装置

Also Published As

Publication number Publication date
US20170242955A1 (en) 2017-08-24
CA2955323A1 (en) 2017-08-19

Similar Documents

Publication Publication Date Title
JP2017146255A (ja) 半導体装置の製造方法
JP6929330B2 (ja) 多層構造体の層間のオーバレイを測定する技法
US11016039B2 (en) Measurement processing device, measurement processing method, measurement processing program, and method for manufacturing structure
JP5953842B2 (ja) 画像検査方法および検査領域設定方法
US10760902B2 (en) Measurement processing device, x-ray inspection apparatus, method for manufacturing structure, measurement processing method, x-ray inspection method, measurement processing program, and x-ray inspection program
CN106031328B (zh) 质量管理装置及质量管理装置的控制方法
CN107843606B (zh) X线检查装置及其控制方法、记录介质
JP5625935B2 (ja) 判定基準値の適否判定方法およびその適正値の特定方法ならびに適正値への変更方法、部品実装基板の検査システム、生産現場におけるシミュレーション方法およびシミュレーションシステム
JP5223876B2 (ja) X線検査装置、x線検査方法、x線検査プログラムおよびx線検査システム
US6738450B1 (en) System and method for cost-effective classification of an object under inspection
US6847900B2 (en) System and method for identifying solder joint defects
Lall et al. Non-destructive crack and defect detection in SAC solder interconnects using cross-sectioning and X-ray micro-CT
JP7227128B2 (ja) 対象物の3d合成画像を生成し、3d合成画像に基づき対象物の特性を決定するための方法システム
US11150198B2 (en) Method for inspecting ball grid array-type semiconductor chip package
US9857163B2 (en) Parametric control of object scanning
CN116309555A (zh) 一种基于多物理量融合的集成电路特征提取方法
JP2007212357A (ja) 形状検査装置、形状検査システムおよび形状検査方法
TWM585899U (zh) 用於檢測半導體裝置之缺陷之系統
JP2023112578A (ja) 検査システム、検査用情報処理端末及びプログラム
Schick Metrology CT technology and its applications in the precision engineering industry
KR101204031B1 (ko) 솔더링부에 대한 비파괴검사방법
Voigt et al. Evaluation of Influences on Accuracy of Radiographic Measurements of Solder Joint Volume
JP2024080270A (ja) 物体内部の構造解析装置、物体内部の可視化方法及び分析・解析方法
JP4583189B2 (ja) 形状良否判定装置および形状良否判定方法
CN113836489A (zh) 球栅阵列的缺陷分析方法与设备