JP2017143675A - 半導体スイッチ駆動用絶縁カプラ、半導体スイッチ駆動回路、及び、変圧装置 - Google Patents
半導体スイッチ駆動用絶縁カプラ、半導体スイッチ駆動回路、及び、変圧装置 Download PDFInfo
- Publication number
- JP2017143675A JP2017143675A JP2016024316A JP2016024316A JP2017143675A JP 2017143675 A JP2017143675 A JP 2017143675A JP 2016024316 A JP2016024316 A JP 2016024316A JP 2016024316 A JP2016024316 A JP 2016024316A JP 2017143675 A JP2017143675 A JP 2017143675A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- voltage
- circuit
- signal
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】より簡素な駆動回路で絶縁を確保しつつ、半導体スイッチに対して駆動電圧及びゲート信号を与える。
【解決手段】半導体スイッチＳｒ１を駆動するための半導体スイッチ駆動回路３は、半導体スイッチＳｒ１のゲートに与えるべきゲート信号を発生するゲート信号発生部３１と、ゲート信号より高周波の変調信号を発生する変調信号発生部３２と、ゲート信号を変調信号で変調し、かつ、所定の振幅を与えて成る信号重畳電圧を出力する変調部３３と、信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対３４ａ，３４ｂの電極間で電界結合することにより信号重畳電圧を伝送する絶縁カプラ３４と、絶縁カプラ３４を通過した信号重畳電圧を復調して得た、駆動電圧であるとともにゲート信号でもある駆動制御電圧を、半導体スイッチＳｒ１に与える復調部３５と、を備えている。
【選択図】図１５
【解決手段】半導体スイッチＳｒ１を駆動するための半導体スイッチ駆動回路３は、半導体スイッチＳｒ１のゲートに与えるべきゲート信号を発生するゲート信号発生部３１と、ゲート信号より高周波の変調信号を発生する変調信号発生部３２と、ゲート信号を変調信号で変調し、かつ、所定の振幅を与えて成る信号重畳電圧を出力する変調部３３と、信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対３４ａ，３４ｂの電極間で電界結合することにより信号重畳電圧を伝送する絶縁カプラ３４と、絶縁カプラ３４を通過した信号重畳電圧を復調して得た、駆動電圧であるとともにゲート信号でもある駆動制御電圧を、半導体スイッチＳｒ１に与える復調部３５と、を備えている。
【選択図】図１５
Description
本発明は、半導体スイッチの駆動回路及びこれに用いる絶縁カプラ、並びに、これらを用いた変圧装置に関する。
従来の柱上変圧器は、鉄心や絶縁油を必要とし、重く、かつ、大きい。そこで、本出願人は、このような伝統的な変圧器とは全く異なる、小型軽量で、鉄心も絶縁油も必要としない画期的な次世代の変圧装置を提案した（特許文献１参照。）。
この変圧装置は、主回路構成要素として、ＭＯＳＦＥＴ（Metal-oxide semiconductor field-effect transistor）等の半導体スイッチとリアクタンス素子とを用いるものである。半導体スイッチを駆動するには、主回路電圧とは別のゲート駆動用電圧（例えば１０Ｖ、２０Ｖ等）と、スイッチングの制御信号とを与える駆動回路が必要である。主回路電圧が低圧であれば問題無いが、高圧（例えば１０００Ｖを超える電圧）になると、半導体スイッチがオンの時、駆動回路にも高圧が入り込むことになる。その場合には、駆動回路の構成デバイスが高圧で破壊されないように、駆動回路内のどこかで、絶縁を確保する必要がある。
例えば、高圧インバータのゲート駆動用に、磁界結合方式で絶縁を確保しつつ駆動電力を伝送する技術が提案されている（例えば、非特許文献１参照。）。送信側は２ＭＨｚの交流電圧で送信し、受信側では、受信した交流電圧を整流して所定の直流電圧を出力する。この直流電圧が、半導体スイッチのゲート駆動回路に供給される。
信学技報、第７〜１２ページ、「非接触給電を応用した高圧インバータ向けゲート駆動用絶縁システムの動作検証」、日下圭祐、加藤尚和、折川幸司、伊東淳一、森田一徳、近藤猛、２０１４年１１月、電子情報通信学会
しかしながら、高圧インバータのゲート駆動用に、磁界結合方式で絶縁を確保しつつ駆動電力を与える場合でも、さらに、スイッチングのためのゲート信号を別途、絶縁を確保しつつ与える必要があり、駆動回路全体は複雑化する。
かかる課題に鑑み、本発明は、より簡素な駆動回路で絶縁を確保しつつ、半導体スイッチに対して駆動電圧及びゲート信号を与えることを目的とする。
かかる課題に鑑み、本発明は、より簡素な駆動回路で絶縁を確保しつつ、半導体スイッチに対して駆動電圧及びゲート信号を与えることを目的とする。
＜半導体スイッチ駆動用絶縁カプラ＞
本発明の半導体スイッチ駆動用絶縁カプラは、半導体スイッチのゲート信号を変調し、かつ、所定の振幅を与えて成る信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送するものである。
本発明の半導体スイッチ駆動用絶縁カプラは、半導体スイッチのゲート信号を変調し、かつ、所定の振幅を与えて成る信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送するものである。
＜半導体スイッチ駆動回路＞
また、本発明は、半導体スイッチを駆動するための半導体スイッチ駆動回路であって、前記半導体スイッチのゲートに与えるべきゲート信号を発生するゲート信号発生部と、前記ゲート信号より高周波の変調信号を発生する変調信号発生部と、前記ゲート信号を前記変調信号で変調し、かつ、所定の振幅を与えて成る信号重畳電圧を出力する変調部と、前記信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送する絶縁カプラと、前記絶縁カプラを通過した前記信号重畳電圧を復調して得た、駆動電圧であるとともにゲート信号でもある駆動制御電圧を、前記半導体スイッチに与える復調部と、を備えている。
また、本発明は、半導体スイッチを駆動するための半導体スイッチ駆動回路であって、前記半導体スイッチのゲートに与えるべきゲート信号を発生するゲート信号発生部と、前記ゲート信号より高周波の変調信号を発生する変調信号発生部と、前記ゲート信号を前記変調信号で変調し、かつ、所定の振幅を与えて成る信号重畳電圧を出力する変調部と、前記信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送する絶縁カプラと、前記絶縁カプラを通過した前記信号重畳電圧を復調して得た、駆動電圧であるとともにゲート信号でもある駆動制御電圧を、前記半導体スイッチに与える復調部と、を備えている。
＜変圧装置＞
さらに、本発明は、電源と負荷との間に設けられ、入力に対する出力の極性を交互に反転させるスイッチングを行う機能をそれぞれが有する前段回路及び後段回路を備えている変圧装置であって、前記前段回路及び前記後段回路の少なくとも一方に設けられ、一対のリアクタンス素子を接続点で互いに直列に接続して成る直列体と、前記直列体の両端を第１ポートとした場合に、前記直列体の一端と前記接続点との間、及び、前記直列体の他端と前記接続点との間を、スイッチングにより交互に、かつ、極性を反転させながら第２ポートとして、前記第１ポートから前記第２ポートへの電力の伝送、及び、前記第２ポートから前記第１ポートへの電力の伝送のいずれか一方を実行するスイッチ装置と、を備えたものである。そして、前記スイッチ装置は、前記スイッチングを行う半導体スイッチと、その制御を行うための半導体スイッチ駆動回路とを含み、当該半導体スイッチ駆動回路は、前記半導体スイッチのゲートに与えるべきゲート信号を発生するゲート信号発生部と、前記ゲート信号より高周波の変調信号を発生する変調信号発生部と、前記ゲート信号を前記変調信号で変調し、かつ、所定の振幅を与えて成る信号重畳電圧を出力する変調部と、前記信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送する絶縁カプラと、前記絶縁カプラを通過した前記信号重畳電圧を復調して得た、駆動電圧であるとともにゲート信号でもある駆動制御電圧を、前記半導体スイッチに与える復調部と、を備えている。
さらに、本発明は、電源と負荷との間に設けられ、入力に対する出力の極性を交互に反転させるスイッチングを行う機能をそれぞれが有する前段回路及び後段回路を備えている変圧装置であって、前記前段回路及び前記後段回路の少なくとも一方に設けられ、一対のリアクタンス素子を接続点で互いに直列に接続して成る直列体と、前記直列体の両端を第１ポートとした場合に、前記直列体の一端と前記接続点との間、及び、前記直列体の他端と前記接続点との間を、スイッチングにより交互に、かつ、極性を反転させながら第２ポートとして、前記第１ポートから前記第２ポートへの電力の伝送、及び、前記第２ポートから前記第１ポートへの電力の伝送のいずれか一方を実行するスイッチ装置と、を備えたものである。そして、前記スイッチ装置は、前記スイッチングを行う半導体スイッチと、その制御を行うための半導体スイッチ駆動回路とを含み、当該半導体スイッチ駆動回路は、前記半導体スイッチのゲートに与えるべきゲート信号を発生するゲート信号発生部と、前記ゲート信号より高周波の変調信号を発生する変調信号発生部と、前記ゲート信号を前記変調信号で変調し、かつ、所定の振幅を与えて成る信号重畳電圧を出力する変調部と、前記信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送する絶縁カプラと、前記絶縁カプラを通過した前記信号重畳電圧を復調して得た、駆動電圧であるとともにゲート信号でもある駆動制御電圧を、前記半導体スイッチに与える復調部と、を備えている。
本発明によれば、より簡素な駆動回路で絶縁を確保しつつ、半導体スイッチに対して駆動電圧及びゲート信号を与えることができる。
［実施形態の要旨］
本発明の実施形態の要旨としては、少なくとも以下のものが含まれる。
本発明の実施形態の要旨としては、少なくとも以下のものが含まれる。
（１）半導体スイッチ駆動用絶縁カプラとしては、半導体スイッチのゲート信号を変調し、かつ、所定の振幅を与えて成る信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送する半導体スイッチ駆動用絶縁カプラである。
このような絶縁カプラによれば、信号重畳電圧は、コンデンサである絶縁カプラを通して伝送され、半導体スイッチの駆動電圧になると共に、ゲート信号となる。この場合、一対の線路間での電圧である信号重畳電圧は、絶縁カプラの１次側から２次側へ伝送されるが、絶縁カプラの絶縁体の存在によって、２次側の対地電位は電極対の１次側には伝わらない。すなわち、電極対の２次側に接続される半導体スイッチの端子が高電位（例えば対地電位６．６ｋＶ）となっても、１次側は低電位（例えば１０Ｖ、２０Ｖ程度）とすることができる。従って、電極対の１次側に設けられるデバイスを２次側の高電位から絶縁し、保護することができる。
このようにして、より簡素な駆動回路で絶縁を確保しつつ、半導体スイッチに対して駆動電圧及びゲート信号を与えることができる。
このようにして、より簡素な駆動回路で絶縁を確保しつつ、半導体スイッチに対して駆動電圧及びゲート信号を与えることができる。
（２）また、（１）の半導体スイッチ駆動用絶縁カプラにおいて、一対の前記コンデンサは、二組の前記電極対が、互いに絶縁距離を置いて並んでいる構成であってもよい。
この場合、一対のコンデンサを集約して設けることができ、また、コンデンサとして必要な容量を容易に確保することができる。
この場合、一対のコンデンサを集約して設けることができ、また、コンデンサとして必要な容量を容易に確保することができる。
（３）また、（２）の半導体スイッチ駆動用絶縁カプラにおいて、前記電極対は、均一な厚さの絶縁基板の両面に設けられていてもよい。
この場合、電極対間の距離を、絶縁基板の厚さによって、容易に設定することができる。また、電極対間の耐電圧性能も、容易に所望の値を満たすことができる。
この場合、電極対間の距離を、絶縁基板の厚さによって、容易に設定することができる。また、電極対間の耐電圧性能も、容易に所望の値を満たすことができる。
（４）一方、これは、半導体スイッチを駆動するための半導体スイッチ駆動回路であって、前記半導体スイッチのゲートに与えるべきゲート信号を発生するゲート信号発生部と、前記ゲート信号より高周波の変調信号を発生する変調信号発生部と、前記ゲート信号を前記変調信号で変調し、かつ、所定の振幅を与えて成る信号重畳電圧を出力する変調部と、前記信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送する絶縁カプラと、前記絶縁カプラを通過した前記信号重畳電圧を復調して得た、駆動電圧であるとともにゲート信号でもある駆動制御電圧を、前記半導体スイッチに与える復調部と、を備えている。
このような半導体スイッチ駆動回路によれば、駆動電圧とゲート信号とを信号重畳電圧として１つにまとめて搬送することができる。また、信号重畳電圧は、コンデンサである絶縁カプラを通して伝送され、復調部を経て、半導体スイッチの駆動電圧になると共に、ゲート信号となる。この場合、一対の線路間での電圧である信号重畳電圧は、絶縁カプラの１次側から２次側へ伝送されるが、絶縁カプラの絶縁体の存在によって、２次側の対地電位は電極対の１次側には伝わらない。すなわち、電極対の２次側に接続される半導体スイッチの端子が高電位（例えば対地電位６．６ｋＶ）となっても、１次側は低電位（例えば１０Ｖ、２０Ｖ程度）とすることができる。従って、電極対の１次側に設けられるデバイスを２次側の高電位から絶縁し、保護することができる。
このようにして、より簡素な駆動回路で絶縁を確保しつつ、半導体スイッチに対して駆動電圧及びゲート信号を与えることができる。
このようにして、より簡素な駆動回路で絶縁を確保しつつ、半導体スイッチに対して駆動電圧及びゲート信号を与えることができる。
（５）また、（４）の半導体スイッチ駆動回路において、前記電極対は、一定の厚さの絶縁基板の両面に設けられており、前記１次側の回路の少なくとも一部が一方の面に設けられ、前記２次側の回路の少なくとも一部が他方の面に設けられる構成であってもよい。
この場合、電極が設けられる以外の絶縁基板上のスペースを有効活用して回路部品を配置することができる。
この場合、電極が設けられる以外の絶縁基板上のスペースを有効活用して回路部品を配置することができる。
（６）また、（４）の半導体スイッチ駆動回路において、前記復調部は、入力電圧又は入力電流を増大させて出力する整流回路であってもよい。
例えば、入力ポートへの入力電圧を昇圧して出力ポートに出力できる場合は、高めの駆動電圧が必要な半導体スイッチに好適である。また、入力ポートへの入力電流を増大させて出力ポートに出力できる場合は、ゲート−ソース間のキャパシタンスが大きい半導体スイッチの場合や、高速スイッチングの場合に好適である。
例えば、入力ポートへの入力電圧を昇圧して出力ポートに出力できる場合は、高めの駆動電圧が必要な半導体スイッチに好適である。また、入力ポートへの入力電流を増大させて出力ポートに出力できる場合は、ゲート−ソース間のキャパシタンスが大きい半導体スイッチの場合や、高速スイッチングの場合に好適である。
（７）一方、これは、電源と負荷との間に設けられ、入力に対する出力の極性を交互に反転させるスイッチングを行う機能をそれぞれが有する前段回路及び後段回路を備えている変圧装置であって、前記前段回路及び前記後段回路の少なくとも一方に設けられ、一対のリアクタンス素子を接続点で互いに直列に接続して成る直列体と、前記直列体の両端を第１ポートとした場合に、前記直列体の一端と前記接続点との間、及び、前記直列体の他端と前記接続点との間を、スイッチングにより交互に、かつ、極性を反転させながら第２ポートとして、前記第１ポートから前記第２ポートへの電力の伝送、及び、前記第２ポートから前記第１ポートへの電力の伝送のいずれか一方を実行するスイッチ装置と、を備えている。そして、前記スイッチ装置は、前記スイッチングを行う半導体スイッチと、その制御を行うための半導体スイッチ駆動回路とを含み、当該半導体スイッチ駆動回路は、前記半導体スイッチのゲートに与えるべきゲート信号を発生するゲート信号発生部と、前記ゲート信号より高周波の変調信号を発生する変調信号発生部と、前記ゲート信号を前記変調信号で変調し、かつ、所定の振幅を与えて成る信号重畳電圧を出力する変調部と、前記信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送する絶縁カプラと、前記絶縁カプラを通過した前記信号重畳電圧を復調して得た、駆動電圧であるとともにゲート信号でもある駆動制御電圧を、前記半導体スイッチに与える復調部と、を備えている。
このように構成された変圧装置では、一対のリアクタンス素子を含む回路構成とスイッチングとによって変圧を行うことができる。このような変圧装置を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。また、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現することができる。
また、半導体スイッチ駆動回路により、駆動電圧とゲート信号とを信号重畳電圧として１つにまとめて搬送することができる。信号重畳電圧は、コンデンサである絶縁カプラを通して伝送され、復調部を経て、半導体スイッチの駆動電圧になると共に、ゲート信号となる。この場合、一対の線路間での電圧である信号重畳電圧は、絶縁カプラの１次側から２次側へ伝送されるが、絶縁カプラの絶縁体の存在によって、２次側の対地電位は電極対の１次側には伝わらない。すなわち、電極対の２次側に接続される半導体スイッチの端子が高電位（例えば対地電位６．６ｋＶ）となっても、１次側は低電位（例えば１０Ｖ、２０Ｖ程度）とすることができる。従って、電極対の１次側に設けられるデバイスを２次側の高電位から絶縁し、保護することができる。
このようにして、より簡素な駆動回路で絶縁を確保しつつ、半導体スイッチに対して駆動電圧及びゲート信号を与えることができる。
このようにして、より簡素な駆動回路で絶縁を確保しつつ、半導体スイッチに対して駆動電圧及びゲート信号を与えることができる。
［実施形態の詳細］
以下、実施形態の詳細について、図面を参照して説明する。まず、変圧装置について説明し、その後、半導体スイッチ駆動回路及び半導体スイッチ駆動用絶縁カプラについて説明する。
以下、実施形態の詳細について、図面を参照して説明する。まず、変圧装置について説明し、その後、半導体スイッチ駆動回路及び半導体スイッチ駆動用絶縁カプラについて説明する。
＜変圧装置＞
《変圧装置の第１実施形態》
図１は、第１実施形態に係る変圧装置１を示す回路図である。図において、変圧装置１は、電源（交流電源）２と、負荷Ｒ（Ｒは、抵抗値でもある。）との間に設けられている。変圧装置１は、一対のキャパシタＣ１，Ｃ２と、一対のインダクタＬ１，Ｌ２と、４つの半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２と、これらの半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のオン／オフを制御する半導体スイッチ駆動回路３と、を備えている。半導体スイッチ駆動回路３については、ここでは概念的なシンボル表示にとどめ、詳細については後述する。
なお、一対のキャパシタＣ１，Ｃ２のキャパシタンス値は同じ値であってもよいし、互いに異なる値であってもよい。一対のインダクタＬ１，Ｌ２のインダクタンス値についても同様である。
図１は、第１実施形態に係る変圧装置１を示す回路図である。図において、変圧装置１は、電源（交流電源）２と、負荷Ｒ（Ｒは、抵抗値でもある。）との間に設けられている。変圧装置１は、一対のキャパシタＣ１，Ｃ２と、一対のインダクタＬ１，Ｌ２と、４つの半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２と、これらの半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のオン／オフを制御する半導体スイッチ駆動回路３と、を備えている。半導体スイッチ駆動回路３については、ここでは概念的なシンボル表示にとどめ、詳細については後述する。
なお、一対のキャパシタＣ１，Ｃ２のキャパシタンス値は同じ値であってもよいし、互いに異なる値であってもよい。一対のインダクタＬ１，Ｌ２のインダクタンス値についても同様である。
半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２及び半導体スイッチ駆動回路３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。半導体スイッチＳｒ１，Ｓｒ２は互いに同期して動作し、また、半導体スイッチＳｂ１，Ｓｂ２は互いに同期して動作する。そして、半導体スイッチＳｒ１，Ｓｒ２のペアと、半導体スイッチＳｂ１，Ｓｂ２のペアとは、排他的に交互にオンとなるよう動作する。半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２は、例えば、ＳｉＣ素子又はＧａＮ素子からなる半導体スイッチング素子である。ＳｉＣ素子又はＧａＮ素子は、例えばＳｉ素子に比べて、より高速なスイッチングが可能である。また、素子を多段に接続しなくても、充分な耐圧（例えば６．６ｋＶ／１個も可能）が得られる。
図１において、一対のキャパシタＣ１，Ｃ２は、接続点Ｍ１において互いに直列に接続されている。そして、その直列体の両端に、電源２が接続されている。一対のキャパシタＣ１，Ｃ２の直列体には入力電圧ｖｉｎが印加され、入力電流ｉｉｎが流れる。
また、一対のインダクタＬ１，Ｌ２は、接続点Ｍ２において互いに直列に接続されている。そして、その直列体の両端に、キャパシタＣ１，Ｃ２を介した入力電圧ｖｍが印加され、入力電流ｉｍが流れる。負荷Ｒには、半導体スイッチＳｒ２，Ｓｂ２のいずれかがオンのとき電流が流れる。ここで、負荷Ｒに印加される電圧をｖｏｕｔ、変圧装置１から負荷Ｒに流れる出力電流をｉｏｕｔとする。
また、一対のインダクタＬ１，Ｌ２は、接続点Ｍ２において互いに直列に接続されている。そして、その直列体の両端に、キャパシタＣ１，Ｃ２を介した入力電圧ｖｍが印加され、入力電流ｉｍが流れる。負荷Ｒには、半導体スイッチＳｒ２，Ｓｂ２のいずれかがオンのとき電流が流れる。ここで、負荷Ｒに印加される電圧をｖｏｕｔ、変圧装置１から負荷Ｒに流れる出力電流をｉｏｕｔとする。
図２の（ａ）は、図１における４つの半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のうち、上側にある２つの半導体スイッチＳｒ１，Ｓｒ２がオンで、下側にある２つの半導体スイッチＳｂ１，Ｓｂ２がオフであるときの、実体接続の状態を示す回路図である。なお、図１におけるスイッチ装置４の図示は省略している。また、図２の（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
一方、図３の（ａ）は、図１における４つの半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のうち、下側にある２つの半導体スイッチＳｂ１，Ｓｂ２がオンで、上側にある２つの半導体スイッチＳｒ１，Ｓｒ２がオフであるときの、実体接続の状態を示す回路図である。また、図３の（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
一方、図３の（ａ）は、図１における４つの半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のうち、下側にある２つの半導体スイッチＳｂ１，Ｓｂ２がオンで、上側にある２つの半導体スイッチＳｒ１，Ｓｒ２がオフであるときの、実体接続の状態を示す回路図である。また、図３の（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
図２，図３の状態を交互に繰り返すことにより、キャパシタＣ１，Ｃ２の直列体の接続点Ｍ１を介して取り出される電圧は、さらに、インダクタＬ１，Ｌ２の直列体の接続点Ｍ２を介して取り出される電圧となる。すなわち、一対のキャパシタＣ１，Ｃ２を含む前段回路と、一対のインダクタＬ１，Ｌ２を含む後段回路を備えた回路構成であり、かつ、各段において、スイッチングにより、入力に対する出力の極性が反転する。なお、キャパシタＣ１，Ｃ２に関してはスイッチングにより交互に電流の向きが反転し、インダクタＬ１，Ｌ２に関してはスイッチングにより交互に電圧の向きが反転する。
ここで、入力電圧は１／４となって出力されるのではないかと推定できる。以下、これを理論的に証明する。
ここで、入力電圧は１／４となって出力されるのではないかと推定できる。以下、これを理論的に証明する。
図２において、電源２からの入力電圧をｖｉｎ、負荷Ｒに印加される電圧をｖｏｕｔ、キャパシタＣ１に印加される電圧をｖ１、キャパシタＣ２に印加される電圧をｖ２、インダクタＬ１に流れる電流をｉ１、インダクタＬ２に流れる電流をｉ２とすると、以下の式が成り立つ。
なお、計算の簡略化のため、キャパシタＣ１，Ｃ２のキャパシタンスは共に同じ値Ｃ、インダクタＬ１，Ｌ２のインダクタンスは共に同じ値Ｌ、とする。
なお、計算の簡略化のため、キャパシタＣ１，Ｃ２のキャパシタンスは共に同じ値Ｃ、インダクタＬ１，Ｌ２のインダクタンスは共に同じ値Ｌ、とする。
上記の式は、ｖ１，ｉ１，ｉ２の式に変形すると、以下のようになる。
ここで、Ｒｉ１＝ｖ３、Ｒｉ２＝ｖ４と置くと、以下の方程式１が得られる。
（方程式１）
また、図３において、図２と同様に、電源２からの入力電圧をｖｉｎ、負荷Ｒに印加される電圧をｖｏｕｔ、キャパシタＣ１に印加される電圧をｖ１、キャパシタＣ２に印加される電圧をｖ２、インダクタＬ１に流れる電流をｉ１、インダクタＬ２に流れる電流をｉ２とすると、以下の式が成り立つ。
上記の式は、ｖ１，ｉ１，ｉ２の式に変形すると、以下のようになる。
ここで、Ｒｉ１＝ｖ３、Ｒｉ２＝ｖ４と置くと、以下の方程式２が得られる。
（方程式２）
ここで、上記２つの状態から厳密解の導出は困難である。そこで、実用上問題ないと思われる範囲で以下の条件を設定する。
（１）Ｌのインピーダンス（リアクタンス）は、スイッチング周波数ｆｓにおいては、抵抗値Ｒに対して十分大きいが、入力電圧の周波数ｆｏにおいては、抵抗値に対して十分小さい。すなわち、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、である。不等号で示す差は、例えば、１桁以上、より好ましくは２桁以上の差であることが好ましい。これにより、歪みの少ない、より安定した変圧動作が得られる。
（２）Ｃのインピーダンス（リアクタンス）は、スイッチング周波数ｆｓにおいては、抵抗値Ｒに対して十分小さいが、入力電圧の周波数ｆｏにおいては、抵抗値に対して十分大きい。すなわち、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）、である。不等号で示す差は、例えば、１桁以上、より好ましくは２桁以上の差であることが好ましい。これにより、歪みの少ない、より安定した変圧動作が得られる。
（３）また、スイッチングの一周期中で、入力電圧は、ほとんど変化しない。
従って、ｖｉｎ（ｔ＋Δｔ）＝ｖｉｎ（ｔ） （０ ≦ Δｔ ≦ １／ｆｓ）
（４）系は定常であり、周期（１／ｆｓ）でほぼ同じ状態に戻る。
従って、ｖｘ（ｔ＋（１／ｆｓ））≒ ｖｘ（ｔ） （ｘ＝１，２，３，４）
（１）Ｌのインピーダンス（リアクタンス）は、スイッチング周波数ｆｓにおいては、抵抗値Ｒに対して十分大きいが、入力電圧の周波数ｆｏにおいては、抵抗値に対して十分小さい。すなわち、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、である。不等号で示す差は、例えば、１桁以上、より好ましくは２桁以上の差であることが好ましい。これにより、歪みの少ない、より安定した変圧動作が得られる。
（２）Ｃのインピーダンス（リアクタンス）は、スイッチング周波数ｆｓにおいては、抵抗値Ｒに対して十分小さいが、入力電圧の周波数ｆｏにおいては、抵抗値に対して十分大きい。すなわち、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）、である。不等号で示す差は、例えば、１桁以上、より好ましくは２桁以上の差であることが好ましい。これにより、歪みの少ない、より安定した変圧動作が得られる。
（３）また、スイッチングの一周期中で、入力電圧は、ほとんど変化しない。
従って、ｖｉｎ（ｔ＋Δｔ）＝ｖｉｎ（ｔ） （０ ≦ Δｔ ≦ １／ｆｓ）
（４）系は定常であり、周期（１／ｆｓ）でほぼ同じ状態に戻る。
従って、ｖｘ（ｔ＋（１／ｆｓ））≒ ｖｘ（ｔ） （ｘ＝１，２，３，４）
半導体スイッチＳｒ１，Ｓｒ２が、０≦ｔ≦（１／２ｆｓ）の時間でオン、半導体スイッチＳｂ１，Ｓｂ２が、（１／２ｆｓ）≦ｔ≦（１／ｆｓ）の時間でオンになるとすると、方程式１についてはｔ＝０の周りで１次近似して以下の方程式３が得られる。また、方程式２については、ｔ＝（１／２ｆｓ）の周りで１次近似して以下の方程式４が得られる。
（方程式３）
なお、上記の方程式（３）において、３段目の式における右辺の第３項の、−（１／２）｛ｖｉｎ（１／２ｆｓ）−ｖｉｎ（０）｝は、十分に０に近い値である。
（方程式４）
なお、上記の方程式（４）において、３段目の式における右辺の第３項の、−（１／２）｛ｖｉｎ（１／ｆｓ）−ｖｉｎ（１／２ｆｓ）｝は、十分に０に近い値である。
ここで、方程式３，４におけるｖ１，ｖ３，ｖ４をそれぞれ繋げると、すなわち、ｖ１（０）＝ｖ１（１／ｆｓ）、ｖ３（０）＝ｖ３（１／ｆｓ）、ｖ４（０）＝ｖ４（１／ｆｓ）、であることを利用し、また、ΔＴ＝１／（２ｆｓ）とおいて、以下の式が得られる。
また、上記（直前）の式の１段目と２段目との和をとると、
ｖｉｎ＝−２｛ｖ３（０）＋ｖ４（０）＋ｖ３（ΔＴ）＋ｖ４（ΔＴ）｝＋ｖ１（０）−ｖ１（ΔＴ）
ここで、方程式３の３段目の式より、ｖ１（０）−ｖ１（ΔＴ）＝（１／（４ｆｓＣＲ））ｖ４（０）
また、−ｖｏｕｔ＝Ｒ（ｉ１＋ｉ２）＝ｖ３＋ｖ４であり、常に成り立つ式であるので、以下の結論式が得られる。
ｖｉｎ＝−２｛ｖ３（０）＋ｖ４（０）＋ｖ３（ΔＴ）＋ｖ４（ΔＴ）｝＋ｖ１（０）−ｖ１（ΔＴ）
ここで、方程式３の３段目の式より、ｖ１（０）−ｖ１（ΔＴ）＝（１／（４ｆｓＣＲ））ｖ４（０）
また、−ｖｏｕｔ＝Ｒ（ｉ１＋ｉ２）＝ｖ３＋ｖ４であり、常に成り立つ式であるので、以下の結論式が得られる。
なお、ここでは簡略化のために各Ｃ、各Ｌは同一値として扱ったが、これらが異なる場合においても、同様の式展開によって同様の結果を導くことができる。
結論式における最下段の式の右辺の第２項は第１項に比べて十分に小さいので無視できる。従って、負荷変動（Ｒの値の変動）に関係なくｖｉｎ≒４ｖｏｕｔとなり、出力電圧は、入力電圧のほぼ１／４となる。なお、負荷Ｒ以外での損失は無いので、出力電流は入力電流の約４倍、入力インピーダンスは抵抗値Ｒの１６倍になる。
結論式における最下段の式の右辺の第２項は第１項に比べて十分に小さいので無視できる。従って、負荷変動（Ｒの値の変動）に関係なくｖｉｎ≒４ｖｏｕｔとなり、出力電圧は、入力電圧のほぼ１／４となる。なお、負荷Ｒ以外での損失は無いので、出力電流は入力電流の約４倍、入力インピーダンスは抵抗値Ｒの１６倍になる。
ここで、再度、図１〜３の変圧装置１の構成を確認すると、変圧装置１は、第１直列体（Ｃ１，Ｃ２）と、第２直列体（Ｌ１，Ｌ２）と、スイッチ装置４とを備えている。第１直列体（Ｃ１，Ｃ２）は、一対のリアクタンス素子（キャパシタＣ１，Ｃ２）を第１接続点（Ｍ１）で互いに直列に接続して成り、その両端が、電源２と接続される。第２直列体（Ｌ１，Ｌ２）は、一対のリアクタンス素子（インダクタＬ１，Ｌ２）を第２接続点（Ｍ２）で互いに直列に接続して成る。
そして、図２の（ｂ）及び図３の（ｂ）に示すように、スイッチ装置４は、第２直列体（Ｌ１，Ｌ２）の両端が、第１直列体（Ｃ１，Ｃ２）の一端と第１接続点（Ｍ１）との間に接続される状態と、他端と第１接続点（Ｍ１）との間に接続される状態とを、交互に成立させ、かつ、入力に対する出力の極性が反転するように切り替える。また、これと同期して、負荷Ｒが、第２直列体（Ｌ１，Ｌ２）の一端と第２接続点（Ｍ２）との間に接続される状態と、他端と第２接続点（Ｍ２）との間に接続される状態とを、交互に成立させ、かつ、入力に対する出力の極性が反転するように切り替える。
なお、回路パラメータ条件として、インダクタンスに関しては、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、である。また、キャパシタンスに関しては、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）である。この回路パラメータ条件が満たされることにより、負荷変動に対して変圧比が一定であることを確実に実現し、歪みの少ない、より安定した変圧動作が得られる。なお、不等号で示す差は、例えば、１桁以上、より好ましくは２桁以上の差があることが好ましい（以下、同様。）。
図４は、上が、変圧装置１に対する入力電圧、下が、入力電流をそれぞれ表す波形図である。
図５は、変圧の中間段階での電圧ｖｍ、電流ｉｍをそれぞれ表す波形図である。これは実際には、スイッチングによるパルス列によって構成され、全体として図示のような波形となる。
また、図６は、上が、変圧装置１からの出力電圧、下が、出力電流をそれぞれ表す波形図である。図４，図６の対比により明らかなように、電圧は１／４に変圧され、それに伴って、電流は４倍となる。
図５は、変圧の中間段階での電圧ｖｍ、電流ｉｍをそれぞれ表す波形図である。これは実際には、スイッチングによるパルス列によって構成され、全体として図示のような波形となる。
また、図６は、上が、変圧装置１からの出力電圧、下が、出力電流をそれぞれ表す波形図である。図４，図６の対比により明らかなように、電圧は１／４に変圧され、それに伴って、電流は４倍となる。
《変圧装置の第２実施形態》
図７は、第２実施形態に係る変圧装置１を示す回路図である。変圧装置１の実体は図１と同じであるが、図１との違いは、電源２と負荷Ｒとが、入れ替わっている点である。この場合、入力／出力が逆になるが、入力電圧は４倍に昇圧される。昇圧に伴って、出力電流は１／４になる。なお、回路パラメータ条件は、第１実施形態と同様である。
図７は、第２実施形態に係る変圧装置１を示す回路図である。変圧装置１の実体は図１と同じであるが、図１との違いは、電源２と負荷Ｒとが、入れ替わっている点である。この場合、入力／出力が逆になるが、入力電圧は４倍に昇圧される。昇圧に伴って、出力電流は１／４になる。なお、回路パラメータ条件は、第１実施形態と同様である。
図８は、上が、図７の変圧装置１に対する入力電圧、下が、入力電流をそれぞれ表す波形図である。また、図９は、上が、変圧装置１からの出力電圧、下が、出力電流をそれぞれ表す波形図である。図８，図９の対比により明らかなように、電圧は４倍に変圧され、それに伴って、電流は１／４となる。
このように、図１又は図７に示す変圧装置１は、入力／出力の可逆性を有している。
このように、図１又は図７に示す変圧装置１は、入力／出力の可逆性を有している。
《変圧装置のその他の実施形態を含めた総括》
特許文献１にも開示されているように、変圧装置の構成にはバリエーションがある。ここでは、種々のバリエーションを再掲することは省略するが、バリエーションを考慮して変圧装置を総括すると、以下のようになる。
図１０は、変圧装置１を大局的に見た概略構成を示すブロック図である。すなわち、変圧装置１は、電源２と負荷Ｒとの間に設けられ、電源２と接続される前端側に入力ポートＰ１及びＰ２を有し、後端側に出力ポートＰ３及びＰ４を有する前段回路１ｆと、負荷Ｒと接続される後端側に出力ポートＰ７及びＰ８を有し、前端側に入力ポートＰ５及びＰ６を有する後段回路１ｒとを備えている。
特許文献１にも開示されているように、変圧装置の構成にはバリエーションがある。ここでは、種々のバリエーションを再掲することは省略するが、バリエーションを考慮して変圧装置を総括すると、以下のようになる。
図１０は、変圧装置１を大局的に見た概略構成を示すブロック図である。すなわち、変圧装置１は、電源２と負荷Ｒとの間に設けられ、電源２と接続される前端側に入力ポートＰ１及びＰ２を有し、後端側に出力ポートＰ３及びＰ４を有する前段回路１ｆと、負荷Ｒと接続される後端側に出力ポートＰ７及びＰ８を有し、前端側に入力ポートＰ５及びＰ６を有する後段回路１ｒとを備えている。
すなわち変圧装置１は、電源２と負荷Ｒとの間に設けられ、入力に対する出力の極性を交互に反転させるスイッチングを行う機能をそれぞれが有する前段回路１ｆ及び後段回路１ｒを備えている。そして、当該変圧装置１は、前段回路１ｆ及び後段回路１ｒの少なくとも一方に、一対のリアクタンス素子を接続点で互いに直列に接続して成る直列体を備えている。また、変圧装置１に含まれるスイッチ装置４（図１）は、前記直列体の両端を第１ポートとした場合に、前記直列体の一端と前記接続点との間、及び、前記直列体の他端と前記接続点との間を、スイッチングにより交互に、かつ、極性を反転させながら第２ポートとして、前記第１ポートから前記第２ポートへの電力の伝送、及び、前記第２ポートから前記第１ポートへの電力の伝送のいずれか一方を実行する。
このように構成された変圧装置１では、一対のリアクタンス素子を含む回路構成とスイッチングとによって変圧を行うことができる。このような変圧装置１を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。また、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現することができる。
次に、回路構成の具体的なブロックから総括する。
図１１は、前段回路１ｆとして選択しうる回路の基本形を示す図である。
変圧装置１の前段回路としては、以下の（Ｆ１）〜（Ｆ５）のいずれかが選択可能である。
図１１は、前段回路１ｆとして選択しうる回路の基本形を示す図である。
変圧装置１の前段回路としては、以下の（Ｆ１）〜（Ｆ５）のいずれかが選択可能である。
（Ｆ１）は、図１１の（ａ）に示す前段回路１ｆである。
すなわち、（Ｆ１）は、一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ入力ポートＰ１及び入力ポートＰ２に接続され、キャパシタ接続点は出力ポートＰ４に接続され、入力ポートＰ１と出力ポートＰ３との間にある第１スイッチと、入力ポートＰ２と出力ポートＰ３との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、である。
すなわち、（Ｆ１）は、一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ入力ポートＰ１及び入力ポートＰ２に接続され、キャパシタ接続点は出力ポートＰ４に接続され、入力ポートＰ１と出力ポートＰ３との間にある第１スイッチと、入力ポートＰ２と出力ポートＰ３との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、である。
（Ｆ２）は、図１１の（ｂ）に示す前段回路１ｆを１ユニットとして、複数ユニットで多段化した前段回路である。多段化には、出力ポートＰ３に直結する線路にもキャパシタが必要になる。
すなわち、（Ｆ２）は、（Ｆ１）の前段回路において出力ポートＰ３に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、である。
すなわち、（Ｆ２）は、（Ｆ１）の前段回路において出力ポートＰ３に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、である。
（Ｆ３）は、図１１の（ｃ）に示す前段回路１ｆである。
すなわち、（Ｆ３）は、一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ出力ポートＰ３及び出力ポートＰ４に接続され、インダクタ接続点は入力ポートＰ２に接続され、入力ポートＰ１と出力ポートＰ３との間にある第１スイッチと、入力ポートＰ１と出力ポートＰ４との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、である。
すなわち、（Ｆ３）は、一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ出力ポートＰ３及び出力ポートＰ４に接続され、インダクタ接続点は入力ポートＰ２に接続され、入力ポートＰ１と出力ポートＰ３との間にある第１スイッチと、入力ポートＰ１と出力ポートＰ４との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、である。
（Ｆ４）は、図１１の（ｄ）に示す前段回路１ｆを１ユニットとして、複数ユニットで多段化した前段回路である。多段化には、入力ポートＰ１に直結する線路にもインダクタが必要になる。
すなわち、（Ｆ３）の前段回路において入力ポートＰ１に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに並列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに直列に接続した前段回路、である。
すなわち、（Ｆ３）の前段回路において入力ポートＰ１に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに並列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに直列に接続した前段回路、である。
（Ｆ５）は、図１１の（ｅ）に示す前段回路１ｆである。
すなわち、（Ｆ５）は、４個のスイッチによって構成され、入力ポートＰ１，Ｐ２から入力して出力ポートＰ３，Ｐ４から出力するフルブリッジ回路の前段回路、である。
すなわち、（Ｆ５）は、４個のスイッチによって構成され、入力ポートＰ１，Ｐ２から入力して出力ポートＰ３，Ｐ４から出力するフルブリッジ回路の前段回路、である。
図１２は、後段回路１ｒとして選択しうる回路の基本形を示す図である。
変圧装置１の後段回路としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能である。
変圧装置１の後段回路としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能である。
（Ｒ１）は、図１２の（ａ）に示す後段回路１ｒである。
すなわち、（Ｒ１）は、一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ入力ポートＰ５及び入力ポートＰ６に接続され、インダクタ接続点は出力ポートＰ８に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１スイッチと、入力ポートＰ６と出力ポートＰ７との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、である。
すなわち、（Ｒ１）は、一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ入力ポートＰ５及び入力ポートＰ６に接続され、インダクタ接続点は出力ポートＰ８に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１スイッチと、入力ポートＰ６と出力ポートＰ７との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、である。
（Ｒ２）は、図１２の（ｂ）に示す後段回路１ｒを１ユニットとして、複数ユニットで多段化した後段回路である。多段化には、出力ポートＰ７に直結する線路にもインダクタが必要になる。
すなわち、（Ｒ２）は、（Ｒ１）の後段回路において出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、である。
すなわち、（Ｒ２）は、（Ｒ１）の後段回路において出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、である。
（Ｒ３）は、図１２の（ｃ）に示す後段回路１ｒである。
すなわち、（Ｒ３）は、一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ出力ポートＰ７及び出力ポートＰ８に接続され、キャパシタ接続点は入力ポートＰ６に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１スイッチと、入力ポートＰ５と出力ポートＰ８との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、である。
すなわち、（Ｒ３）は、一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ出力ポートＰ７及び出力ポートＰ８に接続され、キャパシタ接続点は入力ポートＰ６に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１スイッチと、入力ポートＰ５と出力ポートＰ８との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、である。
（Ｒ４）は、図１２の（ｄ）に示す後段回路１ｒを１ユニットとして、複数ユニットで多段化した後段回路である。多段化には、入力ポートＰ５に直結する線路にもキャパシタが必要になる。
すなわち、（Ｒ４）は、（Ｒ３）の後段回路において入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに並列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに直列に接続した後段回路、である。
すなわち、（Ｒ４）は、（Ｒ３）の後段回路において入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに並列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに直列に接続した後段回路、である。
（Ｒ５）は、図１２の（ｅ）に示す後段回路である。
すなわち、（Ｒ５）は、４個のスイッチによって構成され、入力ポートＰ５，Ｐ６から入力して出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、である。
すなわち、（Ｒ５）は、４個のスイッチによって構成され、入力ポートＰ５，Ｐ６から入力して出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、である。
そして、上記の前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置であればよい。
かかる変圧装置では、回路構成とスイッチングとによって変圧を行うことができる。このような変圧装置を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。また、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現することができる。
かかる変圧装置では、回路構成とスイッチングとによって変圧を行うことができる。このような変圧装置を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。また、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現することができる。
なお、上記の変圧装置における前段回路・後段回路の組み合わせと、変圧比との関係は、以下の表１に示す通りである。なお、表１において、「Ｃ」はキャパシタを用いる回路を、「Ｌ」はインダクタを用いる回路を、「ＦＢ」はフルブリッジ回路を用いる回路を、それぞれ示している。ＮＦは前段回路のユニット数を表し、ＮＲは後段回路のユニット数を表す。
上記のように、各種の変圧比を容易に実現することができる。
さらに、上記のいずれかの前段回路・後段回路を備えた変圧装置を、複数組、縦続に構成してもよい。この場合、降圧・昇圧ともに、大きな変圧比を実現することができる。
さらに、上記のいずれかの前段回路・後段回路を備えた変圧装置を、複数組、縦続に構成してもよい。この場合、降圧・昇圧ともに、大きな変圧比を実現することができる。
《直流電源の場合の実施形態の総括》
なお、上記各実施形態においては電源２が交流電源であるとして説明したが、上述の変圧装置１は、直流電源にも適用可能であり、ＤＣ／ＤＣコンバータとしても使用可能である。
電源２が交流電源ではなく直流電源である場合の変圧装置１は、後段回路１ｒのバリエーションがさらにある。図１２に示した後段回路１ｒとして選択しうる回路の基本形と対応させて考えると、図１３は、ダイオードを用いた場合の、後段回路１ｒとして選択しうる回路の基本形を示す図である。
電源（直流電源）２に対する変圧装置１の後段回路（ダイオード使用）としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能である。
なお、上記各実施形態においては電源２が交流電源であるとして説明したが、上述の変圧装置１は、直流電源にも適用可能であり、ＤＣ／ＤＣコンバータとしても使用可能である。
電源２が交流電源ではなく直流電源である場合の変圧装置１は、後段回路１ｒのバリエーションがさらにある。図１２に示した後段回路１ｒとして選択しうる回路の基本形と対応させて考えると、図１３は、ダイオードを用いた場合の、後段回路１ｒとして選択しうる回路の基本形を示す図である。
電源（直流電源）２に対する変圧装置１の後段回路（ダイオード使用）としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能である。
（Ｒ１）は、図１３の（ａ）に示す後段回路１ｒである。
すなわち、（Ｒ１）は、一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ入力ポートＰ５及び入力ポートＰ６に接続され、インダクタ接続点は出力ポートＰ８に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１ダイオードと、入力ポートＰ６と出力ポートＰ７との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、である。
すなわち、（Ｒ１）は、一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ入力ポートＰ５及び入力ポートＰ６に接続され、インダクタ接続点は出力ポートＰ８に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１ダイオードと、入力ポートＰ６と出力ポートＰ７との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、である。
（Ｒ２）は、図１３の（ｂ）に示す後段回路１ｒを１ユニットとして、複数ユニットで多段化した後段回路である。多段化には、出力ポートＰ７に直結する線路にもインダクタが必要になる。
すなわち、（Ｒ２）は、（Ｒ１）の後段回路において出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、である。
すなわち、（Ｒ２）は、（Ｒ１）の後段回路において出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、である。
（Ｒ３）は、図１３の（ｃ）に示す後段回路１ｒである。
すなわち、（Ｒ３）は、一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ出力ポートＰ７及び出力ポートＰ８に接続され、キャパシタ接続点は入力ポートＰ６に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１ダイオードと、入力ポートＰ５と出力ポートＰ８との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、である。
すなわち、（Ｒ３）は、一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ出力ポートＰ７及び出力ポートＰ８に接続され、キャパシタ接続点は入力ポートＰ６に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１ダイオードと、入力ポートＰ５と出力ポートＰ８との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、である。
（Ｒ４）は、図１３の（ｄ）に示す後段回路１ｒを１ユニットとして、複数ユニットで多段化した後段回路である。多段化には、入力ポートＰ５に直結する線路にもキャパシタが必要になる。
すなわち、（Ｒ４）は、（Ｒ３）の後段回路において入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに並列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに直列に接続した後段回路、である。
すなわち、（Ｒ４）は、（Ｒ３）の後段回路において入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに並列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに直列に接続した後段回路、である。
（Ｒ５）は、図１３の（ｅ）に示す後段回路である。
すなわち、（Ｒ５）は、４個のダイオードによって構成され、入力ポートＰ５，Ｐ６から入力して出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、である。
すなわち、（Ｒ５）は、４個のダイオードによって構成され、入力ポートＰ５，Ｐ６から入力して出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、である。
なお、図１３の（ａ）〜（ｄ）におけるダイオードの向きは、個々のダイオードが図示と逆向き（アノード・カソードが逆）であってもよい。
以上のように、電源が直流電源である場合は、後段の回路バリエーションが多くなり、まず、交流電源の場合と同様に、図１１の前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、図１２の後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置であればよい。
また、図１１の前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、図１３の後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置であればよい。
また、図１１の前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、図１３の後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置であればよい。
＜半導体スイッチ駆動回路＞
次に、スイッチ装置４における、半導体スイッチ駆動回路３について詳細に説明する。
《回路構成》
図１４は、例えば図１におけるスイッチ装置４の回路構成の概要を示すブロック図の一例である。半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２としては、例えば、高速スイッチングが可能なＭＯＳＦＥＴが好適である。ここで、例えば代表例として半導体スイッチＳｒ１をスイッチング動作させる半導体スイッチ駆動回路３は、ゲート信号発生部３１、変調信号発生部３２、変調部３３、絶縁カプラ３４、及び、復調部３５を有している。
図１４は、例えば図１におけるスイッチ装置４の回路構成の概要を示すブロック図の一例である。半導体スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２としては、例えば、高速スイッチングが可能なＭＯＳＦＥＴが好適である。ここで、例えば代表例として半導体スイッチＳｒ１をスイッチング動作させる半導体スイッチ駆動回路３は、ゲート信号発生部３１、変調信号発生部３２、変調部３３、絶縁カプラ３４、及び、復調部３５を有している。
ゲート信号発生部３１は、半導体スイッチＳｒ１を駆動するパルス信号を出力する。パルス信号の周波数は、例えば２０ｋＨｚである。変調信号発生部３２は、例えば４０．６８ＭＨｚの連続した発振信号である変調信号を出力する。変調部３３はゲート信号を、変調信号の高周波で変調した高周波ゲート信号を生成し、かつ、それに一定の振幅を与えた信号重畳電圧として出力する。なお、ゲート信号発生部３１は例えば、コンピュータを含み、ソフトウェア（コンピュータプログラム）をコンピュータが実行することで、少なくともゲート信号発生の機能を実現する。ソフトウェアは、制御部の記憶装置（図示せず。）に格納される。但し、コンピュータを含まないハードウェアのみの回路でゲート信号発生部３１を構成することも可能である。
なお、他の半導体スイッチＳｒ２，Ｓｂ１，Ｓｂ２についても同様の半導体スイッチ駆動回路、又は、その一部若しくは全部を共用した半導体スイッチ駆動回路を使用することができる。
図１５は、半導体スイッチ駆動回路３の、具体的な一例を示す回路図である。図１４と対応する部分には同一符号を付している。図１５において、変調部３３は、例えばＭＯＳＦＥＴである半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を図示のようにフルブリッジ接続して構成されている。半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４のゲート−ソース間にはそれぞれ、ゲートドライバ４１，４２，４３，４４が接続されている。
ゲートドライバ４１〜４４には、変調信号発生部３２が接続されている。変調信号発生部３２は、各半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４におけるゲート−ソース間の電圧源でもあり、半導体スイッチＱ１，Ｑ４のペアと、半導体スイッチＱ２，Ｑ３のペアとで、電圧が逆極性になるように接続されている。また、ゲートドライバ４１〜４４には、ゲート信号発生部３１からパルス状のゲート信号が与えられる。変調部３３には、直流電源３６から例えばＤＣ２０Ｖの電圧が入力される。直流電源３６には、コンデンサ３７が並列に接続されている。
絶縁カプラ３４の電気回路上の機能はコンデンサである。変調部３３と復調部３５とを繋ぐ電路の一対の線路Ｅ１，Ｅ２上には、それぞれ、電極対３４ａ、３４ｂが設けられている。各電極対３４ａ，３４ｂは、絶縁体（空気である場合も含む。）を挟んで互いに対向する電極間で電界結合することにより、電圧（電力）を伝送することができる。
また、物理的な配置の点で見た絶縁カプラ３４は、二組の電極対３４ａ，３４ｂが互いに絶縁距離を置いて並んでいる構成を有している。これにより、一対のコンデンサを集約して設けることができ、また、コンデンサとして必要な容量を容易に確保することができる。
また、物理的な配置の点で見た絶縁カプラ３４は、二組の電極対３４ａ，３４ｂが互いに絶縁距離を置いて並んでいる構成を有している。これにより、一対のコンデンサを集約して設けることができ、また、コンデンサとして必要な容量を容易に確保することができる。
復調部３５は、倍電圧整流回路５０と、抵抗４９とによって構成されている。倍電圧整流回路５０は、一対のダイオード４５，４６の直列体と、一対のコンデンサ４７，４８の直列体とが、互いに並列に接続されて構成されている。ダイオード４５，４６の相互接続点、及び、コンデンサ４７，４８の相互接続点は、入力ポートとなり、それぞれ、線路Ｅ１側及び線路Ｅ２側に接続されている。各直列体の両端は出力ポートとなる。倍電圧整流回路５０は、入力ポートへの入力電圧を昇圧して出力ポートに出力できるので、高めの駆動電圧が必要な半導体スイッチＳｒ１に好適である。
なお、倍電圧整流回路５０は一例に過ぎず、他の整流回路（例えば、倍電流整流回路）であってもよい。図２４は、図１５の回路図中の倍電圧整流回路５０を、倍電流整流回路５０ａに置き換えた回路図である。倍電流整流回路５０ａは、ダイオード４５及びインダクタ４７Ｌの直列体と、ダイオード４６及びインダクタ４８Ｌの直列体とを、図示のようにブリッジ接続した回路である。倍電圧整流回路が高駆動電圧に好適であるのに対して、倍電流整流回路は電流を増大させて出力するので、ゲート−ソース間のキャパシタンスが大きい半導体スイッチの場合や、高速スイッチングの場合に好適である。
なお、倍電圧整流回路５０は一例に過ぎず、他の整流回路（例えば、倍電流整流回路）であってもよい。図２４は、図１５の回路図中の倍電圧整流回路５０を、倍電流整流回路５０ａに置き換えた回路図である。倍電流整流回路５０ａは、ダイオード４５及びインダクタ４７Ｌの直列体と、ダイオード４６及びインダクタ４８Ｌの直列体とを、図示のようにブリッジ接続した回路である。倍電圧整流回路が高駆動電圧に好適であるのに対して、倍電流整流回路は電流を増大させて出力するので、ゲート−ソース間のキャパシタンスが大きい半導体スイッチの場合や、高速スイッチングの場合に好適である。
倍電圧整流回路５０には抵抗４９が並列に接続され、抵抗４９の両端の電圧が、半導体スイッチＳｒ１のゲート−ソース間電圧として与えられる。また、抵抗４９は、ゲート−ソース間のキャパシタンスに貯まった電荷を徐々に放電させる効果がある。仮に、この抵抗４９が無い場合には、電荷が放電しないので、オフにする信号が来てもゲート電圧が残り続け、半導体スイッチＳｒ１はオンのままとなる。
半導体スイッチＳｒ１は、主回路電圧が交流の場合に双方向性の制御を担保するため、例えば、一対の半導体スイッチＱ５，Ｑ６を互いに逆極性となるよう直列接続して構成されている。一対の半導体スイッチＱ５，Ｑ６には同じゲートーソース間電圧が与えられ、両者の動作タイミングは同時である。
半導体スイッチＳｒ１は、主回路電圧が交流の場合に双方向性の制御を担保するため、例えば、一対の半導体スイッチＱ５，Ｑ６を互いに逆極性となるよう直列接続して構成されている。一対の半導体スイッチＱ５，Ｑ６には同じゲートーソース間電圧が与えられ、両者の動作タイミングは同時である。
《波形図で見た動作》
図１６の（ａ）は、変調信号発生部３２が出力する変調信号、（ｂ）はゲート信号発生部３１が出力するゲート信号、（ｃ）は変調部３３が出力する信号重畳電圧を、それぞれの一例として表している。変調信号の１周期は、実際には図示しているよりもさらに短いが、説明の便宜上、波形のイメージがわかる程度に表示している。ゲート信号は、最終的に制御したい半導体スイッチ（例えばＳｒ１）のオン／オフのタイミングを持つ制御信号である。
図１６の（ａ）は、変調信号発生部３２が出力する変調信号、（ｂ）はゲート信号発生部３１が出力するゲート信号、（ｃ）は変調部３３が出力する信号重畳電圧を、それぞれの一例として表している。変調信号の１周期は、実際には図示しているよりもさらに短いが、説明の便宜上、波形のイメージがわかる程度に表示している。ゲート信号は、最終的に制御したい半導体スイッチ（例えばＳｒ１）のオン／オフのタイミングを持つ制御信号である。
変調信号は常時、半導体スイッチＱ１〜Ｑ４のゲートドライバ４１〜４４に与えられている。但し、変調信号の符号が正のときは、例えば半導体スイッチＱ１，Ｑ４に順方向のゲート−ソース電圧をかけ得るターンオン可能な状態となり、これに対して、半導体スイッチＱ２，Ｑ３はターンオンできない状態となる。逆に、変調信号の符号が負のときは、半導体スイッチＱ２，Ｑ３に順方向のゲート−ソース電圧をかけ得るターンオン可能な状態となり、半導体スイッチＱ１，Ｑ４はターンオンできない状態となる。
また、ゲート信号がオフのときは、全ての半導体スイッチＱ１〜Ｑ４はオフとなり、変調部３３の出力は得られない。ゲート信号がオンのときは、変調信号の符号に応じて半導体スイッチＱ１，Ｑ４のペア、及び、半導体スイッチＱ２，Ｑ３のペアが交代でオンとなり、変調信号の変化に同期して、図１６の（ｃ）に示すように、直流電源３６の電圧（２０Ｖ付近）を振幅とした高周波の交流電圧が変調部３３から出力される。この出力は、信号重畳電圧であり、ゲート信号（周期Ｔ１、パルス幅Ｔ２）、所定の電圧、電界結合に必要な高周波（周期Ｔ３）、の各要素を備えている。
このような信号重畳電圧は、絶縁カプラ３４を通過し、復調部３５への入力となる。すなわち、絶縁カプラ３４は、その１次側電極と２次側電極との間での電界結合により、信号重畳電圧を伝送することができる。
図１７の（ａ）は、絶縁カプラ３４を経て復調部３５へ入力される信号重畳電圧の一例を示す図である。伝送損失により信号重畳電圧の振幅は若干低下する。（ｂ）は、復調部３５から出力される整流信号を示す図である。信号重畳電圧は、倍電圧整流回路５０により整流され、（ｂ）に示す整流信号となって復調部３５から出力される。出力される電圧は、半導体スイッチ（例えばＳｒ１）のゲート−ソース間に印加される。整流信号（矩形波などの包絡線電圧）は、半導体スイッチのゲート−ソース間に印加される駆動電圧であるとともに、オン／オフの時間的なタイミング（周期Ｔ１、パルス幅Ｔ２）を示すゲート信号でもある。駆動電圧としては、例えば、約１５Ｖを確保することができ、半導体スイッチのゲート−ソース間電圧として十分な値が得られる。
《まとめ》
このような半導体スイッチ駆動回路３によれば、駆動電圧とゲート信号とを信号重畳電圧として１つにまとめて搬送することができる。また、信号重畳電圧は、コンデンサである絶縁カプラ３４を通して伝送され、復調部３５を経て、半導体スイッチ（例えばＳｒ１）の駆動電圧になると共に、ゲート信号となる。この場合、一対の線路間（Ｅ１−Ｅ２）での電圧である信号重畳電圧は、絶縁カプラ３４の１次側から２次側へ伝送されるが、絶縁カプラ３４の絶縁体の存在によって、２次側の対地電位は電極対３４ａ，３４ｂの１次側には伝わらない。すなわち、電極対の２次側に接続される半導体スイッチ（例えばＳｒ１）の端子が高電位（例えば対地電位６．６ｋＶ）となっても、１次側は低電位（例えば１０Ｖ、２０Ｖ程度）とすることができる。従って、電極対３４ａ，３４ｂの１次側に設けられるデバイスを２次側の高電位から絶縁し、保護することができる。
このような半導体スイッチ駆動回路３によれば、駆動電圧とゲート信号とを信号重畳電圧として１つにまとめて搬送することができる。また、信号重畳電圧は、コンデンサである絶縁カプラ３４を通して伝送され、復調部３５を経て、半導体スイッチ（例えばＳｒ１）の駆動電圧になると共に、ゲート信号となる。この場合、一対の線路間（Ｅ１−Ｅ２）での電圧である信号重畳電圧は、絶縁カプラ３４の１次側から２次側へ伝送されるが、絶縁カプラ３４の絶縁体の存在によって、２次側の対地電位は電極対３４ａ，３４ｂの１次側には伝わらない。すなわち、電極対の２次側に接続される半導体スイッチ（例えばＳｒ１）の端子が高電位（例えば対地電位６．６ｋＶ）となっても、１次側は低電位（例えば１０Ｖ、２０Ｖ程度）とすることができる。従って、電極対３４ａ，３４ｂの１次側に設けられるデバイスを２次側の高電位から絶縁し、保護することができる。
＜絶縁カプラの構造＞
次に、絶縁カプラ３４の構造について詳細に説明する。
図１８は、絶縁カプラ３４の実体的な構造の一例を示す図である。絶縁カプラ３４は、一対二組の電極対３４ａ，３４ｂを備えている。電極対３４ａは、図１８における下方の電極３４ａ１と上方の電極３４ａ２とである。各電極３４ａ１，３４ａ２の幅はＷ、長さがｈ、電極間対向隙間がＤである。電極対３４ｂも同様に、図１８における下方の電極３４ｂ１と上方の電極３４ｂ２とであり、寸法に関する詳細は電極対３４ａと同じである。２組の電極対３４ａ，３４ｂの間には分離距離ｄがある。一対二組の電極対３４ａ，３４ｂの全体としての寸法は、ａ＝２Ｗ＋ｄとすると、ａ×ｈ×Ｄとなる。
図１８は、絶縁カプラ３４の実体的な構造の一例を示す図である。絶縁カプラ３４は、一対二組の電極対３４ａ，３４ｂを備えている。電極対３４ａは、図１８における下方の電極３４ａ１と上方の電極３４ａ２とである。各電極３４ａ１，３４ａ２の幅はＷ、長さがｈ、電極間対向隙間がＤである。電極対３４ｂも同様に、図１８における下方の電極３４ｂ１と上方の電極３４ｂ２とであり、寸法に関する詳細は電極対３４ａと同じである。２組の電極対３４ａ，３４ｂの間には分離距離ｄがある。一対二組の電極対３４ａ，３４ｂの全体としての寸法は、ａ＝２Ｗ＋ｄとすると、ａ×ｈ×Ｄとなる。
二組の電極対３４ａ，３４ｂは、互いに等しいキャパシタンスＣ２を有している。下方の横並びの２枚の電極３４ａ１と３４ｂ１との間には、ごく僅かなキャパシタンスＣ１（＜＜Ｃ２）が存在する。上方の横並びの２枚の電極３４ａ２と３４ｂ２との間にも同じキャパシタンスＣ１が存在する。例えば、電極３４ａ１，３４ｂ１が１次側、すなわち入力側の電極であり、電極３４ａ２，３４ｂ２が２次側、すなわち出力側の電極である。
図１９は、絶縁カプラ３４をコンデンサとしてみた場合の等価回路図である。絶縁カプラ３４は、４つのコンデンサＣ２，Ｃ１をブリッジ接続したものと等価である。変調部３３側を１次側、復調部３５側を２次側とすると、１次−２次間（すなわち電極対の電極間）は電界結合される。結合係数ｋは、
ｋ＝Ｃ２／（２Ｃ１＋Ｃ２） ・・・（１）
となる。
ｋ＝Ｃ２／（２Ｃ１＋Ｃ２） ・・・（１）
となる。
式（１）より、結合係数ｋを大きくするには、例えばＣ１を、より小さくすればよい。これは、図１８の分離距離ｄを、より大きくすれば実現できる。また、結合係数ｋを大きくするには、例えば、Ｃ２を、より大きくすればよい。これは、図１８の電極間対向隙間Ｄを、より小さくすれば実現できる。また、その他、電極板面積（Ｗ×ｈ）を大きくするか、又は、電極板間に誘電率の大きい絶縁体を挿入することによっても、Ｃ２を大きくすることができる。
また、結合係数ｋを、１に近づけるには、理論的には分離距離ｄをできるだけ大きくすればよいが、絶縁カプラ３４全体としての占有面積が大きくなるので現実的でない。一方、電極間対向隙間Ｄをできるだけ小さくすれば面積が同じでも結合係数ｋを１に近づけることができる。しかし、電極対の電極間の空間が空気である場合、耐電圧性能を充分には満たせない。そこで、電極対の電極間の空間に絶縁材を挟むことが考えられる。この用途に必要な絶縁材の特性は、例えば、耐電圧性能、均一な厚さ、ある程度の堅さ、表面に薄い電極を形成し易いこと、であり、例えば、プリント基板として用いられる絶縁基板が好適である。
図２０は、例えばガラスエポキシ樹脂の絶縁基板３４ｃを用いた絶縁カプラ３４の一例を示す図である。この例では、一辺の長さが５０ｍｍの正方形で、厚さＤが０．８ｍｍのものと、１．６ｍｍのものとの、２種類の絶縁基板３４ｃを使用した。電極対３４ａ，３４ｂの長さｈ及び寸法ａは共に３４ｍｍ、電極対３４ａ，３４ｂに対する「余白」の寸法を、８ｍｍとした。
上記のように、均一な厚さの絶縁基板３４ｃの両面に電極対３４ａ，３４ｂを設けた絶縁カプラ３４によれば、電極対間の距離を、絶縁基板３４ｃの厚さによって、容易に設定することができる。また、電極対間の耐電圧性能も、容易に所望の値を満たすことができる。
図２１は、厚さＤが０．８ｍｍ及び１．６ｍｍの、２種類の絶縁基板３４ｃについて、例えば４０．６８ＭＨｚの変調信号における、分離距離ｄと、キャパシタンスＣ１との関係を示すグラフである。図示のように、分離距離ｄが小さくなるほど、キャパシタンスＣ１は増大する。式（１）より、キャパシタンスＣ１が増大するほど、結合係数ｋは小さくなる。
図２２は、厚さＤが０．８ｍｍ及び１．６ｍｍの、２種類の絶縁基板３４ｃについて、例えば４０．６８ＭＨｚの変調信号における、分離距離ｄと、キャパシタンスＣ２との関係を示すグラフである。図示のように、分離距離ｄが大きくなるほど、キャパシタンスＣ２は減少する。式（１）より、キャパシタンスＣ２が増大するほど、結合係数ｋは大きくなる。
図２３は、厚さＤが０．８ｍｍ及び１．６ｍｍの、２種類の絶縁基板３４ｃについて、例えば４０．６８ＭＨｚの変調信号における、分離距離ｄと、結合係数ｋとの関係を示すグラフである。図示のように、厚さ０．８ｍｍの絶縁基板の方が、１．６ｍｍの絶縁基板よりも、結合係数が大きい。また、分離距離ｄの値が、図の点線で示す１０〜１７．５ｍｍの範囲内のとき、結合係数が安定して大きい値となっている。そして、結合係数の最大値は、ｄ＝１２．５ｍｍのときに得られている。これらの結果を踏まえて、厚さＤは０．８ｍｍ、分離距離ｄは１２．５ｍｍとすることが好ましい。
すなわち、図２０の絶縁カプラ３４の例において、厚さＤは０．８ｍｍ、分離距離ｄは１２．５ｍｍ、電極対３４ａ，３４ｂの幅Ｗは（３４ｍｍ−１２．５ｍｍ）／２＝１０．７５ｍｍとすることが好ましい。
なお、図２０における絶縁基板３４ｃ上の両面の、電極対３４ａ，３４ｂ以外の領域（特に、分離距離ｄの中央分離帯領域）に図１８の回路を構成する部品を搭載することもできる。
例えば図２０の下面（１次側）には、１次側の回路（ゲート信号発生部３１、変調信号発生部３２、変調部３３）の少なくとも一部を設けることができる。上面（２次側）には、２次側の回路（復調部３５）の少なくとも一部を設けることができる。このようにすれば、電極が設けられる以外の絶縁基板３４ｃ上のスペースを有効活用して回路部品を配置することができる。
例えば図２０の下面（１次側）には、１次側の回路（ゲート信号発生部３１、変調信号発生部３２、変調部３３）の少なくとも一部を設けることができる。上面（２次側）には、２次側の回路（復調部３５）の少なくとも一部を設けることができる。このようにすれば、電極が設けられる以外の絶縁基板３４ｃ上のスペースを有効活用して回路部品を配置することができる。
なお、上記の絶縁基板３４ｃは１枚物であるが、２組の電極対の各組ごとに分けて、２枚にすることもできる。また、電極対は２枚の電極に限らず、例えば１次側２枚、２次側２枚の合計４枚の電極を交互に絶縁基板を挟んで対向するように重ね合わせる形態も可能である。さらには、電極の形状は四角形に限らず、四角形以外の多角形や、円形、楕円形でもよい。
＜補記＞
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
但し、明細書及び図面に開示した通りの全ての構成要素を備える半導体スイッチ用絶縁カプラ、半導体スイッチ駆動回路、及び、変圧装置も、本発明に含まれるものであることは言うまでもない。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
但し、明細書及び図面に開示した通りの全ての構成要素を備える半導体スイッチ用絶縁カプラ、半導体スイッチ駆動回路、及び、変圧装置も、本発明に含まれるものであることは言うまでもない。
１ 変圧装置
１ｆ 前段回路
１ｒ 後段回路
２ 電源
３ 半導体スイッチ駆動回路
４ スイッチ装置
３１ ゲート信号発生部
３２ 変調信号発生部
３３ 変調部
３４ 絶縁カプラ
３４ａ，３４ｂ 電極対
３４ａ１，３４ａ２ 電極
３４ｂ１，３４ｂ２ 電極
３４ｃ 絶縁基板
３５ 復調部
３６ 直流電源
３７ コンデンサ
４１，４２，４３，４４ ゲートドライバ
４５，４６ ダイオード
４７，４８ コンデンサ
４７Ｌ，４８Ｌ インダクタ
４９ 抵抗
５０ 倍電圧整流回路
５０ａ 倍電流整流回路
Ｃ１，Ｃ２ キャパシタ
Ｅ１，Ｅ２ 線路
Ｌ１，Ｌ２ インダクタ
Ｑ１〜Ｑ６ 半導体スイッチ
Ｓｂ１，Ｓｂ２ 半導体スイッチ
Ｓｒ１，Ｓｒ２ 半導体スイッチ
Ｍ１，Ｍ２ 接続点
Ｐ１〜Ｐ８ ポート
Ｒ 負荷
１ｆ 前段回路
１ｒ 後段回路
２ 電源
３ 半導体スイッチ駆動回路
４ スイッチ装置
３１ ゲート信号発生部
３２ 変調信号発生部
３３ 変調部
３４ 絶縁カプラ
３４ａ，３４ｂ 電極対
３４ａ１，３４ａ２ 電極
３４ｂ１，３４ｂ２ 電極
３４ｃ 絶縁基板
３５ 復調部
３６ 直流電源
３７ コンデンサ
４１，４２，４３，４４ ゲートドライバ
４５，４６ ダイオード
４７，４８ コンデンサ
４７Ｌ，４８Ｌ インダクタ
４９ 抵抗
５０ 倍電圧整流回路
５０ａ 倍電流整流回路
Ｃ１，Ｃ２ キャパシタ
Ｅ１，Ｅ２ 線路
Ｌ１，Ｌ２ インダクタ
Ｑ１〜Ｑ６ 半導体スイッチ
Ｓｂ１，Ｓｂ２ 半導体スイッチ
Ｓｒ１，Ｓｒ２ 半導体スイッチ
Ｍ１，Ｍ２ 接続点
Ｐ１〜Ｐ８ ポート
Ｒ 負荷
Claims (7)
- 半導体スイッチのゲート信号を変調し、かつ、所定の振幅を与えて成る信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送する、半導体スイッチ駆動用絶縁カプラ。
- 一対の前記コンデンサは、二組の前記電極対が、互いに絶縁距離を置いて並んでいる構成である請求項１に記載の半導体スイッチ駆動用絶縁カプラ。
- 前記電極対は、均一な厚さの絶縁基板の両面に設けられている請求項２に記載の半導体スイッチ駆動用絶縁カプラ。
- 半導体スイッチを駆動するための半導体スイッチ駆動回路であって、
前記半導体スイッチのゲートに与えるべきゲート信号を発生するゲート信号発生部と、
前記ゲート信号より高周波の変調信号を発生する変調信号発生部と、
前記ゲート信号を前記変調信号で変調し、かつ、所定の振幅を与えて成る信号重畳電圧を出力する変調部と、
前記信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送する絶縁カプラと、
前記絶縁カプラを通過した前記信号重畳電圧を復調して得た、駆動電圧であるとともにゲート信号でもある駆動制御電圧を、前記半導体スイッチに与える復調部と、
を備えている半導体スイッチ駆動回路。 - 前記電極対は、一定の厚さの絶縁基板の両面に設けられており、前記１次側の回路の少なくとも一部が一方の面に設けられ、前記２次側の回路の少なくとも一部が他方の面に設けられる請求項４に記載の半導体スイッチ駆動回路。
- 前記復調部は、入力電圧又は入力電流を増大させて出力する整流回路である請求項４に記載の半導体スイッチ駆動回路。
- 電源と負荷との間に設けられ、入力に対する出力の極性を交互に反転させるスイッチングを行う機能をそれぞれが有する前段回路及び後段回路を備えている変圧装置であって、
前記前段回路及び前記後段回路の少なくとも一方に設けられ、一対のリアクタンス素子を接続点で互いに直列に接続して成る直列体と、
前記直列体の両端を第１ポートとした場合に、前記直列体の一端と前記接続点との間、及び、前記直列体の他端と前記接続点との間を、スイッチングにより交互に、かつ、極性を反転させながら第２ポートとして、前記第１ポートから前記第２ポートへの電力の伝送、及び、前記第２ポートから前記第１ポートへの電力の伝送のいずれか一方を実行するスイッチ装置とを備え、
前記スイッチ装置は、前記スイッチングを行う半導体スイッチと、その制御を行うための半導体スイッチ駆動回路とを含み、当該半導体スイッチ駆動回路は、
前記半導体スイッチのゲートに与えるべきゲート信号を発生するゲート信号発生部と、
前記ゲート信号より高周波の変調信号を発生する変調信号発生部と、
前記ゲート信号を前記変調信号で変調し、かつ、所定の振幅を与えて成る信号重畳電圧を出力する変調部と、
前記信号重畳電圧を搬送する電路の一対の線路上にそれぞれコンデンサとして介在し、絶縁体を挟んで互いに対向する電極対の電極間で電界結合することにより前記信号重畳電圧を伝送する絶縁カプラと、
前記絶縁カプラを通過した前記信号重畳電圧を復調して得た、駆動電圧であるとともにゲート信号でもある駆動制御電圧を、前記半導体スイッチに与える復調部と、
を備えている、変圧装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016024316A JP2017143675A (ja) | 2016-02-12 | 2016-02-12 | 半導体スイッチ駆動用絶縁カプラ、半導体スイッチ駆動回路、及び、変圧装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016024316A JP2017143675A (ja) | 2016-02-12 | 2016-02-12 | 半導体スイッチ駆動用絶縁カプラ、半導体スイッチ駆動回路、及び、変圧装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017143675A true JP2017143675A (ja) | 2017-08-17 |
Family
ID=59628724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016024316A Pending JP2017143675A (ja) | 2016-02-12 | 2016-02-12 | 半導体スイッチ駆動用絶縁カプラ、半導体スイッチ駆動回路、及び、変圧装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017143675A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020031356A (ja) * | 2018-08-23 | 2020-02-27 | 株式会社タムラ製作所 | リレー装置 |
| WO2020261536A1 (ja) * | 2019-06-28 | 2020-12-30 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4956130A (ja) * | 1972-09-30 | 1974-05-31 | ||
| JPH02303013A (ja) * | 1989-05-17 | 1990-12-17 | Nippon Oil & Fats Co Ltd | 基板内蔵コンデンサの容量値調整方法 |
| JP2006518521A (ja) * | 2003-02-13 | 2006-08-10 | エーブリー デニソン コーポレイション | Ｒｆｉｄ装置試験器および方法 |
| JP2014033432A (ja) * | 2012-07-12 | 2014-02-20 | Keio Gijuku | 方向性結合式通信装置 |
| US20140184309A1 (en) * | 2012-12-31 | 2014-07-03 | Nxp B.V. | High-voltage electrical switch by series connected semiconductor switches |
| JP2014171296A (ja) * | 2013-03-01 | 2014-09-18 | Panasonic Corp | 半導体スイッチ素子の駆動装置 |
| JP2015080397A (ja) * | 2013-09-12 | 2015-04-23 | 住友電気工業株式会社 | 変圧装置 |
-
2016
- 2016-02-12 JP JP2016024316A patent/JP2017143675A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4956130A (ja) * | 1972-09-30 | 1974-05-31 | ||
| JPH02303013A (ja) * | 1989-05-17 | 1990-12-17 | Nippon Oil & Fats Co Ltd | 基板内蔵コンデンサの容量値調整方法 |
| JP2006518521A (ja) * | 2003-02-13 | 2006-08-10 | エーブリー デニソン コーポレイション | Ｒｆｉｄ装置試験器および方法 |
| JP2014033432A (ja) * | 2012-07-12 | 2014-02-20 | Keio Gijuku | 方向性結合式通信装置 |
| US20140184309A1 (en) * | 2012-12-31 | 2014-07-03 | Nxp B.V. | High-voltage electrical switch by series connected semiconductor switches |
| JP2014171296A (ja) * | 2013-03-01 | 2014-09-18 | Panasonic Corp | 半導体スイッチ素子の駆動装置 |
| JP2015080397A (ja) * | 2013-09-12 | 2015-04-23 | 住友電気工業株式会社 | 変圧装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020031356A (ja) * | 2018-08-23 | 2020-02-27 | 株式会社タムラ製作所 | リレー装置 |
| JP7337489B2 (ja) | 2018-08-23 | 2023-09-04 | 株式会社タムラ製作所 | リレー装置 |
| WO2020261536A1 (ja) * | 2019-06-28 | 2020-12-30 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JPWO2020261536A1 (ja) * | 2019-06-28 | 2021-12-09 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JP7038912B2 (ja) | 2019-06-28 | 2022-03-18 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10644503B2 (en) | Coupled split path power conversion architecture | |
| US9825545B2 (en) | Switched-capacitor split drive transformer power conversion circuit | |
| TWI306359B (en) | Phase shift modulation-based control of amplitude of ac voltage output produced by double-ended dc-ac converter circuitry for powering high voltage load such as cold cathode fluorescent lamp | |
| JP6760051B2 (ja) | コンバータ装置 | |
| CN106664025A (zh) | 双向dc‑dc转换器 | |
| US9712062B2 (en) | Symmetrical power converter | |
| CN112771777B (zh) | 用于ac功率与dc功率之间的转换的装置 | |
| CN103856041A (zh) | Ac/dc功率转换器装置 | |
| CN103370864A (zh) | 推挽式变换器和用于控制推挽式变换器的调制方法 | |
| CN104682678B (zh) | 一种igbt驱动用的隔离电源 | |
| JP2019118234A (ja) | 絶縁型の双方向ｄｃ／ｄｃコンバータおよびその制御方法 | |
| US11303214B2 (en) | Power conversion device and power supply device | |
| JP2017143675A (ja) | 半導体スイッチ駆動用絶縁カプラ、半導体スイッチ駆動回路、及び、変圧装置 | |
| KR101463388B1 (ko) | 배압 회로 구조를 이용한 양방향 반도체 변압기 | |
| JP5791834B1 (ja) | 共振型高周波電源装置及び共振型高周波電源装置用スイッチング回路 | |
| CN103891123A (zh) | 逆变器装置 | |
| CN104795987A (zh) | 多相dc-dc变换器 | |
| US20080278971A1 (en) | Forward-forward converter | |
| JP2638433B2 (ja) | 圧電トランスコンバータ | |
| JPWO2019181082A1 (ja) | 直流電圧変換回路および電源装置 | |
| WO2014141353A1 (ja) | Ｄｃ／ｄｃコンバータ | |
| TWI543513B (zh) | 諧振轉換器 | |
| JPH0946144A (ja) | 絶縁型ｄ級増幅器 | |
| CN109120168B (zh) | 功率变换装置 | |
| CN106505863A (zh) | 一种可用于便携式设备的高压发生电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200310 |