JP2017135586A - デジタル復調・受信回路、位相検波・位相復調方法 - Google Patents
デジタル復調・受信回路、位相検波・位相復調方法 Download PDFInfo
- Publication number
- JP2017135586A JP2017135586A JP2016014350A JP2016014350A JP2017135586A JP 2017135586 A JP2017135586 A JP 2017135586A JP 2016014350 A JP2016014350 A JP 2016014350A JP 2016014350 A JP2016014350 A JP 2016014350A JP 2017135586 A JP2017135586 A JP 2017135586A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- demodulation
- phase detection
- digital
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】デジタル復調・受信回路において受信チャンネル数が複数(N>1)になった場合であっても、小型化、省電力化を実現可能なデジタル復調・受信回路を提供する。
【解決手段】受信した多チャンネルのアナログ信号を各々デジタル信号に変換するA/D変換器2、5、8と、数値制御発振器10が出力する位相検波用信号と、復調コード生成回路11が出力する復調コード301を乗算処理し、乗算処理後の信号401をA/D変換器に出力する位相検波及び復調信号生成用乗算器12と、A/D変換器が出力する各デジタル信号変換後の受信信号と、位相検波及び復調信号生成用乗算器が出力する乗算処理後の信号を入力し、デジタル信号変換後の受信信号102、202、N02と乗算処理後の信号を乗算処理し、乗算処理後の信号103、203、N03を各々出力する位相検波復調用乗算器3、6、9を備える。
【選択図】図1
【解決手段】受信した多チャンネルのアナログ信号を各々デジタル信号に変換するA/D変換器2、5、8と、数値制御発振器10が出力する位相検波用信号と、復調コード生成回路11が出力する復調コード301を乗算処理し、乗算処理後の信号401をA/D変換器に出力する位相検波及び復調信号生成用乗算器12と、A/D変換器が出力する各デジタル信号変換後の受信信号と、位相検波及び復調信号生成用乗算器が出力する乗算処理後の信号を入力し、デジタル信号変換後の受信信号102、202、N02と乗算処理後の信号を乗算処理し、乗算処理後の信号103、203、N03を各々出力する位相検波復調用乗算器3、6、9を備える。
【選択図】図1
Description
この発明は、アナログ受信信号をデジタル回路で位相検波および位相復調処理を行うデジタル復調・受信回路に関するものである。特に、多チャンネルのアナログ信号を位相検波および位相復調処理を行うデジタル復調・受信回路において、小型化、省電力化が可能なデジタル復調・受信回路に関するものである。
アナログ受信信号をA/D変換器でデジタル信号に変換し、デジタル回路で位相検波および位相復調処理を行うレーダ受信系の構成において、位相検波については、受信信号と、数値制御発振器(NCO:Numerical Controlled Oscillator)で生成した信号とを乗算器で掛け合わせるという処理を行っている(例えば特許文献1の図1を参照)。
また、復調処理については、受信信号と、復調コード生成部で生成した復調コードとを乗算器で掛け合わせるという処理を行っている(例えば特許文献2の図1、9c、6hを参照)。
また、復調処理については、受信信号と、復調コード生成部で生成した復調コードとを乗算器で掛け合わせるという処理を行っている(例えば特許文献2の図1、9c、6hを参照)。
受信チャンネル数が1(N=1)のデジタル復調・受信回路では、従来、アンテナで受信したアナログ受信信号を受信系回路で増幅したのち、A/D変換器(ADC)でデジタル信号に変換し、デジタル回路で生成した数値制御発振器(NCO)からの信号を乗算器で掛け合わせて位相検波を行い、さらに復調コードと乗算器で掛け合わせて復調処理を行っている。
受信チャンネル数が1(N=1)の場合、位相検波用乗算器と復調用乗算器は各1個ずつでよいが、受信チャンネル数が複数(N>1)になった場合、チャンネル数の増加に比例して位相検波用乗算器および復調用乗算器の数が増加し、回路構成が大型化して消費電力が増加するという課題があった。
受信チャンネル数が1(N=1)の場合、位相検波用乗算器と復調用乗算器は各1個ずつでよいが、受信チャンネル数が複数(N>1)になった場合、チャンネル数の増加に比例して位相検波用乗算器および復調用乗算器の数が増加し、回路構成が大型化して消費電力が増加するという課題があった。
この発明は係る課題を解決するためになされたものであり、デジタル復調・受信回路において受信チャンネル数が複数(N>1)になった場合であっても、小型化、省電力化を実現可能なデジタル復調・受信回路を提供することを目的とする。
この発明に係るデジタル復調・受信回路は、多チャンネルのアナログ信号をデジタル回路で位相検波および位相復調処理を行うデジタル復調・受信回路であって、受信した多チャンネルのアナログ信号を各々デジタル信号に変換するA/D変換器と、数値制御発振器が出力する位相検波用信号と、復調コード生成回路が出力する復調コードを乗算処理し、前記乗算処理後の信号を前記A/D変換器に出力する位相検波及び復調信号生成用乗算器と、前記A/D変換器が出力する各デジタル信号変換後の受信信号と、位相検波及び復調信号生成用乗算器が出力する乗算処理後の信号を入力し、前記デジタル信号変換後の受信信号と前記乗算処理後の信号を乗算処理し、前記乗算処理後の信号を各々出力する位相検波復調用乗算器とを備える。
この発明に係るデジタル復調・受信回路によれば、受信系が多チャンネル化され、受信チャンネル数が複数(N>1)になった場合であっても、デジタル復調・受信回路に要する乗算器の数を低減することができ、回路規模を小形化するとともに省力化を図ることができる。
従来のデジタル復調・受信回路を多チャンネル化した構成とその課題について説明する。
図2は、従来のチャンネル数が1である場合のデジタル復調・受信回路を多チャンネル化した場合の回路ブロックを説明する図である。図2において、従来のデジタル復調・受信回路501は、Nチャンネルの受信信号#1〜#Nを受信する受信信号#1入力部1、受信信号#2入力部4、受信信号#N入力部7、A/D変換器であるADC2、ADC5、ADC8、数値制御発振器であるNCO10、復調コード生成回路11、A/D変換器ADCと数値制御発振器NCO10に接続され、各々から入力された信号の乗算処理を行う位相検波用乗算器21、23、25、各位相検波用乗算器21、23、25と復調コード生成回路11に接続され、各々から入力された信号の乗算処理を行う復調用乗算器22、24、26から構成される。
ここで、数値制御発振器NCO10は、例えば特許文献1の図1に示す数値制御発振器と90°移相器に相当する構成であり、Iチャンネル(I相)とQチャンネル(Q相)の2種類の信号を出力する。
図2は、従来のチャンネル数が1である場合のデジタル復調・受信回路を多チャンネル化した場合の回路ブロックを説明する図である。図2において、従来のデジタル復調・受信回路501は、Nチャンネルの受信信号#1〜#Nを受信する受信信号#1入力部1、受信信号#2入力部4、受信信号#N入力部7、A/D変換器であるADC2、ADC5、ADC8、数値制御発振器であるNCO10、復調コード生成回路11、A/D変換器ADCと数値制御発振器NCO10に接続され、各々から入力された信号の乗算処理を行う位相検波用乗算器21、23、25、各位相検波用乗算器21、23、25と復調コード生成回路11に接続され、各々から入力された信号の乗算処理を行う復調用乗算器22、24、26から構成される。
ここで、数値制御発振器NCO10は、例えば特許文献1の図1に示す数値制御発振器と90°移相器に相当する構成であり、Iチャンネル(I相)とQチャンネル(Q相)の2種類の信号を出力する。
次に、従来のデジタル復調・受信回路を多チャンネル化した構成の動作を説明する。
図2において、受信信号#1入力部1は、図示しないレーダ用受信アンテナで受信した第1チャンネルの受信信号#1を入力し、増幅した後にA/D変換器ADC2に出力する。ADC2は、受信信号#1入力部1から入力したアナログ信号101をデジタル信号102に変換し、第1の位相検波用乗算器21に出力する。第1の位相検波用乗算器21は数値制御発振器NCO10が生成した位相検波用信号300とデジタル信号102を掛け合わせて位相検波を行い、位相検波後の信号113を出力する。ここで位相検波の方法については例えば特許文献1に記載がありその説明を省略する。第1の復調用乗算器22は、復調コード生成回路11が生成した復調コード301とデジタル信号113を掛け合わせて復調処理を行い、デジタル復調後の信号114を出力する。
図2において、受信信号#1入力部1は、図示しないレーダ用受信アンテナで受信した第1チャンネルの受信信号#1を入力し、増幅した後にA/D変換器ADC2に出力する。ADC2は、受信信号#1入力部1から入力したアナログ信号101をデジタル信号102に変換し、第1の位相検波用乗算器21に出力する。第1の位相検波用乗算器21は数値制御発振器NCO10が生成した位相検波用信号300とデジタル信号102を掛け合わせて位相検波を行い、位相検波後の信号113を出力する。ここで位相検波の方法については例えば特許文献1に記載がありその説明を省略する。第1の復調用乗算器22は、復調コード生成回路11が生成した復調コード301とデジタル信号113を掛け合わせて復調処理を行い、デジタル復調後の信号114を出力する。
同様に、受信信号#2入力部2は、レーダ用受信アンテナで受信した第2チャンネルの受信信号#2を入力し、増幅した後に第2のA/D変換器ADC5に出力する。その後、第1チャンネルの受信信号#1のときと同様に、第2の位相検波用乗算器23において位相検波を行う。第2の復調用乗算器24は、復調コード生成回路11が生成した復調コード301とデジタル信号213を掛け合わせて復調処理を行い、デジタル復調後の信号214を出力する。
同様に、受信信号#N入力部7は、レーダ用受信アンテナで受信した第Nチャンネルの受信信号#Nを入力し、増幅した後に第NのA/D変換器ADC8に出力する。その後、受信信号#1、#2のときと同様に、第Nの位相検波用乗算器25において位相検波を行った後、第Nの復調用乗算器26は復調コード生成回路11が生成した復調コード301とデジタル信号N13を掛け合わせて復調処理を行い、デジタル復調後の信号N14を出力する。
このように、従来のデジタル復調・受信回路を多チャンネル化した場合、チャンネル数の増加に比例して位相検波用乗算器、復調用乗算器の数が増加し、回路構成が大型化すると共に消費電力も増大するという課題があった。
以下では、本発明に係るデジタル復調・受信回路について説明する。
実施の形態1.
図1は、本発明の実施の形態1に係るデジタル復調・受信回路500の構成を示すブロック図である。なお、前に説明した従来のデジタル復調・受信回路501(図1)の構成と同じ機能を有する構成には同一の番号を付し、その説明を省略する。
図1において、デジタル復調・受信回路500は、Nチャンネルの受信信号#1〜#Nを受信する第1の受信信号#1入力部1、第2の受信信号#2入力部4、第Nの受信信号#N入力部7、第1のA/D変換器ADC2、第2のA/D変換器ADC5、第NのA/D変換器ADC8、位相検波用信号(Iチャンネル(I相)とQチャンネル(Q相)の2種類の信号)を出力する数値制御発振器NCO10、復調コード生成回路11、数値制御発振器NCO10と復調コード生成回路11と接続され、数値制御発振器NCO10と復調コード生成回路11の各々から入力した信号を乗算処理する位相検波および復調信号生成用乗算器12、第1のA/D変換器ADC2と位相検波および復調信号生成用乗算器12と接続され乗算処理を実行する第1の位相検波復調用乗算器3、第2のA/D変換器ADC5と位相検波および復調信号生成用乗算器12と接続され乗算処理を実行する第2の位相検波復調用乗算器6、第3のA/D変換器ADC8と位相検波および復調信号生成用乗算器12と接続され乗算処理を実行する第3の位相検波復調用乗算器9から構成される。
図1は、本発明の実施の形態1に係るデジタル復調・受信回路500の構成を示すブロック図である。なお、前に説明した従来のデジタル復調・受信回路501(図1)の構成と同じ機能を有する構成には同一の番号を付し、その説明を省略する。
図1において、デジタル復調・受信回路500は、Nチャンネルの受信信号#1〜#Nを受信する第1の受信信号#1入力部1、第2の受信信号#2入力部4、第Nの受信信号#N入力部7、第1のA/D変換器ADC2、第2のA/D変換器ADC5、第NのA/D変換器ADC8、位相検波用信号(Iチャンネル(I相)とQチャンネル(Q相)の2種類の信号)を出力する数値制御発振器NCO10、復調コード生成回路11、数値制御発振器NCO10と復調コード生成回路11と接続され、数値制御発振器NCO10と復調コード生成回路11の各々から入力した信号を乗算処理する位相検波および復調信号生成用乗算器12、第1のA/D変換器ADC2と位相検波および復調信号生成用乗算器12と接続され乗算処理を実行する第1の位相検波復調用乗算器3、第2のA/D変換器ADC5と位相検波および復調信号生成用乗算器12と接続され乗算処理を実行する第2の位相検波復調用乗算器6、第3のA/D変換器ADC8と位相検波および復調信号生成用乗算器12と接続され乗算処理を実行する第3の位相検波復調用乗算器9から構成される。
復調コード生成回路11は、例えば特許文献2の図1に示すランダム二位相復調信号発生器9cに相当する構成でありパルスドップラーレーダ装置において二位相変調された送信信号を復調するための復調コードを生成する回路である。
実施の形態1に係るデジタル復調・受信回路500は、従来のデジタル復調・受信回路501と比べて、位相検波および復調信号生成用乗算器12を新たに備える点に特徴を有する。
位相検波および復調処理はいずれも乗算処理であるため、演算結果は処理の順番に依らない。すなわち、A/D変換後の受信信号と数値制御発振器NCO10の出力信号300とを乗算処理した後に、復調コード301と乗算処理した結果と、数値制御発振器NCO10の出力信号300と復調コード301とを乗算処理した後に、A/D変換後の受信信号と乗算処理した結果とは同一の結果となる。
そこで、実施の形態1に係るデジタル復調・受信回路500においては、先に数値制御発振器NCO10の出力信号300と復調コード301とを乗算処理した後に、A/D変換後の受信信号と乗算処理を行う構成とした。
位相検波および復調処理はいずれも乗算処理であるため、演算結果は処理の順番に依らない。すなわち、A/D変換後の受信信号と数値制御発振器NCO10の出力信号300とを乗算処理した後に、復調コード301と乗算処理した結果と、数値制御発振器NCO10の出力信号300と復調コード301とを乗算処理した後に、A/D変換後の受信信号と乗算処理した結果とは同一の結果となる。
そこで、実施の形態1に係るデジタル復調・受信回路500においては、先に数値制御発振器NCO10の出力信号300と復調コード301とを乗算処理した後に、A/D変換後の受信信号と乗算処理を行う構成とした。
次に、実施の形態1に係るデジタル復調・受信回路500の動作について説明する。
第1のA/D変換器ADC2、第2のA/D変換器ADC5、第3のA/D変換器ADC9が各々A/D変換後の第1、第2、第Nの受信信号102、202、N02を出力する処理までは、図2で説明した従来のデジタル復調・受信回路501のときと同じである。 すなわち、第1の受信信号#1入力部1、第2の受信信号#2入力部4、第Nの受信信号#N入力部7において、第1〜第Nチャンネルの受信信号#1〜#Nを各々受信し、後続の第1〜第NのA/D変換器ADC2、5、8においてA/D変換後の第1、第2、第Nの受信信号102、202、N02を出力する。
第1のA/D変換器ADC2、第2のA/D変換器ADC5、第3のA/D変換器ADC9が各々A/D変換後の第1、第2、第Nの受信信号102、202、N02を出力する処理までは、図2で説明した従来のデジタル復調・受信回路501のときと同じである。 すなわち、第1の受信信号#1入力部1、第2の受信信号#2入力部4、第Nの受信信号#N入力部7において、第1〜第Nチャンネルの受信信号#1〜#Nを各々受信し、後続の第1〜第NのA/D変換器ADC2、5、8においてA/D変換後の第1、第2、第Nの受信信号102、202、N02を出力する。
位相検波および復調信号生成用乗算器12は、数値制御発振器NCO10と復調コード生成回路11と接続され、数値制御発振器NCO10が出力する位相検波用信号300と、復調コード生成回路11が出力する復調コード301を入力し、位相検波用信号300と復調コード301の乗算処理を実行する。
位相検波および復調信号生成用乗算器12は、乗算処理後の出力信号401を第1の位相検波復調用乗算器3、第2の位相検波復調用乗算器6、第Nの位相検波復調用乗算器9の各々の乗算器に対して出力する。
位相検波および復調信号生成用乗算器12は、乗算処理後の出力信号401を第1の位相検波復調用乗算器3、第2の位相検波復調用乗算器6、第Nの位相検波復調用乗算器9の各々の乗算器に対して出力する。
第1の位相検波復調用乗算器3は、A/D変換後の第1の受信信号102と、位相検波および復調信号生成用乗算器12における乗算処理後の出力信号401を入力し、A/D変換後の第1の受信信号102と乗算処理後の出力信号401とで乗算処理を実行する。そして、乗算処理後の信号を第1の位相検波復調後の出力信号103として出力する。
同様に、第2の位相検波復調用乗算器6は、A/D変換後の第2の受信信号202と、位相検波および復調信号生成用乗算器12における乗算処理後の出力信号401を入力し、A/D変換後の第2の受信信号202と乗算処理後の出力信号401とで乗算処理を実行する。そして、乗算処理後の信号を第2の位相検波復調後の出力信号203として出力する。
同様に、第Nの位相検波復調用乗算器9は、A/D変換後の第Nの受信信号N02と、位相検波および復調信号生成用乗算器12における乗算処理後の出力信号401を入力し、A/D変換後の第Nの受信信号N02と乗算処理後の出力信号401とで乗算処理を実行する。そして、乗算処理後の信号を位相検波復調後の出力信号N03として出力する。
このように実施の形態1に係るデジタル復調・受信回路500は、位相検波および復調処理はいずれも乗算処理であり、演算結果は処理の順序によらないという性質を利用し、数値制御発振器NCOの出力信号と復調コード301を予め位相検波および復調信号生成用乗算器12で乗算したものを、A/D変換器ADC2、5、8でデジタル信号に変換した信号102、202、N02と、第1の位相検波復調用乗算器3、第2の位相検波復調用乗算器6および第3の位相検波復調用乗算器9において乗算処理する構成を採用した。 これにより、複数チャンネルを同時に受信する受信系において、乗算器の数を減らすことが可能となる。
具体的には、チャンネル数がNである受信信号処理を行うデジタル回路において、従来の構成では乗算器が2×N(個)必要であったのに対し、本実施の形態では、N+1(個)に削減することが可能であり、回路規模を小形化することが可能である。
特に受信チャンネル数が増えた場合、その効果は大きくなるため、受信系の多チャンネル化において、回路規模小形化および省電力化を図ることができる。
具体的には、チャンネル数がNである受信信号処理を行うデジタル回路において、従来の構成では乗算器が2×N(個)必要であったのに対し、本実施の形態では、N+1(個)に削減することが可能であり、回路規模を小形化することが可能である。
特に受信チャンネル数が増えた場合、その効果は大きくなるため、受信系の多チャンネル化において、回路規模小形化および省電力化を図ることができる。
以下では、位相検波および復調処理はいずれも乗算処理であって演算結果は処理の順序によらないことを、図1、図2において具体例を用いて示す。
ここでは、第1の受信信号を例にとり、本発明に係る図1の回路と従来の図2の回路が等価であることを説明する。
ここでは、第1の受信信号を例にとり、本発明に係る図1の回路と従来の図2の回路が等価であることを説明する。
図3は、この発明の実施の形態1に係るデジタル復調・受信回路500と、従来のデジタル復調・受信回路501において、変換後の第1の受信信号102の波形の一例である。縦軸は出力値であり、デジタル変換後の波形が「7,-7,2,4,-8,6,-3,-5,7,-7,2,3,-8」である。
図4は、この発明の実施の形態1に係るデジタル復調・受信回路500と、従来のデジタル復調・受信回路501において、数値制御発振器NCO10の出力信号300の波形の一例である。数値制御発振器NCO10から出力される信号は、Iチャンネル(I相)とQチャンネル(Q相)の2種類あり、Iチャンネル、Qチャンネルの各々の波形は「1,0,-1,0,1,0,-1,0,1,0,-1,0,1」、「0,1,0,-1,0,1,0,-1,0,1,0,-1,0」である。
図5は、この発明の実施の形態1に係るデジタル復調・受信回路500と、従来のデジタル復調・受信回路501において、復調コード生成回路11の出力信号301の波形の一例である。縦軸は出力値であり、復調コードの波形は「1,1,0,0,1,0,1,0,1,1,1,0,0」である。
図3〜図5で示した波形は、この発明の実施の形態1に係るデジタル復調・受信回路500と、従来のデジタル復調・受信回路501において、共通の波形となる。
図4は、この発明の実施の形態1に係るデジタル復調・受信回路500と、従来のデジタル復調・受信回路501において、数値制御発振器NCO10の出力信号300の波形の一例である。数値制御発振器NCO10から出力される信号は、Iチャンネル(I相)とQチャンネル(Q相)の2種類あり、Iチャンネル、Qチャンネルの各々の波形は「1,0,-1,0,1,0,-1,0,1,0,-1,0,1」、「0,1,0,-1,0,1,0,-1,0,1,0,-1,0」である。
図5は、この発明の実施の形態1に係るデジタル復調・受信回路500と、従来のデジタル復調・受信回路501において、復調コード生成回路11の出力信号301の波形の一例である。縦軸は出力値であり、復調コードの波形は「1,1,0,0,1,0,1,0,1,1,1,0,0」である。
図3〜図5で示した波形は、この発明の実施の形態1に係るデジタル復調・受信回路500と、従来のデジタル復調・受信回路501において、共通の波形となる。
図6は、本発明のデジタル復調・受信回路500における、乗算処理後の出力信号401の波形の一例である。図4で示した数値制御発振器NCO10から出力される信号300と、図5で示した復調コード301を乗算処理した結果であり、Iチャンネル、Qチャンネルの乗算処理後の各々の波形は「1,0,0,0,1,0,-1,0,1,0,-1,0,0」、「0,1,0,0,0,0,0,0,0,1,0,0,0」となる。
図7は、本発明のデジタル復調・受信回路500における、第1の位相検波復調後の出力信号103の波形を示した図である。図3で示したデジタル変換後の第1の受信信号102と、図6で示した乗算処理後の出力信号401を乗算処理した結果であり、Iチャンネル、Qチャンネルの乗算処理後の波形として「7,0,0,0,-8,0,3,0,7,0,-2,0,0」、「0,-7,0,0,0,0,0,0,0,-7,0,0,0」が、本発明のデジタル復調・受信回路500から出力される。
一方、図8は、従来のデジタル復調・受信回路501における位相検波後の第1の受信信号の波形である。図3で示したデジタル変換後の第1の受信信号102と、図4で示した数値制御発振器NCO10から出力される信号300を乗算処理した結果であり、Iチャンネル、Qチャンネルの乗算処理後の各々の波形は「7,0,-2,0,-8,0,1,0,7,0,-2,0,-8」、「0,-7,0,-4,0,6,0,5,0,-7,0,-3,0」となる。
図9は、従来のデジタル復調・受信回路501における、第1の位相検波復調後の出力信号114の波形を示した図である。図8で示した位相検波後の第1の受信信号113と、図5で示した復調コード生成回路11の出力信号301を乗算処理した結果であり、Iチャンネル、Qチャンネルの波形として「7,0,0,0,-8,0,3,0,7,0,-2,0,0」、「0,-7,0,0,0,0,0,0,0,-7,0,0,0」が、従来のデジタル復調・受信回路501から出力される。Iチャンネル、Qチャンネルの乗算処理後の波形は「1,0,0,0,1,0,-1,0,1,0,-1,0,0」、「0,1,0,0,0,0,0,0,0,1,0,0,0」となる。
このように、図7で示した本発明のデジタル復調・受信回路500における受信信号#1の出力結果と、図9で示した従来のデジタル復調・受信回路500における受信信号#1の出力結果は一致しており、本発明のデジタル復調・受信回路500と従来のデジタル復調・受信回路501が等価であることが示される。
1 第1の受信信号#1入力部、2 第1のA/D変換器、3 第1の位相検波復調用乗算器、4 第2の受信信号#2入力部、5 第2のA/D変換器、6 第2の位相検波復調用乗算器、7 第Nの受信信号#N入力部、8 第NのA/D変換器、9 第Nの位相検波復調用乗算器、10 数値制御発振器NCO、11 復調コード生成回路、12 位相検波および復調信号生成用乗算器、21 第1の位相検波用乗算器、22 第1の復調用乗算器、23 第2の位相検波用乗算器、24 第2の復調用乗算器、25 第3の位相検波用乗算器、26 第3の復調用乗算器、101 増幅後の第1の受信信号、102 A/D変換後の第1の受信信号、103 第1の位相検波復調後の出力信号、113 位相検波後の第1の受信信号、114 デジタル復調後の第1の受信信号、213 位相検波後の第2の受信信号、214 デジタル復調後の第2の受信信号、201 増幅後の第2の受信信号、202 A/D変換後の第1の受信信号、203 第2の位相検波復調後の出力信号、300 数値制御発振器NCO10の出力信号(位相検波用信号)、301 復調コード、401 乗算処理後の出力信号、500 本発明のデジタル復調・受信回路、501 従来のデジタル復調・受信回路、N01 増幅後の第Nの受信信号、N02 A/D変換後の第Nの受信信号、N03 第Nの位相検波復調後の出力信号、N13 位相検波後の第Nの受信信号、N14 デジタル復調後の第Nの受信信号。
Claims (3)
- 多チャンネルのアナログ信号をデジタル回路で位相検波および位相復調処理を行うデジタル復調・受信回路であって、
受信した多チャンネルのアナログ信号を各々デジタル信号に変換するA/D変換器と、
数値制御発振器が出力する位相検波用信号と、復調コード生成回路が出力する復調コードを乗算処理し、前記乗算処理後の信号を前記A/D変換器に出力する位相検波及び復調信号生成用乗算器と、
前記A/D変換器が出力する各デジタル信号変換後の受信信号と、位相検波及び復調信号生成用乗算器が出力する乗算処理後の信号を入力し、前記デジタル信号変換後の受信信号と前記乗算処理後の信号を乗算処理し、前記乗算処理後の信号を各々出力する位相検波復調用乗算器と、
を備えることを特徴とするデジタル復調・受信回路。 - 多チャンネルのアナログ信号をデジタル回路で位相検波および位相復調処理を行うデジタル復調・受信回路であって、
多チャンネルのアナログ信号を各々入力する複数の受信信号入力部と、
前記受信信号入力部に各々接続され、前記アナログ信号をデジタル信号に変換しデジタル信号変換後の受信信号を出力する複数のA/D変換器と、
数値制御発振器が出力する位相検波用信号と、復調コード生成回路が出力する復調コードを乗算処理し、前記乗算処理後の信号を前記A/D変換器に出力する位相検波及び復調信号生成用乗算器と、
各々の前記A/D変換器と、前記位相検波及び復調信号生成用乗算器に接続され、前記A/D変換器が出力するデジタル信号変換後の受信信号と、前記位相検波及び復調信号生成用乗算器が出力する前記乗算処理後の信号を乗算処理し、前記乗算処理後の信号を各々出力する複数の位相検波復調用乗算器と、
を備えることを特徴とするデジタル復調・受信回路。 - 多チャンネルのアナログ信号をデジタル信号に変換し位相検波および位相復調を行う位相検波・位相復調方法であって、
受信した多チャンネルのアナログ信号を各々デジタル信号に変換し、デジタル信号変換後の受信信号を出力するA/D変換処理工程と、
位相検波のための位相検波用信号と、位相復調のための復調コードを乗算処理し、前記乗算処理後の信号を出力する第1の乗算処理工程と、
前記デジタル信号変換後の受信信号と、前記乗算処理後の信号を入力し、前記デジタル信号変換後の受信信号と前記乗算処理後の信号を乗算処理する第2の乗算処理工程と、
を備えることを特徴とする位相検波・位相復調方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016014350A JP2017135586A (ja) | 2016-01-28 | 2016-01-28 | デジタル復調・受信回路、位相検波・位相復調方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016014350A JP2017135586A (ja) | 2016-01-28 | 2016-01-28 | デジタル復調・受信回路、位相検波・位相復調方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017135586A true JP2017135586A (ja) | 2017-08-03 |
Family
ID=59502908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016014350A Pending JP2017135586A (ja) | 2016-01-28 | 2016-01-28 | デジタル復調・受信回路、位相検波・位相復調方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017135586A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62110177A (ja) * | 1985-11-08 | 1987-05-21 | Tech Res & Dev Inst Of Japan Def Agency | 送受信装置 |
JPH0346427A (ja) * | 1989-07-14 | 1991-02-27 | Mitsubishi Electric Corp | 復調装置 |
JP2001245011A (ja) * | 2000-02-28 | 2001-09-07 | Sharp Corp | 位相誤差検出装置 |
JP2002014164A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | レーダ装置 |
JP2006275758A (ja) * | 2005-03-29 | 2006-10-12 | Mitsubishi Electric Corp | レーダ装置 |
-
2016
- 2016-01-28 JP JP2016014350A patent/JP2017135586A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62110177A (ja) * | 1985-11-08 | 1987-05-21 | Tech Res & Dev Inst Of Japan Def Agency | 送受信装置 |
JPH0346427A (ja) * | 1989-07-14 | 1991-02-27 | Mitsubishi Electric Corp | 復調装置 |
JP2001245011A (ja) * | 2000-02-28 | 2001-09-07 | Sharp Corp | 位相誤差検出装置 |
JP2002014164A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | レーダ装置 |
JP2006275758A (ja) * | 2005-03-29 | 2006-10-12 | Mitsubishi Electric Corp | レーダ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9553598B2 (en) | Analog-to-digital converter and semiconductor integrated circuit | |
CN102916677B (zh) | 无限脉冲响应滤波器以及滤波方法 | |
RU141688U1 (ru) | Устройство установления тактовой синхронизации по информационному составному последовательному сигналу | |
JP2006270510A (ja) | 受信装置および信号復調方法 | |
JP2017135586A (ja) | デジタル復調・受信回路、位相検波・位相復調方法 | |
US9923737B2 (en) | Analog-digital compatible re-sampling | |
US20140354472A1 (en) | Method and apparatus for efficiently combining satellite navigation signals | |
JP2010133778A (ja) | レーダ信号処理装置及びレーダ装置 | |
US10630309B1 (en) | Signal receiver for radio signal strength indication estimation with sub-sampling analog-to-digital converter for radio frequency signal with constant envelope modulation | |
US20090245429A1 (en) | Sample rate converter and receiver using the same | |
JP2013205093A (ja) | ディジタル位相検波器 | |
US8242829B1 (en) | Multichannel interpolator | |
KR101453949B1 (ko) | 다중 모드 수신기를 위한 ddc | |
Rathore | Reconfigurable digital radar receiver implemented in FPGA using Under-sampling, Direct IQ generation, Multi-rate filter and pulse compression | |
JP5039623B2 (ja) | A/d変換装置 | |
Pang et al. | A highly efficient digital down converter in wide band digital radar receiver | |
JP4566977B2 (ja) | A/d変換装置 | |
US9543977B2 (en) | Decimatorless continuous-time delta-sigma analog-to-digital receiver | |
JP2006521075A (ja) | 信号を受信するための方法および装置 | |
KR101002910B1 (ko) | 멀티채널 수신기 | |
JP4632310B2 (ja) | 衛星航法受信装置 | |
JP4639165B2 (ja) | 信号解析装置 | |
JP2005181177A (ja) | 周波数検出方法 | |
JPH10173632A (ja) | 受信装置 | |
TW202308333A (zh) | 具有子-取樣功能之類比數位轉換器以估計訊號強度量測器之定幅調變無線頻率接收器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190305 |