JP2017134113A - 液晶表示装置 - Google Patents

Abstract

【課題】間欠駆動を適用したときに発生するフリッカを抑制し、表示品位を良好とする液晶表示装置を提供する。【解決手段】マトリクス状に配置された画素電極と、画素電極が配列した行に沿って配置されたゲート線Ｇと、画素電極ＰＥが配列した列に沿って配置されたソース線Ｓと、ゲート線Ｇとソース線Ｓとが交差した近傍に配置されたスイッチング素子ＳＷと、スイッチング素子ＳＷの下層に配置された遮光層とを備え、スイッチング素子ＳＷは、ソース線Ｓ側に設けられる第１ＴＦＴと画素電極ＰＥ側に設けられる第２ＴＦＴとを有するダブルゲート構造であり、遮光層の第１ＴＦＴと交差する部分の面積が第２ＴＦＴと交差する部分の面積よりも小さい液晶表示装置である。【選択図】図３

Description

本発明は、液晶表示装置に関する。

液晶表示装置は、テレビ受像機、カーナビゲーション装置等の車載用ディスプレイ、ノートパソコン、タブレット型ＰＣ、携帯電話、スマートフォンなどモバイル用端末等、様々な機器に搭載されている。

この液晶表示装置には、用途に応じて種々のモードの液晶が採用されている。
例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モードなどの縦電界方式の液晶表示装置では、上側基板に備えられた対向電極と、下側基板に設けられた画素電極との間に発生する電界により、両基板間に挟持された液晶層に含まれる液晶分子の配向方向を制御する。

また、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界方式の液晶表示装置においては、対向電極（この場合はＣＯＭ電極と呼ばれる）、画素電極ともに一方の基板に備えられ、両電極間に発生する電界（フリンジ電界）により、液晶層に含まれる液晶分子の配向方向を制御する。ＦＦＳモードの液晶表示装置は、大きな開口率を確保できるので輝度が高く、かつ視野角特性に優れている。

ところで、モバイル端末用途の液晶表示装置においては回路消費電力を低減することが強く求められ、電力低減手段の一つとして、低周波駆動、間欠駆動などが提案されている。低周波駆動とは液晶表示装置の駆動周波数を標準条件に対して例えば１／２、１／４などに低減することで回路電力を低減する方式である。また、間欠駆動とは１表示期間の書き込みを行った後に数表示期間の回路停止期間を設けることで回路電力を低減する方式である。いずれの場合も液晶表示部の映像信号書き換え周期が長くなるため動画表示には適していないが、動画視認性が重要視されない静止画表示等の場合においては、有効な回路電力低減策となる。

特開２００２−２７８５２３号公報

しかしながら、液晶表示装置において低周波駆動、間欠駆動を実施する場合には、フリッカを低減することが必要である。
例えば、フレーム周波数が通常の液晶表示装置で採用されている６０Ｈｚの場合には特にフリッカは視認されなかったが、フレーム周波数を１／３の２０Ｈｚにした場合にはフリッカが視認された。そして、フレーム周波数をさらに下げた場合にはフリッカはより顕著に視認された。

本発明においては、間欠駆動を適用したときに発生するフリッカを抑制し、表示品位を良好とする液晶表示装置を提供することを目的とする。

一実施形態に係る液晶表示装置は、マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って配置されたゲート線と、前記画素電極が配列した列に沿って配置されたソース線と、前記ゲート線と前記ソース線とが交差した近傍に配置されたスイッチング素子と、前記スイッチング素子の下層に配置された遮光層とを備え、前記スイッチング素子は、前記ソース線側に設けられる第１ＴＦＴと前記画素電極側に設けられる第２ＴＦＴとを有するダブルゲート構造であり、前記遮光層の前記第１ＴＦＴと交差する部分の面積が前記第２ＴＦＴと交差する部分の面積よりも小さい液晶表示装置である。

第１の実施形態の液晶表示装置の一構成例を概略的に示す図。 第１の実施形態の液晶表示装置の液晶表示パネルを対向基板側から見たときのアクティブエリアの一部を示すＸ−Ｙ平面における平面図。 第１の実施形態の液晶表示装置の遮光層が配置される位置を説明するための平面図。 第１の実施形態の液晶表示装置の図３に示したソース線側ＴＦＴ（第１ＴＦＴ）をＡ−Ａ’線で切断したときの断面構造を概略的に示す図。 第１の実施形態の液晶表示装置の図３に示した画素側ＴＦＴ（第２ＴＦＴ）をＢ−Ｂ’線で切断したときの断面構造を概略的に示す図。 第１の実施形態の液晶表示装置に先立って検討した液晶表示装置の液晶表示パネルを対向基板側から見たときのアクティブエリアの一部を示すＸ−Ｙ平面における平面図。 第１の実施形態の液晶表示装置に先立って検討した液晶表示装置の低周波駆動時の画素電圧の推移を示す図。 第１の実施形態の液晶表示装置に先立って検討した他の液晶表示装置の液晶表示パネルを対向基板側から見たときのアクティブエリアの一部を示すＸ−Ｙ平面における平面図。 第１の実施形態の液晶表示装置に先立って検討した他の液晶表示装置の低周波駆動時の画素電圧の推移を示す図。 第１の実施形態の液晶表示装置の低周波駆動時の画素電圧の推移を示す図。 第２の実施形態の液晶表示装置の遮光層が配置される位置を説明するための平面図。 第３の実施形態の液晶表示装置の遮光層が配置される位置を説明するための平面図。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

[第１の実施の形態]
図１は、第１の実施形態の液晶表示装置の一構成例を概略的に示す図である。

本実施形態の液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース線Ｓは、ゲート線Ｇ及び補助容量線Ｃと交差している。

ソース線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート線Ｇ、補助容量線Ｃ、及び、ソース線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。

各ゲート線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。なお、本実施の形態におけるスイッチング素子ＳＷは、リーク電流を低減するためダブルゲート構造（詳細は後述する）である。補助容量Ｃｃｓは、例えば補助容量線Ｃとスイッチング素子ＳＷのドレイン配線（半導体層）との間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部（図示せず）と電気的に接続されている。

なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥが対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。スイッチング素子ＳＷは、ゲート線Ｇ及びソース線Ｓと電気的に接続されている。スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。

画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。

アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部（図示せず）を備えている。この給電部は、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部と電気的に接続されている。

図２は、第１の実施形態の液晶表示装置の液晶表示パネルＬＰＮを対向基板側から見たときのアクティブエリアＡＣＴの一部を示すＸ−Ｙ平面における平面図である。

図示した画素ＰＸは、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。それぞれの画素ＰＸは、スリット状の画素電極ＰＥとコンタクト電極Ｅ１を備えている。第１方向Ｘに配列するそれぞれの画素ＰＸ間に、ソース線Ｓが第２方向Ｙに沿って略直線的に延出している。

ここで、スイッチング素子ＳＷとして使用される薄膜トランジスタ（ＴＦＴ）では、例えばバックライト光などの光が照射されることによってリーク電流が発生する。この現象は光リークと呼ばれ、特に後述する低温ポリシリコン（ＬＴＰＳ）を用いたＴＦＴでは常温においても発生する。そのため、薄膜トランジスタ（ＴＦＴ）に光が照射されないように遮光層ＬＳが設けられている。

遮光層ＬＳは、第１方向Ｘに沿って、アクティブエリアＡＣＴの一方の端部から他方の端部に渡って配置されている。遮光層ＬＳは、ソース線Ｓとコンタクト電極Ｅ１とが設けられる層よりも下層に配されて、ソース線Ｓとコンタクト電極Ｅ１とに交差する。ソース線Ｓ及びコンタクト電極Ｅ１が遮光層ＬＳと交差する部位にはスイッチング素子ＳＷのＴＦＴが設けられている。遮光層ＬＳは、このＴＦＴに照射されるアレイ基板ＡＲ側からの光を遮光する。

そして、遮光層ＬＳがコンタクト電極Ｅ１と交差する部位における遮光層ＬＳの第２方向Ｙの幅は、他の部位における遮光層ＬＳの第２方向Ｙの幅よりも広くしている。本実施の形態では、このような形状の遮光層ＬＳを設けることによって低周波駆動におけるフリッカの低減を実現している。なお、遮光層ＬＳには電位は付加されず、フローティング状態である。

ところで、本実施の形態の液晶表示装置では、フリッカを低減するための手段として、例えばライン反転、カラム反転、ドット反転などの反転駆動を採用している。例えばライン反転では、時間的な正負極性反転の位相を１行毎に逆にして分布させることにより、正負での輝度応答の差を巨視的に相殺して、フリッカが視認されないようにすることができる。カラム反転やドット反転も同様であり、前者は１列毎に、後者は市松パターン状に正負極性反転の位相を逆にすることでフリッカが視認されないようにすることができる。

ここで、ソース線Ｓ（Ｓ１〜Ｓｍ）は、各フレームの所定の水平期間において正極性の信号が印加されるソース線（第１ソース線）と、負極性の信号が印加されるソース線（第２ソース線）とを備えている。ここで、例えばカラム反転駆動を行う場合には第１ソース線と第２ソース線とはフレーム毎に入れ替わり、ドット反転駆動を行う場合第１ソース線と第２ソース線とは水平期間単位で入れ替わる。

図３は、第１の実施形態の液晶表示装置の遮光層ＬＳが配置される位置を説明するための平面図である。図３には、図２に示す遮光層ＬＳとスイッチング素子ＳＷとが交差する部分を拡大して示している。

本実施の形態では、スイッチング素子ＳＷは、ＴＦＴ（薄膜トランジスタ：Thin Film Transistor）で構成されている。上述のように、スイッチング素子ＳＷは、ダブルゲート構造を備えている。従って、スイッチング素子ＳＷは、ソース線側ＴＦＴ（第１ＴＦＴ）と画素側ＴＦＴ（第２ＴＦＴ）との２つのＴＦＴを備えている。なお、これらのＴＦＴは低温ポリシリコン（ＬＴＰＳ）で構成されている。

ソース線側ＴＦＴ（第１ＴＦＴ）のソース端子（不図示）はソース線Ｓとコンタクトホール（不図示）を介して接続し、ドレイン端子（不図示）は、中間ノード（後述するＴＦＴの高濃度リンドープ領域ＨＤＤ）を介して画素側ＴＦＴ（第２ＴＦＴ）のソース端子（不図示）と接続している。画素側ＴＦＴ（第２ＴＦＴ）のドレイン端子（不図示）は、コンタクトホールＣＨ１を介してコンタクト電極Ｅ１と接続している。そして、コンタクト電極Ｅ１は画素電極ＰＥ（不図示）と接続している。

遮光層ＬＳは、ゲート線Ｇの下層にあって、ゲート線Ｇと重なるように第１方向Ｘに沿って略平行して延出している。図３に示すように、遮光層ＬＳは、画素側ＴＦＴ（第２ＴＦＴ）と交差する部分の面積が、ソース線側ＴＦＴ（第１ＴＦＴ）と交差する部分の面積よりも大きい形状である。

図４は、第１の実施形態の液晶表示装置の図３に示したソース線側ＴＦＴ（第１ＴＦＴ）をＡ−Ａ’線で切断したときの断面構造を概略的に示す図である。

遮光層ＬＳは、透明絶縁基板ＳＢ上に配置され、絶縁膜ＵＣによって覆われている。絶縁膜ＵＣ上には低温ポリシリコンＬＴＰＳが設けられ、低温ポリシリコンＬＴＰＳ上部には、ゲート線Ｇがソース線側ＴＦＴ（第１ＴＦＴ）のゲート電極（第１ゲート電極）として配置されている。ゲート電極（第１ゲート電極）は第１層間絶縁膜Ｌ１で覆われている。第１層間絶縁膜Ｌ１上には、ソース線Ｓが配置され、第２層間絶縁膜Ｌ２で覆われている。そして、ソース線Ｓは、コンタクトホールを介して低温ポリシリコンＬＴＰＳに接続している。

低温ポリシリコンＬＴＰＳでは、第１ゲート電極と重なる領域にチャネル領域が形成され、チャネル領域の両側に低濃度リンドープ領域ＬＤＤ１、ＬＤＤ２が形成されている。低濃度リンドープ領域ＬＤＤ１、ＬＤＤ２の両側には高濃度リンドープ領域ＨＤＤが形成されている。図の右側に形成された高濃度リンドープ領域ＨＤＤが、中間ノードを介して画素側ＴＦＴ（第２ＴＦＴ）と接続している。

ソース線側ＴＦＴ（第１ＴＦＴ）では、遮光層ＬＳは、チャネル領域を覆うが、低濃度リンドープ領域ＬＤＤ１、ＬＤＤ２を覆わないように設けられている。即ち、遮光層ＬＳは、チャネル領域を遮光するが、低濃度リンドープ領域ＬＤＤ１、ＬＤＤ２は遮光しないように設けられている。

図５は、第１の実施形態の液晶表示装置の図３に示した画素側ＴＦＴ（第２ＴＦＴ）をＢ−Ｂ’線で切断したときの断面構造を概略的に示す図である。

遮光層ＬＳは、透明絶縁基板ＳＢ上に配置され、絶縁膜ＵＣによって覆われている。絶縁膜ＵＣ上には低温ポリシリコンＬＴＰＳが設けられ、低温ポリシリコンＬＴＰＳ上部には、ゲート線Ｇが画素側ＴＦＴ（第２ＴＦＴ）のゲート電極（第２ゲート電極）として配置されている。ゲート電極（第２ゲート電極）は第１層間絶縁膜Ｌ１で覆われている。第１層間絶縁膜Ｌ１上には、コンタクト電極Ｅ１が配置され、第２層間絶縁膜Ｌ２で覆われている。第２層間絶縁膜Ｌ２上には、画素電極ＰＥが配置されている。そして、画素電極ＰＥはコンタクトホールＣＨ１を介してコンタクト電極Ｅ１に接続し、コンタクト電極Ｅ１は、コンタクトホールを介して低温ポリシリコンＬＴＰＳに接続している。

低温ポリシリコンＬＴＰＳでは、第２ゲート電極と重なる領域にチャネル領域が形成され、チャネル領域の両側に低濃度リンドープ領域ＬＤＤ３、ＬＤＤ４が形成されている。低濃度リンドープ領域ＬＤＤ３、ＬＤＤ４の両側には高濃度リンドープ領域ＨＤＤが形成されている。図の左側に形成された高濃度リンドープ領域ＨＤＤが、中間ノードを介してソース線側ＴＦＴ（第１ＴＦＴ）と接続している。

画素側ＴＦＴ（第２ＴＦＴ）では、遮光層ＬＳは、チャネル領域と低濃度リンドープ領域ＬＤＤ３、ＬＤＤ４とを覆うように設けられている。即ち、遮光層ＬＳは、チャネル領域と低濃度リンドープ領域ＬＤＤ３、ＬＤＤ４とを遮光するように設けられている。

続いて、第１の実施の形態における遮光層ＬＳがフリッカ低減のために有効である理由について説明する。

図６は、第１の実施形態の液晶表示装置に先立って検討した液晶表示装置の液晶表示パネルＬＰＮを対向基板側から見たときのアクティブエリアＡＣＴの一部を示すＸ−Ｙ平面における平面図である。図６に示すように、検討した液晶表示装置では、遮光層ＬＳは、ソース線側ＴＦＴ（第１ＴＦＴ）と画素側ＴＦＴ（第２ＴＦＴ）とを遮光する部位が連結した構造である。そして、遮光層ＬＳの第２方向Ｙの幅は一定である。

ＴＦＴの中間ノードは、遮光層ＬＳとの間で容量結合されている。このため、遮光層ＬＳの、ソース線側ＴＦＴ（第１ＴＦＴ）を遮光する部位と画素側ＴＦＴ（第２ＴＦＴ）を遮光する部位とが連結していることによって、ＴＦＴの中間ノードの電位が安定する。この結果、ＴＦＴのバックゲート側（ＴＦＴのチャネル領域の遮光層ＬＳと対向する側）の電位が安定するため、バックゲート側からのリークが抑制される。

一方、遮光層ＬＳが連結している上述の液晶表示装置においても、フリッカが視認される場合があった。

図７は、第１の実施形態の液晶表示装置に先立って検討した液晶表示装置の低周波駆動時の画素電圧の推移を示す図である。図７の縦軸は画素電圧（画素電極ＰＥに保持されている電圧）を表し、横軸は時間を表している。図７は、実験結果により得られた図である。

この液晶表示装置は、反転駆動（フレーム反転、カラム反転、ドット反転など）で制御されている。そのため画素電極ＰＥには、正極電圧と負極電圧とがフレーム毎に交互に印加されている。さらにこの液晶表示装置は低周波駆動で制御されている。そのため画素電極ＰＥの電圧は、保持状態において電流のリーク（Ｇリーク、Ｓリーク）により変化している。ここで、Ｇリークは、ＴＦＴのゲート電極を経由して電流がリークすることを表し、Ｓリークは、ＴＦＴのソース（ドレイン）電極を経由してソース線Ｓとの間で電流がリークすることを表している。

そして、電流のリークはまずＧリークが生じその後にＳリークが生じる。Ｇリークでは、保持期間中において画素電圧を減少させるようにリーク電流が流れる。Ｓリークでは、保持期間中において画素電圧がコモン電圧（ソース線Ｓの電圧）に近づくようにリーク電流が流れる。

画素電極ＰＥに正極電圧が付加される正極フレームでは、画素電圧が書き込まれた後、保持期間において、まずＧリークが発生する。Ｇリークにより画素電圧が減少する。続いてＳリークが発生する。Ｓリークにより画素電圧はコモン電圧に近づくように変化する。即ち画素電圧が減少する。画素電極ＰＥに負極電圧が付加される負極フレームでは、画素電圧が書き込まれた後、保持期間において、まずＧリークが発生する。Ｇリークにより画素電圧が減少する。続いてＳリークが発生する。Ｓリークにより画素電圧はコモン電圧に近づくように変化する。即ち画素電圧が増加する。

このように正極フレームと負極フレームとでは、画素電圧の変化が対称でない。この非対称性は、フレーム周波数が低くなるほど大きくなる。ここで輝度は、画素電圧とコモン電圧との差の絶対値に対応する。このため、正極フレームと負極フレームとでは輝度変化のパターンが異なることとなり、フリッカが視認されやすくなる。

図８は、第１の実施形態の液晶表示装置に先立って検討した他の液晶表示装置の液晶表示パネルＬＰＮを対向基板側から見たときのアクティブエリアＡＣＴの一部を示すＸ−Ｙ平面における平面図である。図８に示すように、他の液晶表示装置では、遮光層ＬＳは、画素側ＴＦＴ（第２ＴＦＴ）に設けられているが、ソース線側ＴＦＴ（第１ＴＦＴ）には遮光層ＬＳは設けられていない。

図９は、第１の実施形態の液晶表示装置に先立って検討した他の液晶表示装置の低周波駆動時の画素電圧の推移を示す図である。図９の縦軸は画素電圧（画素電極ＰＥに保持されている電圧）を表し、横軸は時間を表している。なお、図９は、実験結果により得られた図である。

図９における画素電圧の推移を、図７における画素電圧の推移と比較すると、Ｇリークが生じている期間が短縮され、画素電圧の変化量も減少している。従って、図７において観測された、正極フレームと負極フレームとの輝度変化のパターンの異なりが改善されている。

なお、図８に示す構成では、遮光層ＬＳが画素側ＴＦＴ（第２ＴＦＴ）にのみ設けられ、かつ互いの遮光層ＬＳは電気的に連結されていない。また、遮光層ＬＳには、特定の電位が印加されておらず、フローティングである。このため図８に示す構成では、静電気の影響を受け易く、画像によっては隣接するソース線Ｓなどからの電圧の影響によってリーク電流が増大する場合がある。

図６乃至図９で説明したように、遮光層ＬＳの設け方が異なる２つの方式について検討した結果、それぞれの方式においても、画素電極ＰＥからのリークの態様が異なり、なお解決すべき課題が存することがわかった。

続いて、本実施の形態の液晶表示装置の動作について説明する。
図１０は、第１の実施形態の液晶表示装置の低周波駆動時の画素電圧の推移を示す図である。図１０の縦軸は画素電圧（画素電極ＰＥに保持されている電圧）を表し、横軸は時間を表している。なお図１０は、実験結果により得られた図である。

第１の実施形態の液晶表示装置では、図７における画素電圧の推移と比較すると、Ｇリークが生じている期間が短縮され、画素電圧の変化量も減少している。従って、図７において観測された、正極フレームと負極フレームとの輝度変化のパターンの異なりが改善されている。

第１の実施形態の液晶表示装置では、上述のように遮光層ＬＳが画素側ＴＦＴ（第２ＴＦＴ）と交差する部位における遮光層ＬＳの第２方向Ｙの幅は、他の部位における遮光層ＬＳの第２方向Ｙの幅よりも広くしている。この結果、図８に示すような遮光層ＬＳを画素側ＴＦＴ（第２ＴＦＴ）にのみ設ける態様と同様に、Ｇリークの短時間化と画素電圧の変化量の減少が図れたものと考えられる。

一方、第１の実施形態の液晶表示装置では、上述のように遮光層ＬＳは、第１方向Ｘに沿って、アクティブエリアＡＣＴの一方の端部から他方の端部に渡って連続して配置されている。このように遮光層ＬＳが第１方向Ｘに沿って電気的に連結されており、遮光層ＬＳと交差する全てのソース線Ｓ、ゲート線Ｇと容量結合がなされているため、遮光層ＬＳの電位が大きく変動することがなく、リーク電流が増大することを回避することができる。

従って、第１の実施形態の液晶表示装置では、従来よりも正極フレームと負極フレームとの輝度変化のパターンの異なりが改善され、かつ輝度変化の状態を安定化することができる。この結果、フリッカの発生を安定的に抑制することができる。

[第２の実施の形態]
第２の実施の形態では、遮光層ＬＳの形状が第１の実施の形態と異なっている。従って、第１の実施の形態と同一の部位には同一の符号を付してその詳細の説明は省略する。

図１１は、第２の実施形態の液晶表示装置の遮光層ＬＳが配置される位置を説明するための平面図である。図１１には、遮光層ＬＳとスイッチング素子ＳＷとが交差する部分を拡大して示している。

画素側ＴＦＴ（第２ＴＦＴ）と交差する部分の遮光層ＬＳの面積及び配置は、第１の実施の形態と同様であるが、その交差する部分以外の遮光層ＬＳの部分はゲート線Ｇよりも画素電極ＰＥに近づく方向（図の上方）に移動している。そして第２の実施の形態では、遮光層ＬＳは、画素側ＴＦＴ（第２ＴＦＴ）のチャネル領域と低濃度リンドープ領域とを覆うように設けられ、ソース線側ＴＦＴ（第１ＴＦＴ）のチャネル領域の一部を覆うように設けられている。

このようにソース線側ＴＦＴ（第１ＴＦＴ）のチャネル領域に光が当るように遮光層ＬＳを配置することで、実験結果に基づく知見であるが、Ｇリークを低減することができる。また、遮光層ＬＳをゲート線Ｇよりも画素電極ＰＥに近づく方向（図の上方）に移動することにより、画素側ＴＦＴ（第２ＴＦＴ）の左右から迷光が画素側ＴＦＴ（第２ＴＦＴ）に侵入することを防止して、画素側ＴＦＴ（第２ＴＦＴ）の遮光をより強化することができる。

また、遮光層ＬＳをゲート線Ｇよりも画素電極ＰＥに近づく方向（図の上方）に移動して、遮光層ＬＳとゲート線Ｇとの重なり合う（向い合う）部分の面積を減少させる。これによって、遮光層ＬＳとゲート線Ｇとのカップリング容量が減少し、ゲート線Ｇを駆動するための電力を低減することができる。

[第３の実施の形態]
第３の実施の形態では、遮光層ＬＳの形状が第１の実施の形態と異なっている。従って、第１の実施の形態と同一の部位には同一の符号を付してその詳細の説明は省略する。

図１２は、第３の実施形態の液晶表示装置の遮光層ＬＳが配置される位置を説明するための平面図である。図１２には、遮光層ＬＳとスイッチング素子ＳＷとが交差する部分を拡大して示している。

画素側ＴＦＴ（第２ＴＦＴ）と交差する部分の遮光層ＬＳの面積及び配置は、第１の実施の形態と同様であるが、その交差する部分以外の遮光層ＬＳの部分はゲート線Ｇよりも画素電極ＰＥに近づく方向（図の上方）に移動している。また、ソース線側ＴＦＴ（第１ＴＦＴ）と交差する部分の遮光層ＬＳの幅は、第１の実施の形態よりも狭くしている。そして第３の実施の形態では、遮光層ＬＳは、画素側ＴＦＴ（第２ＴＦＴ）のチャネル領域と低濃度リンドープ領域とを覆うように設けられ、ソース線側ＴＦＴ（第１ＴＦＴ）のチャネル領域の一部を覆うように設けられている。

このようにソース線Ｓとの交差部で遮光層ＬＳを細くすることでゲート線Ｇを駆動するための電力を低減することができる。また、遮光層ＬＳをゲート線Ｇよりも画素電極ＰＥに近づく方向（図の上方）に移動することにより、第２の実施の形態と同様に、画素側ＴＦＴ（第２ＴＦＴ）の遮光をより強化することができ、更にＧリークを低減することができる。なお、ソース線Ｓとの交差部で遮光層ＬＳを細くしても、遮光層ＬＳが電気的に連結しているため遮光層ＬＳの電位を安定させる効果に影響はない。

なお、第３の実施形態では、遮光層ＬＳをゲート線Ｇよりも画素電極ＰＥに近づく方向（図の上方）に移動したが、遮光層ＬＳを移動させず、第１の実施の形態と同様に、遮光層ＬＳをゲート線Ｇと重なるように配置して、ソース線側ＴＦＴ（第１ＴＦＴ）と交差する部分の遮光層ＬＳの幅を、第１の実施の形態よりも狭くしても良い。

なお、第１乃至第３の実施形態において、遮光層ＬＳは一体となって電気的に連結していたが、仮に数箇所が断線などによって電気的に連結していない個所があったとしても本実施の形態の効果を得ることができるのであれば、本願の技術思想に包含される。

なお、本発明は、実施の形態に記載のパネル構造に限定されない。
実施の形態では、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界方式の液晶を使用したパネルを例としたが、この形態に限定されずＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モードなどの縦電界方式の液晶を使用したパネルについても適用することができる。

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＱ…液晶層、ＡＣＴ…アクティブエリア、ＰＸ…画素、Ｓ…ソース線、Ｇ…ゲート線、ＧＤ…ゲートドライバ、ＳＤ…ソースドライバ、ＳＷ…スイッチング素子、ＰＥ…画素電極、ＣＥ…共通電極、Ｅ１…コンタクト電極、ＬＳ…遮光層、ＬＴＰＳ…低温ポリシリコン、ＨＤＤ…高濃度リンドープ領域、ＬＤＤ…低濃度リンドープ領域ＬＤＤ。

Claims (6)

1. マトリクス状に配置された画素電極と、
   前記画素電極が配列した行に沿って配置されたゲート線と、
   前記画素電極が配列した列に沿って配置されたソース線と、
   前記ゲート線と前記ソース線とが交差した近傍に配置されたスイッチング素子と、
   前記スイッチング素子の下層に配置された遮光層とを備え、
   前記スイッチング素子は、前記ソース線側に設けられる第１ＴＦＴと前記画素電極側に設けられる第２ＴＦＴとを有するダブルゲート構造であり、
   前記遮光層の前記第１ＴＦＴと交差する部分の面積が前記第２ＴＦＴと交差する部分の面積よりも小さい
   液晶表示装置。
2. 前記遮光層は、前記ゲート線の下層において、前記ゲート線と略平行に延びて前記ゲート線の全面を覆うように設けられる請求項１に記載の液晶表示装置。
3. 前記遮光層は、
   前記第１ＴＦＴの下層において、前記第１ＴＦＴのチャネル領域と低濃度リンドープ領域とを覆うように設けられ、
   前記第２ＴＦＴの下層において、前記第２ＴＦＴのチャネル領域を覆うように設けられる請求項２に記載の液晶表示装置。
4. 前記遮光層は、前記ゲート線の下層において、前記ゲート線と略平行に延びて前記ゲート線の一部を覆うように設けられる請求項１に記載の液晶表示装置。
5. 前記遮光層は、
   前記第１ＴＦＴの下層において、前記第１ＴＦＴのチャネル領域と低濃度リンドープ領域とを覆うように設けられ、
   前記第２ＴＦＴの下層において、前記第２ＴＦＴのチャネル領域の一部を覆うように設けられる請求項２又は４に記載の液晶表示装置。
6. 隣接する前記ソース線には互いに異なる極性の信号が印加され、
   それぞれの前記ソース線に印加される前記信号の極性はフレーム毎に反転する請求項１乃至５の内のいずれか１項に記載の液晶表示装置。

Images