JP2017130616A - 半導体装置、半導体装置の製造方法 - Google Patents
半導体装置、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017130616A JP2017130616A JP2016010671A JP2016010671A JP2017130616A JP 2017130616 A JP2017130616 A JP 2017130616A JP 2016010671 A JP2016010671 A JP 2016010671A JP 2016010671 A JP2016010671 A JP 2016010671A JP 2017130616 A JP2017130616 A JP 2017130616A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating layer
- barrier metal
- contact
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 118
- 229910052751 metal Inorganic materials 0.000 claims abstract description 118
- 238000000034 method Methods 0.000 claims abstract description 86
- 229910000679 solder Inorganic materials 0.000 claims abstract description 75
- 230000004888 barrier function Effects 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 20
- 238000007747 plating Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 2
- 238000005476 soldering Methods 0.000 claims description 2
- 230000009194 climbing Effects 0.000 claims 2
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000007772 electroless plating Methods 0.000 description 5
- 230000004907 flux Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
図1は、実施の形態1に係る半導体装置の断面図である。図1は半導体装置のうち、はんだバンプ15の周辺部を拡大した図である。半導体装置は基板11を備えている。基板11は特に限定されないが、例えば、エピタキシャル成長が行われたウエハ、又は注入処理等が行われた基板である。基板11の上には、絶縁層12を介して導電層13が形成されている。導電層13は例えば基板11に形成された半導体素子の配線層である。
図4は、実施の形態2に係る半導体装置の断面図である。この半導体装置の絶縁層14は側壁部16Bのみにおいてアンダーバリアメタル16と接する。オーバーハング部16Cは絶縁層14と接触せず、絶縁層14の上にある。はんだバンプ15は、オーバーハング部16Cの上面16a、側面16b及び下面16cに接している。
図7は、実施の形態3に係る半導体装置の断面図である。この半導体装置のアンダーバリアメタル30は、下層アンダーバリアメタル32と、下層アンダーバリアメタル32の上に形成された上層アンダーバリアメタル34とを備えている。
16D 乗り上げ部、 16a 上面、 16b 側面、 16c 下面、 20 レジスト、 30 アンダーバリアメタル、 32 下層アンダーバリアメタル、 34 上層アンダーバリアメタル、 34C オーバーハング部、 40 中間金属
Claims (8)
- 基板と、
前記基板の上に形成された導電層と、
前記導電層に接し、前記基板表面と平行方向に突出するオーバーハング部を有するアンダーバリアメタルと、
前記アンダーバリアメタルに接し、前記オーバーハング部の上面、側面及び下面に接し、前記オーバーハング部を包み込むはんだバンプと、を備えたことを特徴とする半導体装置。 - 前記導電層の上に形成された、開口が形成された絶縁層を備え、
前記アンダーバリアメタルは、前記開口に露出した前記導電層に接する平坦部と、前記平坦部に接し上方向に伸びる側壁部と、前記側壁部と接する前記オーバーハング部とを備え、
前記絶縁層は、前記側壁部の外壁、及び前記オーバーハング部の前記下面の一部に接することを特徴とする請求項1に記載の半導体装置。 - 前記導電層の上に形成された、開口が形成された絶縁層を備え、
前記アンダーバリアメタルは、前記開口に露出した前記導電層に接する平坦部と、前記平坦部に接し上方向に伸びる側壁部と、前記側壁部と接する前記オーバーハング部とを備え、
前記絶縁層は前記側壁部のみにおいて前記アンダーバリアメタルと接することを特徴とする請求項1に記載の半導体装置。 - 前記導電層の上に形成された、開口が形成された絶縁層を備え、
前記アンダーバリアメタルは、下層アンダーバリアメタルと、前記下層アンダーバリアメタルの上に形成された上層アンダーバリアメタルとを備え、
前記上層アンダーバリアメタルは前記オーバーハング部を有することを特徴とする請求項1に記載の半導体装置。 - 基板の上に導電層を形成する導電層形成工程と、
前記導電層の上に、前記導電層の一部を露出させる開口を有する絶縁層を形成する絶縁層形成工程と、
前記開口により露出した前記導電層と接する平坦部、前記平坦部につながり前記絶縁層の側面に接する側壁部、及び前記側壁部につながり前記絶縁層の上に位置し上面、側面及び下面が外部に露出するオーバーハング部とを有するアンダーバリアメタルを形成するUBM形成工程と、
前記平坦部の上面、前記側壁部の内壁、並びに前記オーバーハング部の前記上面、前記側面及び前記下面に接するはんだバンプを形成するはんだバンプ形成工程と、を備えたことを特徴とする半導体装置の製造方法。 - 前記UBM形成工程は、
めっき法により、前記平坦部、前記側壁部、及び前記絶縁層の上に乗り上げた乗り上げ部を形成するめっき工程と、
前記絶縁層をエッチバックして、前記乗り上げ部の下面を外部に露出させることで前記オーバーハング部を形成するエッチバック工程と、を備えたことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記UBM形成工程は、
前記絶縁層の上に前記開口を囲むようにレジストを形成するレジスト形成工程と、
めっき法により、前記平坦部、前記側壁部、及び前記レジストの上に乗り上げた乗り上げ部を形成するめっき工程と、
前記レジストを除去して前記乗り上げ部の下面を外部に露出させることで前記オーバーハング部を形成するレジスト除去工程と、を備えたことを特徴とする請求項5に記載の半導体装置の製造方法。 - 基板の上に導電層を形成する導電層形成工程と、
前記導電層の上に、前記導電層の一部を露出させる開口を有する絶縁層を形成する絶縁層形成工程と、
めっき法により、前記開口により露出した前記導電層の上、前記絶縁層の側面及び前記絶縁層の上に一体的に下層アンダーバリアメタルを形成する第1メタル工程と、
前記下層アンダーバリアメタルのうち、前記絶縁層の上に位置する部分の上に中間金属を形成する中間金属形成工程と、
前記下層アンダーバリアメタルに接する接触部と、前記中間金属の上に乗り上げた乗り上げ部とを有する上層アンダーバリアメタルを形成する第2メタル工程と、
前記上層アンダーバリアメタルの上にはんだ材を供給するはんだ工程と、
リフロー処理により前記はんだ材と前記中間金属を溶融させ、前記はんだ材と前記中間金属ではんだバンプを形成する工程と、を備え、
前記はんだバンプは、前記乗り上げ部の上面、側面及び下面に接することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016010671A JP6638421B2 (ja) | 2016-01-22 | 2016-01-22 | 半導体装置、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016010671A JP6638421B2 (ja) | 2016-01-22 | 2016-01-22 | 半導体装置、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017130616A true JP2017130616A (ja) | 2017-07-27 |
JP6638421B2 JP6638421B2 (ja) | 2020-01-29 |
Family
ID=59394950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016010671A Active JP6638421B2 (ja) | 2016-01-22 | 2016-01-22 | 半導体装置、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6638421B2 (ja) |
-
2016
- 2016-01-22 JP JP2016010671A patent/JP6638421B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6638421B2 (ja) | 2020-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5664392B2 (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
KR101594220B1 (ko) | 전자 부품, 전자 장치의 제조 방법 및 전자 장치 | |
US20100132998A1 (en) | Substrate having metal post and method of manufacturing the same | |
JP6057681B2 (ja) | 配線基板及びその製造方法 | |
US7432188B2 (en) | Structure of bumps forming on an under metallurgy layer and method for making the same | |
TWI582921B (zh) | 半導體封裝結構及其製作方法 | |
TW200842996A (en) | Method for forming bumps on under bump metallurgy | |
US20090146317A1 (en) | Package substrate having electrically connecting structure | |
KR101025349B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
JP2006202969A (ja) | 半導体装置およびその実装体 | |
JP5370599B2 (ja) | 電子部品モジュールおよび電子部品素子 | |
JP2006279062A (ja) | 半導体素子および半導体装置 | |
TW201403726A (zh) | 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法 | |
JP2008109059A (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
JP7005291B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6544354B2 (ja) | 半導体装置の製造方法 | |
KR100713912B1 (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
JP6702108B2 (ja) | 端子構造、半導体装置、電子装置及び端子の形成方法 | |
TW533556B (en) | Manufacturing process of bump | |
JP6638421B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP6593119B2 (ja) | 電極構造、接合方法及び半導体装置 | |
US20120126397A1 (en) | Semiconductor substrate and method thereof | |
JP2017183571A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190620 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6638421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |