JP2017092232A

JP2017092232A - 電子デバイス及びその製造方法

Info

Publication number: JP2017092232A
Application number: JP2015220264A
Authority: JP
Inventors: 均稲場; Hitoshi Inaba; 中村　賢蔵; Kenzo Nakamura; 賢蔵中村; 長友　憲昭; Kensho Nagatomo; 憲昭長友
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2015-11-10
Filing date: 2015-11-10
Publication date: 2017-05-25

Abstract

【課題】抵抗値調整等のために電極をトリミングしても抵抗膜の変質や残渣による抵抗値不良が起こり難い電子デバイス及びその製造方法を提供すること。【解決手段】絶縁性基板２と、絶縁性基板上に形成された下部櫛形電極４と、下部櫛形電極上に形成された複数の抵抗膜３と、複数の抵抗膜上を介して絶縁性基板上に形成された上部櫛形電極５とを備え、複数の抵抗膜が、互いに間隔を空けて行列配置され、下部櫛形電極が、複数の抵抗膜における各列の列方向及び各行の行方向のうち一方にそれぞれ延在し、延在方向に並んだ複数の抵抗膜に接続された複数の下部櫛部４ａを有し、上部櫛形電極が、複数の抵抗膜における各列の列方向及び各行の行方向のうち他方にそれぞれ延在し、延在方向に並んだ複数の抵抗膜に接続された複数の上部櫛部５ａを有している。【選択図】図１

Description

本発明は、薄膜サーミスタ素子等の電子デバイスにレーザ光を照射して所望の抵抗値に合わせるため電極にトリミングを行う電子デバイス及びその製造方法に関する。

従来、温度検出用や温度補償用として用いられている薄膜あるいは厚膜タイプのサーミスタとしては、絶縁性基板（シリコン基板やアルミナ基板等）上に感温抵抗膜であるサーミスタ部を形成し、その両端に端子電極部を形成した構造のものが知られている。このようなサーミスタを含む感温抵抗膜等の抵抗値精度を向上させる手段として、従来、抵抗薄膜である感温抵抗膜（サーミスタ膜）やその表面に形成された櫛形電極（櫛歯電極とも言う）をレーザトリミングして調整する方法が知られている。特に、近年はサブミクロンの膜から形成される薄膜素子や薄膜サーミスタ素子、温度係数の大きな素子をレーザトリミングして抵抗値調整するニーズがある。

例えば、特許文献１には、ＮＴＣサーミスタ薄膜と、ＮＴＣサーミスタ薄膜上に設けられた電極対とからなる薄膜ＮＴＣサーミスタ素子の製造方法について、電極対に、レーザ光を照射してその一部を切断して薄膜サーミスタ素子の抵抗値調整を行うためのトリミング用電極パターンを設けたものが記載されている。この方法では、抵抗値の目標値より１０％程度小さくなるようにサーミスタ薄膜の形成及び電極パターニングを行い、次に実際のサーミスタ素子の抵抗値を測定した後、目標値からのずれに対応させた長さだけレーザ光でトリミング用電極パターンをカットしている。

特開２０００−３４８９１１号公報

上記従来の技術には、以下の課題が残されている。
すなわち、電極のトリミングを行う場合、電極下のサーミスタ膜にもレーザ光による熱ダメージの影響が及び、膜の変質による低抵抗化や金属残渣が残り易く、抵抗値不良を起こすおそれがあった。また、樹脂上にサーミスタ膜を形成するフレキシブルサーミスタにおいて電極のトリミングを行う場合、トリム幅が狭いとトリム部のショートが起こり易くなるという不都合もあった。

本発明は、前述の課題に鑑みてなされたもので、抵抗値調整等のために電極をトリミングしても抵抗膜の変質や残渣による抵抗値不良が起こり難い電子デバイス及びその製造方法を提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、第１の発明に係る電子デバイスは、絶縁性基板と、前記絶縁性基板上に形成された下部櫛形電極と、前記下部櫛形電極上に形成された複数の抵抗膜と、複数の前記抵抗膜を介して前記絶縁性基板上に形成された上部櫛形電極とを備え、複数の前記抵抗膜が、互いに間隔を空けて行列配置され、前記下部櫛形電極が、複数の前記抵抗膜における各列の列方向及び各行の行方向のうち一方にそれぞれ延在し、延在方向に並んだ複数の前記抵抗膜に接続された複数の下部櫛部を有し、前記上部櫛形電極が、複数の前記抵抗膜における各列の列方向及び各行の行方向のうち他方にそれぞれ延在し、延在方向に並んだ複数の前記抵抗膜に接続された複数の上部櫛部を有していることを特徴とする。

本発明の電子デバイスでは、下部櫛形電極が、複数の抵抗膜における各列の列方向及び各行の行方向のうち一方にそれぞれ延在した複数の下部櫛部を有し、上部櫛形電極が、複数の抵抗膜における各列の列方向及び各行の行方向のうち他方にそれぞれ延在した複数の上部櫛部を有しているので、隣接する抵抗膜の間にレーザ光を照射して下部櫛部又は上部櫛部のトリミングを行うことで抵抗膜の変質や残渣による抵抗値不良を抑制することができる。

第２の発明に係る電子デバイスは、第１の発明において、前記絶縁性基板が、絶縁性フィルムであり、前記抵抗膜が、サーミスタ薄膜であることを特徴とする。
すなわち、この電子デバイスでは、絶縁性基板が、絶縁性フィルムであり、抵抗膜が、サーミスタ薄膜であるので、フレキシブルなフィルム型サーミスタセンサであり、トリミング後に縦横に曲げて使用してもショートし難くなる。特に、同じ抵抗膜の行方向と列方向との２方向において下部櫛部及び上部櫛部の両方を切断することで、行方向又は列方向の一方向に曲げても、曲げられていない行方向又は列方向でも電極が分離されているため、ショートを防ぐことができる。

第３の発明に係る電子デバイスの製造方法は、第１又は第２の発明の電子デバイスの製造方法であって、隣接する前記抵抗膜の間であって複数の前記下部櫛部及び複数の前記上部櫛部のうち少なくとも一部にレーザ光を照射して切断を行う工程を有していることを特徴とする。
すなわち、この電子デバイスの製造方法では、隣接する抵抗膜の間であって複数の下部櫛部及び複数の上部櫛部のうち少なくとも一部にレーザ光を照射して切断を行うので、レーザトリム部に抵抗膜が無いため、膜の変質や残渣による抵抗値不良が生じ難く、確実にトリミングが可能である。

本発明によれば、以下の効果を奏する。
すなわち、本発明に係る電子デバイスによれば、下部櫛形電極が、複数の抵抗膜における各列の列方向及び各行の行方向のうち一方にそれぞれ延在した複数の下部櫛部を有し、上部櫛形電極が、複数の抵抗膜における各列の列方向及び各行の行方向のうち他方にそれぞれ延在した複数の上部櫛部を有しているので、隣接する抵抗膜の間にレーザ光を照射して下部櫛部又は上部櫛部のトリミングを行うことで抵抗膜の変質や残渣による抵抗値不良を抑制することができる。
また、本発明に係る電子デバイスの製造方法によれば、隣接する抵抗膜の間であって複数の下部櫛部及び複数の上部櫛部のうち少なくとも一部にレーザ光を照射して切断を行うので、レーザトリム部に抵抗膜が無いため、膜の変質や残渣による抵抗値不良が生じ難く、確実にトリミングが可能である。

本発明に係る電子デバイス及びその製造方法の一実施形態において、レーザトリミング後の電子デバイスを示す平面図である。本実施形態において、下部櫛形電極を形成した状態を示す平面図である。本実施形態において、抵抗膜を形成した状態を示す平面図である。本実施形態において、上部櫛形電極を形成した状態を示す平面図である。

以下、本発明に係る電子デバイス及びその製造方法における一実施形態を、図１から図４を参照しながら説明する。なお、以下の説明に用いる図面の一部では、各部を認識可能又は認識容易な大きさとするために必要に応じて縮尺を適宜変更している。

本実施形態の電子デバイス１は、図１及び図４に示すように、絶縁性基板２と、絶縁性基板２上にパターン形成された下部櫛形電極４と、下部櫛形電極４上にパターン形成された複数の抵抗膜３と、複数の抵抗膜３上を介して絶縁性基板２上にパターン形成された上部櫛形電極５とを備えている。
上記複数の抵抗膜３は、互いに間隔を空けて行列配置されている。

また、上記下部櫛形電極４は、複数の抵抗膜３における各列の列方向及び各行の行方向のうち一方にそれぞれ延在し、延在方向に並んだ複数の抵抗膜３に接続された複数の下部櫛部４ａを有している。
さらに、上記上部櫛形電極５は、複数の抵抗膜３における各列の列方向及び各行の行方向のうち他方にそれぞれ延在し、延在方向に並んだ複数の抵抗膜３に接続された複数の上部櫛部５ａを有している。

上記電子デバイス１は、フィルム型サーミスタセンサであって、絶縁性基板２を絶縁性フィルムとすると共に、抵抗膜３をサーミスタ薄膜とした薄膜サーミスタ素子である。
上記絶縁性フィルム２は、例えば厚さ７．５〜１２５μｍのポリイミド樹脂シートで矩形状に形成されている。なお、絶縁性フィルム２としては、他にＰＥＴ：ポリエチレンテレフタレート，ＰＥＮ：ポリエチレンナフタレート等でも構わない。

上記抵抗膜３は、例えばＴｉＡｌＮのサーミスタ材料で形成されているサーミスタ薄膜である。特に、このサーミスタ薄膜は、一般式：Ｔｉ_ｘＡｌ_ｙＮ_ｚ（０．７０≦ｙ／（ｘ＋ｙ）≦０．９５、０．４≦ｚ≦０．５、ｘ＋ｙ＋ｚ＝１）で示される金属窒化物からなり、その結晶構造が、六方晶系のウルツ鉱型の単相である。

上記下部櫛形電極４の基端側には、各下部櫛部４ａの端部に接続された下部端子電極部４ｂがパターン形成されていると共に、上部櫛形電極５の基端側には、各上部櫛部５ａの端部に接続された上部端子電極部５ｂがパターン形成されている。
上記下部櫛形電極４及び上部櫛形電極５は、例えば膜厚５〜１００ｎｍのＣｒ又はＮｉＣｒの接合層と、該接合層上にＡｕ等の貴金属で膜厚５０〜１０００ｎｍで形成された電極層とを有している。

下部櫛形電極４は、互いに平行に、かつ列方向に延在する４本の下部櫛部４ａを有している。
また、上部櫛形電極５は、互いに平行に、かつ行方向（すなわち、下部櫛部４ａに対して平面視で直交する方向）に延在する４本の上部櫛部５ａを有している。
これら下部櫛部４ａと上部櫛部５ａとが平面視で交差する部分において、下部櫛部４ａと上部櫛部５ａとに挟まれた状態でそれぞれ抵抗膜３が配されている。

各抵抗膜３は、正方形状とされ、互いに等間隔の隙間を空けて、例えば４行４列で格子状に行列配置されている。
なお、抵抗膜３は、４行４例以外の行列配置にしても構わないと共に、これらに対応して下部櫛部４ａ及び上部櫛部５ａの本数も、４本に限らず、３本以下又は５本以上の本数としても構わない。
下部櫛部４ａ及び上部櫛部５ａの線幅は、例えば３０μｍであり、抵抗膜３の１辺は、例えば５０μｍとされる。

本実施形態の電子デバイス１の製造方法では、隣接する抵抗膜３の間であって複数の下部櫛部４ａ及び複数の上部櫛部５ａのうち少なくとも一部にレーザ光を照射して切断を行う工程を有している。
上記切断を行う工程は、例えば電子デバイス１の抵抗値を調整する際に行われる工程であり、切断した際に電子デバイス１の抵抗値が目標抵抗値になるように下部櫛部４ａ及び上部櫛部５ａの切断が行われる。

なお、抵抗値調整のためにトリミングを行う電子デバイス１の抵抗値は、下部端子電極部４ｂと上部端子電極部５ｂとに一対の測定用プローブを接触させ、一対の測定用プローブに接続されている抵抗計測器によって測定する。

上記切断を行う工程の際、電子デバイス１は、例えば、真空吸着用の複数の吸着孔を有した吸着プレート上に載置されると共に、吸着孔に吸引されて吸着プレート表面に密着固定される。
上記トリミングに使用するレーザ光は、例えばＳＨＧレーザを光源とした波長５３２ｎｍのレーザ光が採用される。

レーザトリミングを行う場合、例えば図１に示すように、同じ抵抗膜３の行方向と列方向との２方向において下部櫛部４ａ及び上部櫛部５ａの両方を切断している。なお、図１において、レーザトリミングで切断された部分を符号Ｃで示す。すなわち、図１に示す例では、切断された部分Ｃが、所定の抵抗膜３（図１における左上部の２つの抵抗膜３）に対して、互いに直交する縦方向と横方向とにそれぞれ設定され、所定の抵抗膜３を下部櫛形電極４及び上部櫛形電極５から電気的に分離している。

例えば、抵抗膜３がＮ個の場合、全体の抵抗値は１／Ｎであるため、１つの抵抗膜３をレーザトリミングによる切断で電気的に分離した場合、全体の抵抗値は１／（Ｎ−１）になる。
つまり、抵抗膜Ｎ個の場合、１つ切断で、抵抗値を「１００／（Ｎ−１）％」（１００×（（１／（Ｎ−１））／（１／Ｎ）−１）＝１００／（Ｎ−１））増加させることができる。
したがって、本実施形態の電子デバイス１は、レーザトリム部に抵抗膜が無いため、膜の変質や残渣による抵抗値不良が生じ難く、計算で適切なトリミング量を把握することができる。

このように本実施形態の電子デバイス１では、下部櫛形電極４が、複数の抵抗膜３における各列の列方向及び各行の行方向のうち一方にそれぞれ延在した複数の下部櫛部４ａを有し、上部櫛形電極５が、複数の抵抗膜３における各列の列方向及び各行の行方向のうち他方にそれぞれ延在した複数の上部櫛部５ａを有しているので、隣接する抵抗膜３の間にレーザ光を照射して下部櫛部４ａ又は上部櫛部５ａのトリミングを行うことで抵抗膜３の変質や残渣による抵抗値不良を抑制することができる。

したがって、電子デバイス１を、絶縁性基板２が絶縁性フィルムであり、抵抗膜３がサーミスタ薄膜であるフレキシブルなフィルム型サーミスタセンサとすることで、トリミング後に縦横に曲げて使用してもショートし難くなる。特に、同じ抵抗膜３の行方向と列方向との２方向において下部櫛部４ａ及び上部櫛部５ａの両方を切断することで、行方向又は列方向の一方向に曲げても、曲げられていない行方向又は列方向で電極が分離されているため、ショートを防ぐことができる。

また、この電子デバイス１の製造方法では、隣接する抵抗膜３の間であって複数の下部櫛部４ａ及び複数の上部櫛部５ａのうち少なくとも一部にレーザ光を照射して切断を行うので、レーザトリム部（切断された部分Ｃ）に抵抗膜３が無いため、膜の変質や残渣による抵抗値不良が生じ難く、確実にトリミングが可能である。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

１…電子デバイス、２…絶縁性基板、３…抵抗膜、４…下部櫛形電極、４ａ…下部櫛部、５…上部櫛形電極、５ａ…上部櫛部

Claims

絶縁性基板と、
前記絶縁性基板上に形成された下部櫛形電極と、
前記下部櫛形電極上に形成された複数の抵抗膜と、
複数の前記抵抗膜を介して前記絶縁性基板上に形成された上部櫛形電極とを備え、
複数の前記抵抗膜が、互いに間隔を空けて行列配置され、
前記下部櫛形電極が、複数の前記抵抗膜における各列の列方向及び各行の行方向のうち一方にそれぞれ延在し、延在方向に並んだ複数の前記抵抗膜に接続された複数の下部櫛部を有し、
前記上部櫛形電極が、複数の前記抵抗膜における各列の列方向及び各行の行方向のうち他方にそれぞれ延在し、延在方向に並んだ複数の前記抵抗膜に接続された複数の上部櫛部を有していることを特徴とする電子デバイス。
請求項１に記載の電子デバイスにおいて、
前記絶縁性基板が、絶縁性フィルムであり、
前記抵抗膜が、サーミスタ薄膜であることを特徴とする電子デバイス。
請求項１又は２に記載の電子デバイスの製造方法であって、
隣接する前記抵抗膜の間であって複数の前記下部櫛部及び複数の前記上部櫛部のうち少なくとも一部にレーザ光を照射して切断を行う工程を有していることを特徴とする電子デバイスの製造方法。