KR20240037253A

KR20240037253A - 저항기, 그 제조 방법 및 저항기를 구비한 장치

Info

Publication number: KR20240037253A
Application number: KR1020247002876A
Authority: KR
Inventors: 마사히로 카나모리
Original assignee: 세미텍 가부시키가이샤
Priority date: 2021-08-06
Filing date: 2022-07-25
Publication date: 2024-03-21
Also published as: CN117730380A; DE112022003850T5; JPWO2023013455A1; WO2023013455A1; JP7469570B2

Abstract

소형이고 고정밀도로서, 신뢰성이 높은 저항기, 그 제조 방법 및 저항기를 구비한 장치를 제공한다. 저항기(10)는 절연성 기판(1)와, 상기 절연성 기판(1)에 형성된 단자 전극(2)과, 상기 절연성 기판(1) 위에 형성되며, 상기 단자 전극(2)에 접속됨과 아울러, 저항값 조정용 패턴(43)을 가지며, 상기 단자 전극(2)에 가까운 영역의 패턴이 상기 단자 전극(2)에서 먼 영역의 패턴보다 저저항인 하부 전극(3)과, 상기 하부 전극(3) 위에 형성된 저항체(6)와, 상기 저항체(6) 위에 형성되며, 상기 하부 전극(3)과 대향하도록 배치되는 상부 전극(7)을 구비한다.

Description

저항기, 그 제조 방법 및 저항기를 구비한 장치

본 발명은 고정밀도 저항기 및 감열 저항기 등의 저항기, 저항기의 제조 방법 및 저항기를 구비한 장치에 관한 것이다.

각종 산업 분야에서 온도를 검지하기 위하여 감열 저항기로서 써미스터의 온도 센서가 사용되고 있다. 그러나, 감열 저항기로서의 써미스터가 나타내는 저항값은 써미스터의 구성 재료나 재료의 혼합비, 제조 조건 및 크기 등에 의존하고 있다. 그 때문에, 써미스터가 나타내는 저항값은 불균일이 발생하기 쉽다.

따라서, 써미스터가 나타내는 저항값의 불균일을 보정하여 불균일을 적게 하기 위하여 레이저 조사나 샌드 블래스팅법에 의해 써미스터의 전극면이나 써미스터 본체의 일부를 깎아서 트리밍하는 방법이 채용되고 있다.

또한, 고정밀도 저항기 등은 고정밀도의 전류 센서 등에 응용되고 있다.

특허문헌 1 : 일본 특허 제2889422호 공보 특허문헌 2 : 일본 특허 공개 2001-35705호 공보 특허문헌 3 : 일본 특허 공개 2003-1739901호 공보 특허문헌 4 : 일본 특허 공개 2017-92232호 공보

그런데, 예를 들면, 의료 분야에서 소형이고 고정밀도의 온도 센서에 사용되는 써미스터는 낮은 저항값인 것이 요구되고 있다. 이 경우, 낮은 저항값에 기인하여 써미스터에 접속되는 배선 패턴의 저항이 영향을 주어 써미스터의 특성 커브가 어긋나게 된다는 문제가 발생한다.

본 발명은 상기 과제를 감안하여 이루어진 것으로서, 소형이고 고정밀도로서, 신뢰성이 높은 저항기, 그 제조 방법 및 저항기를 구비한 장치를 제공하는 것을 목적으로 한다.

본 발명의 실시 형태에 따른 저항기는 절연성 기판과, 상기 절연성 기판에 형성된 단자 전극과, 상기 절연성 기판 위에 형성되며, 상기 단자 전극에 접속됨과 아울러, 저항값 조정용 패턴을 가지며, 상기 단자 전극에 가까운 영역의 패턴이 상기 단자 전극에서 먼 영역의 패턴보다 저저항인 하부 전극과, 상기 하부 전극 위에 형성된 저항체와, 상기 저항체 위에 형성되며, 상기 하부 전극과 대향하도록 배치되는 상부 전극을 구비하는 것을 특징으로 한다.

이러한 발명에 따르면, 소형이고 고정밀도로서, 신뢰성이 높은 저항기를 제공할 수 있다. 아울러, 저항기는 특성과 관계없이 저항체를 구비하고 있으면 되며, 단순히 전기적인 저항을 갖는 것, 음의 온도 계수 또는 양의 온도 계수를 갖는 써미스터 등이 포함된다.

본 발명의 실시 형태에 따른 저항기를 구비한 장치는 상기 저항기가 구비되어 있는 것을 특징으로 한다.

저항기는 의료 분야, 자동차 등의 차량 탑재 기기나 가전 기기 등의 고정밀도의 제어가 필요한 각종 장치에 적합하게 구비되고 적용할 수 있다. 특별히 적용되는 장치가 한정되는 것은 아니다.

본 발명의 실시 형태에 따른 저항기의 제조 방법은, 상기 상부 전극은 복수 개의 패턴이 미리 준비되어 있어 복수 개의 패턴의 상기 상부 전극에서 원하는 패턴의 상기 상부 전극을 선택하여 저항값을 조정하는 공정과, 상기 하부 전극의 저항 조정용 패턴을 절단하여 저항값을 조정하는 공정을 포함하고 있는 것을 특징으로 한다.

본 발명의 실시 형태에 따르면, 소형이고 고정밀도로서, 신뢰성이 높은 저항기, 그 제조 방법 및 저항기를 구비한 장치를 제공할 수 있다.

[도 1] 본 발명의 실시 형태에 따른 저항기를 나타낸 평면도이다.
[도 2] 도 1에서 X-X선을 따른 단면도이다.
[도 3] 동(同) 저항기에 있어서 하부 전극을 나타낸 평면도이다.
[도 4] 동 저항기에 있어서 하부 전극, 저항체 및 상부 전극을 나타낸 평면도 및 이들을 서로 중첩하여 저항기를 구성한 경우를 나타낸 평면도이다.
[도 5] 동 저항기에 있어서 각 부의 온도를 나타낸 그래프이다.
[도 6] 동 저항기에 있어서 하부 전극과 상부 전극 간의 대향 면적의 관계를 나타낸 설명도이다.
[도 7] 동 저항기에 있어서 하부 전극과 상부 전극 간의 대향 면적의 변화에 따른 저항값의 변화율을 나타낸 그래프이다.
[도 8] 동 저항기에 있어서 복수 개의 패턴의 상부 전극을 나타낸 평면도이다.
[도 9] 동 저항기에 있어서 상부 전극의 패턴을 선택하여 저항값을 조정하는 방법을 나타낸 설명도이다.

이하, 본 발명의 실시 형태에 따른 저항기에 대하여 도 1 내지 도 4를 참조하여 설명하기로 한다. 도 1은 저항기를 나타낸 평면도이고, 도 2는 도 1에서 X-X선을 따른 단면도이고, 도 3은 저항기에 있어서 하부 전극을 나타낸 평면도이다. 도 4는 하부 전극, 저항체 및 상부 전극을 나타낸 평면도 및 이들을 서로 중첩하여 저항기를 구성한 경우의 평면도를 나타내고 있다. 아울러, 각 도면에서는 각 부재를 인식할 수 있는 크기로 하기 위하여 각 부재의 척도를 적당히 변경하였다.

도 1 및 도 2에 나타낸 바와 같이, 저항기(10)는 절연성 기판(1)과, 단자 전극(2)과, 하부 전극(3)과, 저항체(6)와, 상부 전극(7)을 구비하고 있다. 저항기(10)는 절연성 기판(1) 위에 하부 전극(3)이 형성되고, 하부 전극(3) 위에 저항체(6)가 적층되며, 저항체(6) 위에 상부 전극(7)이 적층되어 구성되어 있다.

저항기(10)는 본 실시 형태에서는 감열 저항기이고, 박막 써미스터이다. 아울러, 저항기는 특성과 관계 없이 저항체를 구비하고 있으면 되며, 단순히 전기적인 저항을 갖는 것, 음의 온도 계수 또는 양의 온도 계수를 갖는 써미스터 등이 포함된다.

저항기(10)는 대략 직육면체 형상으로 형성되어 있으며, 가로 치수가 0.8 mm, 세로 치수가 0.4 mm이고, 총 두께 치수가 50 μm 정도이다. 형상 및 치수는 특별히 제한되는 것은 아니며, 용도에 따라 적당히 선정할 수 있다.

절연성 기판(1)은 대략 직사각형을 이루고 있어, 절연성의 지르코니아, 질화 규소, 알루미나 또는 이들 중 적어도 1종의 혼합물 등의 세라믹 재료를 사용하여 형성되어 있다. 이 절연성 기판(1)은 두께 치수가 100 μm 이하, 구체적으로는 10 μm~100 μm, 바람직하게는 80 μm 이하로 박형화되어 형성되어 있다. 또한, 절연성 기판(1)의 일면(표면) 위에는 절연막(11)이 성막되어 형성되어 있다. 고감도의 온도 센서로 사용하는 경우에는 기판의 두께를 얇게 할 필요가 있는데 저항기로 사용하는 경우에는 그러하지 아니한다.

단자 전극(2)은 도시하지 않은 리드선이 접속되는 대략 직사각형의 패턴이며, 절연성 기판(1) 위의 일단 측에 한 쌍 형성되어 있다. 하부 전극(3)이 전기적으로 접속되는 부분이며, 소정의 간격을 가지고 대향하도록 배치되어 있다. 상세하게는, 한 쌍의 단자 전극(2)은 금속 박막을 스퍼터링법에 의해 성막하여 형성되는 것이며, 그 금속 재료에는 백금(Pt), 금(Au), 은(Ag), 팔라듐(Pd) 등의 귀금속이나 이들의 합금, 예를 들면, Ag-Pd 합금 등이 적용된다.

하부 전극(3)은 도 3을 함께 참조하여 나타낸 바와 같이 절연성 기판(1) 위에 형성된 전극 패턴으로서의 배선 패턴이며, 단자 전극(2)에 전기적으로 접속된다. 또한, 하부 전극(3)은 제1 전극 패턴(4)과 제2 전극 패턴(5)을 구비하고 있어, 제1 전극 패턴(4) 및 제2 전극 패턴(5)은 저항체(6)에 전기적으로 접속된다.

제1 전극 패턴(4)은 접속 패턴(41), 주 전극 패턴(42) 및 저항 조정용 패턴(43)을 가지고 있다. 접속 패턴(41)은 단자 전극(2) 측에 형성되어 단자 전극(2)에 접속되는 대략 직사각형의 패턴이다. 접속 패턴(41)은 타단측으로 연장되고 주 전극 패턴(42)에 전기적으로 접속되어 있다. 주 전극 패턴(42)은 절연성 기판(1)의 폭 방향, 즉 길이 방향과 직교하는 방향으로 대략 직사각형으로 형성된 패턴이며, 접속 패턴(41)과 함께 비교적 넓은 면적을 가지고 있다.

저항 조정용 패턴(43)은 트리밍용 패턴이며, 레이저 트리밍에 의해 이 패턴을 적당히 커팅(절단)하여 저항값을 조정하고, 각 저항기(10)가 나타내는 저항값의 불균일을 작게 하여 보정한다.

저항 조정용 패턴(43)은 래더(ladder) 형상으로 형성되어 있으며, 주 전극 패턴(42)의 양측으로부터 길이 방향을 향해 형성된 받침기둥부(支柱部)(431)와, 받침기둥부(431)로부터 내측으로 폭방향을 향해 형성된 복수 개의 가로살부(橫棧部, 래더부)(432)로 이루어져 있다. 구체적으로는, 가로살부(432)는 한쪽 4개씩으로 합계 8개 마련되어 있다. 각 가로살부(432)(432a~432h)는 쌍이 되도록 대향하여 배치되어 있고, 또한, 각 가로살부(432)는 길이 치수나 폭 치수가 서로 다르며, 그 면적이 다르게 형성되어 있다.

상세하게는, 도시(도 3) 상 대향하는 좌측의 가로살부(432)(432a, 432c, 432e, 432g)는 우측의 가로살부(432)(432b, 432d, 432f, 432h)보다 내측 방향의 길이 치수가 짧고, 나아가 좌측의 가로살부(432) 및 우측의 가로살부(432)에 있어서의 각 측의 길이 방향의 폭 치수가 다르게 형성되어 있다. 즉, 전체적으로는 단자 전극(2) 측에서 이격되고, 단자 전극(2)에서 먼 가로살부(432)의 영역의 면적은 단자 전극(2) 측에 가까운 가로살부(432)의 영역의 면적보다 좁아지도록 형성되어 있다. 바꾸어 말하면, 단자 전극(2) 측에 가까운 가로살부(432)의 영역의 면적은 단자 전극(2)에서 먼 가로살부(432)의 영역의 면적보다 넓어지도록 형성되어 있다. 또한, 가로살부(432)의 영역의 면적의 변화는 단자 전극(2) 측에 가까운 가로살부(432)의 영역에서 먼 가로살부(432)의 영역에 따라 단계적으로 점차 좁아지도록 되어 있다. 예를 들면, 가로살부(432h)의 면적은 다른 가로살부(432)의 각 면적보다 넓고, 가로살부(432e)의 면적은 가로살부(432a~432d)의 각 면적보다 넓게 형성되어 있다.

제2 전극 패턴(5)은 접속 패턴(51), 주 전극 패턴(52)을 가지고 있다. 접속 패턴(51)은 제1 전극 패턴(4)의 접속 패턴(41)과 쌍을 이루며, 접속 패턴(41)과 동일하게 단자 전극(2) 측에 형성되어 단자 전극(2)에 전기적으로 접속되는 대략 직사각형의 패턴이다.

접속 패턴(51)은 약간 타단측으로 연장되고 주 전극 패턴(52)에 전기적으로 접속되어 있다. 주 전극 패턴(52)은 절연성 기판(1)의 폭방향으로 대략 직사각형으로 형성된 패턴이며, 접속 패턴(51)과 함께 비교적 넓은 면적을 가지고 있다. 또한, 주 전극 패턴(52)은 제1 전극 패턴(4)에 있어서의 주 전극 패턴(42)과 소정의 절연 거리를 가지고 대향해 있어, 제1 전극 패턴(4)의 주 전극 패턴(42)과 접속 패턴(41)에 의해 에워싸이도록 배치되어 있다.

하부 전극(3)은 금속 박막을 스퍼터링법에 의해 성막하여 형성되는 것이며, 그 금속 재료에는 백금(Pt), 금(Au), 은(Ag), 팔라듐(Pd) 등의 귀금속이나 이들의 합금, 예를 들면, Ag-Pd 합금 등이 적용된다.

이상과 같은 하부 전극(3)은 단자 전극(2)에 가까운 영역의 패턴이 단자 전극(2)에서 이격된 먼 영역의 패턴보다 면적이 넓고, 낮은 저항값이 되도록 구성되어 있다. 즉, 단자 전극(2)에 가까운 영역의 패턴은 면적이 넓고 저저항으로 되어 있으며, 단자 전극(2)에서 이격된 먼 영역의 패턴은 면적이 좁고 고저항으로 되어 있다. 따라서, 저항기(10)의 특성에 있어서 하부 전극(3)에 의한 배선 저항의 영향을 억제하는 것이 가능해진다.

도 4는 하부 전극(3), 저항체(6) 및 상부 전극(7)을 서로 중첩하여 적층하고 저항기(10)를 구성한 경우를 나타내고 있다. 도 4(a)는 하부 전극(3)의 패턴을 나타내고, (b)는 저항체(6)의 패턴을 나타내고, (c)는 상부 전극(7)의 패턴을 나타내고 있다. 또한, (d)는 이들을 서로 중첩하여 적층하여 저항기(10)를 구성한 상태를 나타내고 있다.

도 1 및 도 2에서, 도 4를 함께 참조하여 나타낸 바와 같이 저항체(6)는 저항막이고 감열 박막이다. 구체적으로는, 음의 온도 계수를 갖는 산화물 반도체로 이루어지는 써미스터의 박막이다. 저항체(6)는 대략 직사각형으로 형성되어 있어, 상기 하부 전극(3) 위에 스퍼터링법에 의해 성막되어 있다. 상세하게는, 제1 전극 패턴(4)의 주 전극 패턴(42) 및 저항 조정용 패턴(43)을 포함하며, 제2 전극 패턴(5)의 주 전극 패턴(52)을 포함하여 피복하도록 적층되어 있다.

저항체(6)는 망간(Mn), 니켈(Ni), 코발트(Co), 철(Fe) 등의 전이금속 원소 중에서 선택되는 2종 혹은 그 이상의 원소로 구성되며, 스피넬 구조를 갖는 복합 금속 산화물을 주성분으로 포함하는 써미스터 재료로 구성된다. 또한, 특성 향상 등을 위하여 부성분이 함유되어 있을 수도 있다. 주성분, 부성분의 조성 및 함유량은 원하는 특성에 따라 적당히 결정할 수 있다.

아울러, 저항체의 재료로는 금속 산화물(예를 들면, RuO₂, SnO, ZnO, Cu₂O, CuO, NiO 등), 금속 질화물(TaN 등)이나 금속 피막(NiCr 등)을 사용할 수 있다.

써미스터의 재료로는 금속 산화물(예를 들면 망간, 니켈, 철, 코발트, 구리, 실리콘 및 알루미늄 등의 2종 혹은 그 이상의 원소로 구성되는 복합 산화물), 금속 질화물(예를 들면 Ta, Nb, Cr, Ti, Zr, Al 및 Si 등의 금속 질화물 및 2종 혹은 그 이상의 원소로 구성되는 복합 질화물)을 사용할 수 있다.

상부 전극(7)은 전극 패턴으로서의 배선 패턴이며, 하부 전극(3)과 대향하도록 저항체(6) 위에 스퍼터링법에 의해 성막되며, 하부 전극(3)과의 사이에 저항체(6)를 샌드위치 상태로 끼우도록 형성되어 있어, 저항체(6)에 전기적으로 접속되어 있다. 또한, 상부 전극(7)은 트리밍 패턴(71)과, 하부 전극(3)의 저항 조정용 패턴(43)과 대향하는 대향 패턴(72)을 구비하고 있다. 트리밍 패턴(71)은 비교적 넓은 면적을 가지고 있으며, 따라서, 단자 전극(2)에 가까운 트리밍 패턴(71)의 영역이 단자 전극(2)에서 이격된 먼 대향 패턴(72)의 영역보다 면적이 넓고, 낮은 저항값이 되도록 구성되어 있다.

상세하게는, 상부 전극(7)은 저항체(6)의 대략 직사각형의 영역 내에서 대향함과 아울러 하부 전극(3)에 있어서의 제1 전극 패턴(4)의 주 전극 패턴(42) 및 저항 조정용 패턴(43)을 포함하고, 제2 전극 패턴(5)의 주 전극 패턴(52)을 포함하여 피복하도록 적층되어 있다. 트리밍 패턴(71)은 대략 사각형이며, 단자 전극(2) 측의 일부(도 4(c) 상 우측 하단 측 코너부)가 잘려없어진 패턴으로 되어 있어, 하부 전극(3)의 제1 전극 패턴(4)에 있어서의 주 전극 패턴(42) 및 제2 전극 패턴(5)에 있어서의 주 전극 패턴(52)에 대향해 있다. 또한, 대향 패턴(72)은 좌우의 패턴을 가지며, 단자 전극(2)에서 이격되어 멀어질수록 그 영역의 면적이 좁아지도록 계단 모양으로 형성되어 있다. 이에 더하여, 좌우의 패턴의 면적은 달라, 예를 들면, 좌측의 패턴보다 우측의 패턴의 영역의 면적이 넓어지도록 형성되어 있다. 대향 패턴(72)은 하부 전극(3)의 제1 전극 패턴(4)에 있어서의 저항 조정용 패턴(43)에 대향해 있다.

상부 전극(7)은 하부 전극(3)과 동일하게 금속 박막을 스퍼터링법에 의해 성막하여 형성되는 것이며, 그 금속 재료에는 백금(Pt), 금(Au), 은(Ag), 팔라듐(Pd) 등의 귀금속이나 이들의 합금 등이 적용된다.

다시, 도 2에 나타낸 바와 같이 저항체(6)가 형성된 영역을 덮도록 보호막(8)이 형성되어 있다. 보호막(8)은 상부 전극(7), 저항체(6), 하부 전극(3)을 덮음과 아울러, 적어도 하부 전극(3)과 단자 전극(2) 사이의 접속부를 덮도록 형성되어 있다. 또한, 보호막(8)은 이산화 규소, 질화 규소 등을 스퍼터링법에 의해 성막하여 형성하거나 납유리, 붕규산 유리 및 붕규산 납유리 등을 인쇄법에 의해 형성할 수 있다.

이상과 같은 본 실시 형태에 따른 저항기(10)는 저항기(10)가 나타내는 저항값의 불균일을 보정하여 그 저항값을 조정할 수 있다. 구체적으로는, 저항기(10)에 있어서의 저항값의 조정은, 후술하는 바와 같이 하부 전극(3)과 상부 전극(7) 사이의 대향 면적의 조정에 의해 수행된다. 또한, 상부 전극(7)은 복수 개의 패턴이 미리 준비되어 있다. 따라서, 저항값의 조정은 저항 조정용 패턴(43)을 적당히 커팅하여 저항값을 조정하는 것 및 복수 개의 패턴의 상부 전극(7)에서 원하는 패턴의 상부 전극(7)을 선택하여 저항값을 조정하는 것에 의해 수행된다.

또한, 이 경우, 하부 전극(3)에 있어서, 단자 전극(2)에 가까운 영역의 패턴이 단자 전극(2)에서 이격된 먼 영역의 패턴보다 면적이 넓고 낮은 저항값이 되도록 구성되어 있다. 따라서, 저항기(10)의 특성에 있어서, 하부 전극(3)에 의한 배선 저항의 영향을 억제할 수 있다.

나아가, 상부 전극(7)에 있어서도 단자 전극(2)에 가까운 트리밍 패턴(71)의 영역이 단자 전극(2)에서 이격된 먼 대향 패턴(72)의 영역보다 면적이 넓고, 낮은 저항값이 되도록 구성되어 있으므로, 저항기(10)의 특성에 있어서, 상부 전극(7)에 의한 배선 저항의 영향을 억제하는 것이 가능해진다.

다음으로, 본 실시 형태의 저항기(10)의 상세한 구성에 대하여 제조 방법, 구체적으로는 트리밍에 의한 저항값의 조정 방법을 포함하여 도 5 내지 도 9를 참조하여 설명하기로 한다. 도 5는 저항기의 각 부의 온도를 나타낸 그래프이고, 도 6은 하부 전극과 상부 전극 간의 대향 면적의 관계를 나타낸 설명도이고, 도 7은 하부 전극과 상부 전극 간의 대향 면적의 변화에 따른 저항값의 변화율을 나타낸 그래프이다. 또한, 도 8은 복수 개의 패턴의 상부 전극을 나타낸 평면도이고, 도 9는 상부 전극의 패턴을 선택하여 저항값을 조정하는 방법을 나타낸 설명도이다.

도 5는 저항기(10)에 있어서의 단자 전극(2)에 리드선을 접속하고, 통전하여 각 부의 온도 저항 특성을 측정한 결과로부터 온도 오차를 환산한 데이터를 나타내고 있다. 가로축은 측정 온도[℃]를 나타내고, 세로축은 온도 오차[℃]를 나타내고 있다. "요구 ΔT"는 저항기의 요구(要求) 사양(仕樣)에 따른 온도이고, "소자 ΔTmax"는 저항체의 온도의 최대값, "소자 ΔTst"는 저항체의 온도의 표준값, "소자 ΔTmin"은 저항체의 온도의 최소값이다. 또한, "+배선 ΔTmax"는 배선 패턴을 고려한 저항기의 온도의 최대값, "+배선 ΔTst"는 동(同) 저항기의 온도의 표준값, "+배선 ΔTmin"은 동(同) 저항기의 온도의 최소값이다.

아울러, 최대값 및 최소값은 특성의 불균일을 고려한 환산값이며, 이 때의 리드선 등의 배선 저항의 영향은 무시하였다.

이 결과로부터, 본 실시 형태의 저항기(10)에 있어서의 저항체(6)의 온도 및 배선 패턴을 고려한 저항기(6)의 온도는 대략 요구 사양에 따른 온도 내에 들어가 있어, 요구 사양에 따른 온도와의 오차가 적은 것을 알 수 있다. 따라서, 요구 사양에 따른 저항-온도의 특성 커브와의 어긋남이 적고 고정밀도의 저항기(10)를 실현할 수 있음을 확인할 수 있다. 이는 단자 전극(2)에 가까운 영역의 배선 패턴이 단자 전극(2)에서 이격된 먼 영역의 배선 패턴보다 면적이 넓고, 낮은 저항값이 되도록 구성되어 있으므로, 저항체(6)의 저항값에 주는 배선 저항의 영향을 억제할 수 있는 것에 기인하고 있다고 생각된다.

도 6은 하부 전극과 상부 전극 간의 대향 면적의 변화에 있어서의 일례를 나타내고 있다. 구체적으로는, 하부 전극(3)과 상부 전극(7) 간의 대향 면적은 하부 전극(3)의 가로살부(432a)의 부위에 대하여 최소 면적(S)이라고 하면, 가로살부(432b)의 부위는 최소 면적(S)의 2배, 가로살부(432c)의 부위는 최소 면적(S)의 4배, 가로살부(432d)의 부위는 최소 면적(S)의 8배, 가로살부(432e)의 부위는 최소 면적(S)의 16배, 가로살부(432f)의 부위는 최소 면적(S)의 32배, 가로살부(432g)의 부위는 최소 면적(S)의 64배, 가로살부(432h)의 부위는 최소 면적(S)의 128배로 되어 있다. 즉, 최소 면적(S)에 대하여 2ⁿ(n=1, 2, 3…)배가 되도록 하부 전극(3)과 상부 전극(7) 간의 대향 면적이 설정되어 있다. 이 하부 전극(3)의 저항값 조정용 패턴(43)에 있어서의 복수 개의 가로살부(래더부)와 상부 전극(3) 간의 대향 면적의 관계를 일반화하면, 대향 면적의 최소 면적을 S라고 하고 n을 정수라고 하면, 대향 면적(S_n)은 S_n=SХ2ⁿ의 관계가 된다.

이와 같은 하부 전극(4)과 상부 전극(7) 간의 대향 면적의 관계에 있어서, 예를 들면, 적당히 가로살부(432b)를 B-B선을 따라 커팅하여 통전을 차단하여 트리밍하거나 가로살부(432e)를 E-E선을 따라 커팅하여 통전을 차단하여 트리밍하여 저항값을 조정할 수 있다. 이 경우, 트리밍에 의해 가로살부(432)를 커팅하는 태양의 조합은 256가지가 되어, 256가지의 저항값의 조정이 가능해진다.

이와 같은 저항값의 조정에 있어서, 도 7을 참조하여 트리밍에 의한 저항값의 변화에 대하여 설명하기로 한다. 도 7은 저항값의 변화율을 나타낸 그래프로서, 가로축은 256가지의 저항값의 변화를 변화율이 작은 순으로 플로팅(plotting)하는 것이고, 세로축은 저항값의 변화율을 나타내고 있다.

도 7에 나타낸 바와 같이 저항값의 변화율이 대략 직선형이 되는 것을 확인할 수 있다. 따라서, 가로살부(432)를 커팅하는 태양의 조합에 의해 저항값의 조정을 직선적으로 수행하는 것이 가능해진다.

다음, 도 8을 참조하여 상부 전극(7)의 복수 개의 패턴에 대하여 설명하기로 한다. 도 8은 상부 전극(7)의 복수 개의 패턴의 예를 나타내고 있다. 이 복수 개의 패턴은 미리 준비되어 있는 스퍼터링법 등에 의한 성막 패턴이며, 저항값의 조정을 위하여 복수 개의 패턴 중에서 선택하여 형성한다.

도 8(a)는 상부 전극(7)에 있어서의 트리밍 패턴(71)의 면적이 넓은 태양을 나타내고, (b)는 트리밍 패턴(71)의 우측 하단 측 코너부의 소정 영역이 잘려없어져 면적이 좁아지는 태양을 나타내며, (c) 및 (d)에 따라 잘려없어진 영역이 좁아지고 트리밍 패턴(71)의 면적이 넓어지는 태양을 나타내고 있다. 따라서, 트리밍 패턴(71)의 면적이 넓은 태양의 순서는 도시 상 도 8(a), (d), (c), (b)의 태양의 순이 된다.

이와 같이 상부 전극(7)의 면적이 다른 복수 개의 패턴으로 선택적으로 성막하여 상부 전극(7)을 형성함으로써 저항값의 러프한 조정이 가능해진다.

계속해서, 도 9를 참조하여 상부 전극(7)의 복수 개의 패턴 중에서 선택하여 저항값을 조정하는 방법에 대하여 설명하기로 한다. 도 9(a)는 기준 패턴의 상부 전극(7)이 형성되어 있는 경우를 나타내고(도 8(c) 상응 패턴), 도 9(b)는 기준 패턴의 상부 전극(7)에 대하여 트리밍 패턴(71)의 면적이 넓은 패턴이 선택된 경우를 나타내고(도 8(a) 상응 패턴), 도 9(c)는 기준 패턴의 상부 전극(7)에 대하여 트리밍 패턴(71)의 면적이 좁은 패턴이 선택된 경우를 나타내고 있다(도 8(b) 상응 패턴).

따라서, 예를 들면, 도 9(b)의 패턴에서는 기준 패턴에 대하여 저항값을 20% 낮게 할 수 있고, 도 9(c)의 패턴에서는 기준 패턴에 대하여 저항값을 10% 높게 할 수 있어, 저항값을 높은 방향으로도 낮은 방향으로도 조정할 수 있다.

아울러, 상부 전극(7)의 패턴의 선택은 도 3을 함께 참조하여 나타낸 바와 같이, 상부 전극(7)을 선택하여 형성하기 전에 단자 전극(2) 사이의 저항값, 즉 하부 전극(3)의 제1 전극 패턴(4)과 제2 전극 패턴(5) 사이의 저항값을 측정하고, 상부 전극(7)을 형성한 후의 저항값을 예측하여 수행한다.

이상과 같은 저항기(10)의 저항값의 조정 방법은 상부 전극(7)은 복수 개의 패턴이 미리 준비되어 있어 복수 개의 패턴의 상부 전극(7)에서 원하는 패턴의 상부 전극(7)을 선택하여 저항값을 조정하는 공정과, 하부 전극(3)의 저항 조정용 패턴(43)을 절단하여 저항값을 조정하는 공정을 포함하고 있다.

상기 저항기(10)는 의료 분야, 자동차 등의 차량 탑재 기기나 가전 기기 등의 고정밀도의 제어가 필요한 각종 장치에 적합하게 구비되어 적용할 수 있다. 특별히 적용되는 장치가 한정되는 것은 아니다.

아울러, 본 발명은 상기 실시 형태의 구성에 한정되지 않고, 발명의 요지를 벗어나지 않는 범위에서 다양한 변형이 가능하다. 또한, 상기 실시 형태는 일례로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지 않았다. 이들 신규한 실시 형태는 그 밖의 다양한 형태로 실시되는 것이 가능하며, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은 발명의 범위나 요지에 포함됨과 아울러, 특허 청구 범위에 기재된 발명과 그 균등한 범위에 포함된다.

또한, 본 발명의 저항기를 전류 센서로 적용하는 경우에는 단자를 4단자 구조로 하면 보다 정확하게 전류값을 계측 가능해진다. 온도 측정하는 경우에도 동일하게 단자를 4단자 구조로 하면 보다 정확하게 온도 계측 가능해진다.

1…절연성 기판
11…절연막
2…단자 전극
3…하부 전극
4…제1 전극 패턴
41…접속 패턴
42…주 전극 패턴
43…저항 조정용 패턴
432…가로살부(래더부)
5…제2 전극 패턴
51…접속 패턴
52…주 전극 패턴
6…저항체
7…상부 전극
71…트리밍 패턴
72…대향 패턴
8…보호막
10…저항기

Claims

절연성 기판과,
상기 절연성 기판에 형성된 단자 전극과,
상기 절연성 기판 위에 형성되며, 상기 단자 전극에 접속됨과 아울러, 저항값 조정용 패턴을 가지며, 상기 단자 전극에 가까운 영역의 패턴이 상기 단자 전극에서 먼 영역의 패턴보다 저저항인 하부 전극과,
상기 하부 전극 위에 형성된 저항체와,
상기 저항체 위에 형성되며, 상기 하부 전극과 대향하도록 배치되는 상부 전극을 구비하는 것을 특징으로 하는 저항기.
청구항 1에 있어서,
상기 저항체는 금속 산화물인 것을 특징으로 하는 저항기.
청구항 1에 있어서,
상기 저항체는 금속 질화물인 것을 특징으로 하는 저항기.
청구항 1에 있어서,
상기 저항체는 금속 피막인 것을 특징으로 하는 저항기.
청구항 1에 있어서,
상기 저항체는 박막 써미스터인 것을 특징으로 하는 저항기.
청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
상기 상부 전극은 상기 단자 전극에 가까운 영역의 패턴이 상기 단자 전극에서 먼 영역의 패턴보다 저저항인 것을 특징으로 하는 저항기.
청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
상기 하부 전극에 있어서의 저항 조정용 패턴은 쌍이 되도록 대향하여 배치된 복수 개의 래더부를 구비하고 있는 것을 특징으로 하는 저항기.
청구항 7에 있어서,
상기 복수 개의 래더부의 면적은 각각 다른 것을 특징으로 하는 저항기.
청구항 7 또는 청구항 8에 있어서,
상기 저항값 조정용 패턴에 있어서의 복수 개의 래더부와 상기 상부 전극은 대향하도록 배치되며, 상기 복수 개의 래더부와 상기 상부 전극 간의 대향 면적의 관계는 대향 면적의 최소 면적을 S라고 하고 n을 정수라고 하면, 대향 면적(S_n)은 S_n=SХ2ⁿ의 관계가 되는 것을 특징으로 하는 저항기.
청구항 1 내지 청구항 9 중 어느 한 항에 기재된 저항기가 구비되어 있는 것을 특징으로 하는 저항기를 구비한 장치.
청구항 1에 기재된 저항기의 제조 방법으로서,
상기 상부 전극은 복수 개의 패턴이 미리 준비되어 있어, 복수 개의 패턴의 상기 상부 전극에서 원하는 패턴의 상기 상부 전극을 선택하여 저항값을 조정하는 공정과,
상기 하부 전극의 저항 조정용 패턴을 절단하여 저항값을 조정하는 공정을 포함하고 있는 것을 특징으로 하는 저항기의 제조 방법.